CN102237293A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102237293A
CN102237293A CN2010101556810A CN201010155681A CN102237293A CN 102237293 A CN102237293 A CN 102237293A CN 2010101556810 A CN2010101556810 A CN 2010101556810A CN 201010155681 A CN201010155681 A CN 201010155681A CN 102237293 A CN102237293 A CN 102237293A
Authority
CN
China
Prior art keywords
area
semiconductor substrate
layer
hard mask
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101556810A
Other languages
English (en)
Inventor
郭立
罗泽煌
吴孝嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab1 Co Ltd
CSMC Technologies Fab2 Co Ltd
CSMC Technologies Corp
Wuxi CSMC Semiconductor Co Ltd
Original Assignee
CSMC Technologies Corp
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp, Wuxi CSMC Semiconductor Co Ltd filed Critical CSMC Technologies Corp
Priority to CN2010101556810A priority Critical patent/CN102237293A/zh
Publication of CN102237293A publication Critical patent/CN102237293A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法，其中制造方法包括步骤：提供半导体衬底，所述半导体衬底包括位于半导体衬底表面的硬掩膜层，所述半导体衬底包括第一区域和第二区域；去除第一区域半导体衬底表面的硬掩膜层；向第一区域注入杂质离子；在第一区域的半导体衬底上生长第一氧化硅层；去除第二区域半导体衬底表面的硬掩膜层；在具有第一氧化硅层的第一区域上及第二区域的半导体衬底上生长第二氧化硅层，从而提高高压器件的耐压效果。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件及其制造方法。
背景技术
高压器件在现代集成电路设计中有着广泛的应用，与之对应的高压工艺由于需要为电路设计提供很多种类型的器件，例如高压MOS管、低压MOS管、电阻、电容、电感等，因此高压工艺本身的集成度很高，并且对这些器件的性能要求也都非常高，这里所提到的高压器件都是指平面的高压器件。
通常0.35um以上的高压工艺中，高压MOS器件最常用的隔离方式是LOCOS(硅的局部氧化)工艺，即在有源区以外的区域生长一层厚的氧化膜作为隔离层，也称场氧，简称场氧。场氧下面的硅区为沟道阻止区，所述沟道阻止区可以起到隔离导电沟道的作用，通常会在该区域进行重掺杂注入，也即场注入或沟道阻断注入，所述重掺杂注入的类型和导电沟道的类型相反，从而可以进一步的隔离导电沟道。上述两步对于器件的隔离性能好坏影响极大，场氧的厚度、场注入的能量和剂量等决定了场管开启电压的高低，因此选择合适的场氧厚度和场注入剂量等条件对高压器件的隔离来讲至关重要。
公开号“CN1964004A”的中国专利文献中提供了一种改善高压NMOS器件隔离特性的方法，其通过增加场氧厚度、提高低压P阱注入的浓度等方法来改善高压NMOS器件隔离特性。
众所周知，现代平面高压器件要实现耐压，大多需要在MOS管的漏端形成漂移区，然后利用漂移区形成耗尽层，以减小表面电场(RESURF原理)，这种漂移区是借由离子注入然后通过高温热过程扩散形成，我们称这种MOS管为LDMOS(横向扩散漂移区MOS管)。而漂移区的上表面通常需要生长一定厚度的热氧化层，然后通过多晶硅栅搭在热氧化层上改变漂移区上表面的电势分布实现漂移区的完全耗尽，达到有限漂移区长度下最极限的耐压。
通常漂移区的热氧化层和LOCOS中的场氧会在同一步中形成，由于0.35um以上的高压工艺中LOCOS的场氧通常比较厚，而且只能做一次，因此漂移区上的热氧化层都被迫使用这一次场氧，这样漂移区上的热氧化层就会像场氧一样厚，因为热氧化层越厚其下层的漂移区耗尽效果越差，这样使得漂移区难以完全耗尽达到最佳的耐压效果。
例如图1至图5所示为一种现有的半导体器件的制造方法示意图。参考图1，首先在整个硅衬底10表面生长一层200埃的缓冲氧化层(PAD oxide)和用低压炉管的方式淀积一层氮化硅层(SiN)，其构成硬掩膜层15；接着参考图2，在硬掩膜层15上涂上光刻胶17，通过曝光显影定义出隔离区20和漂移区25；接着参考图2，使用等离子蚀刻去除隔离区20和漂移区25的硬掩膜层15，暴露出隔离区20和漂移区25的硅衬底10；接着参考图3，做去胶清洗，然后再次涂上光刻胶27，通过曝光显影暴露出隔离区20位置，进行场注入，形成隔离区掺杂30；接着参考图4，去完胶后再次涂光刻胶37，通过曝光显影暴露出漂移区25位置，做漂移区注入，形成漂移区40；最后参考图5，生长场氧50和漂移区的热氧化层60。因为场氧50和热氧化层60是在同一步骤中形成，因此漂移区的热氧化层60厚度只能跟场氧50厚度一样，这样漂移区的热氧化层60厚度是不可控的，太厚的漂移区热氧化层60会减弱漂移区的耗尽效果，无法达到最佳的耐压效果。
发明内容
本发明解决的技术问题是在提供一种半导体器件的制造方法，提高高压器件的耐压效果。
为了解决上述问题，本发明提供了一种半导体器件的制造方法，其中包括步骤：
提供半导体衬底，所述半导体衬底包括位于半导体衬底表面的硬掩膜层，所述半导体衬底包括第一区域和第二区域；
去除第一区域半导体衬底表面的硬掩膜层；
向第一区域注入杂质离子；
在第一区域的半导体衬底上生长第一氧化硅层；
去除第二区域半导体衬底表面的硬掩膜层；
在具有第一氧化硅层的第一区域上及第二区域的半导体衬底上生长第二氧化硅层。
优选地，所述去除第一区域半导体衬底表面的硬掩膜层的步骤包括：
在所述半导体衬底上形成暴露所述第一区域的光掩膜图形；
对所述第一区域的硬掩膜层进行刻蚀。
优选地，所述去除第二区域半导体衬底表面的硬掩膜层的步骤包括：
在半导体衬底上形成暴露所述第二区域的光掩膜图形；
对所述第二区域的硬掩膜层进行刻蚀。
优选地，所述硬掩膜层包括氧化硅层和位于氧化硅层上的氮化硅层。
优选地，所述去除第二区域半导体衬底表面的硬掩膜层；和
在具有第一氧化硅层的第一区域继续生长第二氧化硅层，第二区域的半导体衬底上生长第二氧化硅层步骤之间还包括：
向所述第二区域注入杂质离子。
优选地，所述第一区域注入的杂质离子和第二区域注入的杂质离子的类型相反。
优选地，所述在第一区域的半导体衬底上生长第一氧化硅层是采用热氧化的方法。
优选地，所述在具有第一氧化硅层的第一区域继续生长第二氧化硅层，第二区域的半导体衬底上生长第二氧化硅层是采用热氧化的方法。
本发明还提供了一种半导体器件，其包括半导体衬底，所述半导体衬底包括第一区域和第二区域；在第一区域的半导体衬底上具有第一氧化物层和第二氧化物层的叠层结构，第二区域的半导体衬底上具有第二氧化物层。
优选地，所述第一区域为隔离区，在第一区域的硅衬底内具有第一类型的掺杂，所述第二区域为漂移区，在第二区域的半导体衬底内具有第二类型的掺杂。
本发明还提供了一种半导体器件，包括半导体衬底，硬掩膜层所述半导体衬底包括第一区域和第二区域；在第一区域的半导体衬底上和第二区域的半导体衬底上具有氧化物层，第一区域半导体衬底上的氧化物层的厚度大于第二区域的半导体衬底上的氧化物层的厚度。
与现有技术相比，本发明主要具有以下优点：
本发明通过首先在隔离区的位置长第一氧化硅层，然后在隔离区和漂移区的位置同时长第二氧化硅层，隔离区位置的第一氧化硅层和第二氧化硅层就构成了场氧，漂移区的第二氧化硅层就构成了热氧化层。这样使得保证场氧厚度不变的情况下，可以调节所需的漂移区热氧化层的厚度，从而使得耐压效果增强，并且由于在隔离区和漂移区只需要做两次光刻，从而大大节省了工艺流程，降低了成本。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1至图5是一种现有的半导体器件的制造方法示意图；
图6是本发明的半导体器件的制造方法流程图；
图7至图12是本发明的半导体器件制造方法一实施例的示意图。
具体实施方式
由背景技术可知，现有技术中，由于隔离区的场氧和漂移区的热氧化层是在同一步工艺中形成，这样漂移区的热氧化层厚度只能跟场氧厚度一样，这样漂移区的热氧化层厚度是不可控的，而为了保证隔离的效果，场氧通常需要较厚，太厚的漂移区热氧化层会减弱漂移区的耗尽效果，无法达到最佳的耐压效果。而且场区的注入和漂移区的注入还需要两次光刻分别定义，多出一道光刻，增加了成本。
本发明的发明人经过大量的实验，得到了一种半导体器件的制造方法通过首先在隔离区的位置长第一氧化硅层，然后在隔离区和漂移区的位置同时长第二氧化硅层，隔离区位置的第一氧化硅层和第二氧化硅层就构成了场氧，漂移区的第二氧化硅层就构成了热氧化层。这样使得保证场氧厚度不变的情况下，可以调节所需的漂移区热氧化层的厚度，从而使得耐压效果增强，并且由于在隔离区和漂移区只需要做两次光刻，从而大大节省了工艺流程，降低了成本。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图6是本发明的半导体器件的制造方法流程图；图7至图12是本发明的半导体器件制造方法一实施例的示意图。如图6所示，本发明的半导体器件的制造方法包括步骤：
S10：提供半导体衬底，所述半导体衬底表面具有硬掩膜层，所述半导体衬底内包括第一区域和第二区域；
S20：去除第一区域半导体衬底表面的硬掩膜层；
S30：向第一区域注入杂质离子；
S40：在第一区域的半导体衬底上生长第一氧化硅层；
S50：去除第二区域半导体衬底表面的硬掩膜层；
S60：在具有第一氧化硅层的第一区域上及第二区域的半导体衬底上生长第二氧化硅层。
下面结合图7至图12对本发明的半导体器件制造方法进行详细说明。如图7所示，首先，提供半导体衬底100，所述半导体衬底100包括衬底层105和位于衬底层105表面的硬掩膜层110。所述半导体衬底100包括第一区域120a和第二区域120b。一般的，第一区域120a和第二区域120b用于形成不同的半导体结构，例如在本实施例中第一区域120a用于形成隔离区，第二区域120b用于形成漂移区。
具体地，衬底层105可以是单晶硅、多晶硅或非晶硅，也可以是硅、锗、砷化镓或硅锗化合物，还可以具有外延层或绝缘层上硅结构。所述的半导体衬底100还可以是其它半导体材料，这里不再一一列举。所述硬掩膜层110可以为氧化硅层和氮化硅层，在一具体实施方式中，所述硬掩膜层110可以为氧化物层和氮化硅层的叠层结构，例如其包括在衬底层105表面生长的一层200埃的缓冲氧化物层(PAD oxide)和用低压炉管的方式淀积的氮化硅层(SiN)。
接着，参考图8，可以在半导体衬底100上形成光掩膜图形130，其工艺具体可以为：在所述硬掩膜层110表面旋涂(spin on)光刻胶，接着通过曝光将掩膜版上的与开口相对应的图形转移到光刻胶上，然后利用显影液将第一区域120a相应部位的光刻胶去除，以形成暴露第一区域120a的光掩膜图形130。然后，可以利用等离子刻蚀工艺去除第一区域120a的硬掩膜层110，露出衬底层105。具体的，等离子体刻蚀工艺为本领域技术人员所熟知的，因此不再赘述。在刻蚀之后，接着做去胶清洗，去除覆盖在半导体衬底100上的光掩膜图案130。需要说明的是：在其它实施例中也可以采用其它方法去除第一区域120a半导体衬底100表面的硬掩膜层110。
接着，参考图9，在硬掩膜层110掩膜下进行离子注入，向第一区域120a的衬底层105内注入杂质离子，例如注入第一类型的杂质离子，所述第一类型为P型，从而形成隔离区掺杂1201。该步骤中的离子注入工艺为本领域技术人员所熟知的工艺，因此也不再赘述。
接着，参考图10，可以利用热氧化工艺，在第一区域120a的衬底层105表面生长第一氧化硅层140。在现有技术中隔离区的场氧是一步形成的，因此需要在一步中达到想要的厚度，在本发明由于场氧要经过两步形成，因此在该步骤中氧化硅层可以根据实际的需要进行调整，例如在一具体实现中该步骤中形成的第一氧化硅层140的厚度为5000埃至5500埃，例如本实施例中为5000埃。
接着，参考图11，可以在半导体衬底100上形成光掩膜图形150，工艺具体可以为：在所述硬掩膜层110和第一氧化硅层140表面旋涂(spin on)光刻胶，接着通过曝光将掩膜版上的与开口相对应的图形转移到光刻胶上，然后利用显影液将第二区域120b应部位的光刻胶去除，以形成暴露第二区域120b的光掩膜图形150。然后，可以利用等离子刻蚀工艺去除第二区域120b的硬掩膜层110，露出衬底层105。在刻蚀之后，接着做去胶清洗，去除覆盖在半导体衬底100上的光掩膜图案150。需要说明的是：在其它实施例中也可以采用其它方法去除第二区域120b半导体衬底100表面的硬掩膜层110。
接着，在一具体实现中，继续参考图11，可以在硬掩膜层110掩膜下进行离子注入，向第二区域120b的衬底层105内注入杂质离子，例如注入第二类型的杂质离子，所述第二类型为N型，从而形成漂移区。需要说明的是：在其它实施例中，如果第二区域120b不是用来形成漂移区，例如是用来形成栅氧层，则本离子注入的步骤非为必须。
接着，参考图12，可以利用热氧化工艺，在第一区域120a衬底层105表面继续生长第二氧化硅层160，从而在第一区域120a形成隔离区。在第一区域120a生长第二氧化硅层160的同时，在第二区域120b的衬底层105表面也生长第二氧化硅层160，形成2500埃至3000埃的第二氧化硅层，例如3000埃，即3000埃的漂移区热氧化硅层。从而隔离区的场氧厚度就为第一氧化硅层140和其下继续形成的第二氧化硅层160的和。在实施过程中，由于衬底第一区域120a上已覆盖了第一氧化硅层140，在其上再次氧化形成的第二氧化硅层160的厚度会比第二区域120b上所形成的第二氧化硅层160薄，因而最终形成的场氧厚度仅约为6500埃。
在第二次氧化形成第二氧化硅层160后，可以去除硬掩膜层110，进一步形成栅极、源极区和漏极区，从而得到高压MOS器件。
本发明通过首先在隔离区的位置长第一氧化硅层，然后在隔离区和漂移区的位置同时长第二氧化硅层，隔离区位置的第一氧化硅层和第二氧化硅层就构成了场氧，漂移区的第二氧化硅层就构成了热氧化层。这样使得保证场氧厚度不变的情况下，可以调节所需的漂移区热氧化层的厚度，从而使得耐压效果增强，并且由于在隔离区和漂移区只需要做两次光刻，而现有技术需要三次光刻，因此大大节省了工艺流程，降低了成本。
需要说明的是，除上述步骤之外，本发明还可以利用上述方法在半导体衬底上的不同区域，形成具有不同厚度的多个氧化物层，从而使得最厚的场氧可以采用三次、四次甚至更多的热氧化步骤中形成，只要利用了本发明的形成不同厚度的氧化物层的方法都在本发明保护的范围内。
需要说明的是，本发明不仅适用于隔离区场氧和漂移区热氧化层的形成，另外本发明的半导体器件的制造方法还可以用于形成两个隔离区，所述两个隔离区上具有不同厚度的场氧，并且两个隔离区还可以具有不同的离子掺杂浓度。
除此之外，本发明还提供了一种上述半导体器件制造方法得到的半导体器件，其包括半导体衬底，所述半导体衬底包括第一区域和第二区域；在第一区域的半导体衬底上具有第一氧化物层和第二氧化物层的叠层结构，第二区域的半导体衬底上具有第二氧化物层。
其中，所述第一区域为隔离区，在第一区域的半导体衬底内具有第一类型的掺杂，所述第二区域为漂移区，在第二区域的半导体衬底内具有第二类型的掺杂。
另外本发明还提供了一种半导体器件，包括半导体衬底，硬掩膜层所述半导体衬底包括第一区域和第二区域；在第一区域的半导体衬底上和第二区域的半导体衬底上具有氧化物层，第一区域半导体衬底上的氧化物层的厚度大于第二区域的半导体衬底上的氧化物层的厚度。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (11)

1.一种半导体器件的制造方法，其特征在于，包括步骤：
提供半导体衬底，所述半导体衬底包括位于半导体衬底表面的硬掩膜层，所述半导体衬底包括第一区域和第二区域；
去除第一区域半导体衬底表面的硬掩膜层；
向第一区域注入杂质离子；
在第一区域的半导体衬底上生长第一氧化硅层；
去除第二区域半导体衬底表面的硬掩膜层；
在具有第一氧化硅层的第一区域上及第二区域的半导体衬底上生长第二氧化硅层。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述去除第一区域半导体衬底表面的硬掩膜层的步骤包括：
在所述半导体衬底上形成暴露所述第一区域的光掩膜图形；
对所述第一区域的硬掩膜层进行刻蚀。
3.根据权利要求2所述的半导体器件的制造方法，其特征在于，所述去除第二区域半导体衬底表面的硬掩膜层的步骤包括：
在半导体衬底上形成暴露所述第二区域的光掩膜图形；
对所述第二区域的硬掩膜层进行刻蚀。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述硬掩膜层包括氧化硅层和位于氧化硅层上的氮化硅层。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述去除第二区域半导体衬底表面的硬掩膜层；和在具有第一氧化硅层的第一区域上和第二区域的半导体衬底上生长第二氧化硅层步骤之间还包括：
向所述第二区域注入杂质离子。
6.根据权利要求5所述的半导体器件的制造方法，其特征在于，所述第一区域注入的杂质离子和第二区域注入的杂质离子的类型相反。
7.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述在第一区域的半导体衬底上生长第一氧化硅层是采用热氧化的方法。
8.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述在具有第一氧化硅层的第一区域继续生长第二氧化硅层，第二区域的半导体衬底上生长第二氧化硅层是采用热氧化的方法。
9.一种利用权利要求1的方法得到的半导体器件，其特征在于，包括半导体衬底，硬掩膜层所述半导体衬底包括第一区域和第二区域；在第一区域的半导体衬底上具有第一氧化物层和第二氧化物层的叠层结构，第二区域的半导体衬底上具有第二氧化物层。
10.根据权利要求9所述的半导体器件，其特征在于，所述第一区域为隔离区，在第一区域的半导体衬底内具有第一类型的掺杂，所述第二区域为漂移区，在第二区域的半导体衬底内具有第二类型的掺杂。
11.一种半导体器件，其特征在于，包括半导体衬底，硬掩膜层所述半导体衬底包括第一区域和第二区域；在第一区域的半导体衬底上和第二区域的半导体衬底上具有氧化物层，第一区域半导体衬底上的氧化物层的厚度大于第二区域的半导体衬底上的氧化物层的厚度。
CN2010101556810A 2010-04-23 2010-04-23 半导体器件及其制造方法 Pending CN102237293A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101556810A CN102237293A (zh) 2010-04-23 2010-04-23 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101556810A CN102237293A (zh) 2010-04-23 2010-04-23 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN102237293A true CN102237293A (zh) 2011-11-09

Family

ID=44887817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101556810A Pending CN102237293A (zh) 2010-04-23 2010-04-23 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN102237293A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593040A (zh) * 2012-03-21 2012-07-18 无锡华润上华半导体有限公司 Locos多层氧化层的集成制作方法
CN103943548A (zh) * 2013-01-23 2014-07-23 无锡华润上华半导体有限公司 分立式场氧结构的半导体器件的制造方法
CN104517832A (zh) * 2013-09-27 2015-04-15 无锡华润上华半导体有限公司 功率二极管的制备方法
CN104576360A (zh) * 2013-10-23 2015-04-29 无锡华润上华半导体有限公司 功率二极管的制备方法
CN104973566A (zh) * 2014-04-01 2015-10-14 亚太优势微系统股份有限公司 具精确间隙的微机电晶圆结构与其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1176487A (zh) * 1996-09-09 1998-03-18 美禄科技股份有限公司 高密度金属闸金属氧化物半导体的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1176487A (zh) * 1996-09-09 1998-03-18 美禄科技股份有限公司 高密度金属闸金属氧化物半导体的制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593040A (zh) * 2012-03-21 2012-07-18 无锡华润上华半导体有限公司 Locos多层氧化层的集成制作方法
WO2013139154A1 (zh) * 2012-03-21 2013-09-26 无锡华润上华半导体有限公司 Locos多层氧化层的集成制作方法
CN102593040B (zh) * 2012-03-21 2014-12-10 无锡华润上华半导体有限公司 Locos多层氧化层的集成制作方法
CN103943548A (zh) * 2013-01-23 2014-07-23 无锡华润上华半导体有限公司 分立式场氧结构的半导体器件的制造方法
CN104517832A (zh) * 2013-09-27 2015-04-15 无锡华润上华半导体有限公司 功率二极管的制备方法
WO2015043378A3 (zh) * 2013-09-27 2015-05-21 无锡华润上华半导体有限公司 功率二极管的制备方法
US9502534B2 (en) 2013-09-27 2016-11-22 Csmc Technologies Fab1 Co., Ltd. Preparation method for power diode
CN104517832B (zh) * 2013-09-27 2017-09-29 无锡华润上华半导体有限公司 功率二极管的制备方法
CN104576360A (zh) * 2013-10-23 2015-04-29 无锡华润上华半导体有限公司 功率二极管的制备方法
CN104576360B (zh) * 2013-10-23 2017-08-08 无锡华润上华半导体有限公司 功率二极管的制备方法
CN104973566A (zh) * 2014-04-01 2015-10-14 亚太优势微系统股份有限公司 具精确间隙的微机电晶圆结构与其制作方法

Similar Documents

Publication Publication Date Title
US6521487B1 (en) Method for making a thyristor
JP2009514220A5 (zh)
JP2007281293A (ja) Ｓｏｉ横型半導体装置
CN103151268B (zh) 一种垂直双扩散场效应管及其制造工艺
US8502326B2 (en) Gate dielectric formation for high-voltage MOS devices
CN109980011A (zh) 一种半导体器件及其制作方法
CN102237293A (zh) 半导体器件及其制造方法
CN101740385A (zh) Ldmos晶体管中的沟道形成方法
CN101752313B (zh) 一种具有自对准接触孔的表面沟道pmos器件及制作方法
CN209071275U (zh) 场效应晶体管
US7033896B2 (en) Field effect transistor with a high breakdown voltage and method of manufacturing the same
CN101752314B (zh) 具有自对准接触孔的表面沟道pmos器件及制作方法
US11715784B2 (en) Method for forming a high-voltage metal-oxide-semiconductor transistor device
US20110220997A1 (en) LDMOS Device Having Increased Punch-Through Voltage and Method For Making Same
CN102637600A (zh) Mos器件制备方法
CN101916783A (zh) 一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法
CN115101477A (zh) 一种半导体结构及其制造方法
TW201507002A (zh) 超級接面功率元件之耐壓終止結構及其製造方法
KR100840662B1 (ko) 반도체 소자의 제조 방법
TWI529927B (zh) 超級接面功率元件之主動晶胞結構及其製造方法
KR20120004774A (ko) 더미 패턴을 포함하는 반도체 장치 및 레이아웃
CN101937847B (zh) 半导体器件的制造方法
TWI500152B (zh) 橫向擴散金氧半導體元件及其製作方法
TW201523881A (zh) 終止區結構及其製造方法
TWI788152B (zh) 半導體器件及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111109