CN1176487A - 高密度金属闸金属氧化物半导体的制造方法 - Google Patents
高密度金属闸金属氧化物半导体的制造方法 Download PDFInfo
- Publication number
- CN1176487A CN1176487A CN 96109328 CN96109328A CN1176487A CN 1176487 A CN1176487 A CN 1176487A CN 96109328 CN96109328 CN 96109328 CN 96109328 A CN96109328 A CN 96109328A CN 1176487 A CN1176487 A CN 1176487A
- Authority
- CN
- China
- Prior art keywords
- type
- district
- oxide layer
- layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种高密度金属闸金属氧金属氧化物半导体的制造方法,在不增加光罩次数的情况下,可对晶圆上的特定位置作选择性局部氧化处理,进而可分别控制晶圆内金属闸极区、P+区、及N+区上氧化层厚度,在制造金属闸金属氧化物半导体时,在形成第一型位阱区后,生长一由氧化层及氮化层所组成的遮蔽层,并在绝缘氧化层生长之前,再进行一道生长氧化层及去除氮化层的步骤。
Description
本发明是有关高密度金属闸金属氧化物半导体的制造方法,主要是指在不增加光罩次数的情况下,可对晶圆的特定位置上作选择性局部氧化处理,进而可分别控制晶圆内金属闸极区、P+区、及N+区上氧化层厚度的金属闸金属氧化物半导体的制造方法。
近半世纪以来,半导体工业发展迅速,其广泛应用主导了世界产业的走向。只是其工业特色在於需在生产设备上投注庞大的资金,而产品的寿命却还低于其它工业产品,故如何能在生产制造方法上节省成本支出,又能在半导体晶圆上作最有效率的规划,是从事半导体业者努力追求的最高目标。
金属闸金属氧化物半导体,因其制造方法简单,生产周期短,且其体积可缩减至最小,故常应用於消费性电子产品及大规模集成电路中。惟,此种半导体元件的现有制造方法却对产品有其一定的设计限制,因为其晶圆上绝缘氧化层的厚度几乎与P+区上的氧化层厚度相同,如此的特性即限制住了制造工程师的设计空间。因为,若欲想让金属层下的氧化层寄生电容值降低,提升元件的讯号传递工作及增加单位元件上的布局密度,则可设计较厚的绝缘氧化层生长,但如此一来,因绝缘氧化层厚度不薄,将使通道的电流流动能力大为减低,变得难以推动,影响元件的物理特性及操作速率;相对地,若欲想迁就通道电流的流动能力,提升元件的操作速率,而设计绝缘氧化层较薄的半导体元件,则其金属层下氧化层的寄生电容值将会迅速上升,亦将限制元件内讯号的传递工作,而将降低元件的布局密度,无法在单位晶圆上作最有效的发挥空间。
另一方面,在晶圆上各区氧化层厚度不同的分布情况下,一些制造工程师为了达到获得可选择性局部氧化的目的,常在正常的制造方法步骤外,在晶圆的特定位置上多加一些光罩步骤,如此却也大幅增加了产品的成本支出,对消费性电子而言,将丧失其市场竞争力,不利产品的开发利用。故,如何设计出一种新的金属闸金半导体制造方法,可避免上述现有制造方法的缺憾,可在不增加原本制造方法的光罩次数及成本支出的情况下,达到选择性局部氧化的功效,以利于分别控制金属闸区、P+区、及N+区的氧化层不同厚度。
本发明的主要目的,在於提供一种高密度金属闸金属氧化物半导体的制造方法,可发挥制造方法简单,周期短的优点,并可获得选择性局部氧化的功效,而达到分别控制金属闸极区、P+区、及N+区的氧化层厚度的目的,可让工程师有较大的设计选择空间和在设计产品时更有选择弹性,设计出功能更强的产品。
本发明的次要目的,在於这种高密度多闸金属氧化物半导体的制造方法,可在不增加光罩次数的制造方法下,让晶圆上的元件布局密度增加,亦可提高产品的操作速率,大幅提升产品的功能。
本发明的又一目的,在於这种高密度金属闸金属氧化物半导体的制造方法,可用最简易的制造方法而获得功能性较佳的产品,故相对可降低产品的成本支出。
本发明的目的是这样来实施的:这种高密度金属闸金属氧化物半导体的制造方法,其步骤主包括有:
在第二型晶圆的特定区域上,形成第一型位阱区;生长一遮蔽层,是在第二型晶圆表面上生一薄氧化层垫,并在其上再附一氮化层;在第一型位阱区的特定位置上,利用印刻技术开天窗、蚀刻技术去除遮蔽层,并将第一型离子植入第一型位阱区内,形成第一型参杂区;重新再生长一氧化层,并在第一位阱区的另一特定位置上,利用印刻技术开天窗、蚀刻技术去除遮蔽层,将第二型离子植入第一型位阱区内,形成第二型参杂区,分别为元件的源极或汲极部分;生长一氧化层,并去除剩余的氮化层;去除氧化层垫,并再重新生长一绝缘氧化层;形成接触窗;形成闸极及金属层导线;及保护层处理。
所述高密度金属闸金属氧化物半导体的制造方法,其中该第一型是P型,第二型为N型。
所述高密度金属闸金属氧化物半导体的制造方法,其中该第一型是N型,第二型为P型。
为使贵审查委员更能了解本发明的目的、特征及功效,藉由下述的实施例,并配合所附的图示及图号说明,对本发明做一详细说明如下:
附图说明:
图1A至第1I图:是现有金属闸金属氧化物半导体的制造方法各
步骤完成结果构造剖面示意图。
图2A至第2 I图:是本发明金属闸金属氧化物半导体制造方法的
实施例各步骤完成结果构造剖面示意图。
首先,请参阅图1A至图1H,其是现有金属闸金属氧化物半导体的制造方法各步骤完成结果构造剖面示意图,第一步骤,是在N型(第二型)晶圆1的特定区域内,形成一P型(第一型)位阱区2,如图1A所示。
第二步骤,是在N型晶圆1表面上生长一氧化层20,如图1B所示。
第三步骤,是在氧化层20的适当位置上,利用印刻技术开天窗22、蚀刻技术去除天窗22内的氧化层20、并运用扩散或离子植入法将P型离子25植入P型位阱区2内,而形成二p+区24(第一型参杂区),成为元件的隔离保护环区,如图1C所示。
第四步骤,是在P型位阱区2上重新再生长一氧化层30,并在氧化层30的特定位置上,利用印刻技术开天窗32、蚀刻技术去除天窗32内的氧化层30、及运用扩散或离子植入技术而将N型离子35植入P型位阱区2内,而形成二N+区34(第二型参杂区),而此二N+区34则分别是元件的源极或汲极部分,如图1D所示。
第五步骤,是除去所有的氧化层30,如图1E所示。
第六步骤,是再重新生长一绝缘氧化层40,由於其物理特性,可明显看出在P+区上的绝缘氧化层41厚度与在闸极区上的绝缘氧化层45厚度几乎相同,而在N+区上的绝缘氧化层42厚度则约为P+区及闸极区绝缘氧化层41、45厚度3~5倍,如图1F所示。
第七步骤,是在特定的位置上利用印刻~蚀刻技术,形成一接触窗的目的,如图1G所示。
第八步骤,是利用矽晶聚合物或铝金属为材料,对整个晶圆作金属层处理,首先先生长一金属层49,并利用印刻~蚀刻技术在特定的位置上开一天窗52,在此即可明显分辨出闸极48及欲设金属层导线51的位置,并已完成闸极48及金属层导线51的铸型及附着工作,如图1H所示。
第九步骤,最后是保护层的处理,首先在晶圆上先生长一保护层50,并对欲规划作金属接触点53特定位置上进行印刻~蚀刻处理,开天窗形成金属接触点53,如此现有金属闸金属氧化物半导体的制造方法即初步完成,如第1I图所示。
由上述制造方法中可知,氧化层40的厚度与P+区上的绝缘氧化层41厚度几乎相同,将形成制造方法工程师极大的困扰,因为如将绝缘氧化层40的厚度设计较厚,则对电流的推动及元件的操作速率将造成不利影响;另一方面,若欲将绝缘氧化层40的厚度设计成较薄,则金属层49通过的氧化层寄生电容又会太大,形成元件讯号的难以传输,故将降低对晶圆上的元件布局密度,亦限制住产品的功能发挥空间。
当然,对上述而言,是一N金属氧化物半导体的基本制造方法,第一型是指P型,第二型是N型;相对地,若对P金属氧化物半导体的制造方法而言,第一型是指N型,而第二型是指P型。
再者,请参阅图2A至图2H,其是本发明金属闸金属氧化物半导体制造方法的实施例各步骤完成结果构造剖面示意图,其第一步骤,是在N型晶圆1上的特定区域内,形成一P型(第一型)位阱区2,如图1A所示。
第二步骤,是N型晶圆1表面上,先生长出一薄氧化层垫62,并在其上附着一氮化层64,共同组成一遮蔽层60,如图2B所示。
第三步骤,如同现有制造方法的第三步骤,是在遮蔽层60的适当位置上,利用印刻技术开天窗22、蚀刻技术去除天窗22内的遮蔽层60、并运用扩散或离子植入法将P型离子25植入P型位阱区2内,而形成二P+区24(第一型参杂区),是元件的隔离保护环区,如图2C所示。
第四步骤,是在P型位阱区2上再重新生长一氧化层30,由於氮化层64上并无法生长及附著氧化层30,故遮蔽层60上的厚度并无法相对提升,而只有在P+区24上生长氧化层30。另外,在遮蔽层60的特定位置上,利用印刻技术开天窗32、蚀刻技术去除天窗32内的遮蔽层60、且运用扩散或离子植入技术而将N型离子35植入P型位阱区2内,而形成二N+区34(第二型掺区),此二N区34则分别是元件的源极或汲极部分,如图2D所示。
第五步骤,生长一氧化层66,如此P+区24及N+区34上的氧化层66厚度将近乎相同。再去除剩余的氮化层64,而剩下氧化层垫62,如图2E所示。
第六步骤,是去除氧化层垫62,再重新生长一绝缘氧化层40,显而易见,在P+区上的绝缘氧化层41厚度将比在闸极区上的绝缘氧化层45厚度加大甚多,达到欲选择性局部氧化的目的,故可自由选择规划且控制P+区24、N+区34、及闸极区的氧化层厚度大小,如图2F所示。
第七步骤,是在特定的位置上利用印刻蚀刻技术,形成一接触窗47,作为尔后金属导线与N+区34或P+区24连接的目的,如图2G所示。
第八步骤,是利用矽晶聚合物或铝金属为材料,对整个晶圆上作金属层处理,首先先生长一金属层49,并利用印刻~蚀刻技术在特定的位置上开一天窗52,如此即可明显分辨出闸极48及金属层导线51的位置,并完成闸极48及金属层导线51的铸型及附着工作,如图2H所示。
最后,第九步骤,是保护层的处理,首先在晶圆先生长一保护层50,并对欲规划作金属接触点53的特定位置上进行印刻~蚀刻处理,开天窗形成金属接触点53,如此一可选择性局部氧化层厚度的金属氧化物半导体晶圆片的制造方法即初步完成,如第2I图所示。
由上述制造方法中可知,闸极区上的氧化层厚度与P+区及N+区上的氧化层厚度是明显不同的,给予工程师极大的设计选择空间,因为可将闸极区上的氧化层厚度设计为较薄,以利电流的推动,提升元件的操作速度;另一方面,可将金属层连线通过下的氧化层厚度设计成为较厚,降低寄生电容值,以利讯号的传递。故,如此的制造方法可提高晶圆上的元件布局密度,提升产品的功能性。况且,由于本发明并不需要增加现有制造方法的光罩次数情况下,而产品功能却可大帽提升,故亦可降低产品的成本支出。
当然,对上述而言,是一N金属氧化物半导体的实施例制造方法,第一型是指P型,第二型则是N型;相对地,若对P金属氧化物半导体的实施例制造方法而言,第一型是指N型,而第二型则指P型。
上述仅为本发明的较佳实施例,并非用以限制本发明者,大凡熟习该项技术的专业人士,依据且不脱离本发明范围所述的形状、构造、特征及精神所为的均等变化与修饰,均应包括於本发明的申请专利范围内。
综上所述,本发明即以上述设计的高密度金属闸金属氧化物半导体的制造方法,可一并改进现有相关制造方法无法有效控制晶圆上各区氧化层的厚度选择,或是了达到选择性局部氧化效果,而必须增加光罩次数、增加成本支出等缺憾,故将提供一种可在不增加原本制造方法光罩次数下,达到选择性局部氧化的目的,增进元件的布局密度,及提升产品的功能性。故本发明实为一富有新颖性、创造性且具实用性的高度创作者,符合发明专利申请要求,现依法提出发明专利的申请,祈钧局早日审查,赐准专利,实感德便。
Claims (3)
1、一种高密度金属闸金属氧化物半导体的制造方法,其特征在于:
在第二型晶圆的特定区域上,形成第一型位阱区;
生长一遮蔽层,在第二型晶圆表面上生一薄氧化层垫,并在其上再附一氮化层;在第一型位阱区的特定位置上,利用印刻技术开天窗、蚀刻技术去除遮蔽层,并将第一型离子植入第一型位阱区内,形成第一型参杂区;
重新再生长一氧化层,并在第一位阱区的另一特定位置上,利用印刻技术开天窗、蚀刻技术去除遮蔽层,将第二型离子植入第一型位阱区内,形成第二型参杂区,分别为元件的源极或汲极部分;
生长一氧化层,并去除剩余的氮化层;
去除氧化层垫,并再重新生长一绝缘氧化层;
形成接触窗;
形成闸极及金属层导线;
及,保护层处理。
2、权利请求1所述的高密度金属闸金属氧化物半导体的制造方法,其特征在于其中该第一型是P型,第二型为N型。
3、权利请求1所述的高密度金属闸金属氧化物半导体的制造方法,其特征在于其中该第一型是N型,第二型为P型。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN96109328A CN1072392C (zh) | 1996-09-09 | 1996-09-09 | 高密度金属栅金属氧化物半导体的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN96109328A CN1072392C (zh) | 1996-09-09 | 1996-09-09 | 高密度金属栅金属氧化物半导体的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1176487A true CN1176487A (zh) | 1998-03-18 |
CN1072392C CN1072392C (zh) | 2001-10-03 |
Family
ID=5120332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN96109328A Expired - Fee Related CN1072392C (zh) | 1996-09-09 | 1996-09-09 | 高密度金属栅金属氧化物半导体的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1072392C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102237293A (zh) * | 2010-04-23 | 2011-11-09 | 无锡华润上华半导体有限公司 | 半导体器件及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4209349A (en) * | 1978-11-03 | 1980-06-24 | International Business Machines Corporation | Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching |
US5376578A (en) * | 1993-12-17 | 1994-12-27 | International Business Machines Corporation | Method of fabricating a semiconductor device with raised diffusions and isolation |
-
1996
- 1996-09-09 CN CN96109328A patent/CN1072392C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102237293A (zh) * | 2010-04-23 | 2011-11-09 | 无锡华润上华半导体有限公司 | 半导体器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1072392C (zh) | 2001-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1187827C (zh) | 用来降低全局图形密度效应的栅层填充方法 | |
JP2002158278A (ja) | 半導体装置およびその製造方法ならびに設計方法 | |
US20050186773A1 (en) | Methods and structures for metal interconnections in integrated circuits | |
CZ62997A3 (en) | Process for producing gated semiconductor device mos with limited number of masks | |
EP0715344A3 (en) | Process for forming gate oxides possessing different thicknesses on a semiconductor substrate | |
CN1181549C (zh) | 半导体器件及其制造方法 | |
WO1985002377A1 (en) | A self-aligning process for placing a barrier metal over the source and drain regions of mos semiconductors | |
TW200515568A (en) | Circuit barrier structure of semiconductor package substrate and method for fabricating the same | |
DE19824207A1 (de) | Halbleitersubstrat und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE69934384T2 (de) | Verfahren zur herstellung von seitlich dielektrisch isolierten halbleiterbauelementen | |
US3936331A (en) | Process for forming sloped topography contact areas between polycrystalline silicon and single-crystal silicon | |
CN1176487A (zh) | 高密度金属闸金属氧化物半导体的制造方法 | |
KR0147510B1 (ko) | 반도체장치 및 그 제조방법 | |
US4498223A (en) | Method of fabrication of monolithic integrated circuit structure | |
TW593790B (en) | Method for electroplating metal wire | |
GB2024505A (en) | Manufacture of Integrated Circuits | |
CN113327858A (zh) | 屏蔽栅场效应晶体管及其制造方法 | |
CN115547930B (zh) | 半导体集成电路及其制备方法 | |
JP2001176872A (ja) | 半導体装置の製造方法 | |
JPS6149473A (ja) | ポリサイドゲ−トmos icの製造方法 | |
CN1450602A (zh) | 形成具有自我对准的金属氧化物半导体晶体管的方法 | |
KR960000518B1 (ko) | 모스펫트(mosfet) 제조방법 | |
CN1700439A (zh) | 能降低边缘效应的浅沟槽隔离工艺 | |
CN1349250A (zh) | 以镶嵌工艺形成栅极的方法 | |
TW329560B (en) | The manufacturing method for field effect transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |