CN1187827C - 用来降低全局图形密度效应的栅层填充方法 - Google Patents

用来降低全局图形密度效应的栅层填充方法 Download PDF

Info

Publication number
CN1187827C
CN1187827C CNB008060568A CN00806056A CN1187827C CN 1187827 C CN1187827 C CN 1187827C CN B008060568 A CNB008060568 A CN B008060568A CN 00806056 A CN00806056 A CN 00806056A CN 1187827 C CN1187827 C CN 1187827C
Authority
CN
China
Prior art keywords
grid
pattern
density
filling
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008060568A
Other languages
English (en)
Other versions
CN1346516A (zh
Inventor
C·T·加布里尔
T·D·郑
S·波斯拉
小H·L·苏尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1346516A publication Critical patent/CN1346516A/zh
Application granted granted Critical
Publication of CN1187827C publication Critical patent/CN1187827C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了用模拟填充图形来填充栅层以产生目标图形密度的方法。同时提供确定栅层上的栅区的栅布局与确定半导体衬底上的有源扩散区的扩散区布局。对于栅布局，确定图形密度。然后确定不被栅区和扩散区占据的区域。此外，在一组预定的填充图形中提供图形密度范围。各个预定的填充图形具有多个模拟填充图形，并与所提供的图形范围内的图形密度相关。在预定的填充图形组中，选择一个预先填充图形来产生目标图形密度。然后，借助于将由选择的预定填充图形组成的模拟填充图形置于未被栅区和扩散区占据的区域中，来填充栅层。在这样做的过程中，当与栅布局的图形密度组合时，目标图形密度被提供在栅层中。

Description

用来降低全局图形密度效应 的栅层填充方法
技术领域
本发明一般涉及到集成电路设计领域。更确切地说，本发明涉及到半导体衬底上的栅层填充。
背景技术
在半导体工艺中，模拟填充图形已经被用于扩散掩模和金属掩模中来防止化学机械抛光(CMP)凹弯效应并使器件之间的图形密度变化的效应减为最小。例如，在常规浅沟槽隔离工艺中，N+和P+扩散岛被氧化物填充的沟槽隔离。浅沟槽的制作涉及到将硅沟槽图形腐蚀进入硅沟槽，并随后用厚的氧化物层填充沟槽。然后用诸如CMP、抗蚀剂回腐蚀、或氧化物回腐蚀之类的工艺对氧化物层进行整平。在这些情况下，抛光速率或腐蚀速率是图形密度的函数，图形密度被定义为被扩散图形占据的面积百分比。
为了确保整个晶片或衬底上氧化物的均匀清除，理想情况下的图形密度应该在整个面积上保持比较一致。为了得到比较均匀的图形密度，常常用模拟扩散图形来填充半导体衬底上的“空白区域”即场区。在用模拟填充图形填充空白区域之后，半导体衬底上的电路区(例如密集的扩散图形)和场区将具有比较相似的图形密度。应该指出的是，此处也称为填充图形扩散区的模拟填充图形，不被用来制作有源半导体器件。而是被用来产生更为均匀或恒定的扩散图形密度。
模拟填充图形在本技术领域中是众所周知的，例如在题为“获得低电容扩散图形填充的方法”的美国专利No.5923947中，和题为“改进互连平整性的模拟填充图形”的美国专利No.5854125中，有所描述。此处将这些专利公开列为参考。
在常规应用中，模拟填充图形常常被用于半导体衬底上的空白区域，致使通常得到大约50％的全局图形密度而不管原来的电路密度如何。不幸的是，虽然这种安排对于扩散和金属掩模工作的相当好，但由于终点信号以及多晶硅对氧化物的腐蚀选择性变坏，一般对于栅掩模是不可接受的。例如，图1A的曲线示出了多晶硅腐蚀等离子体在520nm下的发光强度与腐蚀时间的函数关系。在此曲线中，被用来推测晶片抛光的终点的终点信号的强度被示为表现出明显地依赖于多晶硅图形密度而变化。特别是，图形稀疏的多晶硅层102的终点明显地不同于图形密集的多晶硅层104的终点。
另一方面，图1B的曲线示出了多晶硅对氧化物的选择性110明显地随数字化百分比的变化，此数字化百分比是被光刻胶覆盖的多晶硅表面的百分比。这一变化导致具有更多光刻胶的图形的选择性更低。如所示，当数字化百分比从0增加到50％时，多晶硅对氧化物的选择性基本上降完了。
尽管常规栅掩模中的填充图形有这些缺点，但由于它们倾向于减小诸如电学临界尺寸(CD)、有效沟道长度Leff之类的多晶硅线宽度或临界尺寸，故还是经常被用于栅掩模。这些变化通常来自于器件之间全局图形密度的变化。例如，图1C的曲线示出了改变栅图形密度对示例性n沟道晶体管的电学临界尺寸112和有效沟道长度114的影响。此曲线的图形密度范围包括了常规制造工艺所用的典型设计参数范围。如所示，n沟道晶体管的电学临界尺寸和有效沟道长度Leff明显地依赖于栅层处的全局图形密度。特别是，可归咎于图形密度的总变化显示出对电学临界尺寸约为25％，而对Leff约为10％。如本技术领域熟练人员能够理解的那样，在半导体工艺中，特别是在亚微米工艺中，这种明显的变化一般是不可取的。
在集成电路制造过程中，精确地控制多晶硅线的临界尺寸和腐蚀选择性是至关重要的，因为它们影响到晶体管的电学特性。对于制造专用集成电路(ASIC)，精确地控制这些参数是特别关键的，因为ASIC通常表现出晶体管密度和布局的大的变化。
于是，所需要的是一种用来确定并填充栅层，以便得到特定的目标图形密度，从而减小临界尺寸变化，同时又将终点信号和多晶硅对氧化物的选择性的变坏减为最小的方法。
发明内容
广义地说，借助于提供用模拟填充图形来填充多晶硅栅层以产生特定的目标图形密度的方法，本发明满足了这些需要。应该承认的是，本发明能够以包括工艺、装置、系统、器件、计算机可读媒质中的程序指令、或方法的各种各样的方式来实现。下面描述本发明的几个创造性实施方案。
在一个实施方案中，本发明提供了一种用模拟填充图形来填充栅层以产生目标图形密度的方法。同时提供确定栅层上的栅区的栅布局与确定半导体衬底上的有源扩散区的扩散区布局。对于栅布局，确定图形密度。然后确定不被栅区和扩散区占据的区域。此外，在一组预定的填充图形中提供图形密度范围。各个预定的填充图形具有多个模拟填充图形，并与所提供的图形范围内的图形密度相关。在预定的填充图形组中，选择一个预先填充图形来产生目标图形密度。然后，借助于将由选择的预定的填充图形组成的模拟填充图形置于未被栅区和扩散区占据的区域中，来填充栅层。在这样做的过程中，当与栅布局的图形密度组合时，目标图形密度被提供在栅层中。
在另一个实施方案中，本发明提供了一种用来确认模拟填充在栅层中的位置以产生目标图形密度的自动方法。此方法包括：(a)提供一种栅布局和扩散区布局，多晶硅栅布局确定栅区，而扩散区布局确定半导体衬底上的扩散区；(b)确定半导体衬底上的栅掩模的图形密度；(c)产生由栅区和扩散区组成的组合联合区；(d)将组合联合区反转，以确认未被栅区和扩散区占据的区域；(e)提供一组与图形密度范围相关的预定的填充图形，各个预定的填充图形具有多个模拟填充图形并与图形密度范围内的一个图形密度相关；(f)通过预定的填充图形逐步逼近并选择一个预定的填充图形，用来产生目标图形密度；以及(g)将选定的预定的填充图形的模拟填充图形置于确认的未被栅区和扩散区占据的区域中，其中，被放置的模拟填充图形在与栅区组合时，产生栅层中的目标图形密度。
在又一个实施方案中，公开了一种方法，用来将栅层从扩散填充图形填充到目标填充图形密度。此扩散填充图形确定半导体衬底上的模拟填充图形。在此方法中，提供了确定半导体衬底上的栅区的栅布局。然后，模拟填充图形区域和栅区被组合，以产生组合的联合区。此外，确定组合联合区的图形密度。根据确定的图形密度，修改扩散填充图形的尺寸，以便产生要填充的、被修改了尺寸的扩散填充图形区域，用于产生目标填充图形密度。然后，被修改了尺寸的扩散填充图形区域被填充，以便在与栅区组合时，提供栅层中的目标填充图形密度，从而明显地降低全局图形密度效应。
本发明有利地智能填充栅层，以提供相同的总图形密度。借助于把特定的全局图形密度作为目标，本发明的智能填充方法减小了诸如电学临界尺寸和有效沟道宽度之类的临界尺寸的变化。此外，填充到目标图形密度的栅层，用来将终点信号和例如多晶硅对氧化物的腐蚀选择性的变坏以及来自对栅氧化物更大的冲击的微沟槽减为最小。
从结合附图以举例的方法说明本发明原理的下列详细描述中，本发明的其它情况和优点将变得明显。
附图说明
利用结合附图的下列详细描述，将容易理解本发明，其中相似的参考号表示相似的结构元件。
图1A的曲线示出了多晶硅腐蚀等离子体在520nm下的发光与腐蚀时间之间的关系。
图1B的曲线示出了多晶硅对氧化物的选择性随数字化百分比的明显变化，此数字化百分比是被光刻胶覆盖的多晶硅表面的百分比。
图1C的曲线示出了改变栅图形密度对示例性n沟道晶体管的电学临界尺寸和有效沟道长度的影响。
图2示出了根据本发明一个实施方案，用模拟填充图形来填充多晶硅栅层以产生目标图形密度的示例性方法的流程图。
图3A-3E示出了根据本发明一个实施方案，用模拟填充图形来填充多晶硅栅层至所需目标图形密度的部分半导体晶片的示意俯视平面图。
图4示出了根据本发明另一个实施方案，用模拟填充图形来填充多晶硅栅层，以便从现有扩散填充图形产生目标图形密度的示例性方法的流程图。
图5A-5C示出了根据本发明一个实施方案，用来将多晶硅栅层从预先存在的扩散填充图形填充到目标填充图形密度的部分半导体晶片的示意俯视平面图。
具体实施方式
在本发明的下列详细描述中，提出了用模拟填充图形来智能填充多晶硅栅层以产生特定的目标图形密度的方法的大量具体的细节，以便提供对本发明的透彻理解。但对于本技术领域的熟练人员来说，显然本发明可以不用这些具体细节中的某些或全部来加以实施。在其它的情况下，为了不使本发明不必要地难以理解，没有描述众所周知的电路、系统、以及工艺操作。
本发明提供了用模拟填充图形来智能填充一个层以产生所需目标图形密度的方法。待要填充的层可以包括诸如多晶硅、非晶硅、硅化物、金属之类的材料。在下列实施例中，用示例性多晶硅栅层来描述这些方法。但应该承认的是，本发明的方法同样可以应用到诸如扩散层和金属层之类的其它的层。
图2示出了根据本发明一个实施方案，用模拟填充图形来填充多晶硅栅层以产生目标图形密度的示例性方法的流程图。半导体晶片或衬底上的多晶硅栅层的目标图形密度可以被设定为任何所需的图形密度。如此处通篇使用的那样，目标图形密度可以是一个特定的图形密度或特定图形密度的一个范围。在这一方法中，能够被用来产生各个掩模的多晶硅栅布局和扩散区布局，在操作202中被提供。多晶硅栅布局确定多晶硅栅区，而扩散区布局确定有源扩散区。然后，在操作204中，例如借助于用总多晶硅布局面积除多晶硅栅区，来确定多晶硅栅布局的图形密度。
在确定多晶硅栅布局的图形密度之后，在操作206中确定未被多晶硅栅区和扩散区占据或覆盖的面积。例如，可以借助于首先组合多晶硅栅区和扩散区再将组合区反转，来确定未被占据的面积。此外，可以将未被占据的面积按预定量缩小，以提供缓冲区。此缓冲区确保将要被置于未被占据区域中的后续的填充图形不会与组合的多晶硅栅区和扩散区相接触。
一旦确认了未被占据区域的位置，就在操作208中提供预定填充图形组中的图形密度范围。各个预定填充图形被预先设计成包括多个模拟填充图形并在例如5-50％范围内与图形密度相关。预定的填充图形组最好被提供在能够加载到计算机存取存储器上的表格中。
然后在操作210中对预定的填充图形进行存取，并一次一个地逼近，直至一个预定的填充图形被选择来产生目标图形密度。在这一操作中，预定的填充图形被置于缓冲区外面的区域中，以便确定预定的填充图形的组合的总图形密度和多晶硅布局。在这样做的过程中，能够最接近于产生多晶硅栅层的目标图形密度的一个预定的填充图形，被选择来产生与多晶硅栅区组合时的目标图形密度。在操作212中，根据被选择的预定填充图形，借助于将选定的预定填充图形的模拟填充图形置于未被多晶硅栅区和扩散区占据的区域中，多晶硅栅层被填充。特定目标图形密度在多晶硅栅层中的产生，使得能够精确地控制临界尺寸(例如多晶硅线或栅的宽度和分布)以及多晶硅对氧化物的腐蚀选择性。
图3A-3E示出了根据本发明一个实施方案，用模拟填充图形来填充多晶硅栅层至所需目标图形密度的部分半导体晶片(例如衬底)300的示意俯视平面图。半导体晶片部分300可以包含任何数目的集成电路芯片(IC)，其中各个可以包括任何适当数目的晶体管。晶片部分300确定了本发明所用的布局的总面积。如此处所用的那样，术语“面积”表示层中的空间或位置，并可与术语“区域”互换。
图3A示出了根据本发明一个实施方案的覆盖晶片部分300的扩散区布局302和多晶硅栅布局304的示意俯视平面图。扩散区布局302确定了扩散层并包括扩散区布局区域302A和302B，而多晶硅栅布局304确定了多晶硅栅层并包括多晶硅栅区304A和304B。对于多晶硅栅布局304，可以例如借助于用晶片部分300的总面积除多晶硅栅区304A和304B，来确定其图形密度。在一个实施方案中，若多晶硅栅布局的图形密度为20％以上，则不需要多晶硅填充。在这种情况下，仅仅在多晶硅栅布局304的原来的图形密度小于20％时，才产生新的多晶硅栅布局。
根据扩散区布局302和多晶硅栅布局304，来计算被扩散区布局区域302A和302B以及多晶硅栅区304A和304B占据的总面积。例如，借助于在扩散区布局302和多晶硅栅布局304之间执行“或”操作，能够计算扩散区布局区域302A和302B以及多晶硅布局区304A和304B的总面积。
根据一个实施方案，图3B示出了得到的由扩散区302A和302B以及多晶硅栅区304A和304B组成的组合联合区域306A和306B。扩散区和多晶硅栅区302A、302B、304A、和304B的联合用来协调多层布局的填充。特别是，组合联合区域306A和306B的确定，规定了不放置填充图形的区域。
相反，为了确定随后要放置填充图形的区域，未被组合联合区域306A和306B占据的区域被确定为图3C所述的反转区域308所示。例如，将组合区域306A和306B反转，能够计算反转区域308。反转区域308的轮廓确保了填充图形将仅仅被置于组合联合区域306A和306B外面的区域中。
根据一个优选实施方案，反转区域308被进一步缩小预定量312A和312B，以便提供缓冲区310，从而产生新的尺寸缩小的反转区域314。如图3D所示，缓冲区310包括分别具有使组合联合区域306A和306B尺寸增大的作用的区域310A和310B。此缓冲区310按尺寸构成，以便进一步确保填充图形不会被置于组合联合区域306A和306B上。缓冲区310A和310B的构造是预定量312A和312B的函数，最好沿所有方向尺寸相同。预定量312A和312B的尺寸可以在0.2-50μm之间，在0.5-10μm之间更好，而1μm最好。
建立图2流程图所述的预定填充图形组的操作208，涉及到产生具有相关图形密度的预定填充图形组。在一个实施方案中，可以产生预定填充图形组，以便提供最好在5-50％之间的所需图形密度范围。然而，也可以采用任何其它的所需图形密度范围。各个预定的填充图形包括用来提供唯一的填充密度的多个预先设计的模拟填充图形。填充图形最好被提供成相关填充密度增量相等，例如1％、2％、5％、10％、15％等，以便提供所需的图形密度粒度。例如，小的图形密度增量(例如1％，2％)可以提供精度更高的精细粒度。相反，例如10％图形密度的更大的增量将相应地提供更粗糙的图形密度粒度。但应该承认的是，可以以任何适当的增量来提供任何适当数目的预定填充图形，以便提供所需的图形密度粒度。
下面的表1以表格的形式示出了由具有相应的图形密度的预定填充图形F1-F10组成的一个示例性组。
表1
  Fi   F1   F2   F3   F4   F5   F6   F7   F8   F9   F10
  图形密度   5％   10％   15％   20％   25％   30％   35％   40％   45％   50％
如表1所示，预定的填充图形Fi(F1-F10)表现增量为5％的图形密度。可以用任何适当的图形，例如正方形、矩形、十字形、T形、L形等，来设计填充图形Fi，以便得到所需的填充图形密度。用各种图形来设计填充图形，在本技术领域中是众所周知的，并在例如此处列为参考的题为“用来改进互连平整度的模拟填充图形”的美国专利No.5854125中有所描述。
举例来说，可以根据设计规则宽度的线来产生预先设计的填充图形，其中线之间的间隔是变化的，以得到所需的全局图形密度。对于简单的多晶硅线/间隔填充图形，可以借助于估算S＝[L(1-Fi)]/Fi，从设计规则线宽L来计算间隔宽度S。例如若L为0.15μm，则F1的S为2.85μm，F2的为1.35μm，F3的为0.8 5μm，等等。
然后一次一个地存取预定的填充图形，直至如前面图2的操作210所述确认提供多晶硅栅布局所需的目标图形密度的预定填充图形。在一个实施方案中，预定填充图形F1-FN被相继存取，用来选择最佳的预定填充图形。例如，借助于执行“与”操作，将尺寸缩小的反转区域314与填充图形Fi组合起来，以产生覆盖或交叉填充区Gi。然后，借助于执行“或”操作，将覆盖填充区域Gi与原来的多晶硅栅区304A和304B组合起来，以产生组合联合区域Xi。若联合区域Xi的图形密度不在目标图形密度或目标图形密度范围以内，则可以借助于增加指标变量i，用下一个预定填充图形来计算Gi和Xi。
另一方面，若联合区域Xi的图形密度为目标图形密度或在目标图形密度范围以内，则预定的填充图形Fi被选定。选定的填充图形Fi于是确定了待要用模拟填充图形填充，以便在与原来的多晶硅栅区组合时产生目标图形密度的栅层区域316。选定的填充图形Fi则能够被用来产生新的多晶硅栅布局，如图3E所示，它具有与原来的多晶硅栅区组合的所需的目标图形密度。
根据本发明的另一个实施方案，图4示出了用模拟填充图形来填充多晶硅栅层，以便从现有扩散填充图形产生目标图形密度的示例性方法的流程图。此方法开始于在操作402中提供预先存在的扩散区填充图形和多晶硅栅布局。现有的扩散区填充图形确定了晶片或衬底上的模拟填充图形区域，而多晶硅栅布局确定了多晶硅栅区。在操作404中，模拟填充图形区域与多晶硅栅区组合，以产生组合联合区域。例如，借助于执行“或”操作，能够组合扩散区填充图形和多晶硅掩模。然后，在操作406中，确定组合联合区域的图形密度。例如，组合的模拟填充图形区域和多晶硅栅区可以被布局的总面积除，以便计算图形密度。
然后，在操作408中，可以根据确定的图形密度来修改扩散区填充图形的尺寸。具体地说，扩散区填充图形的填充图形区域的尺寸被修改来产生待要被填充以得到所需目标图形密度的尺寸被修改的扩散区填充图形区域。然后，在操作410中，尺寸被修改的模拟填充图形区域被填充，以便在与原来的多晶硅栅区组合时产生多晶硅栅层中的目标填充图形密度区域。多晶硅栅层中所需的目标图形密度的产生，于是用来精确地控制临界尺寸(例如多晶硅线或栅的宽度和分布)以及腐蚀选择性。
根据一个实施方案，图5A-5C示出了用来将多晶硅栅层从预先存在的扩散填充图形填充到目标填充图形密度的部分半导体晶片(例如衬底)500的示意俯视平面图。半导体晶片部分500可以包括任何数目的IC芯片，其中各个又可以包括多个晶体管。此晶片部分500确定了此实施方案中的布局的总面积。
图5A示出了扩散区填充图形的示意俯视平面图，它在部分半导体晶片500上具有多个扩散区填充图形502。多晶硅栅布局504和扩散区布局506被提供在晶片部分500上。多晶硅栅布局504确定了多晶硅栅层并包括多晶硅栅区504A和504B。另一方面，扩散区布局506确定了扩散层并包括有源扩散区506A和506B。多晶硅栅区504A和504B可以与扩散区506A和506B一起被用来形成晶体管。
然后，将多晶硅栅区504A和504B与扩散区图形502组合，以便产生图5B所示的组合联合区域508。在一个实施方案中，借助于在扩散区图形502和多晶硅栅区504A和504B上执行“或”操作而产生组合联合区域508。然后，例如借助于用晶片部分500的总布局面积除组合联合区域508的面积而计算组合联合区域508的图形密度。
在一个实施方案中，若组合联合区域508的图形密度在可接受的目标图形密度范围(例如20％-30％)以内，则组合联合区域508被用作最终的多晶硅填充布局。另一方面，若图形密度大于目标密度，则由扩散区图形502确定的扩散区布局的尺寸被缩小。扩散区布局的尺寸缩小被执行，以便产生具有需要填充的模拟填充图形区域的尺寸被修改的扩散区填充图形，从而得到所需的目标密度。例如，若需要填充的填充图形面积小于原来的填充图形面积，则将原来的填充图形缩小。相反，若需要填充的填充图形面积大于原来的填充图形面积，则可以将原来的填充图形增大，以便得到产生所需目标密度的尺寸被修改的填充图形。但若面积相等，则无需修改尺寸。
图5C示出了晶片部分500的示意俯视平面图，描述了根据本发明一个实施方案的尺寸被修改了的填充图形区域510。如所示，原来的填充图形502已经被缩小成新的填充图形510，然后将其填充以产生目标图形密度。然后，借助于将新的填充图形区域510与原来的多晶硅栅区504A和504B进行组合，可以产生具有目标图形密度的最终多晶硅布局。
应该指出的是，本发明各个实施方案的被填充的模拟填充图形将不被电连接到晶片部分300和500上的任何有源器件。从总的图形密度的观点看，填充图形的准确设计并不关键。但填充图形最好被设计成具有合理分布的线和间隔，以便证实设计规则并尽量减小其它不希望有的效应。例如，填充图形可以具有设计规则线宽，其中线之间的间隔被改变，以便得到所希望的全局图形密度。
于是，本发明用模拟填充图形智能地填充了栅层，从而得到特定的目标图形密度。虽然用多晶硅栅层描述了本发明，但同样适合于诸如扩散层和金属层的其它层，以及诸如多晶硅、非晶硅、硅化物、金属之类的其它层材料。用这种特定的全局图形密度作为目标，此智能填充方法减小了临界尺寸的变化。此外，这种栅布局用来尽量减小例如终点信号和多晶硅对氧化物腐蚀选择性的变坏。
举例来说，若电路设计中出现的最高图形密度为30％，则仅仅加入足够的填充以便将整个设计提高到30％。若对于一种设计，30％的图形密度导致可接受的终点信号强度和多晶硅对氧化物的选择性，则对于其它的IC设计通常也是可接受的。作为变通，可以选择例如20％的较低的图形密度目标。在这种情况下，填充可能仅仅被加入到图形密度低于较低的图形密度目标的产品中，以便使图形密度达到20％。在这样做的过程中，减小CD变化的一个好处是尽量减小了对终点信号强度或多晶硅对氧化物选择性的冲击，特别对于低图形密度更是如此。
虽然根据一些优选实施方案已经描述了本发明，但在本发明的范围内存在着变通、变更、和等效情况。还应该指出的是，存在着实现本发明的方法、器件、和系统的变通方法。因此认为下列所附权利要求包括了本发明构思与范围内的所有这种变通、变更、和等效情况。

Claims (31)

1.一种用模拟填充图形来填充栅层以产生目标图形密度的方法，它包含：
提供栅布局和扩散区布局，栅布局确定栅层上的栅区，而扩散区布局确定半导体衬底上的有源扩散区；
确定半导体衬底上的栅布局的图形密度；
确定不被栅区和扩散区占据的区域；
在一组预定的填充图形中提供图形密度范围，各个预定的填充图形具有多个模拟填充图形，并与所提供的图形范围内的图形密度相关；以及
从预定的填充图形组中，选择一个预定的填充图形来产生目标图形密度；以及
借助于将由选择的预定填充图形组成的模拟填充图形置于未被栅区和扩散区占据的区域中来填充栅层，以便在与栅布局的图形密度组合时提供栅层中的目标图形密度。
2.权利要求1所述的方法，其中的栅层由选自多晶硅、非晶硅、硅化物、和金属的材料组成。
3.权利要求1所述的方法，其中的栅层是多晶硅栅层，而栅布局是多晶硅栅布局。
4.权利要求1所述的方法，还包含：
借助于组合被选定的预定填充图形和栅布局以提供栅层中的目标图形密度而产生栅层布局。
5.权利要求1所述的方法，其中确定不被栅区和扩散区占据的区域的操作包含：
产生由栅布局的栅区和扩散区布局的扩散区组成的组合联合；以及
将组合联合反转，以便产生不被栅区和扩散区占据的区域。
6.权利要求5所述的方法，其中不被栅区和扩散区占据的区域被缩小预定的量，以便提供缓冲区来确保被选定的预定填充图形的模拟填充图形不接触到栅区和扩散区。
7.权利要求6所述的方法，其中的预定量在0.2-50μm之间。
8.权利要求5所述的方法，其中借助于通过预定填充图形组进行逼近，并确定在与栅布局的图形密度组合时产生的相关图形密度，而选择预定的填充图形。
9.权利要求1所述的方法，其中预定填充图形提供5-50％的图形密度范围。
10.权利要求1所述的方法，其中只是当栅布局的图形密度低于20％时，栅层才被填充到目标图形密度。
11.一种用来确认模拟填充在栅层中的位置以产生目标图形密度的自动方法，它包含：
提供一种栅布局和扩散区布局，栅布局确定栅区，而扩散区布局确定半导体衬底上的扩散区；
确定半导体衬底上的栅布局的图形密度；
产生由栅区和扩散区组成的组合联合区；
将组合联合区反转，以确认未被栅区和扩散区占据的区域；
提供一组与图形密度范围相关的预定的填充图形，各个预定的填充图形具有多个模拟填充图形并与图形密度范围内的一个图形密度相关；
通过预定的填充图形组逐步逼近并选择一个预定的填充图形，用来产生目标图形密度；以及
将选定的预定填充图形的模拟填充图形置于被确认的未被栅区和扩散区占据的区域中，其中，被放置的模拟填充图形在与栅区组合时，产生栅层中的目标图形密度。
12.权利要求11所述的方法，其中的栅层由选自多晶硅、非晶硅、硅化物、和金属的材料组成。
13.权利要求1所述的方法，其中的栅层是多晶硅栅层，而栅布局是多晶硅栅布局。
14.权利要求11所述的方法，其中被放置的模拟填充图形被填充在栅层中，以便提供目标图形密度。
15.权利要求11所述的方法，其中借助于组合被放置的模拟填充图形和栅区来产生栅层布局以提供栅层中的目标图形密度。
16.权利要求11所述的方法，其中预定的填充图形组被构造成位于不被栅区和扩散区占据的区域中，用来确定与栅层的图形密度的组合中的相关图形密度。
17.权利要求11所述的方法，其中组合联合区的反转被缩小预定的量，以便提供缓冲区来确保被放置的模拟填充图形不接触到栅区和扩散区。
18.权利要求17所述的方法，其中的预定量在0.2-50μm之间。
19.权利要求11所述的方法，其中预定填充图形被用来提供5-50％的图形密度范围。
20.权利要求15所述的方法，其中只是当栅布局的图形密度低于20％时，才产生具有目标图形密度的栅层布局。
21.权利要求11所述的方法，其中的扩散区是有源扩散区。
22.一种用来将栅层从扩散填充图形填充到目标填充图形密度的方法，此扩散填充图形确定半导体衬底上的模拟填充图形，此方法包含：
提供确定半导体衬底上的栅区的栅布局；
组合模拟填充图形区域和栅区，以产生组合联合区；
确定组合联合区的图形密度；
根据所确定的图形密度，修改扩散填充图形的尺寸，以便产生要填充的被修改了尺寸的扩散填充图形区域，用于产生目标填充图形密度；以及
填充修改了尺寸的扩散填充图形区域，以便在与栅区组合时，提供栅层中的目标填充图形密度，从而明显地降低全局图形密度效应。
23.权利要求22所述的方法，其中的栅层由选自多晶硅、非晶硅、硅化物、和金属的材料组成。
24.权利要求22所述的方法，其中的栅层是多晶硅栅层，而栅布局是多晶硅栅布局。
25.权利要求22所述的方法，其中借助于组合尺寸被修改了的扩散填充图形区与栅区而产生栅层布局。
26.权利要求25所述的方法，其中只是当栅布局的图形密度低于20％时，才产生具有目标填充图形密度的栅层布局。
27.权利要求22所述的方法，其中当组合联合区域的图形密度在20-30％之间时，组合联合区域与栅区被组合使用，以产生目标填充图形密度。
28.权利要求27所述的方法，其中由模拟填充图形区域和栅区组成的组合联合区域被使用而无需修改扩散区填充图形的尺寸。
29.权利要求22所述的方法，其中借助于在组合联合区域的图形密度大于30％时缩小扩散区填充图形而减小扩散区填充图形的尺寸。
30.权利要求22所述的方法，其中在尺寸被修改了的待要填充的模拟填充图形区域小于模拟填充图形区域时，扩散区填充图形被缩小。
31.权利要求22所述的方法，其中在尺寸被修改了的待要填充的模拟填充图形区域大于模拟填充图形区域时，扩散区填充图形被加大。
CNB008060568A 1999-12-10 2000-12-07 用来降低全局图形密度效应的栅层填充方法 Expired - Fee Related CN1187827C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/466,988 US6323113B1 (en) 1999-12-10 1999-12-10 Intelligent gate-level fill methods for reducing global pattern density effects
US09/466988 1999-12-10

Publications (2)

Publication Number Publication Date
CN1346516A CN1346516A (zh) 2002-04-24
CN1187827C true CN1187827C (zh) 2005-02-02

Family

ID=23853876

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008060568A Expired - Fee Related CN1187827C (zh) 1999-12-10 2000-12-07 用来降低全局图形密度效应的栅层填充方法

Country Status (6)

Country Link
US (1) US6323113B1 (zh)
EP (1) EP1157422A1 (zh)
JP (1) JP2003516638A (zh)
KR (1) KR100750409B1 (zh)
CN (1) CN1187827C (zh)
WO (1) WO2001043194A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689214B (zh) * 2007-09-28 2012-11-28 新思科技有限公司 通过使用一组哑元填充单元来执行哑元填充的方法和设备

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436807B1 (en) * 2000-01-18 2002-08-20 Agere Systems Guardian Corp. Method for making an interconnect layer and a semiconductor device including the same
KR100530296B1 (ko) * 2000-03-07 2005-11-22 마이크론 테크놀로지, 인크. 집적 회로 내에 거의 평탄한 유전체막을 제조하는 방법
US6528883B1 (en) * 2000-09-26 2003-03-04 International Business Machines Corporation Shapes-based migration of aluminum designs to copper damascene
AU2003218093A1 (en) * 2002-03-12 2003-09-29 Ubitech, Inc. System and method for placement of dummy metal fills while preserving device matching and/or limiting capacitance increase
US6751785B1 (en) * 2002-03-12 2004-06-15 Ubitech, Inc. System and method for limiting increase in capacitance due to dummy metal fills utilized for improving planar profile uniformity
US7393755B2 (en) * 2002-06-07 2008-07-01 Cadence Design Systems, Inc. Dummy fill for integrated circuits
AU2003274370A1 (en) * 2002-06-07 2003-12-22 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
US7853904B2 (en) * 2002-06-07 2010-12-14 Cadence Design Systems, Inc. Method and system for handling process related variations for integrated circuits based upon reflections
US20030229875A1 (en) * 2002-06-07 2003-12-11 Smith Taber H. Use of models in integrated circuit fabrication
US7152215B2 (en) * 2002-06-07 2006-12-19 Praesagus, Inc. Dummy fill for integrated circuits
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
US7712056B2 (en) * 2002-06-07 2010-05-04 Cadence Design Systems, Inc. Characterization and verification for integrated circuit designs
US7774726B2 (en) * 2002-06-07 2010-08-10 Cadence Design Systems, Inc. Dummy fill for integrated circuits
US7124386B2 (en) * 2002-06-07 2006-10-17 Praesagus, Inc. Dummy fill for integrated circuits
US7287324B2 (en) * 2002-11-19 2007-10-30 Cadence Design Systems, Inc. Method, system, and article of manufacture for implementing metal-fill on an integrated circuit
US20040098688A1 (en) * 2002-11-19 2004-05-20 Cadence Design Systems, Inc. Method, system, and article of manufacture for implementing long wire metal-fill
US7231624B2 (en) * 2002-11-19 2007-06-12 Cadence Design Systems, Inc. Method, system, and article of manufacture for implementing metal-fill with power or ground connection
US7328419B2 (en) * 2002-11-19 2008-02-05 Cadence Design Systems, Inc. Place and route tool that incorporates a metal-fill mechanism
US6693357B1 (en) 2003-03-13 2004-02-17 Texas Instruments Incorporated Methods and semiconductor devices with wiring layer fill structures to improve planarization uniformity
US6905967B1 (en) * 2003-03-31 2005-06-14 Amd, Inc. Method for improving planarity of shallow trench isolation using multiple simultaneous tiling systems
JP4533698B2 (ja) * 2004-08-12 2010-09-01 株式会社東芝 自動設計システム、自動設計方法及び半導体装置の製造方法
US7305643B2 (en) * 2005-05-12 2007-12-04 Freescale Semiconductor, Inc. Method of tiling analog circuits that include resistors and capacitors
US20060257790A1 (en) * 2005-05-16 2006-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. A semiconductor device structure and methods of manufacturing thereof
US7315054B1 (en) 2005-07-05 2008-01-01 Advanced Micro Devices, Inc. Decoupling capacitor density while maintaining control over ACLV regions on a semiconductor integrated circuit
US7694258B1 (en) * 2005-08-01 2010-04-06 Cadence Design Systems, Inc. Method and apparatus for inserting metal fill in an integrated circuit (“IC”) layout
US7767515B2 (en) * 2006-02-27 2010-08-03 Synopsys, Inc. Managing integrated circuit stress using stress adjustment trenches
US7600207B2 (en) * 2006-02-27 2009-10-06 Synopsys, Inc. Stress-managed revision of integrated circuit layouts
US7484198B2 (en) * 2006-02-27 2009-01-27 Synopsys, Inc. Managing integrated circuit stress using dummy diffusion regions
US8035168B2 (en) 2006-02-27 2011-10-11 Synopsys, Inc. Elevation of transistor channels to reduce impact of shallow trench isolation on transistor performance
KR100780775B1 (ko) * 2006-11-24 2007-11-30 주식회사 하이닉스반도체 자기 조립 더미 패턴이 삽입된 회로 레이아웃을 이용한반도체 소자 제조 방법
US8003539B2 (en) 2007-01-04 2011-08-23 Freescale Semiconductor, Inc. Integrated assist features for epitaxial growth
US7565639B2 (en) * 2007-01-04 2009-07-21 Freescale Semiconductor, Inc. Integrated assist features for epitaxial growth bulk tiles with compensation
US8741743B2 (en) * 2007-01-05 2014-06-03 Freescale Semiconductor, Inc. Integrated assist features for epitaxial growth
US7470624B2 (en) * 2007-01-08 2008-12-30 Freescale Semiconductor, Inc. Integrated assist features for epitaxial growth bulk/SOI hybrid tiles with compensation
JP2009053763A (ja) * 2007-08-23 2009-03-12 Nec Electronics Corp ダミーパターン配置装置、ダミーパターン配置方法
US7890906B2 (en) * 2008-05-09 2011-02-15 International Business Machines Corporation Method of laying out integrated circuit design based on known polysilicon perimeter densities of individual cells
CN102263018B (zh) * 2010-05-27 2013-07-24 上海华虹Nec电子有限公司 改善芯片栅极侧墙生长的负载效应的方法
CN102412116B (zh) * 2010-09-19 2013-10-09 中芯国际集成电路制造(上海)有限公司 形成电阻布局图形的方法
US20120256273A1 (en) * 2011-04-08 2012-10-11 Yu-Ho Chiang Method of unifying device performance within die
US8928110B2 (en) 2011-09-09 2015-01-06 United Microelectronics Corp. Dummy cell pattern for improving device thermal uniformity
US9209182B2 (en) * 2012-12-28 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy metal gate structures to reduce dishing during chemical-mechanical polishing
US20140201694A1 (en) * 2013-01-15 2014-07-17 Mentor Graphics Corporation Wrap Based Fill In Layout Designs
US9092589B2 (en) * 2013-11-29 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design flow with device array layout generation
US9740092B2 (en) * 2014-08-25 2017-08-22 Globalfoundries Inc. Model-based generation of dummy features
CN104239612B (zh) * 2014-08-27 2020-06-09 上海华力微电子有限公司 改善激光退火热分布的方法
US9640438B2 (en) * 2014-12-30 2017-05-02 Globalfoundries Singapore Pte. Ltd. Integrated circuits with inactive gates and methods of manufacturing the same
KR102458359B1 (ko) 2018-01-31 2022-10-25 삼성전자주식회사 적응적 메탈 필을 이용한 레이아웃 설계 방법 및 이에 기반하여 제조되는 반도체 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2507618B2 (ja) * 1989-07-21 1996-06-12 株式会社東芝 半導体集積回路装置の製造方法
JP2803772B2 (ja) * 1992-04-03 1998-09-24 東レ株式会社 二軸配向積層フイルム
US5278105A (en) 1992-08-19 1994-01-11 Intel Corporation Semiconductor device with dummy features in active layers
US5636133A (en) 1995-05-19 1997-06-03 International Business Machines Corporation Efficient generation of fill shapes for chips and packages
US5861342A (en) 1995-12-26 1999-01-19 Vlsi Technology, Inc. Optimized structures for dummy fill mask design
US5639697A (en) 1996-01-30 1997-06-17 Vlsi Technology, Inc. Dummy underlayers for improvement in removal rate consistency during chemical mechanical polishing
US5658833A (en) * 1996-01-30 1997-08-19 United Microelectronics Corporation Method and dummy disc for uniformly depositing silicon nitride
US5902752A (en) 1996-05-16 1999-05-11 United Microelectronics Corporation Active layer mask with dummy pattern
JP3311244B2 (ja) 1996-07-15 2002-08-05 株式会社東芝 基本セルライブラリ及びその形成方法
US5790417A (en) * 1996-09-25 1998-08-04 Taiwan Semiconductor Manufacturing Company Ltd. Method of automatic dummy layout generation
JP3495869B2 (ja) * 1997-01-07 2004-02-09 株式会社東芝 半導体装置の製造方法
US5854125A (en) 1997-02-24 1998-12-29 Vlsi Technology, Inc. Dummy fill patterns to improve interconnect planarity
US5923947A (en) 1997-05-06 1999-07-13 Vlsi Technology, Inc. Method for achieving low capacitance diffusion pattern filling
JP3159127B2 (ja) 1997-06-09 2001-04-23 日本電気株式会社 半導体装置の設計方法
TW449900B (en) * 1998-05-26 2001-08-11 United Microelectronics Corp Method to define dummy patterns

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689214B (zh) * 2007-09-28 2012-11-28 新思科技有限公司 通过使用一组哑元填充单元来执行哑元填充的方法和设备

Also Published As

Publication number Publication date
EP1157422A1 (en) 2001-11-28
WO2001043194A1 (en) 2001-06-14
CN1346516A (zh) 2002-04-24
US6323113B1 (en) 2001-11-27
KR100750409B1 (ko) 2007-08-21
KR20020002388A (ko) 2002-01-09
JP2003516638A (ja) 2003-05-13

Similar Documents

Publication Publication Date Title
CN1187827C (zh) 用来降低全局图形密度效应的栅层填充方法
US7235424B2 (en) Method and apparatus for enhanced CMP planarization using surrounded dummy design
KR100702552B1 (ko) 이중 게이트 ＦｉｎＦＥＴ 디자인을 위한 자동화 레이어생성 방법 및 장치
CN102760179B (zh) 用于将平面设计转换为FinFET设计的系统和方法
US8136070B2 (en) Shallow trench isolation dummy pattern and layout method using the same
US6943129B2 (en) Interconnection structure and method for designing the same
CN1520610A (zh) 新型动态随机存取存储器存取晶体管
US7707523B2 (en) Method of fabricating a semiconductor device and a method of generating a mask pattern
CN1171166A (zh) 通过改变衬底形貌在衬底上形成平面化表面
CN108231770B (zh) 形成图案的方法
US7535044B2 (en) Semiconductor device, method for manufacturing a semiconductor device and mask for manufacturing a semiconductor device
US10691862B2 (en) Layouts for connecting contacts with metal tabs or vias
US9208276B1 (en) Method for generating layout pattern
US6867498B2 (en) Metal line layout of an integrated circuit
JP2006165040A (ja) 半導体装置及び半導体装置のパターン設計方法
CN111785638A (zh) 一种增加晶体管有效沟道长度的方法
CN102956561B (zh) 内嵌式存储器件的形成方法
CN111244155B (zh) 一种低夹断电压的jfet结构及制作方法
US10120275B2 (en) Layout method of mask pattern, manufacturing method of a semiconductor device and exposure mask
CN113990753A (zh) 一种改善FinFET器件性能的源漏外延形工艺方法
CN114038745A (zh) 一种HK金属栅工艺中避免NiSi产生凹陷的方法
KR20000016933A (ko) 반도체집적회로또는전자패키지제조방법
CN112635462A (zh) 电容承接板的形成方法、半导体存储器及其形成方法
JP2003037111A (ja) 半導体装置
KR20000045860A (ko) Mml 디바이스 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070831

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070831

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050202

Termination date: 20111207