CN102216999B - 闪存的参考电压最优化 - Google Patents

闪存的参考电压最优化 Download PDF

Info

Publication number
CN102216999B
CN102216999B CN201080001353.3A CN201080001353A CN102216999B CN 102216999 B CN102216999 B CN 102216999B CN 201080001353 A CN201080001353 A CN 201080001353A CN 102216999 B CN102216999 B CN 102216999B
Authority
CN
China
Prior art keywords
voltage
memory cell
reference voltage
module
neighboring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080001353.3A
Other languages
English (en)
Other versions
CN102216999A (zh
Inventor
阳学仕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN102216999A publication Critical patent/CN102216999A/zh
Application granted granted Critical
Publication of CN102216999B publication Critical patent/CN102216999B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

系统包括电压发生器和参考电压设置模块。电压发生器被配置用于产生将被应用于存储器单元的K个电压。K个电压被用于确定用来读取存储器单元的参考电压，其中K为大于1的整数。参考电压设置模块被配置用于有选择地将参考电压设置为在K个电压中的两个相邻电压之间的值或者为K个电压中的两个相邻电压中的一个。

Description

闪存的参考电压最优化
相关申请的交叉引用
该申请要求2010年6月1日提交的第12/791,430号美国申请和2009年6月3日提交的第61/183,859号美国临时申请的权益。上面申请的公开通过引用被全部结合于此。
技术领域
本公开涉及半导体存储器，并且更具体地说，本公开涉及闪存(flashmemory)。
背景技术
本文提供的背景描述用于概括地给出公开的背景。就背景部分中描述的工作范围来说，以及在提交时可能不具备现有技术资格的描述的方面，目前署名为发明者的工作既不会明确地也不会隐含地被认为相对于本发明为现有技术。
存储器集成电路(IC)包括存储器阵列。存储器阵列包括排列在行和列中的存储器单元。存储器单元可包括易失性存储器或非易失性存储器单元。当功率从存储器单元处被移除时，易失性存储器丢失存储在存储器单元中的数据。当功率从存储器单元处被移除时，非易失性存储器保留存储在存储器单元中的数据。
在存储器阵列的行和列中的存储器单元是通过选择行的字线(WL)和选择列的位线(BL)被寻址的。存储器IC包括在读/写(R/W)和擦除/编程(EP)操作时分别选择WL和BL的WL解码器和BL解码器。
现在参照图1，存储器IC10包括存储器阵列12、WL解码器16、BL解码器18和控制模块19。存储器阵列12包括排列在行和列中的存储器单元14，如图所示。WL解码器16和BL解码器18分别根据在R/W和EP操作时选择的存储器单元14的地址来选择WL和BL。
控制模块19接收来自于主机(未示出)的命令(例如：读、写、擦除、编程等)。控制模块19在选择的存储器单元14中读数据和写数据。此外，当存储器单元14包括诸如闪存的非易失性存储器的单元时，控制模块19对所选择的存储器单元14(例如：在一个或多个模块或页中)进行擦除和编程。
仅举例说明，存储器单元14可包括NAND或NOR闪存的单元。每个存储器单元14可被编程为存储N个二进制数字(位)的信息，其中N为大于或等于1的整数。因此，每个存储器单元14可具有2N个状态。为了在每个单元中存储N位，每个存储器单元14可包括晶体管，其具有2N个可编程的阈值电压(在下文中为阈值电压)。晶体管的2N个阈值电压分别表示存储器单元14的2N个状态。
现在参照图2，存储器单元14-i可包括具有阈值电压VT的晶体管50。晶体管50可包括浮栅G(在下文中为栅极G)、源极S和漏极D。在写操作期间，存储在栅极G中的电荷的总量确定了阈值电压VT的值以及存储器单元14-i的状态。
仅举例说明，晶体管50可具有两个可编程的阈值电压VT1和VT2，其取决于存储在栅极G中的电荷量。当存储在栅极G中的电荷量为Q1时，晶体管50的阈值电压为VT1。当存储在栅极G中的电荷量为Q2时，晶体管50的阈值电压为VT2。根据存储在栅极G中的电荷量，具有大于或等于VT1或VT2的值的栅极电压(即，VGS)可启动晶体管50(即，产生预定漏电流)。
存储器单元14的状态(即，存储在存储器单元14中的数据)是通过测量晶体管50的阈值电压VT被读取的。阈值电压VT是通过将栅极电压应用于栅极G并且感测(sense)漏电流而被测量的。漏电流是通过横跨晶体管50的源极S和漏极D施加小电压而被感测的。
当栅极电压小于阈值电压VT时，晶体管50被关闭，并且漏电流很低(接近0)。相反地，当栅极电压大于或等于阈值电压VT时，晶体管50被开启，并且漏电流变高(即，等于与VT相应的预定漏电流)。产生高漏电流的栅极电压的值表示晶体管50的阈值电压VT。
通常，在存储器阵列的块或页中的存储器单元的状态是同时被感测的。块中的存储器单元的晶体管的栅极被连接于WL。WL被选择，并且电压被应用于WL。N位存储器单元的状态是通过逐步跟踪WL上的(2N-1)个电压并且在晶体管的漏电流超出预定(预编程)值时确定晶体管的阈值电压。
现在参照图3A和图3B，晶体管50的阈值电压按照下面的方式被测量。仅举例说明，晶体管50可具有四个阈值电压VT1至VT4中的一个，其中VT1＜VT2＜VT3＜VT4。因此，存储器单元14-i可具有四个状态00、01、10和11中的一个。
在图3A中，控制器模块19包括电压发生器20和电流感测放大器22。电流感测放大器的个数等于BL的个数。例如，当IC10包括B个BL时，对于B个BL，电流感测放大器22分别包括B个电流感测放大器，其中B是大于1的整数。
在图3B中，当存储器单元的状态将被确定时，WL解码器16选择WL，其包括存储器单元14-1，14-2，...，14-i，...，和14-n(统称为存储器单元14)。存储器单元14中的每一个包括与晶体管50相似的晶体管。晶体管示为电容C，其将电荷存储在栅极中。
当读取操作开始时，电压发生器20给WL解码器16提供电压(例如，阶梯电压)。WL解码器16将电压输入到所选的WL。因此，电压被施加到所选WL上的晶体管的栅极。
对于每个BL，电流感测放大器22包括一个电流感测放大器。例如，电流感测放大器22-i与位线BL-i进行通信，并且感测流过存储器单元14-i的晶体管50的漏电流。电流感测放大器22-i通过横跨晶体管50的源极和漏极施加小电压来感测漏电流。
每个电流感测放大器感测通过存储器单元14的晶体管中的相应一个的漏电流。控制模块19基于由相应的电路感测放大器22感测的漏电流来测量晶体管的阈值电压。
发明内容
系统包括电压发生器和参考电压设置模块。电压发生器被配置用于产生将被应用于存储器单元的K个电压。K个电压被用于确定用来读取存储器单元的参考电压，其中K为大于1的整数。参考电压设置模块被配置用于将参考电压有选择地设置为这样的值，即，其在K个电压中的两个相邻电压之间或者其为K个电压中的两个相邻电压中的一个。
在其它特征中，系统进一步包括感测模块和计数(counting)模块。感测模块被配置用于当K个电压中的每一个被应用于存储器单元时感测通过存储器单元的电流。计数模块被配置用于基于电流来计数具有在K个电压中的电压对之间的阈值电压的存储器单元的个数，其中电压对包括K个电压中的相邻电压。参考电压设置模块选择具有最小的所述个数的电压对中的一个电压对并且将参考电压设置为这样的值，即，其在与电压对中的一个电压对相对应的K个电压中的两个相邻电压之间或等于所述两个相邻电压之一。
在其它特征中，系统进一步包括感测模块和计数模块。感测模块被配置用于当K个电压中的每一个被应用于存储器单元时，感测通过存储器单元的电流。计数模块被配置用于基于电流来计数对于K个电压中的电压对所检测到的1或0的个数，其中电压对包括K个电压中的相邻电压。参考电压设置模块选择具有最小的所述个数的电压对中的一个电压对并且将参考电压设置为这样的值，即，其在与电压对中的一个电压对相对应的K个电压中的两个相邻电压之间或等于所述两个相邻电压之一。
在其它特征中，系统进一步包括感测模块和计数模块。感测模块被配置用于当K个电压中的每一个被应用于存储器单元时，感测通过存储器单元的电流。计数模块被配置用于基于电流来计数具有在K个电压中的电压对之间的阈值电压的存储器单元的个数，其中电压对包括K个电压中的相邻电压。计数模块进一步被配置用于通过将对于多个电压对所计数的个数进行平均，产生电压对的平均计数。参考电压设置模块选择具有最小平均计数值的电压对中的一个电压对，并且将参考电压设置为这样的值，即，其在与电压对中的一个电压对相对应的K个电压中的两个相邻电压之间或等于所述两个相邻电压之一。
在其它特征中，当每个存储器单元存储3位、参考电压为七个参考电压中的一个并且当格雷映射被用于映射存储器单元的状态时，系统还包括选择器模块。当被确定的参考电压为七个参考电压中的第四个时，选择器模块被配置用于选择最高位(MSB)页，其包括存储器单元的MSB。当被确定的参考电压为七个参考电压中的第一个、第三个、第五个和第七个中的一个时，选择器模块还被配置用于选择最低位(LSB)页，其包括存储器单元的LSB。当被确定的参考电压为七个参考电压中的第二个和第六个中的一个时，选择器模块还被配置用于选择中间位(CSB)页，其包括存储器单元的CSB。
在其它特征中，系统进一步包括最优化模块，其被配置用于基于在存储器单元上执行的擦除/编程循环的个数、在读取存储器单元时的时间段上所检测到的读取误差的个数、以及从参考电压的先前最优化以来所经过的时间段中的一个，来确定何时最优化参考电压。
在其它特征中，存储器集成电路(IC)包括该系统，并且进一步包括具有存储器单元的存储器阵列。
在又一些特征中，该方法包括产生将被应用于存储器单元的K个电压，其中K为大于1的整数。K个电压将被用于确定用来读取存储器单元的参考电压。该方法进一步包括选择性地将参考电压设置为这样的值，即，其在K个电压中的两个相邻电压之间或者其为K个电压中的两个相邻电压中的一个。
在其它特征中，该方法进一步包括当K个电压中的每一个被应用于存储器单元时，感测通过存储器单元的电流。该方法进一步包括基于电流来计数具有在K个电压中的电压对之间的阈值电压的存储器单元的个数，其中电压对包括K个电压中的相邻电压。该方法进一步包括选择具有最小的所述个数的电压对中的一个电压对并且将参考电压设置为这样的值，即，其在与电压对中的一个电压对相对应的K个电压中的两个相邻电压之间或等于所述两个相邻电压之一。
在其它特征中，该方法进一步包括当K个电压中的每一个被应用于存储器单元时，感测通过存储器单元的电流。该方法进一步包括基于电流来计数对于K个电压中的电压对所检测到的1或0的个数，其中电压对包括K个电压中的相邻电压。该方法进一步包括选择具有最小的所述个数的电压对中的一个电压对，并且将参考电压设置为这样的值，即，其在与电压对中的一个电压对相对应的K个电压中的两个相邻电压之间或等于所述两个相邻电压之一。
在其它特征中，每个存储器单元存储3位，参考电压为七个参考电压中的一个，并且格雷映射被用于映射存储器单元的状态。该方法进一步包括当被确定的参考电压为七个参考电压中的第四个时，选择最高位(MSB)页，其包括存储器单元的MSB。该方法进一步包括当被确定的参考电压为七个参考电压中的第一个、第三个、第五个和第七个中的一个时，选择最低位(LSB)页，其包括存储器单元的LSB。该方法进一步包括当被确定的参考电压为七个参考电压中的第二个和第六个中的一个时，选择中间位(CSB)页，其包括存储器单元的CSB。
在其它特征中，该方法进一步包括当K个电压中的每一个被应用于存储器单元时，感测通过存储器单元的电流。该方法进一步包括基于电流来计数具有在K个电压中的电压对之间的阈值电压的存储器单元的个数，其中电压对包括K个电压中的相邻电压。该方法进一步包括通过将对于多个电压对所计数的个数进行平均，产生电压对的平均计数。该方法进一步包括选择具有最小平均计数值的电压对中的一个电压对并且将参考电压设置为这样的值，即，其在与电压对中的一个电压对相对应的K个电压中的两个相邻电压之间或等于所述两个相邻电压之一。
在其它特征中，该方法进一步包括基于在存储器单元上执行的擦除/编程循环的个数、在读取存储器单元时的时间段上所检测到的读取误差的个数、以及从参考电压的先前最优化以来所经过的时间段中的一个，来确定何时最优化参考电压。
在又一些其它特征中，上面描述的系统和方法是通过由一个或多个处理器执行的计算机程序实现的。该计算机程序可驻留在实际的计算机可读介质上，例如但不局限于存储器、非易失性数据储存器和/或其它合适的实际存储介质。
根据详细描述、权利要求和附图，本公开的进一步的应用领域将变得明显。详细描述和具体实施例期望仅用于说明而不意味着限制公开的范围。
附图说明
根据详细描述和附图，本公开将被更充分地理解，其中：
图1示出了存储器集成电路(IC)的功能方框图；
图2是多级存储器单元的示意图；
图3A和图3B是图1的存储器IC的功能方框图；
图4A描绘了3位存储器单元的电荷水平分布；
图4B描绘了由于3位存储器单元的循环而产生的图4A的水平分布的漂移；
图5A是用于最优化存储器单元的参考电压的系统的功能方框图；
图5B描绘了被用于发现最优参考电压的直方图；
图5C描绘了一行存储器单元的示意图；和
图6A至图6D是用于最优化存储器单元的参考电压的方法的流程图。
具体实施方式
下面的描述实际上仅为示例性的而绝不意味着限制公开、其应用或使用。为了清楚起见，在附图中将使用相同的参考号以识别类似的组件。如本文所使用的，短语“A、B和C中的至少一个”应该被解释为通过使用非排它性逻辑来表示一种逻辑(A或B或C)。应该理解到，不改变本公开的原则，方法中的步骤可按照不同的顺序被执行。
如本文所使用的，术语“模块”可指下述部件、为下述部件的一部分或者包括下述部件：专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共用的、专用的或组)和/或存储器(共用的、专用的或组)、组合逻辑电路和/或提供所述功能的其它合适的组件。
通过存储不同数量的电荷来存储数据的非易失性存储器单元的状态可通过测量存储器单元的阈值电压被感测。阈值电压与预定参考电压进行比较以确定存储器单元的状态。首先，参考电压在制造时被设置。然而，由于正常使用和操作环境改变时的磨损，存储器单元的阈值电压分布可能改变。因此，为了使读取误差最小化，参考电压可被周期地最优化以跟踪阈值电压分布的改变。
本公开涉及用于最优化参考电压的新系统和方法。这些新系统和方法在许多方面不同于传统的方法。例如，与传统方法不同，这些新系统和方法不依靠于存储在存储器单元中数据，也不依靠于存储数据时使用的任意纠错码(ECC)，以最优化参考电压。替代地，这些系统和方法通过独立于存储在存储器单元中的数据以及独立于在存储数据时使用的任意ECC的方式来最优化参考电压。此外，与传统方法不同，这些系统和方法通过独立于其它参考电压的方式替代同时最优化所有参考电压，对每个参考电压进行最优化。
因此，与传统方法相比，本公开的这些系统和方法的执行更加简单和实用。此外，因为这些系统和方法不依靠于存储的数据或使用的ECC，因此这些系统和方法在其中ECC不可用或ECC失效的执行中是有用的。在描述这些系统和方法之前，阈值电压的改变以及它们对读取误差的影响将在下面被讨论。
通常，闪存单元通过俘获被称作浮栅的晶体管隔离区中的电荷的颗粒化(granulized)数量的方式存储数据。数据通常是通过将读取电压应用于晶体管并且然后估计读出电流的方式从存储器单元中恢复的，读出电流是由在存储器单元中俘获的电荷数量确定的。
对于每个存储器单元，其可存储一个或多个位并且可分别被称作单级或多级存储器单元。单级存储器单元可存储一位的信息。仅举例说明，当电荷被存储在存储器单元中时，位可为逻辑0，或者当没有电荷被存储在存储器单元中时，位可为逻辑1。
多级存储器单元可通过存储变化数量的电荷或电荷水平的方式存储不止一位信息。例如，假设Q是在多级存储器单元中可被俘获的电荷的最大数量。通过存储在0和Q之间的电荷的颗粒化数量的方式，不止一位的信息可被存储在这种存储器单元中。仅举例说明，通过捕获四个水平的电荷0、Q/3、Q/2和Q中的任意一个的方式，两位信息可被存储在一个多级存储器单元中。
捕获电荷的过程被称作编程。对于存储器单元，各种水平的捕获电荷转化为不同的阈值电压。存储在存储器单元中的数据可通过估计存储在存储器单元中的电荷总量的方式被恢复。
具体地，存储器单元可被看作脉冲幅度调制(PAM)通信系统。因此，通过使用与PAM通信系统中使用的编码技术相似的编码技术(例如，格雷映射)，数据可被存储在存储器单元中。此外，使用与PAM通信系统中使用的信号处理技术相似的信号处理技术，存储在存储器单元中的数据可被检测。
现在参照图4A，3位存储器单元的阈值电压分布的实施例被示出。在本公开全部内容中，3位存储器单元仅作为实施例被使用。本公开的教导适用于具有2N个阈值电压和(2N-1)个参考电压的N位存储器单元，其中N为大于1的整数。
3位存储器单元可存储高达八个不同的电荷水平，其中每个电荷水平对应于八个不同状态中的一个。因此，存储器单元的阈值电压分布包括八个不同的阈值电压。八个阈值电压分别与可被存储在存储器单元中的八个电荷水平相关联。
相邻电荷水平的相交定义了参考电压，其可被用于在读取操作期间检测存储在存储器单元中的数据。因此，3位存储器单元具有七个不同的参考电压(Vr1至Vr7)，它们位于相邻的分布曲线相交处。
在读操作期间应该知道参考电压，以确定电荷水平并且因此确定存储在存储器单元中的数据。首先，参考电压是在制造时被设置的。接下来，在正常读取操作期间，存储器单元的阈值电压被测量并且与七个参考电压进行比较以确定存储器单元中存储的数据。
仅举例说明，当阈值电压小于或等于Vr1时，存储在存储器单元中的数据可为111。当阈值电压小于或等于Vr2并且大于Vr1时，存储在存储器单元中的数据可为110，等等。最后，当阈值电压大于Vr7时，存储在存储器单元中的数据可为011。
现在参照图4B，在反复地读取、写、擦除和/或编程操作(统称为循环)之后，可使诸如多级闪存单元的存储器单元遭受电荷保持损失。例如，存储器单元的浮栅周围的氧化物可在反复地循环后退化。因此，在如图所示的循环之后，阈值电压分布可改变或漂移。
因此，在循环之后，除非针对由循环产生的漂移而调节最初检测阈值，否则循环之前使用最初参考电压读取的数据可能是错误的。为了考虑由循环产生的漂移并且使在循环之后的读取操作期间的误差最小化，参考电压可在操作期间的某些时候被最优化。
现在参照图5A至图5C，包含用于使参考电压最优化的系统的存储器IC100被示出。在图5A中，存储器IC100被示出。在图5B中，直方图被示出并且被用于解释参考电压最优化。在图5C中，被用于状态编码的格雷映射被示出，并且被用于解释用来最优化参考电压的不同程序。
在图5A中，存储器IC100包括存储器阵列102、解码器模块104、最优化模块106和控制模块108。存储器阵列102包括排列在行和列中的存储器单元。仅举例说明，存储器单元可为3位存储器单元。解码器模块104利用字线解码器和位线解码器来对存储器单元进行寻址。
最优化模块106确定何时最优化参考电压。最优化模块106可使用各种标准以最优化参考电压。例如，标准可包括但不局限于：擦除/编程(EP)循环的个数、读取误差的个数、自上次最优化以来所过去的时间段，等。该标准可以是可编程的。最优化模块106有选择地启用和禁用控制模块108的一部分，如下所述。
控制模块108包括读取模块110、选择器模块112、电压发生器114、感测模块116和阈值电压模块118。在正常操作时，最优化模块106启用这些模块(110至118)以执行读取操作。读取模块110接收来自于主机(未示出)的读取命令。选择器模块112根据读取命令选择将被读取的存储器单元的页/块。解码器模块104对存储器阵列102中的所选的存储器单元进行寻址。
电压发生器114产生被应用于所选存储器单元的电压。感测模块116包括电流感测放大器，其对所选存储器单元的漏电流进行感测。阈值电压模块118基于漏电流确定所选存储器单元的阈值电压。读取模块110将阈值电压与参考电压进行比较并且确定所选存储器单元中存储的数据的状态。
控制模块108进一步包括参考电压模块120、范围划分模块122、比较模块124、计数模块126、差值模块128、参考电压设置模块130、更新模块132和位检测模块134。位检测模块134是参考图5C被描述的。
当参考电压将被最优化时，最优化模块106启用这些模块(120至134)。在正常操作期间，最优化模块106禁用这些模块(120至134)。最优化模块106可在参考电压最优化期间禁用读取模块110。
此外，在最优化器间，最优化模块106可禁用电压发生器114的一些部分，其产生用于正常读取操作的电压。替代地，最优化模块106启用电压发生器114的一些部分，其产生可不同于在正常操作期间产生的那些电压的电压。
当最优化开始时，参考电压模块120选择将被最优化的参考电压。例如，参考电压模块120可选择参考电压Vr1用于最优化。当一个参考电压被选择用于最优化时，参考电压模块120使其它未被选择的参考电压固定为合理值。例如，当参考电压Vr1被选择用于最优化时，参考电压Vr2至Vr7保持固定。当参考电压Vr2被选择用于最优化时，参考电压Vr1和Vr3至Vr7保持固定，等等。
在典型的3位NAND闪存单元中，参考电压Vr1至Vr7可在0V和6V之间。因此，相邻的参考电压可相差约0.8V(6V除以7)。参考电压模块120可基于上面的近似将未被选择的参考电压设置为合理值。可选择地，参考电压模块120可使未被选择的参考电压保持在它们的当前值。只要当参考电压中所选择的一个正在被最优化时未被选择的参考电压的实际值保持固定，那么未被选择的参考电压的实际值是无关紧要的。
此外，参考电压模块120确定存储器阵列102中的一组存储器单元以在最优化期间使用。例如，这组存储器单元可包括一个或多个页、块或整个存储器阵列102。选择器模块112基于由参考电压模块120选择的组，对存储器单元进行选择。解码器模块104对所选择的存储器单元进行寻址。
通常，参考电压在范围内可偏离。例如，参考电压相对于其初始值可偏离+/-0.1V(即：在所述0.2V的范围内)。因此，例如，具有初始值0.8V的参考电压可具有0.7V至0.9V范围内的任意值。
根据期望的精度，参考电压的值可被更新为该范围内的任意值。基于期望的精度，该范围可被划分为大量被称作库(bin)或带(band)的单元。例如，0.2V的范围可被划分为五个库，其中每个位是0.04V的宽度。因此，范围可在0.7V和0.9V之间的参考电压可以0.04V为增量被最优化。
范围划分模块122选择调节参考电压的范围并且将该范围划分为有限个电压水平。通常，范围划分模块122可选择K个可能的候选值，其范围从v1至vk，以用于最优化参考电压。例如，对于具有初始值0.8V并且具有范围0.7V至0.9V的参考电压，候选值可包括0.7V、0.74V、0.78V、0.82V、0.86V和0.9V。在下文中，候选值被称作目标电压。
对于每个参考电压，范围划分模块122可选择不同的范围和/或不同个数的目标电压。例如，选择可基于执行的最优化的历史。根据由范围划分模块122进行的选择，电压发生器114对于正在被最优化的参考电压产生合适的目标电压。
例如，现在将详细解释参考电压Vr1的最优化。通常，参考电压Vr1可被最优化为目标电压v1与vk之间的任意值。首先，电压发生器114将目标电压v1应用于所选择的存储器单元。感测模块116感测所选择的存储器单元的漏电流。阈值电压模块118基于漏电流确定所选择的存储器单元的阈值电压。比较模块124将阈值电压与目标电压v1进行比较。计数模块126计数具有小于目标电压v1的阈值电压的存储器单元的个数并且将该计数存储为N1。
接下来，电压发生器114将目标电压v2应用于所选择的存储器单元。感测模块116感测所选择的存储器单元的漏电流。阈值电压模块118基于漏电流确定所选择的存储器单元的阈值电压。比较模块124将阈值电压与目标电压v2进行比较。计数模块126计数具有小于目标电压v2的阈值电压的存储器单元的个数并且将该计数存储为N2。
差值模块128确定差值(N2-N1)。差值(N2-N1)表示具有在v1和v2之间的阈值电压的所选择存储器单元的个数。该程序被重复以保持目标电压(v3，...，和vk)。计数模块126计数具有电压范围内的阈值电压的存储器单元的个数，电压范围由连续目标电压中的每一对限定。连续目标电压中的每一对可被称作库，并且每个库的计数可被称作库计数。
参考电压设置模块130选择具有最小库计数的库。参考电压设置模块130将参考电压Vr1的值设置为形成所选择的库的连续目标电压的电压对中的一个。可选择地，参考电压设置模块130可将参考电压Vr1的值设置为在形成所选库的两个连续目标电压之间的任意值。
有时，当连续目标电压被应用时，库计数可由于读取变化产生波动。特别地，当库中的单元的个数很小时，库计数可波动。为了消除波动，平均库计数可被生成，并且最小的库计数根据平均库计数被选择。为方便起见，平均之前的库计数被称作原始库计数，而平均之后的库计数被称作平均库计数。
对于每个库，平均库计数可通过对W个相邻库的原始库计数进行平均的方式生成，其中W是可设计的整数。具体地，第I个库的平均库计数可计算为：BIN_COUNT(I)＝AVERAGE(BIN_COUNT(I-W)，BIN_COUNT(I-W+1)，...，BIN_COUNT(I+W-1)，BIN_COUNT(I+W))，其中W是可设计的整数。
例如，假设W＝3。对于第一个或最后一个库，因为其左侧或右侧不存在相邻的库，因此紧邻库的原始库计数可被使用。例如，当W＝3时，为了计算第一个库的平均库计数，前三个库的原始库计数的平均数可被使用。对于每个库，在使用上述公式生成平均库计数之后，最小的平均库计数可被选择。
仅举例说明，在图5B中，当最优化参考电压Vr1时的库计数的直方图被示出。仅举例说明，尽管任意个数的目标电压可交替被选择，但是所选择的目标电压的个数为v1至v6(K＝6)。如图所示，状态111和110的电荷分布曲线相交在库计数最小的位置处。因此，参考电压Vr1的最佳值为连续目标电压v4与v5之间的任意值。因此，在所示的实施例中，参考电压设置模块130可将参考电压Vr1设置为v4与v5之间的任意值，其包括v4或v5。
对于每个参考电压(3位存储器单元的Vr2、Vr3，...，和Vr7)，重复上述过程，同时使未选择的参考电压保持固定。更新模块132使用最佳值更新参考电压。例如，在图5B所示的实施例中，更新模块132将参考电压Vr1的值从其当前值变为v4与v5之间的值，其包括v4或v5。在所有参考电压的最优化完成之后，在正常读取操作期间，参考电压的更新值被读取模块110使用。参考电压更新值的使用减小了读取误差。
通常，对于3位存储器单元，上述最优化程序可被归纳如下。为了最优化参考电压Vr1，假设K个可能的目标电压v1至vk。当使其它参考电压固定时，执行下面的步骤以调节Vr1。对于i＝1至(K-1)，应用目标电压vi和vi+1；计数具有属于由目标电压vi和vi+1定义的库内的阈值电压的存储器单元的个数；和确定计数Mi＝(Ni+1-Ni)。找到具有最小值Mi的索引j。将参考电压Vr1的值设置为vj、vj+1或vj与vj+1之间的任意值。重复上述最优化程序，以最优化剩余的参考电压(3位存储器单元的Vr2、Vr3，...，和Vr7)的一个或多个。
当存储器IC将格雷映射用于状态编码时，下面所述的最优化程序可被使用。仅举例说明，使用格雷映射编码的3位存储器单元的状态如图4A所示。这些状态是111、110、100、101、001、000、010和011。由于格雷映射，相邻的状态仅相差1位。此外，101至001的状态仅相差最高位(MSB)。状态111至110、100至101以及001至000仅相差最低位(LSB)。状态110至100和000至010仅相差中间位(CSB)。
在图5C中，正常读取操作可包括读取页中的存储器单元。读取页包括仅读取页中的存储器单元的一些部分。例如，被称作MSB页的仅包含存储器单元的MSB的页可在读取操作期间被读取。同样地，LSB页或CSB页可在读取操作期间被读取。
当MSB页被读取时，只有参考电压Vr4是相关的，以检测MSB。因此，当最优化参考电压Vr4时，只有MSB页可被选择。当CSB页被读取时，只有参考电压Vr2和Vr6是相关联的，以检测CSB。因此，当最优化参考电压Vr2和Vr6时，只有CSB页可被选择。当LSB页被读取时，只有参考电压Vr1、Vr3、Vr5和Vr7是相关联的，以检测LSB。因此，当最优化参考电压Vr1、Vr3、Vr5和Vr7时，只有LSB页可被选择。
根据格雷映射，在相邻状态不同的位位置处，库计数可由位值是1(或0)的计数来替换。具体地，当目标电压被应用于所选择的页时，具有小于目标电压的阈值电压的存储器单元的个数未被计数。替代地，目标电压被应用于所选择的一个或多个页(LSB页、MSB页或CSB页)。当所选页中的存储器单元被读取时，只有被检测到的1的个数可被计数。可选择地，只有被检测到的0的个数可被计数。计数指示了具有小于目标电压的阈值电压的存储器单元的个数。
更具体地说，在图5A中，当最优化参考电压Vr4时，选择器模块112仅选择存储器阵列102的MSB页。剩余的参考电压被保持为固定在合理值(例如，当前值)。
首先，电压发生器114将目标电压v1应用于字线，其对所选页的存储器单元进行寻址。感测模块116对所选页中的存储器单元的漏电流进行感测。位检测模块134基于漏电流来检测1的个数。计数模块126计数被检测到的1的个数并且将其存储为N1。N1指示了具有小于目标电压v1的阈值电压的所选页中的存储器单元的个数。
接下来，电压发生器114将目标电压v2应用于字线，其对所选页的存储器单元进行寻址。感测模块116对所选页中的存储器单元的漏电流进行感测。位检测模块134基于漏电流检测1的个数。计数模块126计数被检测到的1的个数并且将其存储为N2。N2指示具有小于目标电压v2的阈值电压的所选页中的存储器单元的个数。
差值模块128确定差值(N1-N2)。该程序被重复用于剩余的目标电压v3、v4等等。参考电压设置模块130选择差值(N1-N2)最小的目标电压对。参考电压设置模块130根据目标电压对，将参考电压Vr4的值设置为目标电压中的一个或者设置为两个目标电压之间的任意值，所述目标电压对的差值(N1-N2)最小。
当最优化参考电压Vr2时，选择器模块112仅选择存储器阵列102的CSB页。剩余的参考电压可被保持为固定在合理值(例如：当前值)。涉及最优化参考电压Vr4的上述程序被重复。
当最优化参考电压Vr2时，计数值N1和N2也将包括基于使用参考电压Vr6所进行的比较而检测到的1的个数。这是因为Vr2和Vr4参考电压是在检测位值的读取操作期间被使用的。例如，当目标电压v1被应用时，计数值N1将包括具有小于v1的阈值电压的存储器单元的个数(例如M1)以及具有大于参考电压Vr6的阈值电压的存储器单元的个数(例如M1’)。
同样地，当目标电压v2被应用时，值N2将包括具有小于v2的阈值电压的存储器单元的个数(例如M2)以及具有大于参考电压Vr6的阈值电压的存储器单元的个数(例如M2’)。然而，因为除了Vr2的参考电压(即，包含Vr6)被保持固定，因此M2’将近似等于M1’。因此，当得到N1与N2之间的差值时，说明由于与Vr6比较而检测到的1的个数的M1’将抵消并且将不会影响Vr2的最优化。
同样地，例如，当最优化Vr1时，由于与Vr3、Vr5和Vr7的比较而检测到的1的额外个数将近似抵消并且不会影响Vr1的最优化。此外，仅计数1(或0)使最优化程序独立于存储在存储器单元中的实际数据。换句话说，最优化程序忽视了存储在存储器单元中的实际数据。因此，不顾及(即：无需知道或确定)存储在存储器单元中的数据，参考电压被最优化。
现在参照图6A至6D，用于最优化参考电压的方法200被示出。在图6A中，方法200的概况被示出。在图6B至6D中，方法200的细节和可供选择的程序被示出。
在图6A中，在202处，控制开始。在204处，对于i＝1至m，控制开始最优化Vr。仅举例说明，对于3位存储器单元，m＝7。在206处，控制设置i＝1。在208处，控制最优化Vr_1并且使其它Vr保持固定。在210处，控制i递增1。在212处，控制判断i是否大于m。如果i未大于m，那么控制返回至208。在214处，如果i大于m，那么控制结束。
在图6B中，在图6A中的208处被执行的最优化Vr_i并且使其它Vr保持固定被更详细地示出。在220处，控制开始最优化Vr_i。在222处，控制设置j＝1。在224处，控制计数具有在目标电压vj与vj+1之间的阈值电压(Vt)的存储器单元的个数Mj。在226处，控制j递增1。在228处，控制判断j是否大于(k-1)，其中k为所选择的用于最优化参考电压Vr_i的目标电压的总个数。如果j不大于(k-1)，那么控制返回至224。在230处，如果j大于(k-1)，那么控制找到Mj为最小时的j的值。在232处，控制将Vr_i设置为vj或vj+1或者vj与vj+1之间的任意值。在234处，控制结束Vr_i的最优化并且返回至图6A中的210。
在图6C和图6D中，两种在图6B中的224处执行的计数方法被示出。这两种方法分别被标记为224-1和224-2。
在图6C中，在240处，控制开始计数。在242处，控制将vj应用于所选的存储器单元并且计数具有小于vj的Vt的存储器单元的个数(Nj)。在244处，控制将vj+1应用于所选的存储器单元并且计数具有小于vj+1的Vt的存储器单元的个数(Nj+1)。在246处，控制生成计数值Mj＝Nj-Nj+1。在248处，控制结束计数并且返回至图6B中的226。
在图6D中，在250处，控制开始计数。在252处，控制将vj应用于所选的存储器单元并且计数1(或0)的个数Nj。在254处，控制将vj+1应用于所选的存储器单元并且计数1(或0)的个数Nj+1。在256处，控制生成值Mj＝Nj-Nj+1。在258处，控制结束计数并且返回至图6B中的226。
因为一次只有一个参考电压被最优化，因此本文公开的系统和方法的复杂性仅仅随着可被存储在每个存储器单元中的位的个数线性增加。此外，统计上，根据本公开确定的参考电压的最优化值是最大后验概率(MAP)检测器，其使读取错误的可能性最小化。
本公开的广泛教导可以各种方式被执行。因此，虽然本公开包括特定的实施例，但是因为根据对附图、说明和下面的权利要求的研究，其它的修改将变得明显，因而本公开的真实范围不应该被如此限制。

Claims (24)

1.一种用于半导体存储器的系统，包括：
电压发生器，该电压发生器配置用于产生将被应用于存储器单元的K个电压，其中所述K个电压被用于确定用来读取所述存储器单元的参考电压，其中K为大于l的整数；
参考电压设置模块，该参考电压设置模块配置用于有选择地将所述参考电压设置为在所述K个电压中的两个相邻电压之间的值或者设置为所述K个电压中的所述两个相邻电压中的一个；
感测模块，该感测模块配置用于当所述K个电压中的每一个被应用于所述存储器单元时感测通过所述存储器单元的电流；和
计数模块，该计数模块配置用于基于所述电流来计数对于所述K个电压中的电压对所检测到的1或0的个数，其中当所述K个电压中的第i个电压和第i+l个电压被应用于所述存储器单元时，所述个数中的第i个个数表示具有在所述第i个电压和所述第i+l个电压之间的阈值电压的存储器单元的个数，其中i是大于0的整数，并且其中所述电压对包括所述K个电压中的相邻电压；
其中所述参考电压设置模块选择所述电压对中的具有所述个数中的最小值的一个电压对，并且将所述参考电压设置为在与所述电压对中的所述一个电压对相对应的所述K个电压中的所述两个相邻电压之间的值或等于所述两个相邻电压之一。
2.根据权利要求1所述的系统，其中当所述K个电压中的所述第i个电压和所述第i+l个电压被应用于所述存储器单元时，所述计数模块分别产生所述1或0的第一计数和第二计数，并且基于所述第一计数与第二计数之间的差别产生所述个数中的所述第i个个数。
3.根据权利要求1所述的系统，其中当每个所述存储器单元存储3位时，所述参考电压为七个参考电压中的一个，并且当格雷映射被用于映射所述存储器单元的状态时，所述系统进一步包括选择器模块，该选择器模块配置用于：
当被确定的参考电压为所述七个参考电压中的第四个时，选择最高位MSB页，该最高位MSB页包括所述存储器单元的MSB；
当被确定的参考电压为所述七个参考电压中的第一个、第三个、第五个和第七个中的一个时，选择最低位LSB页，该最低位LSB页包括所述存储器单元的LSB；和
当被确定的参考电压为所述七个参考电压中的第二个和第六个中的一个时，选择中心位CSB页，该中心位CSB页包括所述存储器单元的CSB。
4.根据权利要求1所述的系统，其中：
当所述存储器单元包括每个存储N位的闪存单元时，所述参考电压为2N-l个参考电压中的一个，其中N为大于或等于l的整数；和
所述参考电压被确定为独立于所述2N-l个参考电压中的其它参考电压。
5.根据权利要求l所述的系统，进一步包括：
阈值电压模块，该阈值电压模块配置用于基于所述电流来确定所述存储器单元的阈值电压；和
读取模块，该读取模块配置用于通过将所述阈值电压与所述参考电压的值进行比较来读取存储在所述存储器单元中的数据。
6.根据权利要求l所述的系统，其中：
所述计数模块配置用于通过将对于多个所述电压对所计数的所述个数进行平均来产生对于所述电压对的平均计数；并且
所述参考电压设置模块选择具有最小的所述平均计数的所述电压对中的一个电压对，并且将所述参考电压设置为在与所述电压对中的所述一个电压对相对应的所述K个电压的所述两个相邻电压之间的值或等于所述两个相邻电压之一。
7.根据权利要求1所述的系统，进一步包括参考电压模块，该参考电压模块配置用于当每个所述存储器单元存储N位时从2N-l个参考电压选择所述参考电压，其中N为大于或等于l的整数，所述参考电压模块配置用于对于2N-l个参考电压选择K的值，并且所述参考电压模块配置用于当确定所述参考电压时选择2N-l个参考电压中其它参考电压的预定值。
8.根据权利要求l所述的系统，还包括最优化模块，该最优化模块配置用于基于下述各项中的一项来判断何时最优化所述参考电压：
在所述存储器单元上执行的擦除/编程循环的个数；
在读取所述存储器单元时的时间段上所检测到的读取误差的个数；
从所述参考电压的先前最优化以来所经过的时间段。
9.一种存储器集成电路(IC)，该存储器集成电路(IC)包括权利要求1所述的系统，并且还包括具有所述存储器单元的存储器阵列。
10.一种用于半导体存储器的系统，包括：
电压发生器，该电压发生器配置用于产生将被应用于存储器单元的K个电压，其中所述K个电压被用于确定用来读取所述存储器单元的参考电压，其中K为大于l的整数；
参考电压设置模块，该参考电压设置模块配置用于有选择地将所述参考电压设置为在所述K个电压中的两个相邻电压之间的值或者设置为所述K个电压中的所述两个相邻电压中的一个；
感测模块，该感测模块配置用于当所述K个电压中的每一个被应用于所述存储器单元时感测通过所述存储器单元的电流；和
计数模块，该计数模块配置用于基于所述电流来计数具有在所述K个电压的电压对之间的阈值电压的所述存储器单元的个数，其中所述电压对包含所述K个电压中的相邻电压；
其中所述参考电压设置模块选择具有最小的所述个数的所述电压对中的一个电压对，并且将所述参考电压设置为在与所述电压对中的所述一个电压对相对应的所述K个电压的所述两个相邻电压之间的值或等于所述两个相邻电压之一。
11.根据权利要求10所述的系统，其中：
当所述存储器单元包括每个存储N位的闪存单元时，所述参考电压为2N-l个参考电压中的一个，其中N为大于或等于l的整数；和
所述参考电压被确定为独立于所述2N-l个参考电压中的其它参考电压。
12.根据权利要求10所述的系统，进一步包括：
阈值电压模块，该阈值电压模块配置用于基于所述电流来确定所述存储器单元的阈值电压；和
读取模块，该读取模块配置用于通过将所述阈值电压与所述参考电压的值进行比较来读取存储在所述存储器单元中的数据。
13.根据权利要求10所述的系统，其中：
所述计数模块配置用于通过将对于多个所述电压对所计数的所述个数进行平均来产生对于所述电压对的平均计数；并且
所述参考电压设置模块选择具有最小的所述平均计数的所述电压对中的一个电压对，并且将所述参考电压设置为在与所述电压对中的所述一个电压对相对应的所述K个电压的所述两个相邻电压之间的值或等于所述两个相邻电压之一。
14.根据权利要求10所述的系统，其中当所述K个电压中的第i个电压和第i+l个电压被应用于所述存储器单元时，所述计数模块分别产生具有小于所述K个电压中的所述第i个电压和所述第i+1个电压的阈值电压的所述存储器单元的第一计数和第二计数，并且基于所述第一计数与第二计数之间的差别产生所述个数中的一个，其中i是大于0的整数。
15.根据权利要求10所述的系统，进一步包括参考电压模块，该参考电压模块配置用于当每个所述存储器单元存储N位时从2N-l个参考电压选择所述参考电压，其中N为大于或等于l的整数，所述参考电压模块配置用于对于2N-l个参考电压选择K的值，并且所述参考电压模块配置用于当确定所述参考电压时选择2N-l个参考电压中其它参考电压的预定值。
16.根据权利要求10所述的系统，还包括最优化模块，该最优化模块配置用于基于下述各项中的一项来判断何时最优化所述参考电压：
在所述存储器单元上执行的擦除/编程循环的个数；
在读取所述存储器单元时的时间段上所检测到的读取误差的个数；
从所述参考电压的先前最优化以来所经过的时间段。
17.一种存储器集成电路(IC)，该存储器集成电路(IC)包括权利要求10所述的系统，并且还包括具有所述存储器单元的存储器阵列。
18.一种用于半导体存储器的方法，包括:
产生将被应用于存储器单元的K个电压，其中所述K个电压被用于确定用来读取所述存储器单元的参考电压，其中K为大于1的整数；
可选择地将所述参考电压设置为在所述K个电压中的两个相邻电压之间的值或者为所述K个电压的所述两个相邻电压中的一个；
当所述K个电压中的每一个被应用于所述存储器单元时，感测通过所述存储器单元的电流；
基于所述电流来计数对于所述K个电压的电压对所检测到的1或0的个数，其中当所述K个电压中的第i个电压和第i+l个电压被应用于所述存储器单元时，所述个数中的第i个个数表示具有在所述第i个电压和所述第i+l个电压之间的阈值电压的存储器单元的个数，其中i是大于0的整数，并且其中所述电压对包括所述K个电压中的相邻电压；
选择所述电压对中的具有所述个数中的最小值的一个电压对；和
将所述参考电压设置为在与所述电压对中的所述一个电压对相对应的所述K个电压中的所述两个相邻电压之间的值或等于所述两个相邻电压之一。
19.根据权利要求18所述的方法，其中当每个所述存储器单元存储3位时，所述参考电压为七个参考电压中的一个，并且当格雷映射被用于映射所述存储器单元的状态时，所述方法进一步包括：
当被确定的所述参考电压为所述七个参考电压中的第四个时，选择最高位MSB页，该最高位MSB页包括所述存储器单元的MSB；
当被确定的所述参考电压为所述七个参考电压中的第一个、第三个、第五个和第七个中的一个时，选择最低位LSB页，该最低位LSB页包括所述存储器单元的LSB；和
当被确定的所述参考电压为所述七个参考电压中的第二个和第六个中的一个时，选择中间位CSB页，该中间位CSB页包括所述存储器单元的CSB。
20.根据权利要求18所述的方法，还包括：
通过将对于多个所述电压对所计数的所述个数进行平均来产生所述电压对的平均计数；
选择具有最小的所述平均计数的所述电压对中的一个电压对；和
将所述参考电压设置为在与所述电压对中的所述一个电压对相对应的所述K个电压的所述两个相邻电压之间的值或等于所述两个相邻电压之一。
21.根据权利要求18所述的方法，还包括基于如下各项中的一项来判断何时最优化所述参考电压：
在所述存储器单元上执行的擦除/编程循环的个数；
在读取所述存储器单元时的时间段内所检测到的读取误差的个数；
从所述参考电压的先前最优化以来所经过的时间段。
22.一种用于半导体存储器的方法，包括:
产生将被应用于存储器单元的K个电压，其中所述K个电压被用于确定用来读取所述存储器单元的参考电压，其中K为大于1的整数；
可选择地将所述参考电压设置为在所述K个电压中的两个相邻电压之间的值或者为所述K个电压的所述两个相邻电压中的一个；
当所述K个电压中的每一个被应用于所述存储器单元时，感测通过所述存储器单元的电流；
基于所述电流来计数具有在所述K个电压的电压对之间的阈值电压的所述存储器单元的个数，其中所述电压对包括所述K个电压中的相邻电压；
选择具有最小的所述个数的所述电压对中的一个电压对；和
将所述参考电压设置为在与所述电压对中的所述一个电压对相对应的所述K个电压的所述两个相邻电压之间的值或等于所述两个相邻电压之一。
23.根据权利要求22所述的方法，还包括：
通过将对于多个所述电压对所计数的所述个数进行平均来产生所述电压对的平均计数；
选择具有最小的所述平均计数的所述电压对中的一个电压对；和
将所述参考电压设置为在与所述电压对中的所述一个电压对相对应的所述K个电压的所述两个相邻电压之间的值或等于所述两个相邻电压之一。
24.根据权利要求22所述的方法，还包括基于如下各项中的一项来判断何时最优化所述参考电压：
在所述存储器单元上执行的擦除/编程循环的个数；
在读取所述存储器单元时的时间段内所检测到的读取误差的个数；
从所述参考电压的先前最优化以来所经过的时间段。
CN201080001353.3A 2009-06-03 2010-06-03 闪存的参考电压最优化 Expired - Fee Related CN102216999B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US18385909P 2009-06-03 2009-06-03
US61/183,859 2009-06-03
US12/791,430 2010-06-01
US12/791,430 US8159881B2 (en) 2009-06-03 2010-06-01 Reference voltage optimization for flash memory
PCT/US2010/037155 WO2010141650A2 (en) 2009-06-03 2010-06-03 Reference voltage optimization for flash memory

Publications (2)

Publication Number Publication Date
CN102216999A CN102216999A (zh) 2011-10-12
CN102216999B true CN102216999B (zh) 2016-08-03

Family

ID=42985636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080001353.3A Expired - Fee Related CN102216999B (zh) 2009-06-03 2010-06-03 闪存的参考电压最优化

Country Status (3)

Country Link
US (5) US8159881B2 (zh)
CN (1) CN102216999B (zh)
WO (1) WO2010141650A2 (zh)

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8365040B2 (en) 2007-09-20 2013-01-29 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
WO2009072102A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. System and methods employing mock thresholds to generate actual reading thresholds in flash memory devices
WO2009074978A2 (en) 2007-12-12 2009-06-18 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
WO2009118720A2 (en) 2008-03-25 2009-10-01 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
US8458574B2 (en) 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US8819385B2 (en) 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US9037777B2 (en) 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8607124B2 (en) * 2009-12-24 2013-12-10 Densbits Technologies Ltd. System and method for setting a flash memory cell read threshold
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US8510639B2 (en) 2010-07-01 2013-08-13 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
US8422296B2 (en) 2010-12-22 2013-04-16 HGST Netherlands B.V. Early detection of degradation in NAND flash memory
US8422303B2 (en) 2010-12-22 2013-04-16 HGST Netherlands B.V. Early degradation detection in flash memory using test cells
US8369143B2 (en) 2010-12-22 2013-02-05 HGST Netherlands B.V. Early detection of degradation in NOR flash memory
US8599609B2 (en) 2010-12-22 2013-12-03 HGST Netherlands B.V. Data management in flash memory using probability of charge disturbances
US8649215B2 (en) 2010-12-22 2014-02-11 HGST Netherlands B.V. Data management in flash memory using probability of charge disturbances
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US8996790B1 (en) 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
EP2761467B1 (en) * 2011-09-30 2019-10-23 Intel Corporation Generation of far memory access signals based on usage statistic tracking
EP3451176B1 (en) 2011-09-30 2023-05-24 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy having different operating modes
EP2761480A4 (en) 2011-09-30 2015-06-24 Intel Corp APPARATUS AND METHOD FOR IMPLEMENTING MULTINIVE MEMORY HIERARCHY ON COMMON MEMORY CHANNELS
US9600416B2 (en) 2011-09-30 2017-03-21 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy
US9342453B2 (en) 2011-09-30 2016-05-17 Intel Corporation Memory channel that supports near memory and far memory access
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US9645177B2 (en) * 2012-05-04 2017-05-09 Seagate Technology Llc Retention-drift-history-based non-volatile memory read threshold optimization
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
US8792281B2 (en) 2012-08-21 2014-07-29 Apple Inc. Read threshold estimation in analog memory cells using simultaneous multi-voltage sense
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US9036417B2 (en) 2012-09-06 2015-05-19 Sandisk Technologies Inc. On chip dynamic read level scan and error detection for nonvolatile storage
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US9257203B2 (en) 2012-12-06 2016-02-09 Micron Technology, Inc. Setting a default read signal based on error correction
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US9147490B2 (en) 2013-03-15 2015-09-29 Sandisk Technologies Inc. System and method of determining reading voltages of a data storage device
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
WO2015023259A1 (en) * 2013-08-13 2015-02-19 Empire Technology Development Llc. Memory systems
US10319460B2 (en) 2013-08-14 2019-06-11 Infineon Technologies Ag Systems and methods utilizing a flexible read reference for a dynamic read window
US9036413B2 (en) 2013-09-27 2015-05-19 Seagate Technology Llc Flash memory reference voltage detection with tracking of cross-points of cell voltage distributions using histograms
US8953373B1 (en) 2013-10-03 2015-02-10 Lsi Corporation Flash memory read retry using histograms
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
KR102247087B1 (ko) * 2014-07-08 2021-05-03 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR20160011939A (ko) * 2014-07-23 2016-02-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102238592B1 (ko) 2014-08-08 2021-04-09 삼성전자주식회사 비휘발성 메모리 장치의 디폴트 독출 전압 설정 방법 및 비휘발성 메모리 장치의 데이터 독출 방법
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US9905302B2 (en) 2014-11-20 2018-02-27 Western Digital Technologies, Inc. Read level grouping algorithms for increased flash performance
US9720754B2 (en) 2014-11-20 2017-08-01 Western Digital Technologies, Inc. Read level grouping for increased flash performance
US9576671B2 (en) 2014-11-20 2017-02-21 Western Digital Technologies, Inc. Calibrating optimal read levels
KR20160060917A (ko) 2014-11-21 2016-05-31 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 이의 프로그래밍 방법
US9224491B1 (en) * 2014-12-30 2015-12-29 Sandisk Technologies Inc. Average voltage band detection and use for tuning of voltages in ASICS
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
GB2537484B (en) * 2015-03-20 2019-07-03 HGST Netherlands BV Read level grouping for increased flash performance
US9472298B1 (en) 2015-05-13 2016-10-18 Sandisk Technologies Llc Dynamic read valley search in non-volatile memory
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
KR20170058066A (ko) * 2015-11-18 2017-05-26 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102459077B1 (ko) * 2016-01-12 2022-10-27 삼성전자주식회사 비선형 필터링 방식을 사용하는 메모리 시스템 및 그것의 읽기 방법
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
CN106205731B (zh) * 2016-06-27 2019-05-17 北京联想核芯科技有限公司 信息处理方法及存储设备
US9824767B1 (en) 2016-06-29 2017-11-21 Intel Corporation Methods and apparatus to reduce threshold voltage drift
US11237908B2 (en) 2017-03-29 2022-02-01 SK Hynix Inc. Memory system and operating method thereof
KR102386703B1 (ko) * 2017-09-13 2022-04-14 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
US10381090B2 (en) * 2017-03-31 2019-08-13 Samsung Electronics Co., Ltd. Operation method of nonvolatile memory device and storage device
US10229749B2 (en) * 2017-03-31 2019-03-12 Samsung Electronics Co., Ltd. Nonvolatile memory storage system
US10062441B1 (en) 2017-08-31 2018-08-28 Micron Technology, Inc. Determining data states of memory cells
TWI651721B (zh) * 2018-03-09 2019-02-21 大陸商深圳大心電子科技有限公司 解碼方法以及儲存控制器
KR102470726B1 (ko) 2018-03-14 2022-11-25 삼성전자주식회사 비휘발성 메모리 장치
TWI651726B (zh) * 2018-03-30 2019-02-21 大陸商深圳大心電子科技有限公司 解碼方法以及儲存控制器
TWI650757B (zh) 2018-03-30 2019-02-11 大陸商深圳大心電子科技有限公司 解碼方法以及儲存控制器
TWI661427B (zh) 2018-04-02 2019-06-01 大陸商深圳大心電子科技有限公司 記憶體管理方法以及儲存控制器
CN108761170B (zh) * 2018-05-18 2020-08-11 广东工业大学 一种nand参考电压测量方法、系统、设备及存储介质
US11244732B2 (en) * 2018-09-28 2022-02-08 Western Digital Technologies, Inc. Single page read level tracking by bit error rate analysis
KR20200130008A (ko) * 2019-05-10 2020-11-18 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
US10942655B2 (en) * 2019-07-09 2021-03-09 Seagate Technology Llc Mitigating data errors in a storage device
KR102555163B1 (ko) 2019-12-23 2023-07-13 마이크론 테크놀로지, 인크 메모리 장치에서의 카운터 기반 판독
TWI766462B (zh) * 2019-12-23 2022-06-01 美商美光科技公司 在記憶體裝置中基於計數器之讀取
US11527279B2 (en) 2020-06-22 2022-12-13 Micron Technology, Inc. Read algorithm for memory device
US11881284B2 (en) * 2021-12-09 2024-01-23 Micron Technology, Inc. Open translation unit management using an adaptive read threshold
EP4258266A4 (en) 2022-02-18 2024-04-17 Changxin Memory Tech Inc TEST METHOD FOR MEMORY CHIP AND RELATED DEVICE
CN116665749A (zh) * 2022-02-18 2023-08-29 长鑫存储技术有限公司 存储芯片的测试方法及其装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726560A (zh) * 2002-12-19 2006-01-25 英特尔公司 用于源同步数据传输的二维数据眼图定心
CN1902710A (zh) * 2003-10-29 2007-01-24 赛芬半导体有限公司 用于非易失性存储器阵列中的读取误差检测的方法、电路和系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4068863B2 (ja) 2002-03-08 2008-03-26 富士通株式会社 不揮発性多値半導体メモリ
ITRM20030338A1 (it) * 2003-07-11 2005-01-12 Micron Technology Inc Circuito di generazione e regolazione di alta tensione
US7457178B2 (en) 2006-01-12 2008-11-25 Sandisk Corporation Trimming of analog voltages in flash memory devices
CN101345088A (zh) * 2007-05-14 2009-01-14 桑迪士克Il有限公司 使用综合特征来测量存储器中的阈值电压分布

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726560A (zh) * 2002-12-19 2006-01-25 英特尔公司 用于源同步数据传输的二维数据眼图定心
CN1902710A (zh) * 2003-10-29 2007-01-24 赛芬半导体有限公司 用于非易失性存储器阵列中的读取误差检测的方法、电路和系统

Also Published As

Publication number Publication date
US20140126294A1 (en) 2014-05-08
US8416623B2 (en) 2013-04-09
US8630121B2 (en) 2014-01-14
WO2010141650A2 (en) 2010-12-09
WO2010141650A3 (en) 2011-08-11
US20120236655A1 (en) 2012-09-20
US20130223146A1 (en) 2013-08-29
US8958250B2 (en) 2015-02-17
CN102216999A (zh) 2011-10-12
US20140321204A1 (en) 2014-10-30
US8780637B2 (en) 2014-07-15
US8159881B2 (en) 2012-04-17
US20100309726A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
CN102216999B (zh) 闪存的参考电压最优化
CN103226974B (zh) 用于单元间干扰消除的系统和方法
US7532520B2 (en) Semiconductor memory device and control method of the same
CN108122588B (zh) 非易失性存储器设备及包括其的存储设备
US7525839B2 (en) Semiconductor memory device capable of correcting a read level properly
CN102985976B (zh) 包括减小其他存储单元的影响的对非易失性存储器的编程
TWI509612B (zh) 用於調整裝置內感應電壓之方法、裝置及系統
US7652928B2 (en) Semiconductor memory device and control method of the same
JP5396481B2 (ja) ワードライン結合を用いたメモリのマルチパスプログラミング
US20110182121A1 (en) Data recovery for non-volatile memory based on count of data state-specific fails
US20140340964A1 (en) Nonvolatile semiconductor memory device
US20100296350A1 (en) Method of setting read voltage minimizing read data errors
US8848453B2 (en) Inferring threshold voltage distributions associated with memory cells via interpolation
CN106688042A (zh) 用于数据刷新的部分块擦除
CN113196401B (zh) 对由于块氧化物减薄引起的编程速度变化进行补偿的存储器设备
US20210225450A1 (en) Nonvolatile memory device and storage device including nonvolatile memory device
CN113821159A (zh) 用于存储器装置中的高数据保留的混合擦除模式
CN104900270A (zh) 半导体器件及其操作方法
US7907444B2 (en) Memory device reference cell programming method and apparatus
US20140185387A1 (en) Semiconductor memory device and method of operating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200424

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200424

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200424

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Michael

Patentee before: MARVELL WORLD TRADE Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160803

Termination date: 20210603

CF01 Termination of patent right due to non-payment of annual fee