CN102216992A - 具有非易失性存储器模块的海量数据存储系统 - Google Patents

具有非易失性存储器模块的海量数据存储系统 Download PDF

Info

Publication number
CN102216992A
CN102216992A CN2009801460688A CN200980146068A CN102216992A CN 102216992 A CN102216992 A CN 102216992A CN 2009801460688 A CN2009801460688 A CN 2009801460688A CN 200980146068 A CN200980146068 A CN 200980146068A CN 102216992 A CN102216992 A CN 102216992A
Authority
CN
China
Prior art keywords
volatile memory
memory device
connector
memory module
chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801460688A
Other languages
English (en)
Inventor
吴学俊
金镇祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nova chip Canada Company
Original Assignee
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mosaid Technologies Inc filed Critical Mosaid Technologies Inc
Publication of CN102216992A publication Critical patent/CN102216992A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1003—Interface circuits for daisy chain or ring bus memory arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

一种海量数据存储系统，包括：控制器，用于发送和接收信号以执行存储操作；母板，包括至少一个第一连接器并提供信号通路以建立环，该环从控制器起始、经过至少一个第一连接器中的每一个第一连接器、然后回到控制器；以及至少一个非易失性存储器模块，包括电连接到非易失性存储器装置链的第二连接器，其中第二连接器与至少一个第一连接器中给定的一个第一连接器的匹配使得非易失性存储器装置链被插入到环中，以此使得控制器在该链中的非易失性存储器装置上执行存储操作。

Description

具有非易失性存储器模块的海量数据存储系统
背景技术
目前的计算装置一般使用多种类型的存储器系统。一种被称为“主存储器”的存储器系统包括半导体存储装置，其能够以很短的存取时间被随机地写入和读取。同样地，主存储器一般被称作随机存取存储器(RAM)。
因为半导体存储器装置相对较贵，因此经常使用其他高密度且低成本的存储器系统为主存储器作补充。一个这样的例子是磁盘存储系统(也称作“硬盘”)。磁盘存储系统用于存储大量数据，这些数据随后根据需要被顺序读入主存储器中。然而，虽然数据可以被存储在比RAM更廉价的硬盘中，但是硬盘来说存取时间会更长，一般为几十毫秒的量级，而RAM仅为几百纳秒。
还有另一种存储系统被称为固态盘(也称为“固态驱动器”或“SSD”)。SSD是一种数据存储装置，其利用存储芯片而不利用传统硬盘中出现的旋转磁盘来存储数据。SSD是很通用的，而且实际上术语“SSD”可用于指两种不同的产品。
第一种SSD基于快速的易失性存储器，例如，同步动态随机存取存储器(SDRAM)，从而根据非常快速的数据存取时间对其进行分类。因为这种SSD使用易失性存储器，因此其通常包括内部电池和备份磁盘系统以确保数据的持续性。这样，如果任何原因造成了电源损坏，电池也可确保向该单元供应足以从SDRAM向备份硬盘复制所有数据的电力。恢复电力后，将数据从备份硬盘复制回SDRAM，SSD继续正常操作。这种类型的SSD在加速应用中尤其有用，该应用在其它情况下会被磁盘驱动器的固有等待时间所阻碍。
第二种SSD使用非易失性存储器来存储数据，例如快闪电可擦除可编程只读存储器(EEPROM)。包括该第二种类型的SSD的产品可具有与传统的海量存储产品相同的形状因子，且一般被用作硬盘的低功率、坚固的替代品。为了避免与第一种类型的SSD相混淆，第二种SSD一般指“快闪”SSD。本发明的其余部分指快闪SSD。
传统的快闪SSD可包括若干个非易失性NAND型快闪EEPROM半导体集成电路，其具有对应于3.5″、2.5″或1.8″的硬盘驱动器(HDD)的形状因子。快闪SSD像其被设计用来代替的HDD一样，通过传统的PATA或SATA接口被连接到主机控制器。因此，快闪SSD受限于计算装置内部可用的PATA或SATA连接器的数量。因此，传统快闪SSD提供的存储容量可能不足以满足目前和将来的计算应用对于大量数据存储的不断增长的需求。
鉴于此背景，在工业中明确需要使用非易失性存储器的改进的海量数据存储系统。
发明内容
根据第一方面，提供一种海量数据存储系统，包括：控制器，用于发送和接收信号以执行存储操作；母板，包括至少一个第一连接器并提供信号通路以建立环，该环从控制器起始、经过至少一个第一连接器中的每一个第一连接器、然后回到控制器；以及至少一个非易失性存储器模块，包括电连接到非易失性存储器装置链的第二连接器，其中第二连接器与至少一个第一连接器中给定的一个第一连接器的匹配使得非易失性存储器装置链被插入到环中，以此使得控制器在该链中的非易失性存储器装置上执行存储操作。
根据另一方面，提供过一种非易失性存储器模块，包括：非易失性存储器装置链；多个导电体，用于将在该模块处接收到的输入信号传送到该非易失性存储器装置链，且用于传送从该模块发出的输出信号，至少一些输出信号为已经被该非易失性存储器装置链传输的相应输入信号的形式；双面连接器，为导电体提供外部接口，该连接器配置为可释放地匹配于母板上相应的连接器，用于提供与控制器的电连接以在该链中的非易失性存储器装置上执行存储操作；其中传送输入信号的导电体被放置于连接器的第一面上，且其中传送输出信号的导电体被放置到连接器的第二面即相对面上，分别对准于传送输入信号的导电体。
根据另一方面，提供过一种计算装置，包括：输入/输出接口；用于存储指令的主存储器；至少一个处理器，用于基于存储器在主存储器中的指令执行计算操作；以及海量数据存储系统，电连接到至少一个处理器。该海量数据存储系统包括：控制器，用于基于从至少一个处理器接收到的信号执行存储操作；母板，包括至少一个第一连接器并提供信号通路以建立环，该环从控制器起始、经过至少一个第一连接器中的每一个第一连接器、然后回到控制器；以及至少一个非易失性存储器模块，包括电连接到非易失性存储器装置链的第二连接器，其中第二连接器与至少一个第一连接器中给定的一个第一连接器的匹配使得非易失性存储器装置链被插入到环中，以此使得控制器在该链中非易失性存储器装置上执行存储操作。
根据又一方面，提供一种服务器，包括：能够与网络中的至少一个客户通信的网络接口；处理部分，能够执行从所述至少一个客户接收到的至少一个应用和服务请求；以及海量数据存储系统，电连接到处理部分。该海量数据存储系统，包括：控制器，用于基于从处理部分接收到的信号执行存储操作；母板，包括至少一个第一连接器并提供信号通路以建立环，该环从控制器起始、经过至少一个第一连接器中的每一个第一连接器、然后回到控制器；以及至少一个非易失性存储器模块，包括电连接到非易失性存储器装置链的第二连接器，其中第二连接器与至少一个第一连接器中给定的一个第一连接器的匹配使得非易失性存储器装置链被插入到环中，以此使得控制器在该链中的非易失性存储器装置上执行存储操作。
附图说明
图1为根据本发明一个具体非限制性实施例的装备有海量数据存储系统的计算装置的方框图；
图2为根据本发明一个具体非限制性实施例的装备有海量数据存储系统的服务器的方框图；
图3为根据本发明一个具体非限制性实施例的海量数据存储系统的透视图，包括控制器、多个插座连接器和多个插入到插座连接器中的非易失性存储器模块；
图4是图3中所示的海量数据存储系统的方框图。
图5为根据本发明一个具体非限制性实施例的海量数据存储系统的透视图；
图6是图5中所示的海量数据存储系统的方框图。
图7为根据本发明一个具体非限制性实施例的空着的插座连接器的剖视图；
图8为根据本发明一个具体非限制性实施例的插有非易失性存储器模块的插座连接器的剖视图；
图9A示出了根据本发明一个具体非限制性实施例的非易失性存储器装置位于非易失性存储器模块正面的布局，其中设置有多点时钟；
图9B示出了非易失性存储器装置位于同一非易失性存储器模块背面的布局，该非易失性存储器模块的正面在图9A中示出；
图10是图7和图8中所示的非易失性存储器装置的方框图；
图11A示出了根据本发明第一具体非限制性实施例的非易失性存储器装置位于非易失性存储器模块正面的布局，其中设置有传播时钟；
图11B示出了非易失性存储器装置位于同一非易失性存储器模块背面的布局，该非易失性存储器模块的正面在图11A中示出；
图12A示出了根据本发明第二具体非限制性实施例的非易失性存储器模块前面上的非易失性存储器装置的布局，其中设置有传播时钟；
图12B示出了非易失性存储器装置位于同一非易失性存储器模块背面的布局，该非易失性存储器模块的正面在图12A中示出；
图13为可用于本发明实施例的第一类型非易失性存储器装置结构的方框图；
图14为可用于本发明实施例的第一类型非易失性存储器装置结构的方框图；
图15为根据本发明又一个具体非限制性实施例的海量数据存储系统的透视图，其中设置有扩展模块；以及
图16是图14中所示的海量数据存储系统的方框图。
具体实施方式
基于本发明实施例的海量数据存储系统可被结合到多种类型的计算装置中，一些非限制的可能示例包括台式电脑、笔记本电脑、平板PC、服务器(包括网络服务器和大型机)和移动电子通讯装置。
具体地，参考图1，其示出了计算装置10，例如笔记本电脑或平板PC。便携式计算装置10包括处理数据信号的处理器12。处理器12可以是复杂指令集计算机(CISC)微处理器、精简指令集计算机(RISC)微处理器、超长指令字(VLIW)微处理器、执行指令集组合的处理器或其他处理器装置。处理器12可以是单核或多核处理器。此外，不排除便携式计算装置10中具有多个类似于处理器12的处理器的可能。
处理器12电连接于存储器控制器集线器(MCH)14，存储器控制器集线器(MCH)连接于主存储器16。主存储器16可以为动态随机存取存储器(DRAM)装置、同步动态随机存取存储器(SDRAM)装置、或其他高速易失性存储器装置。主存储器16可存储处理器12可执行的指令和代码。
MCH 14还连接到I/O控制器集线器(ICH)18，ICH18电连接到总线20，总线20在I/O控制器集线器(ICH)18和电连接到总线20的其他部件之间传递数据。总线20可以是单条总线或多条总线的组合。作为一个示例，总线20可包括外围元件互连(PCI)总线、高速PCI(PCI-Express)总线、串行ATA总线、个人计算机存储卡国际协会(PCMCIA)总线、其他总线或其组合。
总线20在便携式计算装置10中的元件之间提供通信连接。特别地，显示装置控制器22电连接到总线20。显示装置控制器22允许显示装置32的使用，并用作显示装置32(或其帧缓存器)和便携式计算装置10的其余部分之间的接口。显示装置控制器22可以是单色显示适配(MDA)卡、彩色图形适配(CGA)卡、增强型图形适配(EGA)卡、扩展图形阵列(XGA)卡或其他显示装置控制器。显示装置32可以被集成到便携式计算装置10，但其也可以是通过端口或电缆耦合到便携式计算装置10的外部装置，例如电视机、计算机监视器、平板显示器或其他合适的显示装置。显示装置32通过显示装置控制器22从处理器12接收数据信号，并将该数据信号转换成视觉输出，以呈现给便携式计算装置10的用户。
此外，另外的接口控制器24电连接到总线20。该另外的接口控制器24电连接到一个或多个另外的外围装置34，例如键盘、鼠标、网络装置或音频装置。
此外，海量数据存储系统26电连接到总线20。如下文详细描述地，海量数据存储系统26包括固态驱动器(SSD)控制器28和非易失性存储器模块系统30。海量存储系统26存储了大量可被处理器12存取的数据。
现在参考图2，其示出了服务器210，两个非限制的可能示例例如是网络服务器或大型机。一个或多个客户214可通过网络212到达服务器210。网络212可以是因特网、局域网(LAN)、无线网络或其他任何可能的网络或网络的组合。服务器210包括网络接口218、处理部分216和数据存储部分220。
网络接口218允许一个或多个客户214通过网络212访问服务器210。例示网络接口218被示出为在服务器210中；然而在替代例子中，网络接口218可以为单独装置或者在和服务器210通信的系统的内部。
处理部分216包括一个或多个处理器(未示出)以及主存储器系统(未示出)。在执行一个或多个应用期间(例如搜索引擎、主机数据处理应用、电子商务应用、预定/登记应用等)，处理部分216处理一个或多个客户214的请求。
数据存储部分220可与处理部分216集成在一起。可替代地，数据存储部分220可通过数据链路或网络电连接到处理部分216。在非限制性示例实施例中，数据存储部分220可包括存储区域网络(SAN)。数据存储部分220可以是包括上述SSD控制器28和非易失性存储器模块系统30的海量数据存储系统，下文将对其进一步详细描述。海量数据存储系统能够存储大量的可被处理部分216和/或一个或多个客户214存取的数据。
现在参考图3和图4，其示出了包括上述SSD控制器28和非易失性存储器模块系统30的海量存储系统。非易失性存储器模块系统30包括一个或多个插座连接器312-A、312-B、312-C、312-D、312-E以及一个或多个非易失性存储器模块314-A、314-B、314-C。插座连接器312-A、312-B、312-C、312-D、312-E为安装到母板310上且排列在环320中的物理连接器。环320形成从SSD控制器28起始并返回SSD控制器28的闭合电路。应当理解的是，环320包括多个各自绝缘、并行传输的信号通路3501、3502、…、350N，如图4所示。各个信号通路3501、3502、…、350N的重要性取决于SSD控制器28和非易失性存储器模块系统30的结构。
在例示的实施例中，示出了5个插座连接器312-A、312-B、312-C、312-D、312-E，然而应该理解：本发明的插座连接器不局限于任何特定数目。3个插座连接器312-A、312-B、312-C支撑相应的非易失性存储模块314-A、314-B、314-C。其余两个插座连接器312-D和312-E如所示的那样没有支撑相应的存储器模块，即他们是“空着的”。但是，在图3和图4中(尤其见图3中标记为340的区域)，环320被表示为横穿空着的插座连接器312-D，312-E，这是因为由特殊的插座连接器设计提供电连续性，本说明书后面将详细描述这种插座连接器设计。当然可以理解的是，这种插座连接器的占位排列仅仅是为了例示，其他的排列也是可以的。
非易失性存储器模块314-A包括印刷电路板(PCB)316，印刷电路板(PCB)316上安装有非易失性存储器装置318链。PCB 316作为“子卡”进行操作，其可释放地匹配于母板310的任一插座连接器312-A、312-B、312-C、312-D、312-E。类似的描述适用于非易失性存储器模块314-B和314-C。
SSD控制器28包括物理接口322、主机接口324和控制模块326。物理接口322可以通过环320使SSD控制器28与非易失性存储器模块314-A、314-B、314-C的非易失性存储器装置318通信，还可以通过环320使非易失性存储器模块314-A、314-B、314-C的非易失性存储器装置318与SSD控制器28通信。主机接口324可以使SSD控制器28与主机系统330通信，还可以使主机系统330与SSD控制器28通信。在图1所示的实施例中，主机系统330可包括便携式计算装置10的处理器12，其通过MCH 14、ICH 18以及总线20进行通信，在图2所示的实施例中，主机系统330可包括服务器210的处理部分216。
例示的主机接口324被示出为在SSD控制器28中；然而在替代例子中，主机接口324可以为单独装置，或者在和SSD控制器28通信的系统内部。同样地，虽然SSD控制器28以安装在母板310上的单独元件示出，但本领域技术人员应该理解：SSD控制器28可被安装到母板以外，例如嵌入主机系统330中。
控制模块326包括文件/存储器管理子模块(未示出)。在其他可能的功能中，文件/存储器管理子模块提供逻辑地址到物理地址的映射，因此可确定所请求的数据的物理地址。为了建立这种映射，该文件/存储器管理子模块可执行算法，该算法用于分配和再分配由非易失性存储器模块314-A、314-B、314-C上的非易失性存储器装置318所存储的数据，以执行所谓的“损耗平衡”和/或确保主机系统不能获得或者不能使用对应于“坏”的存储器单元的物理地址。后面的这种映射特征通常称为“标出(mapping out)”，其在示例实施例的上下文中不限于被标出的坏的存储器单元。
在SSD控制器28至少一些例子中，控制模块326可以包括下列子模块(其中至少一些可以视为文件/存储器管理子模块330的部件)：分配器、清理器和静态损耗平衡器。分配器根据本领域技术人员可以理解的任一已知转换机制来处理逻辑地址到物理地址的转换，诸如NAND闪速转换层(NFTL)。关于清理器，其以本领域技术人员所理解的方式来进行垃圾搜集以回收无效数据的页面。关于静态损耗平衡器，其进行损耗平衡，特点在于数据再分配的执行方法符合为每一存储器块均匀分配擦除次数的目标。由于快闪存储器装置在存储器各个块的擦除次数上的固有限制，因此损耗平衡是必要的。静态损耗平衡的动机是防止任一“冷”数据(相对于“热”数据)长期处于任意一个块。这可以通过使任意两个块的最大擦除数的差别最小来实现，从而延长快闪存储器的寿命。
本领域技术人员可以理解的是，图3和图4中所示的海量存储系统适于提供不只一个、而是多个环，这些环分别形成从SSD控制器28起始并回到SSD控制器28的闭合回路。例如，在图5和图6中，提供了5个环520-A、520-B、520-C、520-D和520-E，每个环包括一个相应的插座连接器312-A、312-B、312-C、312-D、312-E，上述插座连接器中插入有对应的非易失性存储器模块314-A、314-B、314-C、314-D、314-E。这使得非易失性存储器模块314-A、314-B、314-C、314-D、314-E并行地进行处理，而不是像图3和图4实施例的单个环320那样串行地进行处理。当然可以理解的是，根据本发明实施例的海量数据存储系统不局限于特定的环数目或每个环中存储器模块的特定数目或特定的存储器模块的总数。
值得注意的是，在一些例子中，可为每个环520-A、520-B、520-C、520-D、520-E分配一个唯一的驱动器号(在此次情况下，分别为″C:″、″D:″、″E:″、″F:″和″G:″)，其记录在SSD驱动器28中。更特别地，应该理解的是，一个具体逻辑地址由前述文件/存储器管理子模块使用，表示给定环中的一具体非易失性存储器模块的一具体非易失性存储器装置上的具体存储器位置。为了区别不同的环，具体逻辑地址可包括前述驱动器号中的一个。因此，取上述驱动器号分配的例子，如果主机系统330指定需要访问驱动器″F:″上的逻辑地址XYZ，那么文件/存储器管理子模块知道将逻辑地址XYZ转换到在环520-D上(而不是在任一其他环上)现有存储器模块结构中的物理地址。
现在参考图7和图8，以正面示出插座连接器312-A的剖视图。虽然用插座连接器312-A作为一个示例，但可以理解的是，下面的描述还可应用于其他插座连接器312-B、312-C、312-D、312-E。插座连接器312-A可获得两种状态。在第一状态下，如图7所示，插座连接器312-A为空着的，在第二状态下，如图8所示，插座连接器312-A处于使用中。特别地，当插座连接器312-A处于使用中时，那么特定的一个存储模块(在此次情况下为非易失性存储器模块314-A)将被插入(插进)插座连接器312-A中。
如上所述，插座连接器312-A具有特定的结构，即使其空着时，也可保持电连续性。为此，插座连接器312-A包括多个第一导电体或“引脚”(在图7和图8中仅示出了引脚702)以及多个第二引脚(在图7和图8中仅示出了引脚704)。第二引脚分别对应于第一引脚。现在考虑这样的两个对应引脚，即引脚702和704，他们由导电的弹性材料制成，例如薄金属片。引脚702和704电连接到母板310中对应的信号迹线720、722。信号迹线720是独立绝缘的信号的一个例子，其在插座连接器312-A和SSD控制器28之间形成环320的一部分。类似地，信号迹线722是独立绝缘的信号的一个例子，其在插座连接器312-A和插座连接器312-B之间形成环320的另一部分。
当插座连接器312-A空着时，如图7所示，通过薄金属片的机械弹性动作使引脚702和704相互接触。这样，在母板310中的两个信号迹线720、722之间可以实现电接触。对于其他的引至插座连接器312-A和从插座连接器312-A引出的信号迹线(未示出)来说，可达到类似的效果。总的来说，这使得穿过插座连接器312-A的环320保持电连续性，即使是在插座连接器312-A空着时。
另外，如图8所示，引脚702和704通过在其间插入非易失性存储器模块(在此情况下为非易失性存储器装置314-A)而能够被物理地分开。为了便于该操作，引脚702和704可向外弯曲，并具有朝内的凸起，这使得在插座连接器312-A空着时保持相互的电接触，并在非易失性存储器模块314-A插入其中时使插座连接器物理分开。
当非易失性存储器模块314-A插在引脚702和704之间时，如图8所示，引脚702与非易失性存储器模块314-A正面902F相应的输入引脚730相接触，引脚704与非易失性存储器模块314-A背面902B相应的输出引脚732相接触。插座连接器312-A的多对相应的第一和第二引脚可达到类似的效果。因此，当插座连接器312-A处于使用中时，在环320上传输的电信号将被强制通过非易失性存储器模块314-A的电路。
因此应该理解的是，图7和图8中所示类型的插座连接器的使用允许形成这样的环(例如环320)，该环起始于SSD控制器28、通过一个或多个插座连接器(例如插座连接器312-A、312-B、312-C、312-D、312-E)并回到SSD控制器28，而不考虑是否有任一非易失性存储器模块(例如非易失性存储器模块314-A、314-B、314-C、314-D、314-E)被插进任一插座连接器中。
在一些例子中，非易失性存储器模块314-A可具有5.25英寸长、1到1.5英寸宽的规格，因此该非易失性存储器模块314-A可以在其两面902F、902B中的每一面上接纳约4到8个芯片封装。当然其他的结构也是可以的。当非易失性存储器模块314-A所包括的各部分排列成一条线时，其可被称为“直插式”存储器模块。此外，当非易失性存储器模块314-A包括快闪存储器时，其可称为快闪直插式存储器模块(″FIMM″)。
继续参考图8且另外参考图10中的功能方框图，非易失性存储器模块314-A设置有双面连接器806。该连接器806为物理连接器，当与匹配的插座连接器组合时，该连接器806为非易失性存储器模块314-A提供刚性支撑。连接器806为一组输入引脚802(包括上述输入引脚730)和一组输出引脚804(包括上述输出引脚732)提供外部接口。一组输入引脚802中的输入引脚可被放置在非易失性存储器装置314-A的正面902F上，一组输出引脚804中的输出引脚可被放置在非易失性存储器装置314-A的背面902B上。
输入引脚802和输出引脚804分别相互对应。这意味着，每个输入引脚802对应于一个特定的输出引脚804。此外，相应的输入引脚802和输出引脚804可以在非易失性存储器模块314-A的两个面上对准。为了详细描述，考虑这样的x-y-z坐标系统的情况：其中非易失性存储器模块314-A的正面902F和背面902B限定各自的x-y平面，因此z坐标表示PCB316的深度。使两个相应的引脚“对准”可以是使他们占据相同的x和y坐标、但是z坐标不同。当然，不需要完全对准，例如仅仅两个相应的引脚所占据的x和y坐标的子集相同就足够了。其他本领域技术人员公知范围内的合适的排列也是可预期的。应当理解的是，构成非易失性存储器模块304-A的两个相应的引脚之间的“对准”的改变需要改变插座连接器的设计，从而即使在插座连接器空着时，也能保持环形物302的电连续性。
当非易失性存储器模块314-A(例如通过插入)匹配于插座连接器312-A时，输入引脚802电接触于插座连接器312-A一侧上的对应引脚(包括引脚702)。类似地，输出引脚804电接触于插座连接器312-A另一侧上的对应引脚(包括引脚704)。特别地，如图8所示，输入引脚730和输出引脚732分别电接触于属于插座连接器312-A的引脚702和704。因此，当插座连接器312-A处于使用中时，在环320上传输的电信号强制通过非易失性存储器模块314-A的电路。
如前所述，并参考图10，非易失性存储器模块314-A的电路包括非易失性存储器装置318链。在所示的实施例中，该链中具有16个非易失性存储器装置，表示为308-1到308-16，并从第一个到最后一个(即第16个)分别排列。然而，本发明对于在特定非易失性存储器模块上安装并互连的存储器装置的数目并不加以限制。
从功能的角度来看，在图10具体的、非限制性实施例中图示出的一组输入引脚802可被细分为第一输入引脚子集1112和第二输入引脚子集1122，该第一输入引脚子集1112通过PCB316(例如使用通孔或埋线信号)传送输入信号，以传输通过非易失性存储器装置308-1、…、308-16，第二输入引脚子集1122通过PCB316传送输入信号，用于以多点方式在非易失性存储器装置308-1、…、308-16之间分配。可通过PCB316的正面902F访问第一输入引脚子集1112和第二输入引脚子集1122中的输入引脚。
仍然参考图10的具体的、非限制性实施例，输出引脚组804包括第一输出引脚子集1114，其传送来自最后一个非易失性存储器装置308-16的输出信号，该输出信号对应于第一输入引脚子集1112中的对应输入引脚上的对应输入信号。第一输出引脚子集1114中的输出引脚与第一输入引脚子集1112中相应的输入引脚对准。输出引脚组804还包括第二输出引脚子集1124，其不仅对准于第二输入引脚子集1122中对应的输入引脚，而且与其电连接。可通过PCB316的背面902B访问第一输出引脚子集1114和第二输出引脚子集1124中的输出引脚。
现在参照图10的实施例的非易失性存储器装置链308-1到308-16，连接器806的第一输入引脚子集1112中的输入引脚(即传送将沿非易失性存储器装置链传输的输入信号的那些引脚)电连接(例如使用穿过图3的PCB316的通路)于第一非易失性存储器装置308-1的第一输入引脚子集950-1中的相应的输入引脚。另外，连接器806的第二输入引脚子集1122中的输入引脚(即传送将要分配到该链中所有非易失性存储器装置的公共输入信号的那些引脚)并联地电连接至(i)该第一非易失性存储器装置308-1的第二输入引脚子集952-1的对应的输入引脚、(ii)其它非易失性存储器装置308-2、…、308-16中每一个上的类似输入引脚子集952-2、…、952-16中的对应的输入引脚、以及(iii)该连接器806的第二输出引脚集1124中的对应的输出引脚。
仍然参考图10具体的、非限制性的实施例，第一非易失性存储器装置308-1具有一组输出引脚954-1，其传送由第一非易失性存储器装置308-1提供的输出信号。这些输出信号中一些是由第一组输入引脚950-1中输入引脚传送的输入信号的传输形式。但是，其他的输出信号源于第一非易失性存储器装置308-1，并且响应于通过第一和第二输入引脚子集950-1、952-1中的输入引脚接收的激励而产生。
仍然参考示出的实施例的第一非易失性存储器装置308-1，一组输出引脚集954-1中的输出引脚电连接到第二非易失性存储器装置308-2的第一输入引脚子集950-2中相应的输入引脚。第二非易失性存储器装置308-2类似地具有相应的一组输出引脚954-2，其电连接于第三非易失性存储器装置308-3相应的输入引脚(未示出)，以此类推，直到通过最后一个非易失性存储器装置308-16的第一输入引脚子集950-16到达最后一个非易失性存储器装置308-16。最后一个非易失性存储器装置308-16具有一组输出引脚954-16，其分别电连接到连接器806的第一输出引脚子集1114。
值得注意的是，链中的非易失性存储器装置308-1、…、308-16的输入引脚和输出引脚的具体功能可随实施例的不同而变化，因此可采用各种装置结构而不背离本发明的范围。
例如，图13为非易失性存储器装置308-j的第一类型结构的方框图，该非易失性存储器装置308-j可被用于本发明的实施例中。关于非易失性存储器装置308-j结构和操作的进一步细节可在名称为″System Having One or More Memory Devices″的专利申请序列号为12/033,577的美国专利中找到，其于2008年8月21日公开、美国专利申请公开号为2008/0201548，通过引用将其结合于此。
非易失性存储器装置308-j包括控制器1306、存储器阵列1308以及接口，该接口包括多个输入引脚和输出引脚。控制器1306响应于通过非易失性存储器装置308-j的输入引脚到达的信号访问存储器阵列1308，来执行多种控制和处理功能，并通过非易失性存储器装置308-j的输出引脚向后续装置提供信号。相对于非易失性存储器装置308-j的后续装置为非易失性存储器装置308-(j+1)或SSD控制器28，这取决于非易失性存储器装置308-j在非易失性存储器装置链318中的相对位置。
特别地，非易失性存储器装置308-j的接口包括一个或多个串行输入引脚(以下称为“D[0:N-1]引脚”)和一个或多个串行输出引脚(以下称为“Q[0:N-1]引脚”)。D[0:N-1]引脚(其数目可为1、2、4、8或任意其他数字)用于向非易失性存储器装置308-j传递信息(例如地址、命令和数据信息)、尤其是由输入信息信号SD[0:N-1]传送的信息到非易失性存储器装置308-j，该信息中的一些去往控制器1306，另一些去往存储器阵列1308。Q[0:N-1]引脚的数目与D[0:N-1]引脚的数目相同，Q[0:N-1]引脚提供输出信息信号SQ[0:N-1]，该信号将信息(例如地址、命令和数据信息)传送到非易失性存储器装置308-j之外，这些信息中的一些可能源于存储器阵列1308。
另外，非易失性存储器装置308-j的接口包括命令选通输入引脚(以下称″CSI引脚″)和命令选通回声输出引脚(以下称″CSO引脚″)。CSI引脚接收命令选通信号SCSI。非易失性存储器装置308-j使用命令选通信号SCSI以使能D[0:N-1]引脚，从而当命令选通信号SCSI被激活时使数据通过D[0:N-1]引脚串行输入至非易失性存储器装置308-j以供控制器1306处理。命令选通信号SCSI还通过控制器1306传输到非易失性存储器装置的CSO引脚，从该CSO引脚向后续装置提供回声信号SCSO。
另外，非易失性存储器装置308-j的接口包括数据选通输入引脚(以下称″DSI引脚″)和数据选通回声输出引脚(以下称″DSO引脚″)。DSI引脚接收数据选通信号SDSI。非易失性存储器装置308-j使用数据选通信号SDSI来使能Q[0:N-1]引脚，从而当数据选通信号SDSI被激活时，使预期将由非易失性存储器装置308-j发出的数据通过Q[0:N-1]引脚串行输出。数据选通信号SDSI还通过控制器1306传输到非易失性存储器装置308-j的DSO引脚，从该引脚向后续装置即308-(j+1)提供回声信号SDSO。
另外，非易失性存储器装置308-j的接口包括时钟输入引脚(以下称″CK引脚″)。CK引脚从SSD控制器28接收输入时钟信号SCK，其用于控制将出现在D[0:N-1]引脚上的信号锁存于内置于非易失性存储器装置308-j的寄存器(未示出)中，以及将信号从内置于非易失性存储器装置308-j的寄存器中锁存于Q[O:N-1]引脚上。输入时钟信号SCK还用于控制将出现在CSI和DSI引脚上的信号锁存于内置于非易失性存储器装置308-j的寄存器中并随后分别锁存于CSO和DSO引脚上。
另外，非易失性存储器装置308-j的接口包括片选引脚CE#，其从SSD控制器28接收以并行使能非易失性存储器装置308-j和其他非易失性存储器装置的操作的片选信号。还可提供重置引脚RST#，用于从SSD控制器28传送复位信号，从而使非易失性存储器装置308-j的一个或多个功能复位。
通过上述说明，很显然的是D[0:N-1]、CSI和DSI引脚属于非易失性存储器装置308-j的第一输入引脚子集950-j，其对应于连接器806的第一输入引脚子集1112中的输入引脚，并被零个或更多个之前的非易失性存储器装置接纳。同样，显然的是CK、CE#和RST#引脚属于非易失性存储器装置308-j的第二输入引脚子集952-j，其并联地电连接于第二输入引脚子集1122中的输入引脚，还并联地电连接于连接器806的第二输出引脚子集1124中的输出引脚。(电源和接地引脚也落入此范畴之内，为了简单起见而未示出)。最后，很显然的是Q[0:N-1]、CSO和DSO引脚一起形成非易失性存储器装置308-j的一组输出引脚954-j，其通过零个或更多个后续非易失性存储器装置到达连接器806的第一组输出引脚1114中的输出引脚。
本领域技术人员还可以理解的是在非易失性存储器装置308-j中还可以提供额外的元件而不背离本发明的范围，例如缓存器、移相器、其他逻辑分支电路等，这取决于时钟速率类型(例如，单倍数据速率对双倍数据速率)，时钟响应类型(例如边缘对齐对中心对齐)以及非易失性存储器装置308-j的功能的各种其他方面。
如上所述，回声信号SCSO和SDSO分别为命令选通信号SCSI和数据选通信号SDSI的传输后的形式，同样地将受到延迟，在此指输入-输出等待时间(或“流经”等待时间)，标记为TIOL-j，TIOL-j可以用若干个时钟周期来表示，其表征非易失性存储器装置308-j的设计，尤其是控制器1306的设计。对于不同类型和规格的装置来说，TIOL-j不同。在一个实施例中，对于标称时钟速率，TIOL-j被设计为尽可能低，同时保证控制器1306具有足够的时间来处理由D[0:N-1]引脚处的输入信息信号SD[0:N-1]所传送的信息和数据，并完成与存储器阵列1308的任一所需的交互。
一旦激活命令选通信号SCSI，就在TIOL-j个时钟周期的延迟之后，由非易失性存储器装置308-j处理输入信息信号SD[0:N-1]所传送的数据。因此，可以将命令选通信号SCSI的状态看作这样一个时间窗口，在该时间窗口期间，输入信息信号SD[0:N-1]传送将被非易失性存储器装置308-j处理的数据。同时，命令选通信号SCSI、数据选通信号SDSI和输入信息信号SD[0:N-1]的当前状态分别转移到回声信号Scso、回声信号SDSO和输出信息信号SQ[0:N-1]上，因此这些信号在前述的TIOL-j时间周期延迟之后出现。输入信息信号SD[0:N-1]、命令选通信号SCSI和数据选通信号SDSI之间可能存在的同步关系被保持，以利于后续装置，即308-(j+1)。
激活数据选通信号SDSI的影响稍有不同。一方面，非易失性存储器装置308-j可期望基于之前接收的指令(例如，下文将描述的“读”命令)发送数据。此处，数据选通信号SDSI的激活使这种数据在TIOL-j时钟周期的延迟后开始出现在输出信息信号SQ[0:N-1]中。同时，命令选通信号SCSI和数据选通信号SDSI的当前状态被分别转移到回声信号Scso和SDSO上，因此这些信号在前述的TIOL-j时间周期的延迟后出现。因此，在非易失性存储器装置308-j期望发送信息的情况下，可以将回声信号SDSO的状态看作这样一个时间窗口，在该时间窗口期间输出信息信号SQ[0:N-1]有效地传送由非易失性存储器装置308-j输出的数据。
另一方面，非易失性存储器装置308-j不期望基于之前接收的指令(或完全没有这种指令)发送信息，激活数据选通信号SDSI对非易失性存储器装置308-j没有意义。这种情况下，命令选通信号SCSI、数据选通信号SDSI和输入信息信号SD[0:N-1]的当前状态分别被简单地转移到回声信号Scso、回声信号SDSO和输出信息信号SQ[0:N-1]上，因此这些信号在前述的TIOL-j时间周期的延迟后出现。在输入信息信号SD[0:N-1]、命令选通信号SCSI和数据选通信号SDSI之间可能存在的同步关系被保持，以利于后续装置。
在上述的时间窗口期间(即命令选通信号SCSI被激活的时候)，一些由输入信息信号SD[0:N-1]传送的数据对SSD控制器28发出的命令进行数字编码。这种命令被控制器1306解释并转换成控制信号，该控制信号被馈送到非易失性存储器装置308-j的存储器阵列1308和其他电路(未示出)的各种元件。命令的实例包括“写”命令和读命令以及其它可能的命令。在本发明的一个实施例中，命令为包的形式，其形成SSD控制器28与非易失性存储器装置308-j之间的高层通信协议。
参考图14，其为可用于本发明实施例中的非易失性存储器装置308-j的第二类型结构的方框图。如上所述，除了输入时钟信号SCK并非从SSD控制器28直接接收(j＝1除外)之外，非易失性存储器装置308-j包括前述用于接收输入时钟信号SCK的CK引脚。另外，非易失性存储器装置308-j包括时钟输出引脚(下文称“CKO引脚”)，用于向后续装置提供输入时钟信号(下文称输出时钟信号SCKO)处理后的形式。在操作中，基于前述数据选通信号SDSI，由输出信息信号SQ[0:N-1]传送的信息与输出时钟信号SCKO被同步地输出，该数据选通信号SDSI控制有效输出数据的窗口的“起始”和“终止”。
通过上述说明，很显然的是D[0:N-1]、CSI引脚和DSI引脚以及CK引脚属于非易失性存储器装置308-j的第一输入引脚子集950-j，其对应于连接器806的第一输入引脚子集1112中的输入引脚，并通过零个或更多个之前的非易失性存储器装置接纳。同时，显然的是只有CE#引脚和RST#引脚属于非易失性存储器装置308-j的第二输入引脚子集952-j，其并联地电连接于第二输入引脚子集1122中的输入引脚，还并联地电连接于连接器806的第二输出引脚子集1124中的输出引脚。最后，很显然的是Q[0:N-1]引脚、CSO引脚、DSO引脚再结合上CKO引脚一起形成非易失性存储器装置308-j的一组输出引脚954-j，其通过零个或更多个后续非易失性存储器装置到达连接器806的第一组输出引脚1114中的输出引脚。
此外，应该理解的是，在各种非限制性实施例中，非易失性存储器装置308-j可提供SDR(单倍数据速率)、DDR(双倍数据速率)或QDR(四倍数据速率)的操作。这可以使流经等待时间小到半个时钟周期或四分之一时钟周期。另外，可使用差分时钟信号执行非易失性存储器装置308-j，以实现高速应用中更精确的时钟周期时序的选择。以同样的方式，如果需要或者有益处的话，DSI引脚、CSI引脚、D[0:N-1]引脚、DSO引脚、CSO引脚和Q[0:N-1]引脚上的信号为差分信号。
因此上述描述的某些部分指非易失性存储器装置308-j的各种结构，其可被用于本发明的实施例中。但是应该理解的是，这些实施例是非限制性的，并且特别地可用于本发明的实施例中的非易失性存储器装置的类型并不受上述引脚结构和功能的限制。当然，其他类型的非易失性存储器装置可适合于提供点对点数据流，且可使用该其他类型的非易失性存储器装置而不脱离本发明的范围。特别地，非限制性可替代的非易失性存储器装置可以缺少命令选通或数据选通引脚(例如CSI、CSO、DSI和DSO引脚)中的一个或多个，而具有其他引脚(传送相应的电信号)，一些非限制性的可能示例为地址锁存使能引脚、地址锁存使能回声引脚、命令锁存使能引脚和命令锁存使能回声引脚。可用于一些实施例中的额外引脚的其他例子包括读/写使能引脚，就绪/忙引脚和写保护引脚，这些引脚中的每一个都传送相应的电信号。
还应注意的是，如下面将要论述的，上连接器806和非易失性存储器装置308-1，…，308-16在给定非易失性存储器模块的PCB316上具有各种物理排列方式。继续参考图10的高层方框图。
在图9A和9B中更精确示出的非易失性存储器模块的一个实施例中，连接器806接近PCB316边缘910的中心区域放置，第一非易失性存储器装置308-1接近PCB316正面902F的中心放置，因此第一非易失性存储器装置308-1比其他任一非易失性存储器装置308-2、…、308-15更接近连接器806的输入引脚802。只有第16个非易失性存储器装置308-16与第一非易失性存储器装置308-1一样地接近连接器806(因此同样地接近SSD控制器28)，其理由如下所述。
然后，第二、第三和第四非易失性存储器装置308-2、308-3、308-4沿PCB316的正面902F顺序放置，并逐渐向PCB316边缘912移动。然后，第5个非易失性存储器装置308-5出现在PCB316的背面902B，接近PCB316的边缘912。从此开始，第5个非易失性存储器装置308-5串联地电连接到第6、第7直到第12个非易失性存储器装置308-12，该第12个非易失性存储器装置308-12出现在PCB316的另一边缘914，但是依然位于背面902B上。然后，第13个非易失性存储器装置308-13出现在PCB316的正面902F上，接近PCB316的边缘914。从此开始，第13个非易失性存储器装置308-13串联地电连接到第14、第15和第16个非易失性存储器装置308-14、308-15、308-16。于是第16个非易失性存储器装置308-16与第1非易失性存储器装置308-1邻近，并且因此总的接近于连接器806并特别地接近输出引脚804。
在图9A和图9B中，线950用于表示导线部分，其沿PCB316的长度方向延伸并分配由连接器806的第二输入引脚子集1114传送的时钟信号和其他信号。信号线951表示连接器806的输入引脚802与长度方向导线之间的较小的间距。终端电阻920用于终接在终端电源(VTT)中的长度方向导线的端部，并具有对应于每条线950的特征阻抗或有效特征阻抗的电阻值。
应该理解的是，非易失性存储器装置308-1、…、308-16的上述布置限制了任意一对相邻非易失性存储器装置之间的最大距离。另外，通过将连接器806放置到PCB316边缘910的中心附近，且通过将第一非易失性存储器装置308-1放置到PCB316自身的中心附近，上述布置以分配(多点)时钟结构平衡了时钟分配和输入负载。因此，可减轻较高时钟速率下不希望的效应(例如时钟扭曲)，并增加有效数据窗口的大小。
在传播的时钟结构中，可使用图9A和图9B的物理排布，也可对非易失性存储器装置308-1、…、308-16使用其他物理排布。例如，参考图11A和图11B以及图12A和图12B，示出了非易失性存储器模块314-A的两种其他可能的物理排布。这些实施例表示这样一种选择，该选择在下面的情况下被选择：在每个非易失性存储器装置308-1、…、308-16所使用的时钟信号为从装置链中的之前的装置中接收的传输的形式而不是以多点方式分配形式。于此，所有传输的输入和输出信号(包括时钟)被聚集在一起，且位于PCB316的一个边缘附近，同时共用电连接(即多点)信号也聚在一起但是位于PCB316的相对边缘。
因此，在该非限制性实施例中，非易失性存储器模块314-A的输入引脚802和输出引脚804被分配到第一双面连接器1110和第二双面连接器1120之间，这两个连接器均为物理连接器。特别地，第一输入引脚子集1112中的输入引脚位于第一连接器1110上，同时第二输入引脚子集1122中的输入引脚位于第二连接器1120上。可通过PCB316的正面902F访问第一输入引脚子集1112和第二输入引脚子集1122中的输入引脚。
基于此，第一输出引脚子集1114中的输出引脚与第一输入引脚子集1112中相应的输入引脚对准。此外，第二输出引脚子集1124中的输出引脚不仅对准于第二输入引脚子集1122中相应的输入引脚，而且与其电连接。可通过PCB316的背面902B访问第一输出引脚子集1114和第二输出引脚子集1124中的输出引脚。
在图11A和图11B的实施例中，第一连接器1110和第二连接器1112位于PCB316的边缘910的相对两端，即分别接近边缘914和912。相反，在图12A和图12B的实施例中，第一连接器1110和第二连接器1112位于PCB316的不同的边缘上，即分别位于边缘914和910上。两个实施例中共同的是，第一非易失性存储器装置308-1放置在PCB316的正面902F上，接近第一连接器1110，因此第一非易失性存储器装置308-1比非易失性存储器装置308-2、…、308-15中任一个都更接近连接器1110。只允许第16个非易失性存储器装置308-16如第一非易失性存储器装置308-1一样接近连接器1110(因此接近SSD控制器28)，其理由如稍后所述。
继续描述图12A和图12B，第2、第3直到第8个非易失性存储器装置308-8沿PCB316的正面902F顺序放置，并逐渐向PCB316的边缘912移动。于是，第9个非易失性存储器装置308-9出现在PCB316的背面902B上，接近PCB316的边缘912。从此开始，第9个非易失性存储器装置308-9串联地电连接到第10、第11直到第16个非易失性存储器装置308-16，该第16个非易失性存储器装置308-16出现在PCB316边缘914的背面，与第一非易失性存储器装置308-1相对。因此，第16个非易失性存储器装置308-16与第1个存储器装置308-1一样接近第一连接器1110。
应该理解的是，图11A、图11B、图12A和图12B中的非易失性存储器装置308-1、…、308-16的排布限制了任意一对相邻存储器装置之间的最大距离。同时，第一输入引脚子集1112中的输入引脚和第一非易失性存储器装置308-1之间的距离以及最后一个非易失性存储器装置308-16和第一输出引脚子集1122中的输出引脚之间的距离也被限制，从而使总体的等待时间低。
可以理解的是，仅使用PCB 316的一面(即正面902F)且将所有原来位于背面902B的存储器装置(即图9A和图9B中的非易失性存储器装置308-5到308-12以及图11A、图11B、图12A和图12B中的非易失性存储器装置308-9到308-16)放置到正面902F的其他存储器装置之上或之下的第二(或第三等)行上，也可以达到类似上面描述的效果。因此，建立到PCB316的不同的行的电连接，而不是电连接到背面902B上的特定非易失性存储器装置。
参考图15，其示出了根据本发明一个替代实施例的海量数据存储系统。在该实施例中，非易失性存储器模块314-A、314-B、314-C、314-D被分别插入插座连接器312-A、312-B、312-C、312-D。另外，扩展模块1510被插入插座连接器312-E。扩展模块1510是一个特别的模块，其包括连接部1550和存储器部1560，存储器部1560可接附于并可分离于扩展模块1510。连接部1550为卡的形式，并包括类似于连接器806的物理连接器(未示出)，其插入插座连接器312-E中。连接部1550还包括多个插座连接器1520，其可与插座连接器312-A、312-B、312-C、312-D、312-E相同。每个插座连接器1520能够独立地与各个非易失性存储器子模块匹配，当物理地连接时，各个非易失性存储器子模块可平行于母板310且垂直于非易失性存储器模块314-A、314-B、314-C、314-D。
扩展模块1510的存储器部1560包括非易失性存储器装置的串行互联，其可被分配在一个或多个非易失性存储器子模块1530-A、1530-B、1530-C、1530-D上。在一个特定的非限制性实施例中，各非易失性存储器子模块1530-A、1530-B、1530-C、1530-D中的任意一个(或所有的)可以与非易失性存储器模块314-A、314-B、314-C、314-D、314-E中的任意一个相同。因此，非易失性存储器子模块1530-A、1530-B、1530-C、1530-D中的任意一个(或所有的)可包括非易失性存储器装置链318。
从电通信的角度来看，如图16的方框图所示，当扩展模块1510就位时，环320起始于SSD控制器28，经过非易失性存储器模块314-A、314-B、314-C、314-D和非易失性存储器子模块1530-A、1530-B、1530-C、1530-D传输，然后返回到SSD控制器28。这样，扩展模块1510的插入进一步提高了海量数据存储系统的存储密度。可以理解的是，插座连接器1520与插座连接器312-A、312-B、312-C、312-D、312-E中的任意一个相同，不论非易失性存储器子模块1530-A，1530-B，1530-C，1530-D中有多少个(或者若有的话)实际上插入连接部1550的相应的插座连接器中，环形物320仍然形成闭合的电路。
本领域技术人员可以理解的是，扩展模块1510的连接部1550上的插座连接器1520的数目不受特殊限制。同样应该理解的是，扩展模块1510可被插入母板310上的其他插座连接器312-A、312-B、312-C、312-D中的任意一个，只要当这些插座连接器中的一个接纳装载了一个或多个非易失性存储器子模块的扩展模块1510时，母板310上相邻的插座连接器之间具有足够的空间即可。同样应该理解的是，插座连接器312-A、312-B、312-C、312-D、312-E中的任意个(包括所有)插座连接器可接纳与扩展模块1510类似的各个扩展模块。同样的，扩展模块的使用可被应用到多环实施例中，如图5和图6中所示，因此可提高任意特定驱动器或多个驱动器的存储容量。
因此可以理解的是，根据本发明的实施例的非易失性固态海量存储设备的解决方案在存储密度方面提供了灵活的扩展性，以及就可以使模块交换到现有母板中或从现有母板中交换出的方面而言提供了易使用。这种海量存储设备的解决方案可替代传统海量存储系统或与其共存。
可以理解的是，在一些实施例中，根据本发明的实施例的海量数据存储系统的全部或部分可基于低级硬件描述来制造，可利用在计算装置上运行的逻辑合成工具来得到该低级硬件描述。逻辑合成工具读出包含海量数据存储系统的功能描述的源代码(例如，以一些非限制性的可能的语言诸如HDL，VHDL或Verilog)并输出适于执行相应功能的电路的物理实现定义。
可以对所描述的实施例进行一定的适应性改变和修改。因此，上面讨论的实施例被认为是示例性的而不是限制性的。

Claims (48)

1.一种海量数据存储系统，包括：
-控制器，用于发送和接收信号以执行存储操作；
-母板，包括至少一个第一连接器并提供信号通路以建立环，该环从该控制器起始、经过至少一个第一连接器中的每一个第一连接器、然后回到该控制器；以及
-至少一个非易失性存储器模块，包括电连接到非易失性存储器装置链的第二连接器，其中该第二连接器与至少一个第一连接器中给定的一个第一连接器的匹配使得该非易失性存储器装置链被插入到该环中，以此使得该控制器在链中的非易失性存储器装置上执行存储操作。
2.如权利要求1所述的海量数据存储系统，其中该至少一个第一连接器包括多个第一连接器，且其中该至少一个非易失性存储器模块包括多个非易失性存储器模块。
3.如权利要求1所述的海量数据存储系统，其中该母板包括至少一个第三连接器并提供信号通路以建立第二环，该第二环起始于该控制器并经过至少一个第三连接器中的每一个连接器然后回到该控制器。
4.如权利要求3所述的海量数据存储系统，其中该第二连接器与该至少一个第三连接器中给定的一个连接器的匹配使得该非易失性存储器装置链被插入到该第二环中，以此使得该控制器在该链中的非易失性存储器装置上执行存储操作。
5.如权利要求3所述的海量数据存储系统，其中该至少一个第一连接器包括多个第一连接器，且其中该至少一个非易失性存储器模块包括多个非易失性存储器模块。
6.如权利要求1所述的海量数据存储系统，其中该至少一个非易失性存储器模块中特定的一个非易失性存储器模块为扩展模块，该扩展模块包括连接部和存储器部，该存储器部可接附于并可分离于该连接部，该存储器部包括该至少一个非易失性存储器模块中特定一个非易失性存储器模块的非易失性存储器装置链，该连接部包括该至少一个非易失性存储器模块中特定一个非易失性存储器模块的第二连接器。
7.如权利要求6所述的海量数据存储系统，其中该存储器部包括至少一个存储器子模块，且其中该至少一个非易失性存储器模块中特定一个非易失性存储器模块的非易失性存储器装置链被分配到该至少一个存储器子模块上。
8.如权利要求7所述的海量数据存储系统，其中该至少一个存储器子模块包括多个存储器子模块。
9.如权利要求8所述的海量数据存储系统，其中每个存储器子模块可独立地匹配于扩展部。
10.如权利要求1所述的海量数据存储系统，其中当所述匹配实现时，该第二连接器和该至少一个第一连接器中给定的一个第一连接器被配置成为所述非易失性存储器模块提供刚性支撑。
11.如权利要求1所述的海量数据存储系统，其中该控制器被配置成基于从与处理单元连接的存储器控制集线器接收的指令来执行存储操作。
12.如权利要求1所述的海量数据存储系统，其中该控制器安装到母板上。
13.一种非易失性存储器模块，包括：
-非易失性存储器装置链；
-多个导电体，用于将在该模块处接收到的输入信号传送到该非易失性存储器装置链，且用于传送从该模块发出的输出信号，至少一些输出信号为已经被该非易失性存储器装置链传输的相应输入信号的形式；
-双面连接器，为该导电体提供外部接口，该连接器配置为可释放地匹配于母板上相应的连接器，用于提供与控制器的电连接以在该链中的非易失性存储器装置上执行存储操作；
-其中传送输入信号的导电体被放置于该连接器的第一面上，且其中传送该输出信号的导电体被放置到连接器的第二面即相对面上，分别对准于传送该输入信号的导电体。
14.如权利要求13所述的非易失性存储器模块，其中该非易失性存储器模块为直插式存储器模块。
15.如权利要求13所述的非易失性存储器模块，其中该非易失性存储器模块包括印刷电路板，所述非易失性存储器装置被安装到该印刷电路板上。
16.如权利要求15所述的非易失性存储器模块，其中该印刷电路板具有围绕第一和第二相对面的至少三个边缘，其中该连接器大体沿其中一个边缘的中心部分放置。
17.如权利要求16所述的非易失性存储器模块，其中该非易失性存储器装置链包括第一非易失性存储器装置、最后一个非易失性存储器装置、以及至少一个中间非易失性存储器装置，所有非易失性存储器装置均串行互联，其中该第一非易失性存储器装置和该最后一个非易失性存储器装置比任一中间非易失性存储器装置更接近所述印刷电路板的中心而放置。
18.如权利要求16所述的非易失性存储器模块，其中当该非易失性存储器模块的连接器匹配于该母板的对应连接器时，所述一个边缘的中心部分为该非易失性存储器模块提供刚性支撑。
19.如权利要求13所述的非易失性存储器模块，其中该非易失性存储器装置链包括第一非易失性存储器装置、最后一个非易失性存储器装置、以及至少一个中间非易失性存储器装置，所有非易失性存储器装置均串行互联，其中该第一非易失性存储器装置和该最后一个非易失性存储器装置比任一中间非易失性存储器装置更接近所述连接器而放置。
20.如权利要求19所述的非易失性存储器模块，其中所述至少一些输出信号由最后一个存储器装置提供，且其中所述相应的输入信号被提供到该第一非易失性存储器装置。
21.如权利要求20所述的非易失性存储器模块，其中所述相应的输入信号包括命令选通信号和数据选通信号。
22.如权利要求21所述的非易失性存储器模块，其中所述相应的输入信号还包括时钟信号，用于控制该链中的非易失性存储器装置的操作。
23.如权利要求20所述的非易失性存储器模块，其中该输入信号还包括串行输入信号，用于通过该链中的第一非易失性存储器装置向该链中的目标非易失性存储器装置提供信息。
24.如权利要求20所述的非易失性存储器模块，其中该输出信号还包括串行输出信号，用于通过该链中的最后一个非易失性存储器装置从该链中的目标非易失性存储器装置传送信息。
25.如权利要求20所述的非易失性存储器模块，其中该输入信号还包括并行分配到该链中的非易失性存储器装置的第一信号。
26.如权利要求25所述的非易失性存储器模块，其中所述第一信号进一步地并联电连接到相应的输出信号。
27.如权利要求26所述的非易失性存储器模块，其中所述第一信号还包括时钟信号，用于控制该链中的非易失性存储器装置的操作。
28.如权利要求15所述的非易失性存储器模块，其中该印刷电路板具有围绕相对的第一和第二面的至少三个边缘，其中该连接器包括(i)沿第一边缘接近第二边缘放置的第一部分以及(ii)沿第三边缘接近第四边缘放置的第二部分，其中该第一边缘与该第三边缘或该第四边缘相同，所有其他的边缘不同。
29.如权利要求28所述的非易失性存储器模块，其中该第一边缘与该第三边缘相同。
30.如权利要求28所述的非易失性存储器模块，其中该第一边缘与该第四边缘相同。
31.如权利要求28所述的非易失性存储器模块，其中该非易失性存储器装置链包括第一非易失性存储器装置、最后一个非易失性存储器装置以及至少一个中间非易失性存储器装置，所有非易失性存储器装置均串行互联，其中该第一非易失性存储器装置和该最后一个非易失性存储器装置比任一中间非易失性存储器装置更接近该第二边缘而放置。
32.如权利要求28所述的非易失性存储器模块，其中当该非易失性存储器模块的连接器匹配于该母板上对应的连接器时，包括连接器的所述第一和第二部分的所述第一边缘的区域为该非易失性存储器模块提供刚性支撑。
33.如权利要求28所述的非易失性存储器模块，其中该非易失性存储器装置链包括第一非易失性存储器装置、最后一个非易失性存储器装置以及至少一个中间非易失性存储器装置，所有非易失性存储器装置均串行互联，其中该第一非易失性存储器装置和该最后一个非易失性存储器装置比任一中间非易失性存储器装置更接近该连接器的所述第一部分而放置。
34.如权利要求28所述的非易失性存储器模块，其中该第一导电体放置在该连接器的第一部分上，该第二导电体放置在该连接器的第二部分上。
35.如权利要求34所述的非易失性存储器模块，其中所述至少一些输出信号由最后一个存储器装置提供，且其中所述相应的输入信号被提供到第一非易失性存储器装置。
36.如权利要求35所述的非易失性存储器模块，其中所述至少一些输出信号和所述相应的输入信号由所述第一导电体传送。
37.如权利要求36所述的非易失性存储器模块，其中所述相应的输入信号包括命令选通信号和数据选通信号。
38.如权利要求37所述的非易失性存储器模块，其中相应的输入信号还包括用于控制该链中非易失性存储器装置的操作的时钟信号。
39.如权利要求35所述的非易失性存储器模块，其中该输入信号还包括用于通过该链中的第一非易失性存储器装置向该链中的目标非易失性存储器装置提供信息的串行输入信号。
40.如权利要求35所述的非易失性存储器模块，其中该输出信号还包括通过该链中最后一个非易失性存储器装置传送来自该链中目标非易失性存储器装置的信息的串行输出信号。
41.如权利要求35所述的非易失性存储器模块，其中该输入信号还包括并行分配到该链中的非易失性存储器装置的第一信号。
42.如权利要求41所述的非易失性存储器模块，其中所述第一信号进一步地并联电连接到相应的输出信号。
43.如权利要求42所述的非易失性存储器模块，其中所述第一信号和所述相应的输出信号由所述第二导电体传送。
44.如权利要求43所述的非易失性存储器模块，其中所述第一信号还包括用于控制该链中非易失性存储器装置操作的时钟信号。
45.如权利要求13所述的非易失性存储器模块，其中该非易失性存储器装置链包括安装到第一面上的第一组非易失性存储器装置以及安装到第二面上的第二组非易失性存储器装置。
46.如权利要求13所述的非易失性存储器模块，其中该非易失性存储器装置链包括安装到第一面上的第一行非易失性存储器装置以及安装到第一面上的第二行非易失性存储器装置，该第一行和该第二行相互平行。
47.一种计算装置包括：
-输入/输出接口；
-用于存储指令的主存储器；
-至少一个处理器，用于基于存储器在该主存储器中的指令执行计算操作；以及
-海量数据存储系统，电连接到该至少一个处理器，该海量数据存储系统包括：
-控制器，用于基于从该至少一个处理器接收到的信号执行存储操作；
-母板，包括至少一个第一连接器并提供信号通路以建立环，该环从该控制器起始、经过该至少一个第一连接器中的每一个第一连接器、然后回到该控制器；以及
-至少一个非易失性存储器模块，包括电连接到非易失性存储器装置链的第二连接器，其中该第二连接器与该至少一个第一连接器中给定的一个第一连接器的匹配使得该非易失性存储器装置链被插入到该环中，以此使得该控制器在该链中的非易失性存储器装置上执行存储操作。
48.一种服务器，包括：
-能够与网络上的至少一个客户通信的网络接口；
-处理部分，能够执行从所述至少一个客户接收到的至少一个应用和服务请求；以及
-海量数据存储系统，电连接到该处理部分，该海量数据存储系统包括：
-控制器，用于基于从该处理部分接收到的信号执行存储操作；
-母板，包括至少一个第一连接器并提供信号通路以建立环，该环从该控制器起始、并经过该至少一个第一连接器中的每一个第一连接器、然后回到该控制器；以及
-至少一个非易失性存储器模块，包括电连接到非易失性存储器装置链的第二连接器，其中该第二连接器与该至少一个第一连接器中给定的一个第一连接器的匹配使得该非易失性存储器装置链被插入到该环中，以此使得该控制器在该链中的非易失性存储器装置上执行存储操作。
CN2009801460688A 2008-09-18 2009-08-27 具有非易失性存储器模块的海量数据存储系统 Pending CN102216992A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/212,902 US10236032B2 (en) 2008-09-18 2008-09-18 Mass data storage system with non-volatile memory modules
US12/212902 2008-09-18
PCT/CA2009/001195 WO2010031160A1 (en) 2008-09-18 2009-08-27 Mass data storage system with non-volatile memory modules

Publications (1)

Publication Number Publication Date
CN102216992A true CN102216992A (zh) 2011-10-12

Family

ID=42007086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801460688A Pending CN102216992A (zh) 2008-09-18 2009-08-27 具有非易失性存储器模块的海量数据存储系统

Country Status (8)

Country Link
US (1) US10236032B2 (zh)
EP (1) EP2342712A4 (zh)
JP (1) JP2012503237A (zh)
KR (1) KR20110081809A (zh)
CN (1) CN102216992A (zh)
CA (1) CA2774396A1 (zh)
TW (1) TW201025017A (zh)
WO (1) WO2010031160A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103959386A (zh) * 2011-11-02 2014-07-30 莫塞德技术公司 闪存模块和存储子系统
CN110392092A (zh) * 2018-04-17 2019-10-29 三星电子株式会社 与网络结构连接的网络存储设备
CN112286458A (zh) * 2018-06-27 2021-01-29 华为技术有限公司 一种盘片、存储系统及盘片配置方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004038555A2 (en) 2002-10-22 2004-05-06 Isys Technologies Robust customizable computer processing system
BR0315570A (pt) 2002-10-22 2005-08-23 Jason A Sullivan Módulo de controle de processamento não-periféricos possuindo propriedades aperfeiçoadas de dissipação de calor
US7075784B2 (en) 2002-10-22 2006-07-11 Sullivan Jason A Systems and methods for providing a dynamically modular processing unit
JP4754235B2 (ja) * 2005-02-21 2011-08-24 Ｎｔｎ株式会社 回転伝達装置
JP4372189B2 (ja) * 2007-12-27 2009-11-25 株式会社東芝 情報処理装置及び不揮発性半導体メモリドライブ
JP4575484B2 (ja) * 2008-09-26 2010-11-04 株式会社東芝 記憶装置及び記憶装置の制御方法
US8472199B2 (en) 2008-11-13 2013-06-25 Mosaid Technologies Incorporated System including a plurality of encapsulated semiconductor chips
US8582382B2 (en) * 2010-03-23 2013-11-12 Mosaid Technologies Incorporated Memory system having a plurality of serially connected devices
US8843692B2 (en) 2010-04-27 2014-09-23 Conversant Intellectual Property Management Inc. System of interconnected nonvolatile memories having automatic status packet
KR101729507B1 (ko) 2010-06-30 2017-04-24 삼성전자 주식회사 회로기판유닛 및 이를 가지는 컴퓨터 디바이스
US8972620B2 (en) * 2010-07-02 2015-03-03 Dell Products L.P. Methods and systems to simplify population of modular components in an information handling system
WO2012047379A1 (en) 2010-09-30 2012-04-12 Apple Inc. Portable computing device
US8317542B2 (en) 2010-09-30 2012-11-27 Apple Inc. High-speed card connector
USD637192S1 (en) 2010-10-18 2011-05-03 Apple Inc. Electronic device
TWM411679U (en) * 2011-03-22 2011-09-11 Tuton Technology Co Ltd Connector expansion module implemented through PCI-E bus
US20130170129A1 (en) * 2011-11-10 2013-07-04 Jason A. Sullivan Systems and methods for providing a dynamic electronic storage unit
US8896066B2 (en) 2011-12-20 2014-11-25 Intel Corporation Tin doped III-V material contacts
US9153583B2 (en) 2011-12-20 2015-10-06 Intel Corporation III-V layers for N-type and P-type MOS source-drain contacts
US9128662B2 (en) * 2011-12-23 2015-09-08 Novachips Canada Inc. Solid state drive memory system
KR20130092110A (ko) * 2012-02-10 2013-08-20 삼성전자주식회사 임베디드 솔리드 스테이트 디스크 및 솔리드 스테이트 디스크
CN103703448B (zh) * 2012-05-14 2017-07-14 华为技术有限公司 一种内存调度方法及内存控制器
USD709894S1 (en) 2012-09-22 2014-07-29 Apple Inc. Electronic device
JP5983254B2 (ja) * 2012-09-28 2016-08-31 豊和工業株式会社 回路基板
JP5985403B2 (ja) * 2013-01-10 2016-09-06 株式会社東芝 ストレージ装置
TW201433924A (zh) * 2013-02-21 2014-09-01 Hon Hai Prec Ind Co Ltd 存儲擴展系統
US20140244900A1 (en) * 2013-02-28 2014-08-28 Spansion Llc Non-volatile memory based system ram
US9898410B2 (en) * 2013-09-10 2018-02-20 Intel Corporation Hybrid main memory using a fine-grain level of remapping
KR20150031963A (ko) 2013-09-17 2015-03-25 삼성전자주식회사 메모리 모듈 및 그것의 제조 방법
KR20150047784A (ko) * 2013-10-25 2015-05-06 삼성전자주식회사 서버 시스템 및 스토리지 시스템
TWI494944B (zh) * 2013-10-25 2015-08-01 Phison Electronics Corp 記憶體模組偵測方法、記憶體控制電路單元及儲存裝置
AU2014348774A1 (en) * 2013-11-12 2016-06-30 Western Digital Technologies, Inc. Apparatus and method for routing information in a non-volatile memory-based storage device
US9336134B2 (en) * 2013-11-12 2016-05-10 Skyera, Llc Apparatus and method for accessing a non-volatile memory blade using multiple controllers in a non-volatile memory based storage device
US9229855B2 (en) 2013-11-12 2016-01-05 Skyera, Llc Apparatus and method for routing information in a non-volatile memory-based storage device
US9396065B2 (en) * 2014-06-25 2016-07-19 Intel Corporation Extensible memory hub
US10466923B2 (en) * 2015-02-27 2019-11-05 Samsung Electronics Co., Ltd. Modular non-volatile flash memory blade
US10582626B2 (en) 2015-04-29 2020-03-03 Hewlett Packard Enterprise Development Lp Converged infrastructure manager
US10108377B2 (en) 2015-11-13 2018-10-23 Western Digital Technologies, Inc. Storage processing unit arrays and methods of use
JP6244067B1 (ja) * 2016-05-16 2017-12-06 株式会社ＥｘａＳｃａｌｅｒ 液浸冷却用電子機器
JP6828271B2 (ja) * 2016-05-18 2021-02-10 ソニー株式会社 通信装置、通信方法、プログラム、および、通信システム
KR101913784B1 (ko) * 2016-06-01 2018-11-02 주식회사 스토리지안 에스에스디 멀티플러 및 이에 기반한 스토리지 시스템
US10573354B2 (en) * 2016-09-22 2020-02-25 Smart Modular Technologies, Inc. High density memory module system
KR102640968B1 (ko) 2018-05-29 2024-02-27 삼성전자주식회사 인쇄 회로 기판, 스토리지 장치, 및 인쇄 회로 기판을 포함하는 스토리지 장치
US10817430B2 (en) * 2018-10-02 2020-10-27 Micron Technology, Inc. Access unit and management segment memory operations
CN110619914A (zh) * 2019-08-30 2019-12-27 深圳忆联信息系统有限公司 一种带PCIe接口量产器用于固态硬盘的量产方法
JP2021043848A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 メモリシステム
TWI795644B (zh) * 2020-06-02 2023-03-11 大陸商上海兆芯集成電路有限公司 電子總成

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286215A (en) * 1992-10-15 1994-02-15 Adc Telecommunications, Inc. Make-before-break PC board edge connector
US6034878A (en) * 1996-12-16 2000-03-07 Hitachi, Ltd. Source-clock-synchronized memory system and memory unit
CN1589428A (zh) * 2000-06-12 2005-03-02 夸德研究所 信息和应用服务器的高速信息处理和海量存储系统及方法
US20050086413A1 (en) * 2003-10-15 2005-04-21 Super Talent Electronics Inc. Capacity Expansion of Flash Memory Device with a Daisy-Chainable Structure and an Integrated Hub
US20050120163A1 (en) * 2003-12-02 2005-06-02 Super Talent Electronics Inc. Serial Interface to Flash-Memory Chip Using PCI-Express-Like Packets and Packed Data for Partial-Page Writes
US20080002370A1 (en) * 2006-06-30 2008-01-03 Wai Shin Lau Scalable memory DIMM designs with vertical stackup connector
US20080016269A1 (en) * 2004-03-17 2008-01-17 Super Talent Electronics Inc. Flash / Phase-Change Memory in Multi-Ring Topology Using Serial-Link Packet Interface
WO2008051940A2 (en) * 2006-10-23 2008-05-02 Virident Systems, Inc. Methods and apparatus of dual inline memory modules for flash memory
WO2008074140A1 (en) * 2006-12-20 2008-06-26 Mosaid Technologies Incorporated Hybrid solid-state memory system having volatile and non-volatile memory
WO2008101246A2 (en) * 2007-02-16 2008-08-21 Mosaid Technologies Incorporated System having one or more memory devices

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3357708A (en) 1965-09-17 1967-12-12 Gen Motors Corp Labyrinth seal
US4656605A (en) 1983-09-02 1987-04-07 Wang Laboratories, Inc. Single in-line memory module
US4885482A (en) 1988-07-13 1989-12-05 Compaq Computer Corporation Multiple computer interface circuit board
US5184282A (en) 1989-02-27 1993-02-02 Mips Co., Ltd. IC card adapter
FR2670322B1 (fr) 1990-12-05 1997-07-04 Matra Espace Modules de memoire a l'etat solide et dispositifs de memoire comportant de tels modules
US5274800A (en) * 1991-02-22 1993-12-28 Hewlett-Packard Company Automatic signal configuration
US5663901A (en) 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
JP3992757B2 (ja) 1991-04-23 2007-10-17 テキサス インスツルメンツ インコーポレイテツド マイクロプロセッサと同期するメモリ、及びデータプロセッサ、同期メモリ、周辺装置とシステムクロックを含むシステム
US5430859A (en) 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US5200917A (en) 1991-11-27 1993-04-06 Micron Technology, Inc. Stacked printed circuit board device
US5887145A (en) 1993-09-01 1999-03-23 Sandisk Corporation Removable mother/daughter peripheral card
JP3077866B2 (ja) 1993-11-18 2000-08-21 日本電気株式会社 メモリモジュール
US5513135A (en) 1994-12-02 1996-04-30 International Business Machines Corporation Synchronous memory packaged in single/dual in-line memory module and method of fabrication
US5621678A (en) 1995-04-13 1997-04-15 Digital Equipment Corporation Programmable memory controller for power and noise reduction
US5742840A (en) 1995-08-16 1998-04-21 Microunity Systems Engineering, Inc. General purpose, multiple precision parallel operation, programmable media processor
US5822251A (en) 1997-08-25 1998-10-13 Bit Microsystems, Inc. Expandable flash-memory mass-storage using shared buddy lines and intermediate flash-bus between device-specific buffers and flash-intelligent DMA controllers
US6431889B1 (en) 1997-12-23 2002-08-13 Berg Technology, Inc. High density edge card connector
US6111757A (en) 1998-01-16 2000-08-29 International Business Machines Corp. SIMM/DIMM memory module
US6353539B1 (en) 1998-07-21 2002-03-05 Intel Corporation Method and apparatus for matched length routing of back-to-back package placement
US6634889B2 (en) * 1998-08-03 2003-10-21 Dell Products L.P. Cross-connected card-edge socket connector and card-edge
US6144576A (en) * 1998-08-19 2000-11-07 Intel Corporation Method and apparatus for implementing a serial memory architecture
US6234829B1 (en) 1999-03-25 2001-05-22 International Business Machines Corporation Method and device for identifying card slots that are required to be populated concurrently in a computer system
US6683372B1 (en) 1999-11-18 2004-01-27 Sun Microsystems, Inc. Memory expansion module with stacked memory packages and a serial storage unit
US6502161B1 (en) 2000-01-05 2002-12-31 Rambus Inc. Memory system including a point-to-point linked memory subsystem
US7363422B2 (en) 2000-01-05 2008-04-22 Rambus Inc. Configurable width buffered module
JP4569912B2 (ja) 2000-03-10 2010-10-27 エルピーダメモリ株式会社 メモリシステム
US6772261B1 (en) 2000-04-27 2004-08-03 International Business Machines Corporation Interface that allows testing and using memory modules in computer systems not designed for the modules
KR100351053B1 (ko) 2000-05-19 2002-09-05 삼성전자 주식회사 종단저항을 내장하는 메모리 모듈 및 이를 포함하여 다중채널구조를 갖는 메모리 모듈
US6625687B1 (en) 2000-09-18 2003-09-23 Intel Corporation Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing
US6317352B1 (en) * 2000-09-18 2001-11-13 Intel Corporation Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules
DE20108758U1 (de) * 2001-05-25 2001-08-09 Infineon Technologies AG, 81669 München Anordnung von Speicherchipgehäusen auf DIMM-Platine
JP3808335B2 (ja) 2001-07-26 2006-08-09 エルピーダメモリ株式会社 メモリモジュール
US7242635B2 (en) 2002-07-22 2007-07-10 Renesas Technology Corp. Semiconductor integrated circuit device, data processing system and memory system
JP4094370B2 (ja) 2002-07-31 2008-06-04 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
KR100448717B1 (ko) 2002-08-02 2004-09-13 삼성전자주식회사 메모리 시스템
JP2004087708A (ja) 2002-08-26 2004-03-18 Fujitsu Ltd メモリソケット
US7308524B2 (en) * 2003-01-13 2007-12-11 Silicon Pipe, Inc Memory chain
KR100532432B1 (ko) 2003-05-02 2005-11-30 삼성전자주식회사 커맨드 신호와 어드레스 신호의 고속 전송이 가능한메모리 시스템
US7194593B2 (en) * 2003-09-18 2007-03-20 Micron Technology, Inc. Memory hub with integrated non-volatile memory
JP4205553B2 (ja) 2003-11-06 2009-01-07 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US20050198449A1 (en) * 2004-03-05 2005-09-08 Darrell Haskell Determination of memory configuration
US7221613B2 (en) 2004-05-26 2007-05-22 Freescale Semiconductor, Inc. Memory with serial input/output terminals for address and data and method therefor
US7282791B2 (en) 2004-07-09 2007-10-16 Elpida Memory, Inc. Stacked semiconductor device and semiconductor memory module
US7324352B2 (en) 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
US7334150B2 (en) 2004-12-03 2008-02-19 Infineon Technologies Ag Memory module with a clock signal regeneration circuit and a register circuit for temporarily storing the incoming command and address signals
KR100691583B1 (ko) 2004-12-31 2007-03-09 학교법인 포항공과대학교 다중 종단 저항들을 갖는 멀티 드롭 버스 구조의 메모리시스템
US7200023B2 (en) 2005-05-12 2007-04-03 International Business Machines Corporation Dual-edged DIMM to support memory expansion
JP2006324326A (ja) 2005-05-17 2006-11-30 Elpida Memory Inc 半導体装置
US7210955B2 (en) 2005-08-01 2007-05-01 Tyco Electronics Corporation Fully buffered press-fit DIMM connector
US7716411B2 (en) 2006-06-07 2010-05-11 Microsoft Corporation Hybrid memory device with single interface
US7342816B2 (en) 2006-07-26 2008-03-11 International Business Machines Corporation Daisy chainable memory chip
EP2487794A3 (en) 2006-08-22 2013-02-13 Mosaid Technologies Incorporated Modular command structure for memory and memory system
JP2008117322A (ja) 2006-11-08 2008-05-22 Hitachi Ltd 情報提供システム及び情報提供方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286215A (en) * 1992-10-15 1994-02-15 Adc Telecommunications, Inc. Make-before-break PC board edge connector
US6034878A (en) * 1996-12-16 2000-03-07 Hitachi, Ltd. Source-clock-synchronized memory system and memory unit
CN1589428A (zh) * 2000-06-12 2005-03-02 夸德研究所 信息和应用服务器的高速信息处理和海量存储系统及方法
US20050086413A1 (en) * 2003-10-15 2005-04-21 Super Talent Electronics Inc. Capacity Expansion of Flash Memory Device with a Daisy-Chainable Structure and an Integrated Hub
US20050120163A1 (en) * 2003-12-02 2005-06-02 Super Talent Electronics Inc. Serial Interface to Flash-Memory Chip Using PCI-Express-Like Packets and Packed Data for Partial-Page Writes
US20080016269A1 (en) * 2004-03-17 2008-01-17 Super Talent Electronics Inc. Flash / Phase-Change Memory in Multi-Ring Topology Using Serial-Link Packet Interface
US20080002370A1 (en) * 2006-06-30 2008-01-03 Wai Shin Lau Scalable memory DIMM designs with vertical stackup connector
WO2008051940A2 (en) * 2006-10-23 2008-05-02 Virident Systems, Inc. Methods and apparatus of dual inline memory modules for flash memory
WO2008074140A1 (en) * 2006-12-20 2008-06-26 Mosaid Technologies Incorporated Hybrid solid-state memory system having volatile and non-volatile memory
WO2008101246A2 (en) * 2007-02-16 2008-08-21 Mosaid Technologies Incorporated System having one or more memory devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103959386A (zh) * 2011-11-02 2014-07-30 莫塞德技术公司 闪存模块和存储子系统
CN110392092A (zh) * 2018-04-17 2019-10-29 三星电子株式会社 与网络结构连接的网络存储设备
US12047447B2 (en) 2018-04-17 2024-07-23 Samsung Electronics Co., Ltd. Network storage device storing large amount of data
CN112286458A (zh) * 2018-06-27 2021-01-29 华为技术有限公司 一种盘片、存储系统及盘片配置方法
CN112306409A (zh) * 2018-06-27 2021-02-02 华为技术有限公司 一种存储系统及盘片
US11550739B2 (en) 2018-06-27 2023-01-10 Huawei Technologies Co., Ltd. Storage system and method for switching working mode of storage system

Also Published As

Publication number Publication date
WO2010031160A1 (en) 2010-03-25
JP2012503237A (ja) 2012-02-02
TW201025017A (en) 2010-07-01
US10236032B2 (en) 2019-03-19
EP2342712A1 (en) 2011-07-13
EP2342712A4 (en) 2012-05-30
KR20110081809A (ko) 2011-07-14
CA2774396A1 (en) 2010-03-25
US20100067278A1 (en) 2010-03-18

Similar Documents

Publication Publication Date Title
CN102216992A (zh) 具有非易失性存储器模块的海量数据存储系统
CN100489809C (zh) 适合向多处理器提供专用或共享存储器的存储器及其方法
CN100405352C (zh) 通过串行总线互连多个处理节点的装置及方法
CN101055552B (zh) 复用并行总线接口和闪速存储器接口
JP3128932U (ja) Ｃｐｕカード及びコンピュータ
US20190303318A1 (en) Configurable interface card
CN101611452B (zh) 互连系统中的偏斜管理
US8503211B2 (en) Configurable module and memory subsystem
US20080091888A1 (en) Memory system having baseboard located memory buffer unit
EP1963977B1 (en) Memory systems with memory chips down and up
EP3213218A1 (en) Communicating over portions of a communication medium
CN104158004A (zh) Usb连接器和microsd闪存卡连接器的组合
TW201428497A (zh) 儲存裝置
US20210294531A1 (en) Memory Systems, Modules, and Methods for Improved Capacity
US7405949B2 (en) Memory system having point-to-point (PTP) and point-to-two-point (PTTP) links between devices
CN117909273A (zh) 一种计算设备
US8432707B2 (en) Card design with fully buffered memory modules and the use of a chip between two consecutive modules
CN104572518B (zh) 一种存储装置
CN209248518U (zh) 一种固态硬盘扩展板卡及服务器
TWI786868B (zh) 記憶體模組、主板以及伺服器裝置
CN201698258U (zh) 主机卡与储存设备共享结构的高积聚计算机系统
CN111048928B (zh) 外接式电连接器及电脑系统
CN104518998A (zh) 一种两个芯片之间进行数据交换的方法
CN118870648A (zh) 一种双列直插式存储模块dimm、计算设备和连接器
CN201673434U (zh) 高积聚计算机系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Ontario, Canada

Applicant after: Examine Vincent Zhi Cai management company

Address before: Ontario, Canada

Applicant before: Mosaid Technologies Inc.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: MOSAID TECHNOLOGIES INC. TO: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC.

ASS Succession or assignment of patent right

Owner name: NOVA CHIP CANANA COMPANY

Free format text: FORMER OWNER: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC.

Effective date: 20150427

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150427

Address after: Ontario, Canada

Applicant after: Nova chip Canada Company

Address before: Ontario, Canada

Applicant before: Examine Vincent Zhi Cai management company

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111012