JP2004087708A - メモリソケット - Google Patents
メモリソケット Download PDFInfo
- Publication number
- JP2004087708A JP2004087708A JP2002245513A JP2002245513A JP2004087708A JP 2004087708 A JP2004087708 A JP 2004087708A JP 2002245513 A JP2002245513 A JP 2002245513A JP 2002245513 A JP2002245513 A JP 2002245513A JP 2004087708 A JP2004087708 A JP 2004087708A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- socket
- memory socket
- memory card
- sockets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R24/00—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
- H01R24/76—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure with sockets, clips or analogous contacts and secured to apparatus or structure, e.g. to a wall
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
- G06F1/185—Mounting of expansion boards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
- G06F1/184—Mounting of motherboards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
- G06F1/186—Securing of expansion boards in correspondence to slots provided at the computer enclosure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Combinations Of Printed Boards (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
【課題】メモリソケットに関し、特に抜き差し可能なメモリカード（ＤＩＭＭ）の配線設計において等長配線が保証されるメモリソケットを提供する。
【解決手段】挿抜可能なメモリカードを回路基盤上に実装するためのメモリソケットは、第１のメモリカードがその表面を上にして挿入される第１のメモリソケットと、第２のメモリカードがその裏面を上にして挿入される第２のメモリソケットと、を具備しており、前記第１のメモリソケットと前記第２のメモリソケットは前記回路基板上で近接して配置され、且つ前記第１及び第２のメモリカードは配置された第１及び第２のメモリソケットの外側から互いに反対方向に挿入される。
【選択図】 図６
【解決手段】挿抜可能なメモリカードを回路基盤上に実装するためのメモリソケットは、第１のメモリカードがその表面を上にして挿入される第１のメモリソケットと、第２のメモリカードがその裏面を上にして挿入される第２のメモリソケットと、を具備しており、前記第１のメモリソケットと前記第２のメモリソケットは前記回路基板上で近接して配置され、且つ前記第１及び第２のメモリカードは配置された第１及び第２のメモリソケットの外側から互いに反対方向に挿入される。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明はメモリソケットに関し、特に抜き差し可能な実装部品であるメモリカードをプリント基板上に装着する際に使用するメモリソケット及びその信号配線長に関するものである。
【０００２】
【従来の技術】
近年、コンピュータやネットワーク機器等の小型化及び高性能化が急速に進展しており、製品開発の段階で部品のＬＳＩ化やその処理速度の向上、それらをプリント基板上に実装する際の高密度実装技術が必須となっている。
【０００３】
図１にはルータ装置の一構成例を示しており、また、図２には図１のドータボード上における部品配置の一例を示している。
図１において、ルータ装置１０は、電源ユニット１１と、複数の装着基板に電源ユニット１１からの電源を供給すると共に各基板間の信号配線を行なうバックパネル１２と、バックパネル１２に装着されたマザーボード１３及びその増設基板であるドータボード１４と、により構成されている。
【０００４】
図２のドータボード１４は、対向するマザーボード１３との間で電源や信号線等の接続を行なうマザーボード接続用コネクタ１５及び１６を備えており、ＣＰＵチップ１７からは１００ＭＨｚの高速クロック信号がＳＤＲＡＭ （Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ） 等の同期タイプのＤＲＡＭから成るメモリカード（ＤＩＭＭ）１８及び１９に供給される。複数のメモリカードを論理的に１つのメモリとして動作させるにはそれらをクロック同期させる必要があるからである。
【０００５】
各メモリカード１８及び１９は、マザーボード１３とドータボード１４との間の高さ制限（図１参照）からドータボード上に水平実装される。また、本例ではメモリカード１８がメモリカード１９よりもクロック源のＣＰＵチップ１７に近く配置されている。そのため、２枚のメモリカード１８及び１９に与えられるクロック信号の間に時間差（スキュー）が生じないように、メモリカード１８とＣＰＵチップ１７との間の配線には迂回ルートが設けられている。
【０００６】
この迂回ルートにより、各メモリカード１８及び１９とＣＰＵチップ１７との間の配線長が互いに等しくなるよう調整される（この配線規則を「等長配線」という）。本例の場合、１００ＭＨｚのクロック信号のクロック周期は１０ｎｓであり、１クロック幅はその２分の１の５ｎｓである。
【０００７】
これに上記スキューや配線の容量、部品バラツキ、周囲温度や動作中のチップ温度、等の種々の条件が加重されると数ｎｓの設計マージンが失われ、正常動作が保証できない場合が生じ得る。このため、配線長はできるだけ短く且つ等長配線となるように配線設計が行なわれる。
【０００８】
【発明が解決しようとする課題】
図３は、図２と同様に、従来のメモリソケットを同じ向きに並列配置した例を示している。
本例では、メモリカード１８及び１９の各クロックピンは共にクロック源１７に対して等距離に配置できることから、容易に等長配線が可能である。
【０００９】
しかしながら、メモリを実装する場合には、メモリカード挿抜用の空間をメモリカード１８と１９との間に確保する必要がある。従って、メモリスロット群が基板上の面積を不必要に多く占めることになり、装置の小型化や低コスト化が困難となる問題があった。
【００１０】
一方、図４には、従来のメモリソケットを互いに逆向きに並列配置した例を示している。
本例では、図３で説明したメモリソケット群の占有面積を削減するために、メモリカード１９のメモリソケットを水平面上で１８０度回転させて基板に取り付けている。これにより、メモリカード１８と１９との間のメモリカード挿抜用の領域は削減される。
【００１１】
しかしながら、その一方で対向するピン同士の並びが逆の順番になり、等長配線を実現するのに一方のメモリソケット側に等長配線用の迂回ルートを設ける必要がある。その結果、配線設計の困難性が増大し、また迂回ルートによる占有面積も増大するという問題があった。このように、図３及び４はそれぞれの利点と相反する問題点とを有していた。
【００１２】
そこで本発明の目的は、上記問題点に鑑み、迂回ルートを設けることなく等長配線が保証され且つより短い配線長の配線設計を可能にするメモリソケットを提供することにある。これにより、従来と比して一層の高密度実装と更に高速なクロック動作とが共に可能となり、装置の小型化や高性能化に寄与することができる。
【００１３】
【課題を解決するための手段】
本発明によれば、挿抜可能なメモリカードを回路基盤上に実装するためのメモリソケットであって、第１のメモリカードがその表面を上にして挿入される第１のメモリソケットと、第２のメモリカードがその裏面を上にして挿入される第２のメモリソケットと、を具備し、前記第１のメモリソケットと前記第２のメモリソケットは前記回路基板上で近接して配置され、且つ前記第１及び第２のメモリカードは配置された第１及び第２のメモリソケットの外側から互いに反対方向に挿入される、ことを特徴とするメモリソケットが提供される。
【００１４】
配置された前記第１及び第２のメモリソケットの対向するピン同士の並びは同一であり、前記第１及び第２のメモリソケットを１つのメモリソケットとして一体形成することもできる。この場合には、前記第１及び第２のメモリソケットの対向するピンの対を共通の１つのピンに置き換えることができる。
【００１５】
また本発明によれば、挿抜可能なメモリカードを回路基盤上に実装するためのメモリソケットであって、第１のメモリカードがその表面を上にして挿入される第１の挿入口と、第２のメモリカードがその裏面を上にして挿入される第２の挿入口と、を有し、前記第１の挿入口と前記第２の挿入口とは反対向きに配置され、前記第１の挿入口のピンの並びとそれに対向する前記第２の挿入口のピンの並びとが同一であること、を特徴とするメモリソケットが提供される。
【００１６】
【発明の実施の形態】
図５は、本発明によるドータボード上の部品配置の一例を示したものである。
図５において、メモリカード１８及び１９は、互いに逆向きに近接して配置された各々のメモリソケットに挿入され、且つ一方のメモリカードは他方のメモリカードに対して表裏が逆向きとなるように各々のメモリソケットに挿入される。これ以外の部品１５〜１７については図２で説明した部品と同じであり、それらについては更に説明しない。
【００１７】
図６には、図５に示すメモリカード１８及び１９の配置構成を拡大して示してある。
図６において、メモリカード１８及びそのメモリソケットの配置は従来と変わらないが、メモリカード１９についてはその裏面を上にした状態でメモリソケットに挿入される。この場合、メモリカード１９のメモリソケットには、基板に装着されるソケットピンが従来のソケットピンとは逆順に並べられた新たなソケットを使用する。なお、このようなメモリソケットの構成については後に詳述する。
【００１８】
図６の本発明によるメモリソケットを使用すれば、そのメモリソケットの配置自体は図４に示したのと類似の構成を有しているため、メモリカード１８と１９との間のメモリカード挿抜用の占有面積が削減できる。そのため、従来の同じ向きに並列配置した水平実装に比べて一層の高密度実装が可能となる。
【００１９】
また、本発明によるメモリソケットを使用すれば、図３に示したのと同様にメモリカード１８及び１９の各クロックピンは共にクロック源１７に対して等距離に配置することが可能となり、容易に等長配線が行なえる。本発明の場合は、さらに対向するソケットピン同士のピン番号が同じため、以下で説明するように最短の等長配線を実現することができる。
【００２０】
図７には、本発明によるメモリソケット配線の一例を示している。
一例として、クロック信号について説明すると、対向するソケットのクロックピン同士を単に最短距離で接続し、その接続の中点にクロック源１７からのクロック信号線を接続する。
【００２１】
従って、本発明の構成によれば本質的に２枚のメモリカード１８及び１９に与えられるクロック信号の間に時間差（スキュー）は生じ得ず、当然に迂回ルートを設ける必要もない。アドレス／データ信号や制御信号の各々の配線についても同様である。この構成は、将来において数百ＭＨｚ等のより高速なクロック信号を用いるような配線設計においても等長配線を意識する必要がないにおいて特に重要である。
【００２２】
図８は、本発明によるＤＩＭＭ用メモリソケットの一実施例を示したものである。なお、本発明によるメモリソケットは以下の説明からも分かるように非常にシンプルな構造を有しており、その製造のために従来のメモリソケットと比べて特別な技術や工程やコストは必要としない。
【００２３】
図８の（ａ）は、本発明で使用する２種類のメモリソケットを示しており、例えば、ソケットＡはメモリカード１８が装着される従来の水平実装型のメモリソケットを、そしてソケットＢは裏面を上にしたメモリカード１９を装着するため新たに設計された水平実装型のメモリソケットをそれぞれ示している。
【００２４】
図中に示すように、ソケットＡのピン配列とソケットＢのピン配列とは互いに逆方向の並びとなっている。図８の（ｂ）は、上記２つのソケットを互いに逆向きに並列配置した場合を示しており、これまでに説明した図５〜７の構成に相当するものである。この構成により、ソケットＡのピン配列とソケットＢのピン配列とは互いに同一方向の並びとなり、近接して対向する同一ピン番号のピン同士が最短距離で接続可能となる（図７参照）。
【００２５】
図８の（ｃ）は、図８の（ｂ）の２つのソケットＡ及びＢを合わせて一体型のソケットＣとして構成したものである。この構成によれば、ソケットＡ及びＢの同一ピン番号のピン同士を合わせて１つのピンとすることが可能である。この場合、メモリカード１８及び１９の同一ピン番号同士はソケットＣ内部で接続される。
【００２６】
例えば、メモリカード１８又は１９のセレクト（イネーブル）信号ピンはそれぞれ個別に設けるが、それ以外のクロック、アドレスバス、データバス、及びコントロールバス等の各信号ピンの対はそれぞれ１つの共通ピンに集約できる。その結果、ソケットＣのピン数はソケットＡ又はＢのピン数の約２分の１となり、それらの基板上における配線領域も半分程度に減ずることができる。
【００２７】
なお、図中には示していないが一体型ソケットＣの変形例（「ソケットＣ’」とよぶ）として、ソケットＣのようにメモリカード１８及び１９を直接装着するのではなく、従来の垂直実装タイプのＤＩＭＭ用ソケットを上下反転して水平に装着できる構造を有するソケットＣ’を設けることもできる。
【００２８】
この場合、メモリカード１８及び１９はそれぞれ従来の垂直実装タイプのＤＩＭＭ用ソケットに装着され、各々の垂直実装タイプのＤＩＭＭ用ソケットはアダプタとしてのソケットＣ’に互いに上下反転して水平に装着される。
【００２９】
本例によれば、ＤＩＭＭ用ソケットとして既存の垂直実装タイプの１種類のソケットだけが使用され、またアダプタとしてのソケットＣ’も簡易な構造となる利点がある。この場合も一体型ソケットＣと同様の作用・効果を有しており、原則として配線は等長配線となり、基板上の配線領域も低減される。
【００３０】
【発明の効果】
以上説明したように、本発明によれば、迂回ルートを設けることなく等長配線が保証され且つより短い配線長の配線設計を可能にするメモリソケットが提供される。これにより、高速クロック動作が可能となり、装置の高性能化に大きく寄与することができる。
【図面の簡単な説明】
【図１】ルータ装置の一構成例を示した図である。
【図２】従来の部品配置の一例を示した図である。
【図３】従来のメモリソケットを同じ向きに並列配置した例を示した図である。
【図４】従来のメモリソケットを互いに逆向きに並列配置した例を示した図である。
【図５】本発明による部品配置の一例を示した図である。
【図６】図５に示すメモリカードの配置構成を拡大して示した図である。
【図７】本発明によるメモリソケット配線の一例を示した図である。
【図８】本発明によるＤＩＭＭ用メモリソケットの一実施例を示した図である。
【符号の説明】
１０…ルータ装置
１１…電源ユニット
１２…バックパネル
１３…マザーボード
１４…ドータボード
１５、１６…マザーボード接続用コネクタ
１７…クロック源
１８、１９…メモリカード
【発明の属する技術分野】
本発明はメモリソケットに関し、特に抜き差し可能な実装部品であるメモリカードをプリント基板上に装着する際に使用するメモリソケット及びその信号配線長に関するものである。
【０００２】
【従来の技術】
近年、コンピュータやネットワーク機器等の小型化及び高性能化が急速に進展しており、製品開発の段階で部品のＬＳＩ化やその処理速度の向上、それらをプリント基板上に実装する際の高密度実装技術が必須となっている。
【０００３】
図１にはルータ装置の一構成例を示しており、また、図２には図１のドータボード上における部品配置の一例を示している。
図１において、ルータ装置１０は、電源ユニット１１と、複数の装着基板に電源ユニット１１からの電源を供給すると共に各基板間の信号配線を行なうバックパネル１２と、バックパネル１２に装着されたマザーボード１３及びその増設基板であるドータボード１４と、により構成されている。
【０００４】
図２のドータボード１４は、対向するマザーボード１３との間で電源や信号線等の接続を行なうマザーボード接続用コネクタ１５及び１６を備えており、ＣＰＵチップ１７からは１００ＭＨｚの高速クロック信号がＳＤＲＡＭ （Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ） 等の同期タイプのＤＲＡＭから成るメモリカード（ＤＩＭＭ）１８及び１９に供給される。複数のメモリカードを論理的に１つのメモリとして動作させるにはそれらをクロック同期させる必要があるからである。
【０００５】
各メモリカード１８及び１９は、マザーボード１３とドータボード１４との間の高さ制限（図１参照）からドータボード上に水平実装される。また、本例ではメモリカード１８がメモリカード１９よりもクロック源のＣＰＵチップ１７に近く配置されている。そのため、２枚のメモリカード１８及び１９に与えられるクロック信号の間に時間差（スキュー）が生じないように、メモリカード１８とＣＰＵチップ１７との間の配線には迂回ルートが設けられている。
【０００６】
この迂回ルートにより、各メモリカード１８及び１９とＣＰＵチップ１７との間の配線長が互いに等しくなるよう調整される（この配線規則を「等長配線」という）。本例の場合、１００ＭＨｚのクロック信号のクロック周期は１０ｎｓであり、１クロック幅はその２分の１の５ｎｓである。
【０００７】
これに上記スキューや配線の容量、部品バラツキ、周囲温度や動作中のチップ温度、等の種々の条件が加重されると数ｎｓの設計マージンが失われ、正常動作が保証できない場合が生じ得る。このため、配線長はできるだけ短く且つ等長配線となるように配線設計が行なわれる。
【０００８】
【発明が解決しようとする課題】
図３は、図２と同様に、従来のメモリソケットを同じ向きに並列配置した例を示している。
本例では、メモリカード１８及び１９の各クロックピンは共にクロック源１７に対して等距離に配置できることから、容易に等長配線が可能である。
【０００９】
しかしながら、メモリを実装する場合には、メモリカード挿抜用の空間をメモリカード１８と１９との間に確保する必要がある。従って、メモリスロット群が基板上の面積を不必要に多く占めることになり、装置の小型化や低コスト化が困難となる問題があった。
【００１０】
一方、図４には、従来のメモリソケットを互いに逆向きに並列配置した例を示している。
本例では、図３で説明したメモリソケット群の占有面積を削減するために、メモリカード１９のメモリソケットを水平面上で１８０度回転させて基板に取り付けている。これにより、メモリカード１８と１９との間のメモリカード挿抜用の領域は削減される。
【００１１】
しかしながら、その一方で対向するピン同士の並びが逆の順番になり、等長配線を実現するのに一方のメモリソケット側に等長配線用の迂回ルートを設ける必要がある。その結果、配線設計の困難性が増大し、また迂回ルートによる占有面積も増大するという問題があった。このように、図３及び４はそれぞれの利点と相反する問題点とを有していた。
【００１２】
そこで本発明の目的は、上記問題点に鑑み、迂回ルートを設けることなく等長配線が保証され且つより短い配線長の配線設計を可能にするメモリソケットを提供することにある。これにより、従来と比して一層の高密度実装と更に高速なクロック動作とが共に可能となり、装置の小型化や高性能化に寄与することができる。
【００１３】
【課題を解決するための手段】
本発明によれば、挿抜可能なメモリカードを回路基盤上に実装するためのメモリソケットであって、第１のメモリカードがその表面を上にして挿入される第１のメモリソケットと、第２のメモリカードがその裏面を上にして挿入される第２のメモリソケットと、を具備し、前記第１のメモリソケットと前記第２のメモリソケットは前記回路基板上で近接して配置され、且つ前記第１及び第２のメモリカードは配置された第１及び第２のメモリソケットの外側から互いに反対方向に挿入される、ことを特徴とするメモリソケットが提供される。
【００１４】
配置された前記第１及び第２のメモリソケットの対向するピン同士の並びは同一であり、前記第１及び第２のメモリソケットを１つのメモリソケットとして一体形成することもできる。この場合には、前記第１及び第２のメモリソケットの対向するピンの対を共通の１つのピンに置き換えることができる。
【００１５】
また本発明によれば、挿抜可能なメモリカードを回路基盤上に実装するためのメモリソケットであって、第１のメモリカードがその表面を上にして挿入される第１の挿入口と、第２のメモリカードがその裏面を上にして挿入される第２の挿入口と、を有し、前記第１の挿入口と前記第２の挿入口とは反対向きに配置され、前記第１の挿入口のピンの並びとそれに対向する前記第２の挿入口のピンの並びとが同一であること、を特徴とするメモリソケットが提供される。
【００１６】
【発明の実施の形態】
図５は、本発明によるドータボード上の部品配置の一例を示したものである。
図５において、メモリカード１８及び１９は、互いに逆向きに近接して配置された各々のメモリソケットに挿入され、且つ一方のメモリカードは他方のメモリカードに対して表裏が逆向きとなるように各々のメモリソケットに挿入される。これ以外の部品１５〜１７については図２で説明した部品と同じであり、それらについては更に説明しない。
【００１７】
図６には、図５に示すメモリカード１８及び１９の配置構成を拡大して示してある。
図６において、メモリカード１８及びそのメモリソケットの配置は従来と変わらないが、メモリカード１９についてはその裏面を上にした状態でメモリソケットに挿入される。この場合、メモリカード１９のメモリソケットには、基板に装着されるソケットピンが従来のソケットピンとは逆順に並べられた新たなソケットを使用する。なお、このようなメモリソケットの構成については後に詳述する。
【００１８】
図６の本発明によるメモリソケットを使用すれば、そのメモリソケットの配置自体は図４に示したのと類似の構成を有しているため、メモリカード１８と１９との間のメモリカード挿抜用の占有面積が削減できる。そのため、従来の同じ向きに並列配置した水平実装に比べて一層の高密度実装が可能となる。
【００１９】
また、本発明によるメモリソケットを使用すれば、図３に示したのと同様にメモリカード１８及び１９の各クロックピンは共にクロック源１７に対して等距離に配置することが可能となり、容易に等長配線が行なえる。本発明の場合は、さらに対向するソケットピン同士のピン番号が同じため、以下で説明するように最短の等長配線を実現することができる。
【００２０】
図７には、本発明によるメモリソケット配線の一例を示している。
一例として、クロック信号について説明すると、対向するソケットのクロックピン同士を単に最短距離で接続し、その接続の中点にクロック源１７からのクロック信号線を接続する。
【００２１】
従って、本発明の構成によれば本質的に２枚のメモリカード１８及び１９に与えられるクロック信号の間に時間差（スキュー）は生じ得ず、当然に迂回ルートを設ける必要もない。アドレス／データ信号や制御信号の各々の配線についても同様である。この構成は、将来において数百ＭＨｚ等のより高速なクロック信号を用いるような配線設計においても等長配線を意識する必要がないにおいて特に重要である。
【００２２】
図８は、本発明によるＤＩＭＭ用メモリソケットの一実施例を示したものである。なお、本発明によるメモリソケットは以下の説明からも分かるように非常にシンプルな構造を有しており、その製造のために従来のメモリソケットと比べて特別な技術や工程やコストは必要としない。
【００２３】
図８の（ａ）は、本発明で使用する２種類のメモリソケットを示しており、例えば、ソケットＡはメモリカード１８が装着される従来の水平実装型のメモリソケットを、そしてソケットＢは裏面を上にしたメモリカード１９を装着するため新たに設計された水平実装型のメモリソケットをそれぞれ示している。
【００２４】
図中に示すように、ソケットＡのピン配列とソケットＢのピン配列とは互いに逆方向の並びとなっている。図８の（ｂ）は、上記２つのソケットを互いに逆向きに並列配置した場合を示しており、これまでに説明した図５〜７の構成に相当するものである。この構成により、ソケットＡのピン配列とソケットＢのピン配列とは互いに同一方向の並びとなり、近接して対向する同一ピン番号のピン同士が最短距離で接続可能となる（図７参照）。
【００２５】
図８の（ｃ）は、図８の（ｂ）の２つのソケットＡ及びＢを合わせて一体型のソケットＣとして構成したものである。この構成によれば、ソケットＡ及びＢの同一ピン番号のピン同士を合わせて１つのピンとすることが可能である。この場合、メモリカード１８及び１９の同一ピン番号同士はソケットＣ内部で接続される。
【００２６】
例えば、メモリカード１８又は１９のセレクト（イネーブル）信号ピンはそれぞれ個別に設けるが、それ以外のクロック、アドレスバス、データバス、及びコントロールバス等の各信号ピンの対はそれぞれ１つの共通ピンに集約できる。その結果、ソケットＣのピン数はソケットＡ又はＢのピン数の約２分の１となり、それらの基板上における配線領域も半分程度に減ずることができる。
【００２７】
なお、図中には示していないが一体型ソケットＣの変形例（「ソケットＣ’」とよぶ）として、ソケットＣのようにメモリカード１８及び１９を直接装着するのではなく、従来の垂直実装タイプのＤＩＭＭ用ソケットを上下反転して水平に装着できる構造を有するソケットＣ’を設けることもできる。
【００２８】
この場合、メモリカード１８及び１９はそれぞれ従来の垂直実装タイプのＤＩＭＭ用ソケットに装着され、各々の垂直実装タイプのＤＩＭＭ用ソケットはアダプタとしてのソケットＣ’に互いに上下反転して水平に装着される。
【００２９】
本例によれば、ＤＩＭＭ用ソケットとして既存の垂直実装タイプの１種類のソケットだけが使用され、またアダプタとしてのソケットＣ’も簡易な構造となる利点がある。この場合も一体型ソケットＣと同様の作用・効果を有しており、原則として配線は等長配線となり、基板上の配線領域も低減される。
【００３０】
【発明の効果】
以上説明したように、本発明によれば、迂回ルートを設けることなく等長配線が保証され且つより短い配線長の配線設計を可能にするメモリソケットが提供される。これにより、高速クロック動作が可能となり、装置の高性能化に大きく寄与することができる。
【図面の簡単な説明】
【図１】ルータ装置の一構成例を示した図である。
【図２】従来の部品配置の一例を示した図である。
【図３】従来のメモリソケットを同じ向きに並列配置した例を示した図である。
【図４】従来のメモリソケットを互いに逆向きに並列配置した例を示した図である。
【図５】本発明による部品配置の一例を示した図である。
【図６】図５に示すメモリカードの配置構成を拡大して示した図である。
【図７】本発明によるメモリソケット配線の一例を示した図である。
【図８】本発明によるＤＩＭＭ用メモリソケットの一実施例を示した図である。
【符号の説明】
１０…ルータ装置
１１…電源ユニット
１２…バックパネル
１３…マザーボード
１４…ドータボード
１５、１６…マザーボード接続用コネクタ
１７…クロック源
１８、１９…メモリカード
Claims (5)
- 挿抜可能なメモリカードを回路基盤上に実装するためのメモリソケットであって、
第１のメモリカードがその表面を上にして挿入される第１のメモリソケットと、
第２のメモリカードがその裏面を上にして挿入される第２のメモリソケットと、を具備し、
前記第１のメモリソケットと前記第２のメモリソケットは前記回路基板上で近接して配置され、且つ
前記第１及び第２のメモリカードは前記第１及び第２のメモリソケットの外側から互いに反対方向に挿入される、ことを特徴とするメモリソケット。 - 配置された前記第１及び第２のメモリソケットの対向するピン同士の並びは同一である、請求項１記載のメモリソケット。
- 前記第１及び第２のメモリソケットを１つのメモリソケットとして一体形成する、請求項１又は２に記載のメモリソケット。
- 前記一体形成されたメモリソケットにおいて、前記第１及び第２のメモリソケットの対向するピンの対を共通の１つのピンに置き換える、請求項３記載のメモリソケット。
- 挿抜可能なメモリカードを回路基盤上に実装するためのメモリソケットであって、
第１のメモリカードがその表面を上にして挿入される第１の挿入口と、
第２のメモリカードがその裏面を上にして挿入される第２の挿入口と、を有し、
前記第１の挿入口と前記第２の挿入口とは反対向きに配置され、前記第１の挿入口のピンの並びとそれに対向する前記第２の挿入口のピンの並びとが同一であること、を特徴とするメモリソケット。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002245513A JP2004087708A (ja) | 2002-08-26 | 2002-08-26 | メモリソケット |
| US10/625,336 US6899567B2 (en) | 2002-08-26 | 2003-07-22 | Memory socket |
| TW092119956A TW200403899A (en) | 2002-08-26 | 2003-07-22 | Memory socket |
| KR1020030056300A KR20040018925A (ko) | 2002-08-26 | 2003-08-14 | 메모리 소켓 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002245513A JP2004087708A (ja) | 2002-08-26 | 2002-08-26 | メモリソケット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004087708A true JP2004087708A (ja) | 2004-03-18 |
Family
ID=32053682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002245513A Pending JP2004087708A (ja) | 2002-08-26 | 2002-08-26 | メモリソケット |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6899567B2 (ja) |
| JP (1) | JP2004087708A (ja) |
| KR (1) | KR20040018925A (ja) |
| TW (1) | TW200403899A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7203068B2 (en) | 2002-12-26 | 2007-04-10 | Kabushiki Kaisha Toshiba | Electronic apparatus |
| WO2010039125A1 (en) * | 2008-09-30 | 2010-04-08 | Hewlett-Packard Development Company, L.P. | Dual card connector |
| KR200455633Y1 (ko) | 2008-04-11 | 2011-09-16 | 챈트 신시어 코포레이션 리미티드 | 카드 리더 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10236032B2 (en) * | 2008-09-18 | 2019-03-19 | Novachips Canada Inc. | Mass data storage system with non-volatile memory modules |
| US9832876B2 (en) * | 2014-12-18 | 2017-11-28 | Intel Corporation | CPU package substrates with removable memory mechanical interfaces |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544429B2 (ja) * | 1973-05-11 | 1980-11-12 | ||
| US4288139A (en) * | 1979-03-06 | 1981-09-08 | Amp Incorporated | Trifurcated card edge terminal |
| JPS6484397A (en) | 1987-09-28 | 1989-03-29 | Hitachi Ltd | Ic sound source |
| US6634889B2 (en) * | 1998-08-03 | 2003-10-21 | Dell Products L.P. | Cross-connected card-edge socket connector and card-edge |
| US6498731B1 (en) * | 2000-10-18 | 2002-12-24 | Compaq Computer Corporation | System for protecting electronic components |
-
2002
- 2002-08-26 JP JP2002245513A patent/JP2004087708A/ja active Pending
-
2003
- 2003-07-22 TW TW092119956A patent/TW200403899A/zh unknown
- 2003-07-22 US US10/625,336 patent/US6899567B2/en not_active Expired - Fee Related
- 2003-08-14 KR KR1020030056300A patent/KR20040018925A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7203068B2 (en) | 2002-12-26 | 2007-04-10 | Kabushiki Kaisha Toshiba | Electronic apparatus |
| KR200455633Y1 (ko) | 2008-04-11 | 2011-09-16 | 챈트 신시어 코포레이션 리미티드 | 카드 리더 |
| WO2010039125A1 (en) * | 2008-09-30 | 2010-04-08 | Hewlett-Packard Development Company, L.P. | Dual card connector |
Also Published As
| Publication number | Publication date |
|---|---|
| US6899567B2 (en) | 2005-05-31 |
| KR20040018925A (ko) | 2004-03-04 |
| US20040240295A1 (en) | 2004-12-02 |
| TW200403899A (en) | 2004-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11317510B2 (en) | Load reduced memory module | |
| US7793043B2 (en) | Buffered memory architecture | |
| KR100213965B1 (ko) | 고속전기신호 상호접속구조 | |
| US6414868B1 (en) | Memory expansion module including multiple memory banks and a bank control circuit | |
| JP3619521B2 (ja) | 情報処理装置及びその部品配置方法 | |
| US7631134B2 (en) | Half-sized PCI central processing unit card and computer device having the capability of PCIe expansion | |
| US7644250B2 (en) | Defining pin functionality at device power on | |
| US6477603B1 (en) | Multiple PCI adapters within single PCI slot on an matax planar | |
| US8271827B2 (en) | Memory system with extended memory density capability | |
| US20100165562A1 (en) | Memory module | |
| JP2002117000A (ja) | メモリシステムおよび接続部材 | |
| KR100375147B1 (ko) | 회로모듈 | |
| US20070139898A1 (en) | System motherboard having expansibility and variability | |
| JP2000277944A (ja) | 増設用の基板および基板の増設方法 | |
| JP2004087708A (ja) | メモリソケット | |
| US7627732B2 (en) | Memory systems for automated computing machinery | |
| KR20080006749A (ko) | 메모리 모듈 실장 테스트 시스템 | |
| US7321490B2 (en) | Connecting apparatus of notebook computer display card | |
| TW200900953A (en) | Computer system having a processor expansion device | |
| CN117992374A (zh) | 一种存储扩展设备及计算设备 | |
| JP2007012862A (ja) | Ｓｌｉアダプタカードとその実装用マザーボード及び該ｓｌｉアダプタカードの該マザーボードへの実装方法 | |
| JP2005119168A (ja) | メインボード及び印刷装置 | |
| GB2427287A (en) | A method for mounting an SLI adaptor card on a motherboard | |
| JP2002100448A (ja) | コネクタ及び情報処理装置 | |
| JP2002175267A (ja) | バスの階層拡張方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |