CN102203922A - 薄膜二极管及其制造方法 - Google Patents
薄膜二极管及其制造方法 Download PDFInfo
- Publication number
- CN102203922A CN102203922A CN2009801439206A CN200980143920A CN102203922A CN 102203922 A CN102203922 A CN 102203922A CN 2009801439206 A CN2009801439206 A CN 2009801439206A CN 200980143920 A CN200980143920 A CN 200980143920A CN 102203922 A CN102203922 A CN 102203922A
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- type semiconductor
- semiconductor zone
- dielectric film
- foreign ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 29
- 238000000034 method Methods 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 151
- 229920005591 polysilicon Polymers 0.000 claims abstract description 151
- 239000004065 semiconductor Substances 0.000 claims abstract description 121
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 239000011521 glass Substances 0.000 claims abstract description 53
- 239000010408 film Substances 0.000 claims description 88
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000002156 mixing Methods 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 abstract description 78
- 239000012535 impurity Substances 0.000 abstract description 12
- 238000011084 recovery Methods 0.000 description 27
- 238000002347 injection Methods 0.000 description 17
- 239000007924 injection Substances 0.000 description 17
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 238000001237 Raman spectrum Methods 0.000 description 12
- -1 boron ion Chemical class 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 230000001737 promoting effect Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000003595 spectral effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004040 coloring Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 210000004276 hyalin Anatomy 0.000 description 3
- 238000010348 incorporation Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供薄膜二极管及其制造方法。一种TFD(21)，其包括：玻璃基板(10)；设置于玻璃基板(10)，在同一平面具有分别掺入有杂质离子的P型半导体区域(12ap)和N型半导体区域(12an)的多晶硅层(12a)；和以覆盖多晶硅层(12a)的方式设置的绝缘膜(13)，在P型半导体区域(12ap)和N型半导体区域(12an)中的至少一个，多晶硅层(12a)和绝缘膜(13)中的杂质离子的沿着厚度方向的浓度，在比上述多晶硅层(12a)的厚度方向的中间位置更靠绝缘膜(13)一侧的位置为最大。
Description
技术领域
本发明涉及薄膜二极管及其制造方法，特别涉及设置于玻璃基板的薄膜二极管及其制造方法。
背景技术
薄膜二极管(Thin Film Diode，以下称为“TFD”)例如包括具有掺入有硼离子的P型半导体区域和掺入有磷离子的N型半导体区域的多晶(多结晶)硅层。
例如，在专利文献1中公开了一种半导体装置，通过使由多晶硅构成的二极管的PN结结面的浓度梯度变陡，或者使结面附近非结晶化，实现反向二极管的漏电流的增大。
另外，TFD作为用于将光信号转换为电信号的光传感器元件起作用，因此近年来提案有在作为开关元件设置有薄膜晶体管(Thin Film Transistor，以下称为“TFT”)的TFT基板上，将TFD作为光传感器元件搭载的显示装置。
例如，在专利文献2中公开了一种阵列基板的制造方法，该制造方法中，用非晶硅薄膜构成玻璃基板上的薄膜晶体管的活性层和PIN二极管的光电转换部，根据需要在同一工序中对活性层和光电转换部掺入杂质，并使掺杂浓度不同。而且还记载有，根据该制造方法，能够容易且以较少的工序数在玻璃基板上同时制造具有期望特性的薄膜晶体管和光感度得到提高的PIN二极管。
现有技术文献
专利文献
专利文献1：国际公开第96/33514号公报
专利文献2：日本特开2005-43672号公报
发明内容
发明要解决的课题
图13是示意地表示现有的TFD121的截面图。
如图13所示，TFD121包括在玻璃基板110上隔着底涂膜111设置的多晶硅层112和以覆盖多晶硅层112的方式设置的绝缘膜113。
如图13所示，多晶硅层112包括：高浓度地掺入有作为杂质的硼离子的P型半导体区域112p；高浓度地掺入有作为杂质的磷离子的N型半导体区域112n；和未掺入杂质的I型半导体区域112i，构成PIN结构的二极管。
这里，当制造现有的TFD121时，在掺入离子作为杂质之后，为了使由于掺入该杂质离子而崩坏的多晶硅层112的结晶性恢复，并且使被掺入的杂质离子活化，需要对该基板进行加热处理。但是，在使用玻璃基板110的TFD121中，由于在高温度下进行加热处理较为困难，所以多晶硅层112的结晶恢复容易不充分。因此，在多晶硅层112中，由于P型半导体区域112p和I型半导体区域112i的接合部，以及N型半导体区域112n和I型半导体区域112i的接合部的结晶性较低，所以二极管的特性降低。
本发明是鉴于上述问题而完成的，其目的在于尽可能地提高接合部的结晶性，改善二极管特性。
用于解决课题的方法
为了达成上述目的，本发明的薄膜二极管，在P型半导体区域和N型半导体区域中的至少一个，多晶硅层和绝缘膜中的杂质离子的沿着厚度方向的浓度，在比多晶硅层的厚度方向的中间位置更靠绝缘膜一侧的位置为最大。
具体而言，本发明的薄膜二极管，其特征在于，包括：玻璃基板；多晶硅层，其设置在上述玻璃基板，在同一平面具有分别掺入有杂质离子的P型半导体区域和N型半导体区域；和以覆盖上述多晶硅层的方式设置的绝缘膜，其中，在上述P型半导体区域和N型半导体区域中的至少一个，上述多晶硅层和绝缘膜中的杂质离子的沿着厚度方向的浓度，在比上述多晶硅层的厚度方向的中间位置更靠上述绝缘膜一侧的位置为最大。
根据上述结构，由于多晶硅层和绝缘膜中的杂质离子的沿着厚度方向的浓度，在比多晶硅层的厚度方向的中间位置更靠绝缘膜一侧的位置为最大，所以在P型半导体区域和N型半导体区域中的至少一个，多晶硅层中的杂质离子的沿着厚度方向的浓度，在玻璃基板一侧的面为最小，在多晶硅层的玻璃基板一侧结晶性的崩坏被抑制。
这里，图9(a)是注入有杂质离子的区域Aa及其周围在加热处理前的光学显微镜的照片，图9(b)是图9(a)中的X部分和Y部分的拉曼光谱。而且，如图9(b)所示，在非注入区域的Y部分，由于在波数520cm-1附近具有归属于多晶硅的尖峰，所以结晶性良好，在注入区域Aa的中央的X部分，由于与非晶硅的光谱形状大致一致，所以推测为通过注入杂质离子，多晶硅的结晶性崩坏。
此外，图10(a)是注入有杂质离子的区域Aa及其周围在加热处理后的光学显微镜的照片，图10(b)是图10(a)中的Xa部分、Xb部分和Xc部分的拉曼光谱。而且，如图10(b)所示，在注入区域Aa的内周端部的Xc部分，由于在波数520cm-1附近具有归属于多晶硅的尖峰，所以推测为结晶性恢复。
另外，在图9和图10的实验数据中，使加速电压相对较低(例如20keV)地在多晶硅层的区域Aa中掺入杂质离子，以使得多晶硅层中的杂质离子的沿着厚度方向的浓度，在多晶硅层的绝缘膜一侧为最大。与此相对，在以下的图11和图12的实验数据中，使加速电压相对较高(例如35keV)地在多晶硅层的区域Ab中掺入杂质离子，以使得多晶硅层中的杂质离子的沿着厚度方向的浓度，在多晶硅层的玻璃基板一侧为最大。具体而言，图11(a)是注入有杂质离子的区域Ab及其周围在加热处理前的光学显微镜的照片，图11(b)是图11(a)中的X部分和Y部分的拉曼光谱。另外，图12(a)是注入有杂质离子的区域Ab及其周围在加热处理后的光学显微镜的照片，图12(b)是图12(a)中的Xc部分的拉曼光谱。而且，如图12(b)所示，在注入区域Ab的内周端部的Xc部分，由于接近非晶硅的光谱形状，所以推测为加热处理所引起的结晶性的恢复不够充分。
根据以上所述，能够得到以下见解：由于在杂质离子的注入区域Aa，与非注入区域相接的部分的结晶性的恢复迅速，远离非注入区域的中央部分的结晶性的恢复迟缓，所以当成为结晶性的恢复起点的部分的结晶性较高时，结晶性的恢复得到促进。
将该多晶硅层的沿着膜面方向的结晶性的恢复的见解，置换为沿着厚度方向的结晶性的恢复时，多晶硅层如上所述，由于在P型半导体区域和N型半导体区域中的至少一个，在玻璃基板一侧具有结晶性的崩坏被抑制的部分，所以玻璃基板一侧成为结晶性的恢复的起点，结晶性的恢复得到促进。因此，由于多晶硅层的P型半导体区域和N型半导体区域中的至少一个的结晶性得以尽可能地提高，所以多晶硅层的接合部的结晶性得以尽可能地提高。因此，能够尽可能地提高接合部的结晶性，改善二极管特性。
在上述P型半导体区域和N型半导体区域中的至少一个，上述多晶硅层的上述玻璃基板一侧的面中的杂质离子的浓度，为上述多晶硅层和绝缘膜中的杂质离子的沿着厚度方向的浓度的最大值的1/10以下。
根据上述结构，由于在P型半导体区域和N型半导体区域中的至少一个，多晶硅层的玻璃基板一侧的面中的杂质离子的浓度，为多晶硅层和绝缘膜中的杂质离子的沿着厚度方向的浓度的最大值的1/10以下，所以多晶硅层中的杂质离子的沿着厚度方向的浓度，在玻璃基板一侧的面具体为最小。
在上述P型半导体区域和N型半导体区域之间，可以设置未掺入杂质离子的I型半导体区域。
根据上述结构，由于在P型半导体区域和N型半导体区域之间设置有I型半导体区域，所以具体地构成PIN结构的二极管，能够实现响应性良好的光传感器元件。
也可以在与上述多晶硅层同一层具有其他多晶硅层，上述其他多晶硅层构成薄膜晶体管的一部分。
根据上述结构，由于其他多晶硅层构成薄膜晶体管的一部分，所以能够将该薄膜晶体管用作用于读取作为光传感器元件起作用的薄膜二极管的电流值的驱动器，此外，还能够实现在设置有薄膜晶体管作为开关元件的薄膜晶体管基板上搭载薄膜二极管来作为光传感器元件的具有触摸识别功能的显示装置和图像传感器等。
另外，本发明的薄膜二极管的制造方法，其特征在于，包括：在玻璃基板形成多晶硅层的多晶硅层形成工序；以覆盖上述多晶硅层的方式形成绝缘膜的绝缘膜形成工序；经由上述绝缘膜将杂质离子掺入上述多晶硅层来形成P型半导体区域的P型半导体区域形成工序；经由上述绝缘膜将杂质离子掺入上述多晶硅层掺入杂质离子来形成N型半导体区域的N型半导体区域形成工序；和通过对形成有上述P型半导体区域和N型半导体区域的玻璃基板进行加热，使上述多晶硅层的结晶性恢复，并且使上述被掺入的杂质离子活化的加热工序，其中，在上述P型半导体区域形成工序和N型半导体区域形成工序中的至少一个，以使上述多晶硅层和绝缘膜中的杂质离子的沿着厚度方向的浓度，在比上述多晶硅层的厚度方向的中间位置更靠上述绝缘膜一侧的位置为最大的方式，掺入杂质离子。
根据上述方法，由于在P型半导体区域形成工序和N型半导体区域形成工序中的至少一个掺入杂质离子，使得多晶硅层和绝缘膜中的杂质离子的沿着厚度方向的浓度，在比多晶硅层的厚度方向的中间位置更靠绝缘膜一侧的位置为最大，所以在P型半导体区域和N型半导体区域中的至少一个，多晶硅层中的杂质离子的沿着厚度方向的浓度在玻璃基板一侧的面为最小，多晶硅层的玻璃基板一侧的结晶性的崩坏被抑制。
这里，图9(a)是注入有杂质离子的区域Aa及其周围在加热处理前的光学显微镜的照片，图9(b)是图9(a)中的X部分和Y部分的拉曼光谱。而且，如图9(b)所示，在非注入区域的Y部分，由于在波数520cm-1附近具有归属于多晶硅的尖峰，所以结晶性良好，在注入区域Aa的中央的X部分，由于与非晶硅的光谱形状大致一致，所以推测为通过注入杂质离子，多晶硅的结晶性崩坏。
此外，图10(a)是注入有杂质离子的区域Aa及其周围在加热处理后的光学显微镜的照片，图10(b)是图10(a)中的Xa部分、Xb部分和Xc部分的拉曼光谱。而且，如图10(b)所示，在注入区域Aa的内周端部的Xc部分，由于在波数520cm-1附近具有归属于多晶硅的尖峰，所以推测为结晶性恢复。
此外，在图9和图10的实验数据中，使加速电压相对较低(例如20keV)地在多晶硅层的区域Aa中掺入杂质离子，以使得多晶硅层中的杂质离子的沿着厚度方向的浓度在多晶硅层的绝缘膜一侧为最大。与此相对，在以下的图11和图12的实验数据中，使加速电压相对较高(例如35keV)地在多晶硅层的区域Ab中掺入杂质离子，以使得多晶硅层中的杂质离子的沿着厚度方向的浓度在多晶硅层的玻璃基板一侧为最大。具体而言，图11(a)是注入有杂质离子的区域Ab及其周围在加热处理前的光学显微镜的照片，图11(b)是图11(a)中的X部分和Y部分的拉曼光谱。此外，图12(a)是注入有杂质离子的区域Ab及其周围在加热处理后的光学显微镜的照片，图12(b)是图12(a)中的Xc部分的拉曼光谱。而且，如图12(b)所示，在注入区域Ab的内周端部的Xc部分，由于接近非晶硅的光谱形状，所以推测为加热处理所引起的结晶性的恢复不够充分。
根据以上所述，能够得到以下见解：由于在杂质离子的注入区域Aa，与非注入区域相接的部分的结晶性的恢复迅速，远离非注入区域的中央部分的结晶性的恢复迟缓，所以当成为结晶性的恢复起点的部分的结晶性较高时，结晶性的恢复得到促进。
将该多晶硅层的沿着膜面方向的结晶性的恢复的见解，置换为沿着厚度方向的结晶性的恢复时，多晶硅层如上所述，由于在P型半导体区域和N型半导体区域中的至少一个，在玻璃基板一侧具有结晶性的崩坏被抑制的部分，所以在加热工序中玻璃基板一侧成为结晶性的恢复的起点，结晶性的恢复得到促进。因此，由于多晶硅层的P型半导体区域和N型半导体区域中的至少一个的结晶性得以尽可能地提高，所以多晶硅层的接合部的结晶性得以尽可能地提高。因此，能够尽可能地提高接合部的结晶性，改善二极管特性。
在上述P型半导体区域形成工序和N型半导体区域形成工序中的至少一个，将掺入上述杂质离子时的加速电压设定得低，使得上述多晶硅层和绝缘膜中的杂质离子的沿着厚度方向的浓度，在比上述多晶硅层的厚度方向的中间位置更靠上述绝缘膜一侧的位置为最大。
根据上述方法，如果将掺入杂质离子时的加速电压设定得低，则杂质离子难以到达多晶硅层的玻璃基板一侧的面，所以在P型半导体区域和N型半导体区域中的至少一个，多晶硅层中的杂质离子的沿着厚度方向的浓度在玻璃基板一侧的面具体地为最小。
在上述绝缘膜形成工序中，在成为上述P型半导体区域的区域和成为N型半导体区域的区域中的至少一个，将上述绝缘膜形成得厚，使得上述多晶硅层和绝缘膜中的杂质离子的沿着厚度方向的浓度，在比上述多晶硅层的厚度方向的中间位置更靠上述绝缘膜一侧的位置为最大。
根据上述方法，如果将覆盖多晶硅层的绝缘膜形成得厚，则从绝缘膜的表面到多晶硅层的玻璃基板一侧的面的距离变远，杂质离子难以到达多晶硅层的玻璃基板一侧的面，所以在P型半导体区域和N型半导体区域中的至少一个，多晶硅层中的杂质离子的沿着厚度方向的浓度在玻璃基板一侧的面具体地为最小。
在上述多晶硅层形成工序中，在成为上述P型半导体区域的区域和成为N型半导体区域的区域中的至少一个，将上述多晶硅层形成得厚，使得上述多晶硅层和绝缘膜中的杂质离子的沿着厚度方向的浓度，在比上述多晶硅层的厚度方向的中间位置更靠上述绝缘膜一侧的位置为最大。
根据上述方法，如果将多晶硅层自身形成得厚，则从绝缘膜的表面到多晶硅层的玻璃基板一侧的面的距离变远，杂质离子难以到达多晶硅层的玻璃基板一侧的面，所以在P型半导体区域和N型半导体区域中的至少一个，多晶硅层中的杂质离子的沿着厚度方向的浓度在玻璃基板一侧的面具体地为最小。
发明效果
根据本发明，在P型半导体区域和N型半导体区域中的至少一个，多晶硅层和绝缘膜中的杂质离子的沿着厚度方向的浓度，在比多晶硅层的厚度方向的中间位置更靠绝缘膜一侧的位置为最大，所以能够尽可能地提高接合部的结晶性，改善二极管特性。
附图说明
图1是示意地表示本发明的实施方式的液晶显示装置50的平面图。
图2是构成液晶显示装置50的TFD21和TFT22的截面图。
图3是示意地表示TFD21的离子注入分布(分布图)C的截面图。
图4是示意地表示TFD21的其他离子注入分布C的截面图。
图5是表示构成液晶显示装置50的TFD21和TFT22的形成工序的截面图。
图6是示意地表示TFD21的晶格恢复(结晶恢复)的方向的截面图。
图7是表示TFD中的暗电流与阳极/阴极间电压的关系的曲线图。
图8是表示TFD中的明/暗电流比与阳极/阴极间电压的关系的曲线图。
图9是注入有杂质离子的区域Aa及其周围的加热处理前的光学显微镜的照片(a)及其拉曼光谱(b)。
图10是注入有杂质离子的区域Aa及其周围的加热处理后的光学显微镜的照片(a)及其拉曼光谱(b)。
图11是注入有杂质离子的区域Ab及其周围的加热处理前的光学显微镜的照片(a)及其拉曼光谱(b)。
图12是注入有杂质离子的区域Ab及其周围的加热处理后的光学显微镜的照片(a)及其拉曼光谱(b)。
图13是示意地表示以往的TFD121的截面图。
具体实施方式
以下，基于附图对本发明的实施方式进行详细说明。另外，本发明不限定于以下实施方式。
图1是示意地表示本实施方式的液晶显示装置50的平面图，图2是构成液晶显示装置50的TFD21和TFT22的截面图。另外，图3是示意地表示TFD21的离子注入分布C的截面图，图4是示意地表示TFD21的其他离子注入分布C的截面图。
如图1所示，液晶显示装置50包括：TFT基板30；与TFT基板30相对配置的CF基板(未图示)；设置在TFT基板30与CF基板之间的液晶层；以及，为了将TFT基板30和CF基板相互粘接，并且在TFT基板与CF基板之间封入液晶层而设置成框状的密封材料(未图示)。
在TFT基板30，呈矩阵状地设置有多个像素P(参照图1)。
如图1所示，各像素P具备：进行红色显示的像素区域R、进行绿色显示的像素区域G和进行蓝色显示的像素区域B在纵向排列成一列的用于进行图像显示的显示区域D；和为了检测触摸的位置而与显示区域D相邻的传感器区域S。
如图1所示，各像素区域R、G和B具有像素电极20和与像素电极20连接的TFT22。这里，在像素电极20的周围，以沿着该图中上边(或下边)延伸的方式设置有栅极线(未图示)，以沿着该图中左边(或右边)延伸的方式设置有源极线(未图示)。
如图2所示，TFT22包括：在玻璃基板10上隔着底涂膜11设置的多晶硅层12b；以覆盖多晶硅层12b的方式设置的栅极绝缘膜13；和设置在栅极绝缘膜13上，与上述栅极线连接的栅极电极14。
如图2所示，多晶硅层12b包括：与上述源极线连接的源极区域12bs；与像素电极20连接的漏极区域12bd；在源极区域12bs和漏极区域12bd之间以与栅极电极14重叠的方式设置的沟道区域12bi。
如图1所示，各传感器区域S具有作为光传感器元件设置的TFD21和与TFD21连接的电容器23。而且，在各传感器区域S中，向TFD21的正向施加规定时间电压，对电容器23进行充电，在光L入射到TFD21的情况下，由于电流从电容器23漏泄，电容器23的电位下降，所以通过在规定时间后测定电容器23的电压，来检测光L的入射。
如图2所示，TFD21包括：在玻璃基板10上隔着底涂膜11设置的多晶硅层12a；和以覆盖多晶硅层12a的方式设置的栅极绝缘膜13。
如图2所示，多晶硅层12a例如包括：高浓度地掺入有硼离子作为杂质的阳极的P型半导体区域12ap；高浓度地掺入有磷离子作为杂质的阴极的N型半导体区域12an；和在P型半导体区域12ap和N型半导体区域12an之间未掺入杂质的I型半导体区域12ai，构成PIN结构的二极管。
在N型半导体区域12an，如图3所示，多晶硅层12a和栅极绝缘膜13中的杂质离子的沿着厚度方向的浓度(参照图中离子注入分布C)，在比多晶硅层12a的厚度方向的中间位置更靠栅极绝缘膜13一侧为最大。这里，多晶硅层12a和栅极绝缘膜13中的杂质离子的沿着厚度方向的浓度的最大点，可以如图4(a)所示那样在栅极绝缘膜13中，或者可以如图4(b)所示那样在N型半导体区域12an(多晶硅层12a)和栅极绝缘膜13的界面，或者可以如图4(c)所示那样在N型半导体区域12an(多晶硅层12a)的上半部分中。而且，在N型半导体区域12an中，多晶硅层12a的玻璃基板10一侧的面中的杂质离子的浓度，优选是多晶硅层12a和栅极绝缘膜13中的杂质离子的沿着厚度方向的浓度的最大值(例如1×10+20/cm3～1×10+21/cm3)的1/10以下。
上述CF基板包括：以与TFT基板30的像素区域R重叠的方式设置的红色层(未图示)；同样以与像素区域G重叠的方式设置的绿色层(未图示)；同样以与像素区域B重叠的方式设置的蓝色层(未图示)；同样以与传感器区域S重叠的方式设置的透明层(未图示)；设置在红色层、绿色层、蓝色层和透明层之间的黑色矩阵(未图示)；以覆盖红色层、绿色层、蓝色层、透明层和黑色矩阵的方式设置的公用电极(未图示)；和以覆盖该公用电极的方式设置的取向膜(未图示)。
上述液晶层由具有电光学特性的向列液晶材料等构成。
上述结构的液晶显示装置50，通过在TFT基板30和CF基板之间的液晶层对各像素区域R、G和B施加规定的电压，例如来调整从背光源入射的光的透过率，进行图像显示，并且通过触摸显示画面，使设置在各传感器区域S的TFD21的受光量发生变化，基于此时的电容器23的电压值，检测触摸的位置。
接着，对构成本实施方式的液晶显示装置50的TFD21和TFT22的制造方法，用图5和图6进行说明。这里，图5是表示构成液晶显示装置50的TFD21和TFT22的形成工序的截面图，图6是示意地表示TFD21的晶格恢复的方向的截面图。另外，本实施方式的制造方法包括多晶硅层形成工序、栅极绝缘膜形成工序、栅极电极形成工序、N型半导体区域形成工序、P型半导体区域形成工序和加热工序。
<多晶硅层形成工序>
首先，在玻璃基板10的基板整体，通过等离子体CVD(Chemical Vapor Deposition：化学气相沉积)法，使例如氧化硅膜成膜，形成底涂膜11。
接着，在形成有底涂膜11的基板整体，作为原料气体使用乙硅烷等，通过等离子体CVD法，使非晶硅膜(例如厚度为50nm左右)成膜后，利用激光照射等进行加热处理，变成多晶硅膜。然后，将该多晶硅膜通过光刻进行图案形成，如图5(a)所示，形成多晶硅层12pa和12pb。
<栅极绝缘膜形成工序>
在上述多晶硅层形成工序中形成有多晶硅层12pa和12pb的基板整体，通过等离子体CVD法，使氧化硅膜(例如厚度为30nm左右)成膜，形成栅极绝缘膜13。
<栅极电极形成工序>
在上述栅极绝缘膜形成工序中形成有栅极绝缘膜13的基板整体，通过溅射法，使氮化钽膜和钨膜依次成膜，然后通过光刻进行图案形成，如图5(b)所示，形成栅极电极14。
<N型半导体区域形成工序>
首先，在上述栅极电极形成工序中形成有栅极电极14的基板整体，通过旋转涂布法，涂布感光性树脂后，局部进行曝光和显影，形成光致抗蚀剂15(参照图5(c))。
接着，将栅极电极14和光致抗蚀剂15作为掩膜，经由栅极绝缘膜13，例如以规定的加速电压(例如20keV)将磷离子作为杂质离子掺入多晶硅层12pa和12pb(例如平均掺入量8×10+14/cm2)，由此如图5(c)所示，在多晶硅层12pb中，在与栅极电极14重叠的部分形成沟道区域12bi，在其外侧形成源极区域12bs和漏极区域12db，在多晶硅层12pa中，在从光致抗蚀剂15露出的部分形成N型半导体区域12an。
<P型半导体区域形成工序>
首先，从在上述N型半导体区域形成工序中形成有N型半导体区域12an等的基板，除去光致抗蚀剂15后，在该基板整体，通过旋转涂布法涂布感光性树脂后，局部进行曝光和显影，形成光致抗蚀剂16(参照图5(d))。
接着，将光致抗蚀剂16作为掩膜，经由栅极绝缘膜13，例如将硼离子作为杂质离子掺入多晶硅层12pa，由此，如图5(d)所示，在多晶硅层12pa，在从光致抗蚀剂16露出的部分形成P型半导体区域12ap。
<加热工序>
从在上述P型半导体区域形成工序中形成有P型半导体区域12ap的基板除去光致抗蚀剂16后，将该基板在550℃下加热一小时，使多晶硅层12a和12b的结晶性恢复，并且使在上述N型半导体区域形成工序和P型半导体区域形成工序中掺入的杂质离子活化。这里，在加热工序中，多晶硅层12a的结晶性，如图6所示，从因杂质离子的掺入量相对少而结晶性的崩坏被抑制的玻璃基板10一侧起恢复(参照图中箭头)。
通过以上的方式，能够制造本实施方式的TFD21和TFT22。然后，以覆盖TFD21和TFT22的方式形成无机绝缘膜，在该无机绝缘膜形成接触孔后形成源极线等，以覆盖该源极线等的方式形成有机绝缘膜，在该有机绝缘膜形成接触孔后形成像素电极20，以覆盖该像素电极20的方式形成取向膜，由此能够制造TFT基板30。
接着，用图7和图8对具体进行的实验进行说明。这里，图7是表示TFD中的暗电流和阳极/阴极间电压的关系的曲线图，图8是表示TFD中的明/暗电流比和阳极/阴极间电压的关系的曲线图。
详细而言，作为本发明的实施例，利用上述制造方法制造TFD，另外，作为本发明的比较例，通过在上述制造方法中使掺入磷离子时的加速电压为35keV(现有技术的条件)，并且为了使薄膜电阻与实施例的薄膜电阻一致而使平均掺入量为3×10+14/cm2，来制造TFD，对它们的二极管特性进行评价。
作为二极管特性，首先对各TFD中的暗电流(Olx)和阳极/阴极间电压的关系进行评价。
如图7所示，在相对低加速下进行掺杂的实施例(图中实线部a)中，与相对高加速下进行掺杂的比较例(图中的虚线部b)相比，确认为暗电流降低。
另外，对各TFD中的明(10000lx)/暗(Olx)电流比和阳极/阴极间电压的关系进行评价。
如图8所示，在相对低加速下进行掺杂的实施例(图中实线部a)中，与相对高加速下进行掺杂的比较例(图中的虚线部b)相比，确认为明暗电流比增大。
通过以上的实验可以确认，根据本发明，TFD的灵敏度(动态范围)，即二极管的特性提高。
如以上说明，根据本实施方式的TFD21及其制造方法，在N型半导体区域形成工序中，按照多晶硅层12a和栅极绝缘膜13中的杂质离子的沿着厚度方向的浓度，在比多晶硅层12a的厚度方向的中间位置更靠栅极绝缘膜13一侧的位置为最大的方式掺入杂质离子，所以在N型半导体区域12an中，多晶硅层12a中的杂质离子的沿着厚度方向的浓度，在玻璃基板10一侧的面为最小，多晶硅层12a的玻璃基板10一侧的结晶性的崩坏受到抑制。而且，如上所述，在杂质离子的注入区域中，与非注入区域相接的部分的结晶性的恢复迅速，远离非注入区域的中央部分的结晶性的恢复缓慢，所以当成为结晶性的恢复起点的部分的结晶性高时，结晶性的恢复得到促进，将这个发现(参照图9和图10)置换为沿着厚度方向的结晶性的恢复时，多晶硅层12a在N型半导体区域12an，在玻璃基板10一侧具有结晶性的崩坏被抑制的部分，所以在加热工序中玻璃基板10一侧成为结晶性的恢复起点，结晶性的恢复得到促进。因此，由于多晶硅层12a的N型半导体区域12an的结晶性得以尽可能地提高，所以多晶硅层12a的接合部的结晶性能够尽可能地提高。因此，能够尽可能地提高接合部的结晶性，改善二极管特性。
在本实施方式中，例示了将掺入磷离子时的加速电压设定得低，在多晶硅层12a的玻璃基板10一侧形成结晶性的崩坏被抑制的部分的方法，但是本发明也可以使多晶硅层的膜厚例如从50nm增厚到60nm，或者使与栅极绝缘膜的TFD重叠的部分的膜厚，例如比与TFT重叠的部分的膜厚厚20nm，在多晶硅层的玻璃基板一侧形成结晶性的崩坏被抑制的部分。
另外，在本实施方式中，例示了在各像素区域R、G和B设置有TFT22作为开关元件的结构，但是本发明也可以将TFT应用在各传感器区域S的电容器23的充电用电路或读取用驱动器等。
另外，在本实施方式中，例示了在N型半导体区域12an的玻璃基板10一侧具有结晶性的崩坏被抑制的部分的结构，但是本发明也可以是在P型半导体区域的玻璃基板一侧具有结晶性的崩坏被抑制的部分的结构，还可以是在N型半导体区域和P型半导体区域双方的玻璃基板一侧具有结晶性的崩坏被抑制的部分的结构。
另外，在本实施方式中，例示了设置在玻璃基板10的TFD21，但是本发明也能够适用于设置在塑料基板或不锈钢基板等其他基板的TFD。
产业上的可利用性
如上说明，本发明由于能够提高TFD的二极管特性，所以对具有TFD的显示装置、触摸面板、图像传感器等是有用的。
附图标记说明
10 玻璃基板
12a、12b 多晶硅层
12ai I型半导体区域
12an N型半导体区域
12ap P型半导体区域
13 栅极绝缘膜
21 TFD
22 TFT
Claims (8)
1.一种薄膜二极管，其特征在于，包括：
玻璃基板；
多晶硅层，其设置在所述玻璃基板，在同一平面具有分别掺入有杂质离子的P型半导体区域和N型半导体区域；和
以覆盖所述多晶硅层的方式设置的绝缘膜，其中，
在所述P型半导体区域和N型半导体区域中的至少一个，所述多晶硅层和绝缘膜中的杂质离子的沿着厚度方向的浓度，在比所述多晶硅层的厚度方向的中间位置更靠所述绝缘膜一侧的位置为最大。
2.如权利要求1所述的薄膜二极管，其特征在于：
在所述P型半导体区域和N型半导体区域中的至少一个，所述多晶硅层的所述玻璃基板一侧的面中的杂质离子的浓度，为所述多晶硅层和绝缘膜中的杂质离子的沿着厚度方向的浓度的最大值的1/10以下。
3.如权利要求1或2所述的薄膜二极管，其特征在于：
在所述P型半导体区域和N型半导体区域之间，设置有未掺入杂质离子的I型半导体区域。
4.如权利要求1～3中任一项所述的薄膜二极管，其特征在于：
在与所述多晶硅层同一层具有其他多晶硅层，
所述其他多晶硅层构成薄膜晶体管的一部分。
5.一种薄膜二极管的制造方法，其特征在于，包括：
在玻璃基板形成多晶硅层的多晶硅层形成工序；
以覆盖所述多晶硅层的方式形成绝缘膜的绝缘膜形成工序；
经由所述绝缘膜将杂质离子掺入所述多晶硅层来形成P型半导体区域的P型半导体区域形成工序；
经由所述绝缘膜将杂质离子掺入所述多晶硅层来形成N型半导体区域的N型半导体区域形成工序；和
通过对形成有所述P型半导体区域和N型半导体区域的玻璃基板进行加热，使所述多晶硅层的结晶性恢复，并且使所述被掺入的杂质离子活化的加热工序，其中，
在所述P型半导体区域形成工序和N型半导体区域形成工序中的至少一个，以使所述多晶硅层和绝缘膜中的杂质离子的沿着厚度方向的浓度，在比所述多晶硅层的厚度方向的中间位置更靠所述绝缘膜一侧的位置为最大的方式，掺入杂质离子。
6.如权利要求5所述的薄膜二极管的制造方法，其特征在于：
在所述P型半导体区域形成工序和N型半导体区域形成工序中的至少一个，将掺入所述杂质离子时的加速电压设定得低，使得所述多晶硅层和绝缘膜中的杂质离子的沿着厚度方向的浓度，在比所述多晶硅层的厚度方向的中间位置更靠所述绝缘膜一侧的位置为最大。
7.如权利要求5所述的薄膜二极管的制造方法，其特征在于：
在所述绝缘膜形成工序中，在成为所述P型半导体区域的区域和成为N型半导体区域的区域中的至少一个，将所述绝缘膜形成得厚，使得所述多晶硅层和绝缘膜中的杂质离子的沿着厚度方向的浓度，在比所述多晶硅层的厚度方向的中间位置更靠所述绝缘膜一侧的位置为最大。
8.如权利要求5所述的薄膜二极管的制造方法，其特征在于：
在所述多晶硅层形成工序中，在成为所述P型半导体区域的区域和成为N型半导体区域的区域中的至少一个，将所述多晶硅层形成得厚，使得所述多晶硅层和绝缘膜中的杂质离子的沿着厚度方向的浓度，在比所述多晶硅层的厚度方向的中间位置更靠所述绝缘膜一侧的位置为最大。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009-010164 | 2009-01-20 | ||
| JP2009010164 | 2009-01-20 | ||
| PCT/JP2009/004123 WO2010084534A1 (ja) | 2009-01-20 | 2009-08-26 | 薄膜ダイオード及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102203922A true CN102203922A (zh) | 2011-09-28 |
Family
ID=42355613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009801439206A Pending CN102203922A (zh) | 2009-01-20 | 2009-08-26 | 薄膜二极管及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20110204374A1 (zh) |
| CN (1) | CN102203922A (zh) |
| WO (1) | WO2010084534A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101735587B1 (ko) * | 2010-09-06 | 2017-05-25 | 삼성디스플레이 주식회사 | 포토 센서, 포토 센서 제조 방법 및 표시 장치 |
| JP2015046502A (ja) * | 2013-08-28 | 2015-03-12 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| SG11201703059VA (en) * | 2014-10-15 | 2017-05-30 | Floadia Corp | Method for producing semiconductor integrated circuit devices, and semiconductor integrated circuit device |
| JP5951096B1 (ja) * | 2015-10-01 | 2016-07-13 | 株式会社フローディア | 不揮発性半導体記憶装置 |
| JP5951097B1 (ja) * | 2015-10-28 | 2016-07-13 | 株式会社フローディア | 不揮発性半導体記憶装置 |
| WO2020154981A1 (zh) * | 2019-01-30 | 2020-08-06 | 深圳市柔宇科技有限公司 | 阵列基板及其制造方法、显示面板 |
| US11843022B2 (en) * | 2020-12-03 | 2023-12-12 | Sharp Kabushiki Kaisha | X-ray imaging panel and method of manufacturing X-ray imaging panel |
| US11916094B2 (en) * | 2021-08-02 | 2024-02-27 | Sharp Display Technology Corporation | Photoelectric conversion panel and method for manufacturing photoelectric conversion panel |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02114672A (ja) * | 1988-10-25 | 1990-04-26 | Ricoh Co Ltd | 半導体装置 |
| US5501989A (en) * | 1993-03-22 | 1996-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer |
| JP3403994B2 (ja) * | 1993-03-22 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 半導体回路 |
| US5844256A (en) * | 1995-04-17 | 1998-12-01 | Seiko Epson Corporation | Semiconductor device comprising polysilicon interconnection layers separated by insulation films |
| JPH10256557A (ja) * | 1997-03-14 | 1998-09-25 | Toshiba Corp | 薄膜トランジスタおよび液晶表示装置 |
| JP2005043672A (ja) * | 2003-07-22 | 2005-02-17 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板およびその製造方法 |
| JP2005079319A (ja) * | 2003-08-29 | 2005-03-24 | Mitsubishi Electric Corp | 半導体装置 |
-
2009
- 2009-08-26 WO PCT/JP2009/004123 patent/WO2010084534A1/ja active Application Filing
- 2009-08-26 US US13/126,562 patent/US20110204374A1/en not_active Abandoned
- 2009-08-26 CN CN2009801439206A patent/CN102203922A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20110204374A1 (en) | 2011-08-25 |
| WO2010084534A1 (ja) | 2010-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102203922A (zh) | 薄膜二极管及其制造方法 | |
| US8803151B2 (en) | Semiconductor device | |
| US20160005767A1 (en) | Array substrate, manufacturing method thereof and display device | |
| US8553186B2 (en) | Thin film transistor array substrate, display panel, liquid crystal display apparatus and manufacturing method thereof | |
| US11646330B2 (en) | Unit cell of display panel including integrated TFT photodetector | |
| US8912583B2 (en) | Top gate thin-film transistor, display device, and electronic apparatus | |
| US20060261242A1 (en) | Image sensor with vertical photo-detector and related method of fabrication | |
| US20100193848A1 (en) | Image sensor of stacked layer structure and manufacturing method thereof | |
| US20110316427A1 (en) | Photodiode, display device provided with photodiode, and methods for manufacturing the photodiode and the display device | |
| TW200537691A (en) | Active matrix pixel device with photo sensor | |
| KR100847846B1 (ko) | 국부 도핑을 이용한 박막트랜지스터의 제조 방법 | |
| US6288413B1 (en) | Thin film transistor and method for producing same | |
| CN101981676B (zh) | 半导体器件、半导体器件制造方法、液晶显示装置和电子设备 | |
| CN101681955B (zh) | 显示装置及其制造方法 | |
| US8836070B2 (en) | Photo diode, method of manufacturing the photo-diode, and photo sensor including the photo diode | |
| KR102060377B1 (ko) | 디스플레이 소자, 그 제조 방법, 및 이미지 센서 소자의 제조방법 | |
| JP4811397B2 (ja) | 受光素子および表示装置 | |
| CN101471391B (zh) | 光接收元件和显示装置 | |
| US20120193635A1 (en) | Semiconductor device, process for production of the semiconductor device, and display device equipped with the semiconductor device | |
| KR102463583B1 (ko) | 태양전지를 포함하는 표시장치, 그 구동방법 및 그 제조방법 | |
| KR101612719B1 (ko) | 수광 소자 및 표시 장치 | |
| JP2006039272A (ja) | 表示装置およびその製造方法 | |
| JPH0637316A (ja) | 液晶表示装置 | |
| US20120181545A1 (en) | Semiconductor device and method for producing same, and display device provided with semiconductor device | |
| Lee et al. | P‐12: Novel Positive‐Intrinsic‐Oxide Semiconductor (P‐I‐OS) Photo Sensor for Flat Panel Displays |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110928 |