CN101681955B - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN101681955B
CN101681955B CN2008800201037A CN200880020103A CN101681955B CN 101681955 B CN101681955 B CN 101681955B CN 2008800201037 A CN2008800201037 A CN 2008800201037A CN 200880020103 A CN200880020103 A CN 200880020103A CN 101681955 B CN101681955 B CN 101681955B
Authority
CN
China
Prior art keywords
type
silicon fiml
zone
photodiode
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800201037A
Other languages
English (en)
Other versions
CN101681955A (zh
Inventor
加藤浩巳
B·J·哈德文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101681955A publication Critical patent/CN101681955A/zh
Application granted granted Critical
Publication of CN101681955B publication Critical patent/CN101681955B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H01L31/1055—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type the devices comprising amorphous materials of Group IV of the Periodic Table

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及显示装置及其制造方法。本发明提供能够抑制光电二极管的输出特性的偏差的有源矩阵基板和使用这种有源矩阵基板的显示装置。使用具备n-TFT(20)和p-TFT(30)和光电二极管(10)的有源矩阵基板(1)。光电二极管(10)具备p层(7)、i层(8)、n层(9)。i层(8)在与p层(7)相邻的位置，具备p型杂质的扩散浓度以与n-TFT(20)的沟道区域(23)的p型杂质的扩散浓度相等的方式设定的p型半导体区域(8a)，在与n层(9)相邻的位置，具备n型杂质的扩散浓度以与p-TFT(30)的沟道区域(33)的n型杂质的扩散浓度相等的方式设定的n型半导体区域(8b)。

Description

显示装置及其制造方法
技术领域
本发明涉及具备光电二极管的显示装置及其制造方法。
背景技术
在以液晶显示装置为代表的显示装置的领域中，为了与显示装置周围的光(以下称为“外光”)的强度相对应而进行显示画面亮度的调整，提出了在显示装置中装载光传感器的方法。对显示装置装载光传感器可以通过在显示面板上安装分立部件的光传感器进行。另外，在液晶显示装置的情况下，光传感器可以利用有源元件(TFT)或周边电路的形成工序，一体化形成于有源矩阵基板。
其中，特别是在便携式终端装置用的显示装置的领域中，从部件数量的削减化以及显示装置的小型化的观点出发，要求光传感器一体化形成于有源矩阵基板。作为一体化形成的光传感器，例如，已知具备横向构造的光电二极管(例如，参照日本特开2006-3857号公报)。
这里，参照图6对现有的光电二极管(光传感器)进行说明。图6是表示现有的光电二极管的结构的截面图。如图6所示，光电二极管51是具备横向构造的PIN二极管。图6的例子中，光电二极管51一体化形成于构成液晶显示面板的有源矩阵基板。
如图6所示，光电二极管51具备设置于作为有源矩阵基板50的基底基板的玻璃基板52的硅膜60。硅膜60利用作为有源元件发挥作用的薄膜晶体管(TFT(Thin Film Transistor))的形成工序，与它同时形成。另外，硅膜60沿面方向依次设置有p型的半导体区域(p层)51a、本征半导体区域(i层)51b、以及n型半导体区域(n层)51c。此光电二极管51中，i层51b成为光检测区域。
i层51b，与邻接的p层51a和n层51c相比，是接近电中性的区域，以传导电子密度和空穴密度相等的方式，利用在有源元件(TFT)、周边电路的形成工序中进行的离子注入工序而形成。另外，光电二极 管51的下层侧，隔着基底涂层54，设置有对来自背光源装置的照明光进行遮光的遮光膜53。光电二极管51被层间绝缘膜55和56覆盖。
图6中，57表示连接于p层51a的配线，58表示连接于n层51c的配线。另外，59表示平坦化膜，61表示保护膜。62是液晶层。相对基板63仅仅图示出外形。
如图6所示的光电二极管51，在p层51a和i层51b之间，以及n层51c和i层51b之间，形成耗尽层。这样，对光电二极管51的两端施加逆偏置电压时，光入射到i层51b，则各耗尽层的自由电子向n层51c移动，空穴向p层51a移动。其结果，从光电二极管51输出光电流。
但是，如图6所示的光电二极管51，存在容易在光电二极管间引起输出特性偏差的问题。例如，各显示装置分别形成的同一规格的光电二极管之间，以及同一有源矩阵基板上形成的多个同一规格的光电二极管之间，存在每个光电二极管的输出特性不同的问题。如果输出特性产生偏差，则通过光传感器对显示画面的亮度调整、高画质的图像的获取变得困难。其中，输出特性是指光电流和逆偏置电压之间的关系，即，I-V特性。
作为这种输出特性偏差的原因，可以列举各半导体区域形成时的偏差。也就是说，半导体区域的形成是通过以离子注入将杂质打入硅膜而进行，这时，在打入的杂质的量和打入的深度等方面产生偏差。此偏差，使各半导体区域中杂质的扩散浓度产生偏差，导致各半导体区域间的界面中能隙也产生偏差。其结果，导致光电二极管的输出特性产生偏差。另外，离子注入的次数越多，扩散浓度的偏差越大，由此导致输出特性的偏差越大。
发明内容
本发明的目的在于，解决上述问题，在具备光电二极管的有源矩阵基板和显示装置中，抑制光电二极管的输出特性的偏差。
为了达成上述目的，本发明中的有源矩阵基板，是具备n型薄膜晶体管、p型薄膜晶体管、和光电二极管的有源矩阵基板，其特征在于，上述n型薄膜晶体管具备形成有作为源极区域的p型半导体区域、和 作为漏极区域的n型半导体区域、和作为沟道区域的p型半导体区域的硅膜，上述p型薄膜晶体管具备形成有作为源极区域的p型半导体区域、作为漏极区域的p型半导体区域、和作为沟道区域的n型半导体区域的硅膜，上述光电二极管具备形成有p型半导体区域、本征半导体区域、和n型半导体区域的硅膜，上述光电二极管的p型半导体区域和n型半导体区域在上述光电二极管的硅膜的面方向上以包夹上述本征半导体区域的方式配置，上述本征半导体区域，在与上述光电二极管的p型半导体区域相邻的位置，具备p型杂质的扩散浓度设定为与上述n型薄膜晶体管的沟道区域的p型杂质的扩散浓度相同的p型半导体区域，在与上述光电二极管的n型半导体区域相邻的位置，具备n型杂质的扩散浓度设定为与上述p型薄膜晶体管的沟道区域的n型杂质的扩散浓度相同的n型半导体区域。
另外，为了达成上述目的，本发明中的显示装置，是具备有源矩阵基板的显示装置，其特征在于：上述有源矩阵基板具备n型薄膜晶体管、p型薄膜晶体管、和光电二极管，上述n型薄膜晶体管具备形成有作为源极区域的n型半导体区域、作为漏极区域的n型半导体区域、和作为沟道区域的p型半导体区域的硅膜，上述p型薄膜晶体管具备形成有作为源极区域的p型半导体区域、作为漏极区域的p型半导体区域、和作为沟道区域的n型半导体区域的硅膜，上述光电二极管具备形成有p型半导体区域、本征半导体区域、和n型半导体区域的硅膜，上述光电二极管的p型半导体区域和n型半导体区域在上述光电二极管的硅膜的面方向上以包夹上述本征半导体区域的方式配置，上述本征半导体区域，在与上述光电二极管的p型半导体区域相邻的位置，具备p型杂质的扩散浓度设定为与上述n型薄膜晶体管的沟道区域的p型杂质的扩散浓度相同的p型半导体区域，在与上述光电二极管的n型半导体区域相邻的位置，具备n型杂质的扩散浓度设定为与上述p型薄膜晶体管的沟道区域的n型杂质的扩散浓度相同的n型半导体区域。
并且，为了达成上述目的，本发明中的显示装置的第一制造方法，其特征在于，包括：(a)在构成有源矩阵基板的基底基板上形成n型硅膜的工序；(b)除去上述n型硅膜的一部分，形成作为n型薄膜晶 体管的第一硅膜、作为p型薄膜晶体管的第二硅膜、和作为光电二极管的第三硅膜的工序；(c)对上述第一硅膜的作为n型薄膜晶体管的源极区域和漏极区域的部分，以及上述第三硅膜的作为上述光电二极管的n型半导体区域的部分，导入n型杂质的工序；(d)对上述第二硅膜的作为上述p型薄膜晶体管的源极区域和漏极区域的部分，以及上述第三硅膜的作为上述光电二极管的p型半导体区域的部分，导入p型杂质的工序；和(e)对上述第一硅膜的作为上述n型薄膜晶体管的沟道区域的部分，以及上述第三硅膜的作为上述光电二极管的本征半导体区域的部分即上述光电二极管的p型半导体区域侧的部分，以使p型杂质的扩散浓度比上述(d)工序时更低的方式，导入p型杂质的工序，在上述(c)～上述(e)的各个工序中，在上述第二硅膜的作为上述p型薄膜晶体管的沟道区域的部分和上述第三硅膜的作为上述光电二极管的本征半导体区域的部分即上述光电二极管的n型半导体区域侧的部分的上方，设置有阻止上述p型杂质和上述n型杂质导入的掩模。
为了达成上述目的，本发明中的显示装置的第二制造方法，其特征在于，包括：(a)在构成有源矩阵基板的基底基板上形成p型硅膜的工序；(b)除去上述p型硅膜的一部分，形成作为n型薄膜晶体管的第一硅膜、作为p型薄膜晶体管的第二硅膜、和作为光电二极管的第三硅膜的工序；(c)对上述第一硅膜的作为上述n型薄膜晶体管的源极区域和漏极区域的部分，以及上述第三硅膜的作为上述光电二极管的n型半导体区域的部分，导入n型杂质的工序；(d)对上述第二硅膜的作为上述p型薄膜晶体管的源极区域和漏极区域的部分，以及上述第三硅膜的作为上述光电二极管的p型半导体区域的部分，导入p型杂质的工序；和(e)对上述第二硅膜的作为上述p型薄膜晶体管的沟道区域的部分，以及上述第三硅膜的作为上述光电二极管的本征半导体区域的部分即上述光电二极管的n型半导体区域侧的部分，以使n型杂质的扩散浓度比上述(c)工序时更低的方式，导入n型杂质的工序，在上述(c)～上述(e)的各个工序中，在上述第一硅膜的作为上述n型薄膜晶体管的沟道区域的部分和上述第三硅膜的作为上述光电二极管的本征半导体区域的部分即上述光电二极管的p型半导体区域侧的部分的上方，设置有阻止上述p型杂质和上述n型杂质导入的掩模。
通过本发明，能够在具备光电二极管的有源矩阵基板和显示装置中，抑制光电二极管的输出特性的偏差。
附图说明
图1是表示本发明的实施方式中的有源矩阵基板以及显示装置的结构的简略的截面图。
图2是表示搭载于本发明的实施方式中的有源矩阵基板以及显示装置的光电二极管的简略结构的结构图。
图3是表示本发明的实施方式中的有源矩阵基板以及显示装置的制造工序的截面图。图3(a)～图3(c)分别表示一系列主要的制造工序。
图4是表示本发明的实施方式中的有源矩阵基板以及显示装置的制造工序的截面图。图4(a)和(b)表示图3(c)表示的工序结束之后进行的一系列主要的制造工序。
图5是表示本发明的实施方式中的有源矩阵基板以及显示装置的制造工序的截面图。图5(a)和(b)表示图4(b)表示的工序结束之后进行的一系列主要的制造工序。
图6是表示现有的光电二极管的结构的截面图。
具体实施方式
作为本发明的一个实施方式的有源矩阵基板，其具备n型薄膜晶体管、p型薄膜晶体管和光电二极管，其特征在于：上述n型薄膜晶体管具备形成有作为源极区域的n型半导体区域、作为漏极区域的n型半导体区域和作为沟道区域的p型半导体区域的硅膜，上述p型薄膜晶体管具备形成有作为源极区域的p型半导体区域、作为漏极区域的p型半导体区域和作为沟道区域的n型半导体区域的硅膜，上述光电二极管具备形成有p型半导体区域、本征半导体区域和n型半导体区域的硅膜，上述光电二极管的p型半导体区域和n型半导体区域在上述光电二极管的硅膜的面方向上以包夹上述本征半导体区域的方式配 置，上述本征半导体区域，在与上述光电二极管的p型半导体区域相邻的位置，具备p型杂质的扩散浓度设定为与上述n型薄膜晶体管的沟道区域的p型杂质的扩散浓度相同的p型半导体区域，在与上述光电二极管的n型半导体区域相邻的位置，具备n型杂质的扩散浓度设定为与上述p型薄膜晶体管的沟道区域的n型杂质的扩散浓度相同的n型半导体区域。
根据这样的结构，光电二极管的本征半导体区域的p型半导体区域侧的部分，以杂质的扩散浓度与n型薄膜晶体管的沟道区域的p型杂质的扩散浓度一致的方式形成。另外，本发明中，光电二极管的本征半导体区域的n型半导体区域侧的部分，以杂质的扩散浓度与p型薄膜晶体管的沟道区域的n型杂质的扩散浓度一致的方式形成。再者，硅膜原本为p型或者n型，因此，在上述p型薄膜晶体管和n型薄膜晶体管中的任一个中，不重新导入杂质也能够形成沟道区域。
因此，通过上述结构，在光电二极管的本征半导体区域中，与p型半导体区域相邻的部分以及与n型半导体区域相邻的部分的任意一方，都可以不导入杂质而形成，以比以往少的次数注入离子，形成光电二极管。这样，通过上述结构，能够使本征半导体区域中的扩散浓度的偏差比以往的小。其结果，光电二极管的p型半导体区域或者n型半导体区域与本征半导体区域的界面的能隙的偏差比以往变小，能够抑制光电二极管的输出特性的偏差。
另外，具备上述结构的有源矩阵基板的显示装置，也是本发明的一个实施方式。
具备上述结构的显示装置的第一制造方法，其特征在于，包括：(a)在构成有源矩阵基板的基底基板上形成n型硅膜的工序；(b)除去上述n型硅膜的一部分，形成作为n型薄膜晶体管的第一硅膜、作为p型薄膜晶体管的第二硅膜、和作为光电二极管的第三硅膜的工序；(c)对上述第一硅膜的作为上述n型薄膜晶体管的源极区域和漏极区域的部分，以及上述第三硅膜的作为上述光电二极管的n型半导体区域的部分，导入n型杂质的工序；(d)对上述第二硅膜的作为上述p型薄膜晶体管的源极区域和漏极区域的部分，以及上述第三硅膜的作为上述光电二极管的p型半导体区域的部分，导入p型杂质的工序；和(e) 对上述第一硅膜的作为上述n型薄膜晶体管的沟道区域的部分，和上述第三硅膜的作为上述光电二极管的本征半导体区域的部分即上述光电二极管的p型半导体区域侧的部分，以使p型杂质的扩散浓度比上述(d)工序时更低的方式，导入p型杂质的工序，在上述(c)～上述(e)的各个工序中，上述第二硅膜的作为上述p型薄膜晶体管的沟道区域的部分的上方，和上述第三硅膜的作为上述光电二极管的本征半导体区域的部分即上述光电二极管的n型半导体区域侧的部分的上方，设置有阻止上述p型杂质和上述n型杂质导入的掩模。
具备上述结构的显示装置的第二制造方法，其特征在于，包括：(a)在构成有源矩阵基板的基底基板上形成p型硅膜的工序；(b)除去上述p型硅膜的一部分，形成作为n型薄膜晶体管的第一硅膜、作为p型薄膜晶体管的第二硅膜、和作为光电二极管的第三硅膜的工序；(c)对上述第一硅膜的作为上述n型薄膜晶体管的源极区域和漏极区域的部分，以及上述第三硅膜的作为上述光电二极管的n型半导体区域的部分，导入n型杂质的工序；(d)对上述第二硅膜的作为上述p型薄膜晶体管的源极区域和漏极区域的部分，以及上述第三硅膜的作为上述光电二极管的p型半导体区域的部分，导入p型杂质的工序；和(e)对上述第二硅膜的作为上述p型薄膜晶体管的沟道区域的部分，以及上述第三硅膜的作为上述光电二极管的本征半导体区域的部分即上述光电二极管的n型半导体区域侧的部分，以使n型杂质的扩散浓度比上述(c)工序时更低的方式，导入n型杂质的工序，在上述(c)～上述(e)的各个工序中，在上述第一硅膜的作为上述n型薄膜晶体管的沟道区域的部分和上述第三硅膜的作为上述光电二极管的本征半导体区域的部分即上述光电二极管的p型半导体区域侧的部分的上方，设置有阻止上述p型杂质和上述n型杂质导入的掩模。
下面，对本发明的更具体的实施方式，参照附图进行说明。
下面，对本发明的一个实施方式中的有源矩阵基板、具备有源矩阵基板的显示装置、显示装置的制造方法，参照图1～图5进行说明。首先，使用图1和图2，对本发明的实施方式中的有源矩阵基板以及显示装置的构造进行说明。图1是表示本发明的实施方式中的有源矩阵基板以及显示装置的结构的简略的截面图。图2是表示搭载于本发明 的实施方式中的有源矩阵基板以及显示装置的光电二极管的简略结构的示意图。
如图1所示，本实施方式中的显示装置是具备本实施方式中的有源矩阵基板1的液晶显示装置。液晶显示装置还具备液晶层2以及相对基板3。液晶层2被夹入有源矩阵基板1和相对基板3之间。相对基板3，具备图中没有表示的相对电极和彩色滤光片。彩色滤光片具备对应各像素的多个着色层。另外，本实施方式中，显示装置也可以是除了液晶显示装置以外的显示装置，例如EL显示装置等。
本实施方式中的显示装置，此外还具备没有图示的作为照明光源的背光源和搭载各种IC芯片的电路基板等。本实施方式中的显示装置，可以作为计算机、便携式终端装置、电视播放接收装置、卫星导航系统等各种设备的显示装置加以利用。
另外，如图1所示，有源矩阵基板1，具备n型薄膜晶体管(n-TFT)20、p型薄膜晶体管(p-TFT)30和光电二极管10。n-TFT20、p-TFT 30和光电二极管10在作为有源基板1的基底的玻璃基板4上一体化形成。
本实施方式中，n-TFT20以矩阵状配置，作为有源元件行使功能。p-TFT 30构成控制有源元件的周边电路(例如，栅极驱动器、源极驱动器等)的一部分。光电二极管10，在本实施方式中，配置于多个n-TFT20形成的区域(显示区域)之外，作为环境光传感器行使功能。显示装置中，基于光电二极管10的输出信号，检测显示装置周边的明亮度，根据检测结果调节背光源的光量。另外，多个光电二极管10，在显示区域内，可以对一个或者多个像素配置。这时，多个光电二极管10作为区域传感器行使功能。
对n-TFT20、p-TFT30、光电二极管10的具体结构，进行更详细的说明。如图1所示，n-TFT20具备硅膜21。硅膜21在覆盖玻璃基板4的绝缘性的基底涂层膜6上形成。硅膜21形成有沿硅膜21的面方向的作为源极区域22的n型半导体区域、作为漏极区域24的n型半导体区域和作为沟道区域23的p型半导体区域。
p-TFT30具备硅膜31。硅膜31也和硅膜21一样，在覆盖玻璃基板4的绝缘性的基底涂层膜6上形成。硅膜31形成有沿硅膜31的面方向的作为源极区域32的p型半导体区域、作为漏极区域34的p型 半导体区域和作为沟道区域33的n型半导体区域。
另外，光电二极管10具备硅膜11。硅膜11也在基底涂层膜6上形成。但是在与硅膜11重叠的基底涂层膜6的下层，还形成有遮光膜5。遮光膜5阻止来自背光源的照明光向光电二极管10入射。
另外，硅膜11形成有p型半导体区域(p层)7、本征半导体区域(i层)8和n型半导体区域(n层)9。p层7和n层9，在硅膜11的面方向上以包夹i层8的方式配置。本实施方式中，光电二极管10和现有的光电二极管(参照图6)相同，为具备横向构造的PIN二极管。
但是，本实施方式中，光电二极管10，在i层8的结构方面，与现有的光电二极管不同。如图1和图2所示，i层8在与p层7相邻的位置具备p型杂质的扩散浓度被设定为与n-TFT20的沟道区域25的p型杂质的扩散浓度相同的p型半导体区域8a。另外，i层8在相反侧的与n层9相邻的位置具备n型杂质的扩散浓度被设定为与p-TFT 30的沟道区域33的n型杂质的扩散浓度相同的n型半导体区域8b。
本实施方式中，i层8由p型杂质的扩散浓度比p层7低的层和n型杂质的扩散浓度比n层9低的层形成。因此p型杂质和n型杂质的扩散浓度，在i层8的整体中不均一。但是，i层8与p层7和n层9相比整体上接近电中性，在i层8中传导电子密度和空穴密度相等。因此，i层8和图6所示的i层51b一样能作为光检测区域发挥作用。
图1中，25是n-TFT20的栅极电极，35是p-TFT 30的栅极电极。12和13是层间绝缘膜，14是平坦化膜，17是保护膜。另外，光电二极管10连接有贯通平坦化膜14、层间绝缘膜13以及层间绝缘膜12的配线15和16。同样的，n-TFT20连接有配线26和27，p-TFT 30连接有配线36和37。
其次，基于图3～图5对本发明的实施方式中的有源矩阵基板以及显示装置的制造方法进行说明。图3～图5是表示本发明的实施方式中的有源矩阵基板以及显示装置的制造工序的截面图。图3(a)～图3(c)分别表示一系列主要的制造工序。图4(a)和(b)表示图3(c)表示的工序结束之后进行的一系列主要的制造工序。图5(a)和(b)表示图4(b)表示的工序结束之后进行的一系列主要的制造工序。另外，图3～图5中，在图中左侧表示n-TFT的制造工序，在图中中央表 示光电二极管的制造工序，在图中右侧表示p-TFT的制造工序。
首先，如图3(a)所示，在作为有源矩阵基板1的基底基板的玻璃基板4上形成遮光膜5，然后，以覆盖包括遮光膜5的玻璃基板4的一个主面的方式形成绝缘性的基底涂层膜6。接着，形成硅膜40，使其覆盖基底涂层膜6。本实施方式中，硅膜40的导电型为n型。
具体而言，在玻璃基板4的一个主面上，通过CVD(Chemical VaporDeposition：化学气相沉积)法、溅射法等，形成氧化硅膜或氮化硅膜之类的绝缘膜，或者以钽(Ta)、钛(Ti)、钨(W)、钼(Mo)、铝(Al)等中至少一种为主要成分的金属膜。这时，膜厚可以是例如50nm以上即可。
接着，通过光刻法，形成金属膜的作为遮光膜5的部分开口的抗蚀剂图案(无图示)，将其作为掩模，对上述绝缘膜或者金属膜实施蚀刻。这样，得到遮光膜5。另外，本实施方式也可以不形成遮光膜。
基底涂层膜6的形成，可以通过利用CVD法形成氧化硅膜、氮化硅膜而进行。例如，在形成氧化硅膜时，使用SiH4气体和N2O气体(或者O2气体)作为原料气体，实行CVD法。基底涂层膜6可以是单层，也可以是多层。基底涂层膜6的厚度设定为例如100nm～500nm即可。
硅膜40的形成，可以通过形成非晶硅、低温多晶硅、连续晶界结晶硅的膜40而进行。从电子的移动度高的角度，硅膜40优选连续晶界结晶硅的薄膜。此时，硅膜40具体通过以下方式形成。
首先，在基底涂层膜6上，依次形成氧化硅膜和非晶硅膜。接着，在非晶硅膜的表层形成作为促进结晶化的催化剂的镍薄膜。接着，实施固相生长退火，进行镍薄膜和非晶硅膜的反应，在这些界面形成结晶硅膜。之后，通过蚀刻等除去未反应的镍膜和硅化镍的层。在剩下的硅膜上进行激光退火，继续结晶化，完成连续晶界结晶硅的薄膜。硅膜40在通过连续晶界结晶硅形成的情况下，其导电型为n型。
其次，如图3(b)所示，除去n型硅膜40的一部分，形成构成光电二极管10的硅膜11、构成n-TFT20的硅膜21、构成p-TFT30的硅膜31。具体而言，在硅膜40上，形成抗蚀剂图案(无图示)。抗蚀剂图案中，形成与光电二极管10、n-TFT20和p-TFT 30各自的形成区域重叠的部分开口的开口部。然后，以此抗蚀剂图案作为掩模，实施蚀 刻。
其次，如图3(c)所示，形成覆盖硅膜11、硅膜21和硅膜31的层间绝缘层12。层间绝缘层12的形成，也和基底涂层膜6一样，可以通过利用CVD法形成氧化硅膜、氮化硅膜而进行。另外，层间绝缘膜12可以是单层，也可以是多层。层间绝缘膜12的厚度，设定为例如10nm～120nm即可。另外，层间绝缘膜12的与硅膜21和硅膜31重叠的部分，作为栅极绝缘膜发挥作用。
接着，形成层间绝缘膜12之后，为了形成p型半导体区域，使用硼(B)、铟(In)等p型杂质进行离子注入。这时的离子注入，使在n型的各硅膜中形成扩散浓度低的p型半导体区域。
具体而言，在层间绝缘膜12上，形成抗蚀剂图案41。抗蚀剂图案41中，设置有开口部41a～41c。开口部41a设置于硅膜21的作为沟道区域23的部分的上方。开口部41b设置于硅膜11的作为p层7的部分、以及i层8的p层7侧的部分(作为p型半导体区域8a的部分)的上方。开口部41c设置于硅膜31的作为源极区域44和漏极区域44的部分的上方。
当以该状态进行离子注入时，通过抗蚀剂图案41的开口部41a～41c，导入p型杂质。其结果，在硅膜21形成n-TFT20的沟道区域23。另外，硅膜11的一半成为扩散浓度低的p型半导体区域42，剩下的一半不导入p型杂质，这一半成为扩散浓度低的n型半导体区域43。
另外，硅膜31中，在预定形成源极区域和漏极区域的部分，形成扩散浓度低的两个p型半导体区域44。而且，在通过这些p型半导体区域44包夹形成的区域，不导入p型杂质，该包夹区域成为p-TFT 30的沟道区域33。
这时，离子注入优选以导入的p型杂质的扩散浓度为1.5×1020[个/cm3]～3×1021[个/cm3]的方式进行。例如，注入能量设定为10[KeV]～80[KeV]、剂量设定为5×1014[ion]～2×1016[ion]。另外，这时的离子注入可以分多次进行。离子注入完成后，除去抗蚀剂图案41。
其次，如图4(a)所示，在硅膜21的上层的与沟道区域23重叠的位置形成栅极电极25，在硅膜31的上层的与沟道区域33重叠的位置形成栅极电极35。
具体而言，首先，以覆盖层间绝缘膜12的方式，成膜以钽(Ta)、钛(Ti)、钨(W)、钼(Mo)、铝(Al)等中的至少一种作为主要成分的金属膜。金属膜的形成，例如可以通过溅射法、真空蒸镀法等进行。接着，通过光刻法，形成在作为栅极电极25的部分和作为栅极电极35的部分开口的抗蚀剂图案，将其作为掩模，对金属膜进行蚀刻。从而得到栅极电极25和栅极电极35。
接着，如图4(b)所示，再使用硼(B)、铟(In)等p型杂质进行离子注入。此工序，是为了在如图3(a)所示的工序中形成的p型半导体区域中，对p型杂质的扩散浓度不足的部分，导入新的p型杂质而进行。
具体而言，形成抗蚀剂图案45。抗蚀剂图案45设置有开口部45a和开口部45b。开口部45a设置于光电二极管10的作为p层7的部分的上方。开口部45b设置于p-TFT30的作为源极区域32和漏极区域34的部分的上方。
以该状态进行离子注入时，通过开口部45a和45b，导入p型杂质。其结果，形成光电二极管10的p层7、p-TFT 30的源极区域32以及漏极区域34。本实施方式中，光电二极管10的p层7、p-TFT 30的源极区域32以及漏极区域34的形成工序，是组合图3(c)所示的工序和图4(b)所示的工序的工序。另外，p-TFT 30的沟道区域33，没有被抗蚀剂图案45所覆盖，位于其上方的栅极电极35，对沟道区域33作为掩模发挥作用。
这时，离子注入优选以注入后的p型杂质的扩散浓度为1.5×1020[个/cm3]～3×1021[个/cm3]程度增加的方式进行。例如，注入能量设定为10[KeV]～80[KeV]、剂量设定为5×1014[ion]～2×1016[ion]。离子注入完成后，除去抗蚀剂图案45。这时的离子注入也可以分多次进行。
接着，如图5(a)所示，使用磷(P)、砷(As)等n型杂质，进行离子注入。此离子注入，是为了在n-TFT20形成源极区域22和漏极区域24，在光电二极管10形成n层9而进行。
具体而言，在层间绝缘层12上，形成抗蚀剂图案46。抗蚀剂图案46设置有开口部46a和开口部46b。开口部46a设置于n-TFT20的作为源极区域22和漏极区域24的部分的上方。开口部46b设置于光电 二极管10的作为n层9的部分的上方。
以该状态进行离子注入时，通过开口部46a和46b，导入n型杂质。其结果，完成光电二极管10的n层9、n-TFT20的源极区域22以及漏极区域24。另外，n-TFT20的沟道区域23，没有被抗蚀剂图案46所覆盖，位于其上方的栅极电极25，对沟道区域23作为掩模发挥作用。
这时，离子注入优选以注入后的n型杂质的扩散浓度为1.5×1020[个/cm3]～3×1021[个/cm3]程度增加的方式进行。例如，注入能量设定为10[KeV]～100[KeV]、剂量设定为5×1014[ion]～1×1016[ion]。离子注入完成后，除去抗蚀剂图案46。这时的离子注入也可以分多次进行。
其次，如图5(b)所示，在层间绝缘膜12的上面以覆盖栅极电极25和35的方式形成别的层间绝缘膜13，另外，其上面形成平坦化膜14。接着，形成贯通平坦化膜14、层间绝缘膜13、和层间绝缘膜12的贯通孔，通过利用导电性材料将其填充，形成配线15、16、26、27、36和37。之后，形成覆盖这些配线和平坦化膜14的保护膜17，得到有源矩阵基板1。然后，在其上面以包夹液晶层2的方式，重叠相对基板3，完成液晶显示装置(参照图1)。
但是，在图3(c)、图4(b)以及图5(a)所示的各离子注入工序中，光电二极管10的i层8的作为n型半导体区域8b的部分和p-TFT的作为沟道区域33的部分的上方，设置有阻止p型和n型杂质导入的掩模。本实施方式中，不进行对这些部分导入新的杂质，这些部分以比别的部分少的离子注入次数形成。
另外，硅膜的导电型，在形成时(参照图3(a))为n型。光电二极管10的n型半导体区域8b中的杂质的扩散浓度，和p-TFT的沟道区域33的杂质的扩散浓度，从硅膜40的形成时起没有发生变化，二者被设定为同一浓度。
即，本实施方式中，光电二极管10的i层8的与n层9相邻的部分(n型半导体区域8b)，可以不导入新的杂质而形成，在i层8的与n层9相邻的部分(8b)，与以往相比能够抑制扩散浓度的偏差。进而，其结果，在i层8和n层9的界面中，能隙的偏差比以往的小，因此能够抑制光电二极管10的输出特性的偏差。
另外，在上述实施方式中，以硅膜40的形成时的导电型为n型为 例进行列举，但是本发明不受此例的限定。本发明，形成时硅膜40的导电型也可以是p型。在这种情况下，i层8的与p层7相邻的部分(p型半导体区域8a)，和n-TFT20的沟道区域23，可以不导入新的杂质而形成。而且，在这种情况下，在i层8的与p层7相邻的部分(8a)，与以往相比能够抑制扩散浓度的偏差，因此i层8和p层7的界面的能隙的偏差比以往的小。因此，在这种情况下也能够抑制光电二极管10的输出特性的偏差。
产业上的可利用性
本发明作为搭载光电二极管作为光传感器的有源矩阵基板和显示装置，具有产业上的可利用性。

Claims (4)

1.一种有源矩阵基板，其具备n型薄膜晶体管、p型薄膜晶体管和光电二极管，其特征在于：
所述n型薄膜晶体管具备形成有作为源极区域的n型半导体区域、作为漏极区域的n型半导体区域和作为沟道区域的p型半导体区域的硅膜，
所述p型薄膜晶体管具备形成有作为源极区域的p型半导体区域、作为漏极区域的p型半导体区域和作为沟道区域的n型半导体区域的硅膜，
所述光电二极管具备形成有p型半导体区域、本征半导体区域和n型半导体区域的硅膜，所述光电二极管的p型半导体区域和n型半导体区域在所述光电二极管的硅膜的面方向上以包夹所述本征半导体区域的方式配置，
所述本征半导体区域，
在与所述光电二极管的p型半导体区域相邻的位置，具备p型杂质的扩散浓度设定为与所述n型薄膜晶体管的沟道区域的p型杂质的扩散浓度相同的p型半导体区域，在与所述光电二极管的n型半导体区域相邻的位置，具备n型杂质的扩散浓度设定为与所述p型薄膜晶体管的沟道区域的n型杂质的扩散浓度相同的n型半导体区域。
2.一种显示装置，其具备有源矩阵基板，其特征在于：
所述有源矩阵基板具备n型薄膜晶体管、p型薄膜晶体管和光电二极管，
所述n型薄膜晶体管具备形成有作为源极区域的n型半导体区域、作为漏极区域的n型半导体区域和作为沟道区域的p型半导体区域的硅膜，
所述p型薄膜晶体管具备形成有作为源极区域的p型半导体区域、作为漏极区域的p型半导体区域和作为沟道区域的n型半导体区域的硅膜，
所述光电二极管具备形成有p型半导体区域、本征半导体区域和n型半导体区域的硅膜，所述光电二极管的p型半导体区域和n型半导体区域在所述光电二极管的硅膜的面方向上以包夹所述本征半导体区域的方式配置，
所述本征半导体区域，
在与所述光电二极管的p型半导体区域相邻的位置，具备p型杂质的扩散浓度设定为与所述n型薄膜晶体管的沟道区域的p型杂质的扩散浓度相同的p型半导体区域，在与所述光电二极管的n型半导体区域相邻的位置，具备n型杂质的扩散浓度设定为与所述p型薄膜晶体管的沟道区域的n型杂质的扩散浓度相同的n型半导体区域。
3.一种显示装置的制造方法，其特征在于，包括：
(a)在构成有源矩阵基板的基底基板上形成n型硅膜的工序；
(b)除去所述n型硅膜的一部分，形成作为n型薄膜晶体管的第一硅膜、作为p型薄膜晶体管的第二硅膜、和作为光电二极管的第三硅膜的工序；
(c)对所述第一硅膜的作为所述n型薄膜晶体管的源极区域和漏极区域的部分，以及所述第三硅膜的作为所述光电二极管的n型半导体区域的部分，导入n型杂质的工序；
(d)对所述第一硅膜的作为所述n型薄膜晶体管的沟道区域的部分，以及所述第三硅膜的作为所述光电二极管的本征半导体区域的部分即所述光电二极管的p型半导体区域侧的部分，导入p型杂质的工序；和
(e)在实施了所述(d)的工序之后，对所述第二硅膜的作为所述p型薄膜晶体管的源极区域和漏极区域的部分，以及所述第三硅膜的作为所述光电二极管的p型半导体区域的部分，进一步导入p型杂质的工序，
在所述(c)～所述(e)的各个工序中，
在所述第二硅膜的作为所述p型薄膜晶体管的沟道区域的部分和所述第三硅膜的作为所述光电二极管的本征半导体区域的部分即所述光电二极管的n型半导体区域侧的部分的上方，设置有阻止所述p型杂质和所述n型杂质导入的掩模。
4.一种显示装置的制造方法，其特征在于，包括：
(a)在构成有源矩阵基板的基底基板上形成p型硅膜的工序；
(b)除去所述p型硅膜的一部分，形成作为n型薄膜晶体管的第一硅膜、作为p型薄膜晶体管的第二硅膜、和作为光电二极管的第三硅膜的工序；
(c)对所述第二硅膜的作为所述p型薄膜晶体管的沟道区域的部分，以及所述第三硅膜的作为所述光电二极管的本征半导体区域的部分即所述光电二极管的n型半导体区域侧的部分，导入n型杂质的工序；
(d)对所述第二硅膜的作为所述p型薄膜晶体管的源极区域和漏极区域的部分，以及所述第三硅膜的作为所述光电二极管的p型半导体区域的部分，导入p型杂质的工序；和
(e)在实施了所述(c)的工序之后，对所述第一硅膜的作为所述n型薄膜晶体管的源极区域和漏极区域的部分，以及所述第三硅膜的作为所述光电二极管的n型半导体区域的部分，进一步导入n型杂质的工序，
在所述(c)～所述(e)的各个工序中，
在所述第一硅膜的作为所述n型薄膜晶体管的沟道区域的部分和所述第三硅膜的作为所述光电二极管的本征半导体区域的部分即所述光电二极管的p型半导体区域侧的部分的上方，设置有阻止所述p型杂质和所述n型杂质导入的掩模。
CN2008800201037A 2007-07-19 2008-07-11 显示装置及其制造方法 Expired - Fee Related CN101681955B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007188534 2007-07-19
JP188534/2007 2007-07-19
PCT/JP2008/062592 WO2009011310A1 (ja) 2007-07-19 2008-07-11 表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101681955A CN101681955A (zh) 2010-03-24
CN101681955B true CN101681955B (zh) 2011-09-14

Family

ID=40259643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800201037A Expired - Fee Related CN101681955B (zh) 2007-07-19 2008-07-11 显示装置及其制造方法

Country Status (3)

Country Link
US (1) US8059222B2 (zh)
CN (1) CN101681955B (zh)
WO (1) WO2009011310A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010050161A1 (ja) * 2008-10-27 2010-05-06 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
CN104362125B (zh) * 2014-09-25 2017-10-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN112885849B (zh) * 2021-01-29 2022-09-09 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1862838A (zh) * 2005-05-11 2006-11-15 Nec液晶技术株式会社 垂直二极管、矩阵位置敏感装置及其制造方法
WO2006129428A1 (ja) * 2005-05-31 2006-12-07 Sharp Kabushiki Kaisha フォトダイオード及び表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3403062B2 (ja) * 1998-03-31 2003-05-06 株式会社東芝 固体撮像装置
JP3795846B2 (ja) * 2002-08-29 2006-07-12 富士通株式会社 半導体装置
KR100669270B1 (ko) 2003-08-25 2007-01-16 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 표시 장치 및 광전 변환 소자
JP2006186266A (ja) * 2004-12-28 2006-07-13 Toshiba Matsushita Display Technology Co Ltd 光電変換素子及びこれを用いた表示装置
WO2008133146A1 (ja) * 2007-04-18 2008-11-06 Rosnes Corporation 固体撮像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1862838A (zh) * 2005-05-11 2006-11-15 Nec液晶技术株式会社 垂直二极管、矩阵位置敏感装置及其制造方法
WO2006129428A1 (ja) * 2005-05-31 2006-12-07 Sharp Kabushiki Kaisha フォトダイオード及び表示装置

Also Published As

Publication number Publication date
US20100181570A1 (en) 2010-07-22
WO2009011310A1 (ja) 2009-01-22
CN101681955A (zh) 2010-03-24
US8059222B2 (en) 2011-11-15

Similar Documents

Publication Publication Date Title
US8164719B2 (en) Liquid crystal display device
US5552615A (en) Active matrix assembly with double layer metallization over drain contact region
US8803151B2 (en) Semiconductor device
US5365079A (en) Thin film transistor and display device including same
US7863660B2 (en) Photodiode and display device
EP2154731B1 (en) Photodetector and display device provided with same
US6265730B1 (en) Thin-film transistor and method of producing the same
US10483286B2 (en) Array substrate, liquid crystal display, thin film transistor, and manufacturing method of array substrate
KR20000028785A (ko) 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법
CN101595514B (zh) 显示装置及其制造方法
US20030122196A1 (en) Poly-crystalline thin film transistor and fabrication method thereof
US20110316427A1 (en) Photodiode, display device provided with photodiode, and methods for manufacturing the photodiode and the display device
CN102203922A (zh) 薄膜二极管及其制造方法
US8110887B2 (en) Photodetector and display device provided with the same
CN101681955B (zh) 显示装置及其制造方法
US6288413B1 (en) Thin film transistor and method for producing same
US5677547A (en) Thin film transistor and display device including same
KR100624281B1 (ko) 반도체 장치 및 그 제조 방법
CN101657902B (zh) 光传感器和显示装置
US6952251B2 (en) Method for forming data lines of a liquid crystal display device
JP2009027035A (ja) フォトダイオード、表示装置、及び表示装置の製造方法
US20110194036A1 (en) Photodiode, photodiode-equipped display device, and fabrication method therefor
JPH04186775A (ja) 液晶表示装置
JPH0637316A (ja) 液晶表示装置
JPH09139505A (ja) 薄膜半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110914

Termination date: 20200711

CF01 Termination of patent right due to non-payment of annual fee