JP2009027035A - フォトダイオード、表示装置、及び表示装置の製造方法 - Google Patents

Abstract

【課題】出力特性のばらつきが抑制されたフォトダイオード、表示装置、及び表示装置の製造方法を提供する。
【解決手段】複数のアクティブ素子が形成されたアクティブマトリクス基板１と、フォトダイオード１０とを有する表示装置を用いる。フォトダイオード１０は、第１導電型の第１の半導体領域（ｐ層６）と、真性半導体領域（ｉ層７）と、第１導電型の第２の半導体領域（ｐ層８）と、導電型が第１導電型の逆となった第２導電型の第３の半導体領域（ｎ層９）とが設けられたシリコン膜１１を備えている。シリコン膜１１は、アクティブマトリクス基板のベース基板（ガラス基板４）上に設けられている。第１の半導体領域（ｐ層６）、真性半導体領域（ｉ層７）、第２の半導体領域（ｐ層８）、及び第３の半導体領域（ｎ層９）は、シリコン膜１１の面方向に沿って、順に一列に配置されている。
【選択図】図１

Description

本発明は、フォトダイオード、それを搭載した表示装置、及び表示装置の製造方法に関する。

液晶表示装置に代表される表示装置の分野においては、表示装置の周囲の光（以下「外光」という。）の強度に応じて表示画面の輝度の調整を行うため、表示装置に光センサを搭載することが提案されている。表示装置への光センサの搭載は、表示パネルに、ディスクリート部品の光センサを実装することによって行うことができる。また、液晶表示装置の場合は、光センサは、アクティブ素子（ＴＦＴ）や周辺回路の形成プロセスを利用して、アクティブマトリクス基板にモノリシックに形成することもできる。

このうち、特に、携帯端末装置用の表示装置の分野では、光センサは、部品点数の削減化や表示装置の小型化の観点から、アクティブマトリクス基板にモノリシックに形成することが求められている。モノリシックに形成された光センサとしては、例えば、ラテラル構造を備えたフォトダイオードが知られている（例えば、特許文献１参照。）。

ここで、従来からのフォトダイオード（光センサ）について図６を用いて説明する。図６は、従来からのフォトダイオードの構成を示す断面図である。図６に示すように、フォトダイオード５１は、ラテラル構造を備えたＰＩＮダイオードであり、液晶表示パネルを構成するアクティブマトリクス基板５０にモノリシックに形成されている。

図６に示すように、フォトダイオード５１は、アクティブマトリクス基板５０のベース基板となるガラス基板５２に設けられたシリコン膜６０を備えている。シリコン膜６０は、アクティブ素子として機能する薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））の形成工程を利用して、これと同時に形成されている。また、シリコン膜６０には、面方向に沿って順に、ｐ型の半導体領域（ｐ層）５１ａ、真性半導体領域（ｉ層）５１ｂ、及びｎ型の半導体領域（ｎ層）５１ｃが設けられている。このフォトダイオード５１においては、ｉ層５１ｂが光検出領域となる。

ｉ層５１ｂは、隣接するｐ層５１ａ及びｎ層５１ｃに比べて電気的に中性に近い領域であり、伝導電子密度と正孔密度とが等しくなるように、アクティブ素子（ＴＦＴ）や周辺回路の形成工程で行われるイオン注入工程を利用して形成されている。また、フォトダイオード５１の下層には、ベースコート膜５４を介して、バックライト装置からの照明光を遮光する遮光膜５３が設けられている。フォトダイオード５１は、層間絶縁膜５５及び５６によって被覆されている。

図６において、５７はｐ層５１ａに接続された配線を示し、５８はｎ層５１ｃに接続された配線を示している。また、５９は平坦化膜を示し、６１は保護膜を示している。６２は、液晶層である。対向基板６３は外形のみを図示している。

図６に示したフォトダイオード５１において、ｐ層５１ａとｉ層５１ｂとの間、及びｎ層５１ｃとｉ層５１ｂとの間には、空乏層が形成される。そして、フォトダイオード５１の両端に逆バイアス電圧が印加されているときに、ｉ層５１ｂに光が入射すると、各空乏層の自由電子がｎ層５１ｃに向かって移動し、正孔がｐ層５１ａに向かって移動する。この結果、フォトダイオード５１から光電流が出力される。
特開２００６−３８５７号公報（第２図、第３図）

ところで、図６に示したフォトダイオード５１の出力特性（光電流と逆バイアス電圧との関係：Ｉ−Ｖ特性）は、ｉ層５１ｂの順方向における長さ（チャネル長）ｌによって決まり、チャネル長Ｌがばらつくと、一緒にばらついてしまう。また、チャネル長Ｌのばらつきは、イオン注入時にマスクとなるレジストパターンのアライメント精度に負うところが大きく、ＰＩＮダイオード毎に生じ易い。

このため、各表示装置それぞれに形成された同一仕様のフォトダイオード間において、また、同一のアクティブマトリクス基板に形成された複数個の同一仕様のフォトダイオード間において、フォトダイオード毎に出力特性が異なってしまうという問題がある。更に、出力特性にばらつきが生じると、フォトダイオードによる表示画面の輝度調整や、高画質での画像の取り込みは困難となる。このため、フォトダイオード５１の製造工程においては、チャネル長Ｌのばらつきの抑制が求められている。

本発明の目的は、上記問題を解消し、出力特性のばらつきが抑制されたフォトダイオード、表示装置及び表示装置の製造方法を提供することにある。

上記目的を達成するため、本発明のフォトダイオードは、第１導電型の第１の半導体領域と、真性半導体領域と、第１導電型の第２の半導体領域と、導電型が第１導電型の逆となった第２導電型の第３の半導体領域とが設けられたシリコン膜を備え、前記第１の半導体領域、前記真性半導体領域、前記第２の半導体領域、及び前記第３の半導体領域は、前記シリコン膜の面方向に沿って、順に一列に配置されていることを特徴とする。

また、上記目的を達成するため、本発明における表示装置は、複数のアクティブ素子が形成されたアクティブマトリクス基板と、フォトダイオードとを有する表示装置であって、前記フォトダイオードは、第１導電型の第１の半導体領域と、真性半導体領域と、第１導電型の第２の半導体領域と、導電型が第１導電型の逆となった第２導電型の第３の半導体領域とが設けられたシリコン膜を備え、前記シリコン膜は、前記アクティブマトリクス基板のベース基板上に設けられ、前記第１の半導体領域、前記真性半導体領域、前記第２の半導体領域、及び前記第３の半導体領域は、前記シリコン膜の面方向に沿って、順に一列に配置されていることを特徴とする。

上記目的を達成するため、本発明における表示装置の製造方法は、複数のアクティブ素子が形成されたアクティブマトリクス基板と、フォトダイオードとを有し、前記フォトダイオードは、第１導電型の第１の半導体領域と、真性半導体領域と、第１導電型の第２の半導体領域と、導電型が第１導電型の逆となった第２導電型の第３の半導体領域とが設けられたシリコン膜を備え、前記第１の半導体領域、前記真性半導体領域、前記第２の半導体領域、及び前記第３の半導体領域は、前記シリコン膜の面方向に沿って、順に一列に配置されている表示装置の製造方法であって、（ａ）前記アクティブマトリクス基板のベース基板上に、前記シリコン膜を形成する工程と、（ｂ）前記シリコン膜に、前記真性半導体領域を形成する工程と、（ｃ）前記（ｂ）の工程の終了後、前記シリコン膜の上に、前記第１の半導体領域になる部分の上方と前記第２の半導体領域になる部分の上方とにそれぞれ開口部を有するマスクを配置し、前記マスクを配置した状態で、前記シリコン膜に、第１導電型の不純物を導入し、これによって、前記第１の半導体領域と前記第２の半導体領域とを同時に形成する工程と、（ｄ）前記（ｂ）の工程の終了後、前記シリコン膜の上に、前記第３の半導体領域になる部分の上方に開口部を有するマスクを配置し、前記マスクを配置した状態で、前記シリコン膜に、前記第２導電型の不純物を導入し、これによって前記第３の半導体領域を形成する工程とを有することを特徴とする。

本発明では、フォトダイオードの真性半導体領域は、導電型が同一の第１の半導体領域と第２の半導体領域との間に配置されている。そして、これらの二つの半導体領域は、一つのマスクによって同時に形成できるので、マスクのアライメント誤差による、真性半導体領域の順方向における長さ（チャネル長）のばらつきは抑制される。このため、本発明によれば、フォトダイオードの出力特性のばらつきの抑制を図ることができる。

（実施の形態１）
以下、本発明の実施の形態におけるフォトダイオード、それを備えた表示装置、表示装置の製造方法について、図１〜図５を参照しながら説明する。最初に、本発明の実施の形態におけるフォトダイオード及び表示装置の構造について図１〜図３を用いて説明する。図１は、本発明の実施の形態におけるフォトダイオード及び表示装置の構成を概略的に示す断面図である。

図１に示すように、本実施の形態における表示装置は、液晶表示装置である。液晶表示装置は、アクティブマトリクス基板１、液晶層２及び対向基板３を備えている。液晶層２は、アクティブマトリクス基板１と対向基板３との間に挟み込まれている。対向基板３は、図示していないが、対向電極とカラーフィルタとを備えている。カラーフィルタは、各画素に対応した複数の着色層を備えている。なお、本実施の形態において、表示装置は、液晶表示装置以外の表示装置、例えば、ＥＬ表示装置等であっても良い。

本実施の形態における表示装置は、その他に、図示していないが、照明光源となるバックライトや、各種のＩＣチップが搭載された回路基板等も備えている。本実施の形態における表示装置は、コンピュータ、携帯端末装置、テレビジョン放送受信装置、カーナビゲーションシステム等の各種機器の表示装置として利用できる。

また、図１に示すように、本実施の形態におけるフォトダイオード１０は、アクティブマトリクス基板１にモノリシックに形成されている。アクティブマトリクス基板１には、図示されていないが、ｎ型薄膜トランジスタ（ｎ−ＴＦＴ）と、ｐ型薄膜トランジスタ（ｐ−ＴＦＴ）もモノリシックに形成されている。ｎ−ＴＦＴは、マトリクス状に配置されており、アクティブ素子として機能している。ｐ−ＴＦＴは、アクティブ素子を制御する周辺回路（例えば、ゲートドライバやソースドライバ等）の一部を構成している。

ｎ−ＴＦＴ及びｐ−ＴＦＴは、シリコン膜を備えている。シリコン膜は、後述するフォトダイオード１０のシリコン膜１１と同様のものであり、ガラス基板４を被覆する絶縁性のベースコート膜１２の上に形成されている。シリコン膜には、ソース領域となるｎ型又はｐ型の半導体領域と、ドレイン領域となるｎ型又はｐ型の半導体領域と、チャネル領域とが、シリコン膜の面方向に沿って形成されている。

また、フォトダイオード１０は、複数個のｎ−ＴＦＴが形成された領域（表示領域）の外に配置されており、アンビエントセンサーとして機能している。表示装置においては、フォトダイオード１０が出力した信号に基づいて、表示装置の周辺の明るさが検出され、検出結果に応じてバックライトの光量が調節される。また、複数個のフォトダイオード１０が、表示領域内に、一又は数個の画素毎に配置された態様であっても良い。この態様では、複数個のフォトダイオード１０は、エリアセンサーとして機能する。

ここで、更に図２を用いて、フォトダイオード１０の具体的構成について説明する。図２は、本発明の実施の形態におけるフォトダイオードの概略構成を示す斜視図である。図１及び図２に示すように、フォトダイオード１０は、シリコン膜１１を備えている。シリコン膜１１は、ガラス基板４の上に、ベースコート膜１２を介して形成されている（図１参照）。シリコン膜１１と重なっているベースコート膜１２の下層には、更に、遮光膜５が形成されている（図１参照）。遮光膜５は、バックライトからの照明光がフォトダイオード１０に入射するのを阻止している。

また、図１及び図２に示すように、シリコン膜１１には、ｐ型の半導体領域（ｐ層）６と、真性半導体領域（ｉ層）７と、ｐ層６とは別のｐ層８と、ｎ型の半導体領域（ｎ層）９とが形成されている。ｐ層６、ｉ層７、ｐ層８、及びｎ層９は、シリコン膜１１の面方向に沿って、順に一列に配置されている。

フォトダイオード１０は、ラテラル構造を備えているが、従来のフォトダイオード５１（図６参照）と同様のＰＩＮ構造ではなく、ＰＩＰＮ構造を備えている。フォトダイオード１０では、ｉ層７は、同じ導電型の二つの半導体領域（ｐ層６とｐ層８）によって挟まれており、ｉ層７の順方向における長さ（チャネル長）Ｌは、ｐ層６とｐ層８との位置によって決定されている（図２参照）。

このような構成により、フォトダイオード１０においては、ｐ層６とｐ層８との形成領域に重なる部分が開口したマスクを用いたイオン注入を行うことによって、チャネル長Ｌを決定することができる。また、マスクとしてフォトレジストを用いる場合、上記二つの開口はリソグラフィ工程によって形成されるが、上記二つの開口の位置関係は、露光機に取り付けられたマスクによって決定され、一定である。

これに対して、図６に示した従来のフォトダイオード５１では、チャネル長Ｌは、ｐ層５１ａとｎ層５１ｂとの位置によって決定される。よって、ｐ層５１ａの形成領域に重なる部分が開口したマスクを用いたイオン注入と、ｎ層５１ｂの形成領域に重なる部分が開口したマスクを用いたイオン注入との両方を行って初めて、ｉ層５１ｂのチャネル長Ｌが決定される。また、各マスクは、露光機のマスクを取り替えが伴う別々のリソグラフィ工程によって形成されるため、各マスクの開口間の位置関係には誤差が生じてしまう。

つまり、本実施の形態では、フォトダイオード１０のチャネル長Ｌは、一種類のマスクのみによって決定でき、従来よりもマスクのアライメント誤差による影響をうけ難くなっている。従って、本実施の形態によれば、従来に比べて、チャネル長Ｌのばらつきを抑制でき、引いては、フォトダイオードの出力特性のばらつきも抑制できる。

ところで、本実施の形態では、フォトダイオード１０は、ＰＩＮ構造ではなく、ＰＩＰＮ構造を備えており、ｉ層７とｎ層９との間に、ｐ層８が存在しているが、フォトダイオード１０は、従来のフォトダイオード５１と同様に機能することができる。

つまり、フォトダイオード１０においては、ｐ層８とｎ層９との間に空乏層が形成されるが、ｐ層８とｉ層７との間に、それよりも大きな空乏層が形成される。また、シリコン膜１１においては、一方の端にｐ層６が形成され、他方の端にｎ層９が形成されている。よって、ｐ層８は、単なる拡散抵抗となるに過ぎず、フォトダイオード１０は、通常のフォトダイオードとして機能することができる。

なお、図１において、１３及び１４は層間絶縁膜、１７は平坦化膜、１８は保護膜である。また、フォトダイオード１０には、平坦化膜１７、層間絶縁膜１４、及び層間絶縁膜１３を貫通する配線１５及び１６が接続されている。

また、本実施の形態では、図１及び図２に示したフォトダイオード１０の代わりに、フォトダイオード２０を用いることもできる。図３は、本発明の実施の形態におけるフォトダイオードの他の例の概略構成を示す斜視図である。

図３に示すように、フォトダイオード２０は、ｎ層２２と、ｉ層２３と、ｎ層２２とは別のｎ層２４と、ｐ層２５とが形成されたシリコン膜２１を備えている。ｎ層２２、ｉ層２３、ｎ層２４、及びｐ層２５は、シリコン膜２１の面方向に沿って、順に一列に配置されている。フォトダイオード２０は、ＮＩＮＰ構造を備えている。

この構造においても、ｉ層２３の順方向における長さＬは、ｎ層２２とｎ層２４との形成領域に重なる部分が開口したマスクのみによって決定され、フォトダイオード２０の出力特性のばらつきは抑制される。また、フォトダイオード２０では、ｎ層２４が拡散抵抗となるだけで、フォトダイオード２０もまた、通常のフォトダイオードとして機能することができる。

次に、本発明の実施の形態におけるフォトダイオード１０及び表示装置の製造方法について図４及び図５を用いて説明する。図４及び図５は、本発明の実施の形態におけるフォトダイオード及び表示装置の製造工程を示す断面図である。図４（ａ）〜図４（ｃ）それぞれは、一連の主な製造工程を示している。図５（ａ）〜図５（ｃ）は、図４（ｃ）に示した工程の終了後に行われる一連の主な製造工程を示している。また、本実施の形態においては、フォトダイオード１０の製造は、アクティブマトリクス基板１を構成するアクティブ素子（ｎ−ＴＦＴ）や、周辺回路を構成するｐ−ＴＦＴの製造工程を利用して行われている。

最初に、図４（ａ）に示すように、アクティブマトリクス基板のベース基板となるガラス基板４上に、遮光膜５が形成され、そして、遮光膜５を含むガラス基板４の一方の主面を被覆するように絶縁性のベースコート膜１２が形成される。続いて、ベースコート膜１２を覆うように、シリコン膜３０が形成される。本実施の形態では、シリコン膜３０の導電型はｎ型である。

具体的には、ガラス基板４の一方の主面上に、ＣＶＤ（Chemical Vapor Deposition）法やスパッタ法等によって、シリコン酸化膜やシリコン窒化膜といった絶縁膜、又はタンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）等のうち少なくとも一種を主成分とする金属膜が成膜される。このとき、膜厚は、例えば、５０ｎｍ以上であれば良い。

続いて、フォトリソグラフィ法によって、金属膜の遮光膜５となる部分が開口したレジストパターン（図示せず）が形成され、これをマスクとして、上記の絶縁膜又は金属膜にエッチングが施される。これにより、遮光膜５が得られる。なお、本実施の形態は、遮光膜が形成されない態様であっても良い。

ベースコート膜１２の形成は、ＣＶＤ法によって、シリコン酸化膜や、シリコン窒化膜を形成することによって行うことができる。例えば、シリコン酸化膜を形成する場合は、ＳｉＨ₄ガスと、Ｎ₂Ｏガス（又はＯ₂ガス）を原料ガスとして用いて、ＣＶＤ法が実行される。ベースコート膜６は、単層であっても良いし、多層であっても良い。ベースコート膜１２の厚みは、例えば１００ｎｍ〜５００ｎｍに設定すれば良い。

シリコン膜３０の形成は、アモルファスシリコン、低温ポリシリコン、連続粒界結晶シリコンの膜３０を形成することによって行うことができる。電子の移動度が高い点から、シリコン膜３０は、連続粒界結晶シリコンの薄膜であるのが好ましい。この場合、シリコン膜３０は、具体的には以下のようにして形成される。

先ず、ベースコート膜１２の上に、酸化シリコン膜とアモルファスシリコン膜とが順に成膜される。次に、アモルファスシリコン膜の表層に、結晶化促進の触媒となるニッケル薄膜が形成される。続いて、固相成長アニールが実施され、ニッケル薄膜とアモルファスシリコン膜との反応が行われ、これらの界面に結晶シリコン層が形成される。その後、エッチング等によって、未反応のニッケル膜と珪化ニッケルの層とが除去される。そして、残ったシリコン膜にレーザアニールが行われ、結晶化が進展すると、連続粒界結晶シリコンの薄膜が完成する。シリコン膜３０が連続粒界結晶シリコンによって形成される場合は、その導電型はｎ型となる。

本実施の形態において、シリコン膜３０は、ｎ−ＴＦＴ又はｐ−ＴＦＴ（図示せず）を構成するシリコン膜としても用いられる。上述したシリコン膜３０の成膜は、ＴＦＴを構成するシリコンの成膜工程を利用して行われている。

次に、図４（ｂ）に示すように、シリコン膜３０の一部が除去され、フォトダイオードを構成するシリコン膜１１が形成される。具体的には、シリコン膜３０の上に、レジストパターン（図示せず）が形成される。レジストパターンには、フォトダイオード１０の形成領域と重なる部分が開口した開口部が形成される。そして、このレジストパターンをマスクとして、エッチングが実施される。この工程もＴＦＴの形成工程を利用して行われる。

次に、図４（ｃ）に示すように、シリコン膜３０を被覆する層間絶縁膜１３が形成される。層間絶縁膜１３の形成も、ベースコート膜１２と同様に、ＣＶＤ法によってシリコン酸化膜やシリコン窒化膜を形成することによって行うことができる。また、層間絶縁膜１３も、単層であっても良いし、多層であっても良い。層間絶縁膜１３の厚みは、例えば１０ｎｍ〜１２０ｎｍに設定すれば良い。本実施の形態では、層間絶縁膜１３の形成は、ＴＦＴを構成するゲート絶縁膜の成膜工程を利用して行うことができる。

また、層間絶縁膜１３の形成後は、ドーズ量の調整によってシリコン膜１１に真性半導体領域（ｉ層）を形成するため、イオン注入が行われる。具体的には、シリコン膜８は形成時においてｎ型となっているため、ボロン（Ｂ）やインジウム（Ｉｎ）等のｐ型の不純物を用いたイオン注入が行われる。これにより、シリコン膜１１は電気的に中性となり、その全体がｉ層となる。

具体的には、層間絶縁膜１３の上に、レジストパターン３１が形成される。レジストパターン３１には、開口部３１ａが設けられている。開口部３１ａは、シリコン膜１１の上方に、それと重なるように設けられている。この状態でイオン注入を行うと、レジストパターン３１の開口部３１ａを介して、シリコン膜１１にｐ型不純物が導入される。

このとき、イオン注入は、注入後のｐ型不純物の拡散濃度が１.５×１０²⁰［個／ｃｍ³］〜３×１０²¹［個／ｃｍ³］となるように行うのが好ましい。例えば、注入エネルギーは、１０［ＫｅＶ］〜８０［ＫｅＶ］、ドーズ量は５×１０¹⁴［ｉｏｎ］〜２×１０¹⁶［ｉｏｎ］に設定される。本実施の形態においては、上記のイオン注入は、ｎ−ＴＦＴやｐ−ＴＦＴの形成時に行われるイオン注入工程の中から、最適な条件のものを選択し、それを利用することによって行うこともできる。

次に、図５（ａ）に示すように、シリコン膜１１に、ボロン（Ｂ）やインジウム（Ｉｎ）等のｐ型不純物がイオン注入され、ｐ層６とｐ層８とが同時に形成される。具体的には、先ず、レジストパターン３２が形成される。レジストパターン３２には、開口部３２ａと開口部３２ｂとが設けられている。開口部３２ａは、フォトダイオード１０のｐ層６になる部分の上方に設けられている。開口部３２ｂは、フォトダイオードｐ層８になる部分の上方に設けられている。

この状態で、イオン注入を行うと、開口部３２ａと３２ｂとを介して、ｐ型不純物が導入される。この結果、フォトダイオード１０のｐ層６とｐ層８とが同時に完成し、更に、ｉ層７も完成する。このとき、イオン注入は、注入後のｐ型不純物の拡散濃度が１.５×１０²⁰［個／ｃｍ³］〜３×１０²¹［個／ｃｍ³］程度増加するように行うのが好ましい。例えば、注入エネルギーは、１０［ＫｅＶ］〜８０［ＫｅＶ］、ドーズ量は５×１０¹⁴［ｉｏｎ］〜２×１０¹⁶［ｉｏｎ］に設定される。イオン注入の終了後、レジストパターン３２は除去される。

また、既に全体がｉ層となっているシリコン膜１１にｐ型不純物が導入されるため、ｐ層６とｉ層７、ｉ層７とｐ層８とは、外縁が一致し、且つ、互いに隣接する半導体領域となる。なお、本実施の形態は、中央部分にのみｉ層７を予め形成しておき、その後、ｉ層７の端に重なるようにして、ｐ層６とｐ層８とを形成する態様であっても良い。

本実施の形態においては、上記のｐ層６とｐ層８とを形成するためのイオン注入も、ｎ−ＴＦＴやｐ−ＴＦＴの形成時に行われるイオン注入工程の中から、最適な条件のものを選択し、それを利用することによって行うことができる。

次に、図５（ｂ）に示すように、リン（Ｐ）や砒素（Ａｓ）等のｎ型の不純物を用いて、シリコン膜１１に対してイオン注入が行われる。このイオン注入は、フォトダイオード１０にｎ層９を形成するために行われる。

具体的には、層間絶縁膜１３の上に、レジストパターン３３が形成される。レジストパターン３３には、開口部３３ａが設けられている。開口部３３ａは、フォトダイオード１０のｎ層９になる部分の上方に設けられている。この状態で、イオン注入を行うと、開口部３３ａを介して、ｎ型不純物が導入され、ｎ層９が完成する。また、本実施の形態では、開口部３３ａは、ｎ層９の端がｐ層８の端と重なるように、又はｎ層９の端とｐ層８の端とが完全に一致するように形成されているのが好ましい。この場合は、ｐ層８とｎ層９とでｐｎ接合が形成され、両者は電気的に接続される。

このとき、イオン注入は、注入後のｎ型不純物の拡散濃度が、１.５×１０²⁰［個／ｃｍ³］〜３×１０²¹［個／ｃｍ³］程度増加するように行うのが好ましい。例えば、注入エネルギーは、１０［ＫｅＶ］〜１００［ＫｅＶ］、ドーズ量は５×１０¹⁴［ｉｏｎ］〜１×１０¹⁶［ｉｏｎ］に設定される。イオン注入の終了後、レジストパターン３３は除去される。ｎ層９の形成も、ｎ−ＴＦＴやｐ−ＴＦＴの形成時に行われるイオン注入工程の中から、最適な条件のものを選択し、それを利用することによって行うことができる。

次に、図５（ｃ）に示すように、層間絶縁間１３の上面に別の層間絶縁膜１４形成され、更に、その上に平坦化膜１７が形成される。次いで、平坦化膜１７、層間絶縁膜１４、及び層間絶縁膜１３を貫通する貫通孔が形成され、それを導電性材料によって充填することによって、配線１５及び１６が形成される。その後、これらの配線と平坦化膜１７とを被覆する保護膜１８が形成され、アクティブマトリクス基板１が得られる。そして、この上に、液晶層２を挟んだ状態で、対向基板３を重ね合わせれば、液晶表示装置が完成する（図１参照）。

このように、本実施の形態では、フォトダイオード１０のｐ層６とｐ層８とは、一つのマスク（レジストパターン３２）によって同時に完成され、ｉ層７の順方向における長さ（チャネル長）Ｌは、従来に比べて少ない工程で決定される。また、レジストパターン３２において、開口部３２ａと開口部３２ｂとの位置関係は、露光機に取り付けられたマスクによって決定されるので一定である。よって、本実施の形態では、チャネル長Ｌは、マスクのアライメント誤差の影響を受け難く、そのばらつきの発生は抑制される。また、チャネル長Ｌのばらつきの抑制により、フォトダイオード１０の出力のばらつきも抑制される。

また、図４（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）に示した工程に準じた工程を用いて、図３に示したフォトダイオード２０を形成することもできる。具体的には、図５（ａ）に示した工程においてｎ型不純物をイオン注入し、図５（ｂ）に示した工程においてｐ型不純物をイオン注入することによって、図３に示したフォトダイオード２０が得られる。

本発明は、光センサとしてフォトダイオードが搭載される、表示装置、例えば、液晶表示装置やＥＬ表示装置に適用でき、産業上の利用可能性を有するものである。

図１は、本発明の実施の形態におけるフォトダイオード及び表示装置の構成を概略的に示す断面図である。 図２は、本発明の実施の形態におけるフォトダイオードの概略構成を示す斜視図である。 図３は、本発明の実施の形態におけるフォトダイオードの他の例の概略構成を示す斜視図である。 図４は、本発明の実施の形態におけるフォトダイオード及び表示装置の製造工程を示す断面図である。図４（ａ）〜図４（ｃ）それぞれは、一連の主な製造工程を示している。 図５は、本発明の実施の形態におけるフォトダイオード及び表示装置の製造工程を示す断面図である。図５（ａ）〜図５（ｃ）は、図４（ｃ）に示した工程の終了後に行われる一連の主な製造工程を示している。 図６は、従来からのフォトダイオードの構成を示す断面図である。

符号の説明

１ アクティブマトリクス基板
２ 液晶層
３ 対向基板
４ ガラス基板
５ 遮光膜
６ ｐ層
７ ｉ層
８ ｐ層
９ ｎ層
１０ フォトダイオード
１１ シリコン膜
１２ ベースコート膜
１３、１４ 層間絶縁膜
１５、１６ 配線
１７ 平坦化膜
１８ 保護膜
２０ フォトダイオード
２１ シリコン膜
２２ ｎ層
２３ ｉ層
２４ ｎ層
２５ ｐ層
３０ シリコン膜
３１ レジストパターン
３１ａ 開口部
３２ レジストパターン
３２ａ 開口部
３３ レジストパターン
３３ａ 開口部

Claims (3)

1. 第１導電型の第１の半導体領域と、真性半導体領域と、第１導電型の第２の半導体領域と、導電型が第１導電型の逆となった第２導電型の第３の半導体領域とが設けられたシリコン膜を備え、
   前記第１の半導体領域、前記真性半導体領域、前記第２の半導体領域、及び前記第３の半導体領域は、前記シリコン膜の面方向に沿って、順に一列に配置されていることを特徴とするフォトダイオード。
2. 複数のアクティブ素子が形成されたアクティブマトリクス基板と、フォトダイオードとを有する表示装置であって、
   前記フォトダイオードは、第１導電型の第１の半導体領域と、真性半導体領域と、第１導電型の第２の半導体領域と、導電型が第１導電型の逆となった第２導電型の第３の半導体領域とが設けられたシリコン膜を備え、
   前記シリコン膜は、前記アクティブマトリクス基板のベース基板上に設けられ、
   前記第１の半導体領域、前記真性半導体領域、前記第２の半導体領域、及び前記第３の半導体領域は、前記シリコン膜の面方向に沿って、順に一列に配置されていることを特徴とする表示装置。
3. 複数のアクティブ素子が形成されたアクティブマトリクス基板と、フォトダイオードとを有し、
   前記フォトダイオードは、第１導電型の第１の半導体領域と、真性半導体領域と、第１導電型の第２の半導体領域と、導電型が第１導電型の逆となった第２導電型の第３の半導体領域とが設けられたシリコン膜を備え、
   前記第１の半導体領域、前記真性半導体領域、前記第２の半導体領域、及び前記第３の半導体領域は、前記シリコン膜の面方向に沿って、順に一列に配置されている表示装置の製造方法であって、
   （ａ）前記アクティブマトリクス基板のベース基板上に、前記シリコン膜を形成する工程と、
   （ｂ）前記シリコン膜に、前記真性半導体領域を形成する工程と、
   （ｃ）前記（ｂ）の工程の終了後、前記シリコン膜の上に、前記第１の半導体領域になる部分の上方と前記第２の半導体領域になる部分の上方とにそれぞれ開口部を有するマスクを配置し、前記マスクを配置した状態で、前記シリコン膜に、第１導電型の不純物を導入し、これによって、前記第１の半導体領域と前記第２の半導体領域とを同時に形成する工程と、
   （ｄ）前記（ｂ）の工程の終了後、前記シリコン膜の上に、前記第３の半導体領域になる部分の上方に開口部を有するマスクを配置し、前記マスクを配置した状態で、前記シリコン膜に、前記第２導電型の不純物を導入し、これによって前記第３の半導体領域を形成する工程とを有することを特徴とする表示装置の製造方法。

Images