JPH02114672A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02114672A JPH02114672A JP26881188A JP26881188A JPH02114672A JP H02114672 A JPH02114672 A JP H02114672A JP 26881188 A JP26881188 A JP 26881188A JP 26881188 A JP26881188 A JP 26881188A JP H02114672 A JPH02114672 A JP H02114672A
- Authority
- JP
- Japan
- Prior art keywords
- doped
- layer
- atoms
- implanted
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 238000010521 absorption reaction Methods 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 230000005855 radiation Effects 0.000 claims abstract description 6
- 239000010409 thin film Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 25
- 238000009792 diffusion process Methods 0.000 abstract description 20
- 238000000137 annealing Methods 0.000 abstract description 15
- 239000012535 impurity Substances 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 11
- 230000004913 activation Effects 0.000 abstract description 9
- 238000009826 distribution Methods 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 7
- 150000002500 ions Chemical class 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 229910001423 beryllium ion Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 36
- 239000010408 film Substances 0.000 description 18
- 238000001994 activation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 239000005350 fused silica glass Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000010587 phase diagram Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- -1 argon ion Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＥＬデイスプレィ、液晶デイスプレィ、サーマ
ルヘッド、ＬＳＩ等、特に好ましくは等倍密看視センサ
に使用される半導体装置に関する。
ルヘッド、ＬＳＩ等、特に好ましくは等倍密看視センサ
に使用される半導体装置に関する。
通常、透明絶縁基板上に薄膜トランジスタ（以下、ＴＰ
Ｔという）を形成する際、多結晶もしくは単結晶シリコ
ンを基板上に形成するためには６００℃以上、その中に
不純物をイオン注入法により混入して活性化するには８
００℃以上の処理温度が必要とされている。このような
高温処理の適用は透明絶縁基板としてこれらの温度に耐
える比較的高価なものを使用せざるを得す、安価な低融
点ガラスは使用できず、コスト的に問題を有するもので
あった。しかるところ、特にＭＯＳ （金属酸化物半導
体）トランジスタの作製に際し、酸化膜がＣＶＤにより
低温（３５０℃以下）で形成できるようになっており、
半導体装置作製工程として拡散層の活性化が処理温度の
ネックとなっており、より低温化が要望されている現状
にある。
Ｔという）を形成する際、多結晶もしくは単結晶シリコ
ンを基板上に形成するためには６００℃以上、その中に
不純物をイオン注入法により混入して活性化するには８
００℃以上の処理温度が必要とされている。このような
高温処理の適用は透明絶縁基板としてこれらの温度に耐
える比較的高価なものを使用せざるを得す、安価な低融
点ガラスは使用できず、コスト的に問題を有するもので
あった。しかるところ、特にＭＯＳ （金属酸化物半導
体）トランジスタの作製に際し、酸化膜がＣＶＤにより
低温（３５０℃以下）で形成できるようになっており、
半導体装置作製工程として拡散層の活性化が処理温度の
ネックとなっており、より低温化が要望されている現状
にある。
本発明は上記現状に鑑み、ソース、ドレインとなる拡散
層の活性化を短時間でかつ低温で処理でき、半導体作製
工程の高温処理をなくし、安価なガラス基板の使用が可
能となる半導体装置を提供することを目的とするもので
ある。
層の活性化を短時間でかつ低温で処理でき、半導体作製
工程の高温処理をなくし、安価なガラス基板の使用が可
能となる半導体装置を提供することを目的とするもので
ある。
本発明は透明絶縁基板上に形成される薄膜トランジスタ
において、ソース、ドレイン領域が約１００Ω／ａＪ以
下の導電性を有しかつ熱吸収効率の良い金属原子をイオ
ン打込みによりＬＳＳ分布をもたせてドープし、熱輻射
型加熱手段により短時間アニールされてなるものである
ことを特徴とするものである。
において、ソース、ドレイン領域が約１００Ω／ａＪ以
下の導電性を有しかつ熱吸収効率の良い金属原子をイオ
ン打込みによりＬＳＳ分布をもたせてドープし、熱輻射
型加熱手段により短時間アニールされてなるものである
ことを特徴とするものである。
本発明者は絶縁基板上に形成された多結晶シリコンにＰ
、Ｂ、Ａｓ等の不純物が拡散されたソース、ドレイン領
域の活性化について種々検討を重ねた過程において、こ
れら拡散層の活性化温度は拡散層中にＡＱをドープする
ことによりより低温化できることを知見した。
、Ｂ、Ａｓ等の不純物が拡散されたソース、ドレイン領
域の活性化について種々検討を重ねた過程において、こ
れら拡散層の活性化温度は拡散層中にＡＱをドープする
ことによりより低温化できることを知見した。
第１図はＡＱ−３ｉの相図であり、第２図は５ｉ−Ｐに
対するＡＱ含量と、活性化温度との関係を示すものであ
る。これらにより、ＡＱ−Ｓｉの共晶組成であるＡ Ｑ
１．５％−Ｓｉ以上のＡＱを拡散中にドープすること
により、活性化温度が低下する傾向にあることがわかる
。
対するＡＱ含量と、活性化温度との関係を示すものであ
る。これらにより、ＡＱ−Ｓｉの共晶組成であるＡ Ｑ
１．５％−Ｓｉ以上のＡＱを拡散中にドープすること
により、活性化温度が低下する傾向にあることがわかる
。
一方、絶縁基板上に多結晶シリコンを０．２μｍ膜厚で
形成し、不純物を拡散し、活性化する場合、基板、特に
低融点ガラスへの熱ダメージによる損傷を極力少くする
ために光（レーザー光を含む）を短時間照射するアニー
ル処理がある。
形成し、不純物を拡散し、活性化する場合、基板、特に
低融点ガラスへの熱ダメージによる損傷を極力少くする
ために光（レーザー光を含む）を短時間照射するアニー
ル処理がある。
しかし、この場合に問題となるのは光照射エネルギーが
熱エネルギーに変換される効率である。
熱エネルギーに変換される効率である。
Ｓｉの吸収波長域と光照射の発光波長域が合致していて
も、はとんど９０％以上が膜厚０．２μｍの多結晶シリ
コンでは透過してしまい、光から熱への変換効率が悪い
のが実情である。
も、はとんど９０％以上が膜厚０．２μｍの多結晶シリ
コンでは透過してしまい、光から熱への変換効率が悪い
のが実情である。
しかして、本発明者は前述した拡散層にＡｆｌをドープ
することによる活性化温度の低下傾向に着目し、これに
光照射による短時間アニール処理を組み合わせるという
従来試みられたことのない処理により、低温活性化が達
成されるという予期せぬ現象を見い出した。
することによる活性化温度の低下傾向に着目し、これに
光照射による短時間アニール処理を組み合わせるという
従来試みられたことのない処理により、低温活性化が達
成されるという予期せぬ現象を見い出した。
これは第３図に示すように、拡散層すなわちＰ等の不純
物がドープされた多結晶シリコン層内にＡＱをドープし
、これに例えばランプアニール処理した場合、光がドー
プされたＡＱに当たることによりＡＱｙＫ子が熱せられ
、この熱が周囲のＰ等の不純物およびＳｉに伝達されて
活性化処理が行われるためと考えられる。なお。
物がドープされた多結晶シリコン層内にＡＱをドープし
、これに例えばランプアニール処理した場合、光がドー
プされたＡＱに当たることによりＡＱｙＫ子が熱せられ
、この熱が周囲のＰ等の不純物およびＳｉに伝達されて
活性化処理が行われるためと考えられる。なお。
第３図において、１０龍絶縁基板、１１は不純物として
Ｐ等を含む多結晶シリコン層、１２はハロゲンランプを
示し、図中の黒丸はＡＱ原子を示す。
Ｐ等を含む多結晶シリコン層、１２はハロゲンランプを
示し、図中の黒丸はＡＱ原子を示す。
このようなＡＱ原子の挙動はＡＱ原子が光エネルギーを
熱エネルギーに変換し得る作用、すなわち高い熱吸収効
率を有するとともに所定の導電性を有するためである。
熱エネルギーに変換し得る作用、すなわち高い熱吸収効
率を有するとともに所定の導電性を有するためである。
すなわち所定の導電性としては約１００Ω／ｃｍ２以下
の導電性を有することが必要である。導電性が１００Ω
／ｄを越えるとオーミンクなコンタクトがとれなくなり
、トランジスタの電流駆動能力が低下して望ましくない
、このような高い熱吸収効率を有し、かつ前述の導電性
を有するものとして、ＡＱ以外にＭｏ、Ｉｎ、Ｓｎ等の
金属原子が挙げられる。
の導電性を有することが必要である。導電性が１００Ω
／ｄを越えるとオーミンクなコンタクトがとれなくなり
、トランジスタの電流駆動能力が低下して望ましくない
、このような高い熱吸収効率を有し、かつ前述の導電性
を有するものとして、ＡＱ以外にＭｏ、Ｉｎ、Ｓｎ等の
金属原子が挙げられる。
このようなＡＱ等の金属原子の拡散層へのドープはイオ
ン注入法により、ＬＳＳ理論にもとづくガウス分布に似
たＬＳＳ分布をもたせることが必要である。
ン注入法により、ＬＳＳ理論にもとづくガウス分布に似
たＬＳＳ分布をもたせることが必要である。
ここで、ＡＱ等の金属原子をイオン注入法によりＡＱ原
子を多結晶シリコン中にドープした場合、および従来の
拡散法により、多結晶シリコン上にＡＱＩを製膜し、こ
のＡｎ原子を多結晶シリコン中に熱拡散によりドープし
た場合の多結晶シリコン中へのＡｆｌ原子の深さ方向の
濃度プロファイルにつき検討する。
子を多結晶シリコン中にドープした場合、および従来の
拡散法により、多結晶シリコン上にＡＱＩを製膜し、こ
のＡｎ原子を多結晶シリコン中に熱拡散によりドープし
た場合の多結晶シリコン中へのＡｆｌ原子の深さ方向の
濃度プロファイルにつき検討する。
まず、イオン注入法を採用する場合の条件は、ｐｏｌｙ
−Ｓｉ 膜厚 ４０ｎｍ ＳｉＨ４１００％ ３００ＳＣＣ：Ｍ製膜温度
６００℃ 石英基板 溶融石英 １．６１１Ｉ１１厚ＡＱ注
入 注入エネルギー １０ＫｅＶドーズ量 ２
Ｘ １０”ｃｎ＋−”４ Ｘ １０１１０ｌ７” 熱処理 ランプアニール処理 時間 ６０秒 温度 ３００℃ 雰囲気 Ｎ２ そして、熱拡散法を採用する場合の条件は、ｐｏｌｙ
−Ｓｉ 膜厚 ４０ｎｍ ＳｉＨ４１００％ ３００ＳＣＣＭ 製膜温１度 ６００℃ 石英基板 溶融石英 １．６ｏｕ＋＋厚ＡＱ製膜
スパッタ法 Ａｒ Ｏ，ＩＴｏｒｒ ０Ｗ 熱処理 電気炉アニール 時間 ３０分間 温度 ４００℃ 雰囲気 Ｎ２ 得られたＡＱ濃度プロファイルを第４図および第５図に
示す。第４図は本発明により、ＡＱをイオン注入後、短
時間の低温ランプアニールした場合の濃度プロファイル
を示し、第５図は従来法によりｐｏｌｙ −Ｓｉ膜上に
製膜したＡＱ薄膜からのＡＱの熱拡散を行った場合の濃
度プロファイルを示すものである。
−Ｓｉ 膜厚 ４０ｎｍ ＳｉＨ４１００％ ３００ＳＣＣ：Ｍ製膜温度
６００℃ 石英基板 溶融石英 １．６１１Ｉ１１厚ＡＱ注
入 注入エネルギー １０ＫｅＶドーズ量 ２
Ｘ １０”ｃｎ＋−”４ Ｘ １０１１０ｌ７” 熱処理 ランプアニール処理 時間 ６０秒 温度 ３００℃ 雰囲気 Ｎ２ そして、熱拡散法を採用する場合の条件は、ｐｏｌｙ
−Ｓｉ 膜厚 ４０ｎｍ ＳｉＨ４１００％ ３００ＳＣＣＭ 製膜温１度 ６００℃ 石英基板 溶融石英 １．６ｏｕ＋＋厚ＡＱ製膜
スパッタ法 Ａｒ Ｏ，ＩＴｏｒｒ ０Ｗ 熱処理 電気炉アニール 時間 ３０分間 温度 ４００℃ 雰囲気 Ｎ２ 得られたＡＱ濃度プロファイルを第４図および第５図に
示す。第４図は本発明により、ＡＱをイオン注入後、短
時間の低温ランプアニールした場合の濃度プロファイル
を示し、第５図は従来法によりｐｏｌｙ −Ｓｉ膜上に
製膜したＡＱ薄膜からのＡＱの熱拡散を行った場合の濃
度プロファイルを示すものである。
第４図かられかるように、ＡＱをイオン注入する場合に
はガウス分布に似たＬＳＳ分布を示し、ＡＱ原子濃度が
ｐｏｌｙ−５ｉ膜中に深さ方向に漸減する傾向を示し、
これをランプアニールの如き短時間、低温にて活性化処
理することにより、基板への損傷を防止できることを示
している。これに反し、第５図からはｐｕｒｅ Ａ Ｑ
がほとんどｐｏｌｙ −Ｓｉ中を拡散してしまい、ＡＱ
供給量が多すぎ、不純物としての制御が困難となってし
まうことがわかる。すなわち、Ａｆｌ原子濃度がｐｏｌ
ｙ −ＳＬ層全体に亘って多すぎるため、キャリア（電
子）ブロックができなくなり、ソース、ドレイン領域と
して機能しなくなってしまうものである。これらより、
ＡＱ等の金属原子はイオン注入法によりドープし、これ
をランプアニールの如き短時間、低温で活性化処理する
ことが必要であることがわかる。なお、ランプアニール
処理は赤外線照射型のランプアニールのみならず、アル
ゴンイオンレーザ−ビーム。
はガウス分布に似たＬＳＳ分布を示し、ＡＱ原子濃度が
ｐｏｌｙ−５ｉ膜中に深さ方向に漸減する傾向を示し、
これをランプアニールの如き短時間、低温にて活性化処
理することにより、基板への損傷を防止できることを示
している。これに反し、第５図からはｐｕｒｅ Ａ Ｑ
がほとんどｐｏｌｙ −Ｓｉ中を拡散してしまい、ＡＱ
供給量が多すぎ、不純物としての制御が困難となってし
まうことがわかる。すなわち、Ａｆｌ原子濃度がｐｏｌ
ｙ −ＳＬ層全体に亘って多すぎるため、キャリア（電
子）ブロックができなくなり、ソース、ドレイン領域と
して機能しなくなってしまうものである。これらより、
ＡＱ等の金属原子はイオン注入法によりドープし、これ
をランプアニールの如き短時間、低温で活性化処理する
ことが必要であることがわかる。なお、ランプアニール
処理は赤外線照射型のランプアニールのみならず、アル
ゴンイオンレーザ−ビーム。
ＹＡＧレーザ−ビーム等を照射することによってもよく
、熱輻射型加熱手段であればいかなる手段をも使用でき
るものである。ちなみに、第４図および第５図に示した
ＡＱＪｉ子濃度プロファイルを確認するにはＳ Ｉ Ｍ
Ｓ （ＳｅｃｏｎｄａｒｙＩｏｎ Ｍａｓｓ ５ｐｅ
ｃｔｒｏｓｃｏｐｙ）により判断することが最も精度が
よく、実デバイスに近い状態でも表面が測定可能な状態
であればよい。このＳＩＭＳとはスパッタと質量分析を
まぜたような評価であり、Ａｒ”等の不活性イオンを試
料に衝突させ、そこからはじき出された物質二次イオン
を質量分析器で検出し、その試料の種類およびその不純
物濃度を調べるものである。
、熱輻射型加熱手段であればいかなる手段をも使用でき
るものである。ちなみに、第４図および第５図に示した
ＡＱＪｉ子濃度プロファイルを確認するにはＳ Ｉ Ｍ
Ｓ （ＳｅｃｏｎｄａｒｙＩｏｎ Ｍａｓｓ ５ｐｅ
ｃｔｒｏｓｃｏｐｙ）により判断することが最も精度が
よく、実デバイスに近い状態でも表面が測定可能な状態
であればよい。このＳＩＭＳとはスパッタと質量分析を
まぜたような評価であり、Ａｒ”等の不活性イオンを試
料に衝突させ、そこからはじき出された物質二次イオン
を質量分析器で検出し、その試料の種類およびその不純
物濃度を調べるものである。
上記のようにして作製された本発明に係る薄膜トランジ
スタおよび従来法で作製された従来のＴＰＴの断面図を
それぞれ第６図および第７図に示す、これら第６図およ
び第７図に示されるＴＰＴの違いはｎ０拡散層と多結晶
Ｓｉまたは単結晶Ｓｉとにある。すなわち、第７図の従
来のＴＦＴではｎ３拡散層３，３′に対し、第６図の本
発明ＴＰＴではｎ０拡散層３”、３”はＡＱ等の熱拡散
用金属原子が混入されたものであること、同様に従来の
ＴＰＴではゲート電極となる多結晶Ｓｉ層または単結晶
Ｓｉ層（ｎ型）５であるのに対し、本発明ＴＰＴではゲ
ート電極となるのはＡＱ等の熱拡散用金属原子を含む多
結晶Ｓｉ層５′である。なお、第６図および第７図のそ
の他の構成については同一である。すなわち、１は透明
絶縁基板、２は活性層。
スタおよび従来法で作製された従来のＴＰＴの断面図を
それぞれ第６図および第７図に示す、これら第６図およ
び第７図に示されるＴＰＴの違いはｎ０拡散層と多結晶
Ｓｉまたは単結晶Ｓｉとにある。すなわち、第７図の従
来のＴＦＴではｎ３拡散層３，３′に対し、第６図の本
発明ＴＰＴではｎ０拡散層３”、３”はＡＱ等の熱拡散
用金属原子が混入されたものであること、同様に従来の
ＴＰＴではゲート電極となる多結晶Ｓｉ層または単結晶
Ｓｉ層（ｎ型）５であるのに対し、本発明ＴＰＴではゲ
ート電極となるのはＡＱ等の熱拡散用金属原子を含む多
結晶Ｓｉ層５′である。なお、第６図および第７図のそ
の他の構成については同一である。すなわち、１は透明
絶縁基板、２は活性層。
４はゲート酸化膜、６は層間絶縁膜、７はソース電極、
８はドレイン電極を示す。
８はドレイン電極を示す。
次に、第６図に示す如き本発明ＴＰＴを作製する場合を
そのプロセスフローを示す第８図を参照して説明する。
そのプロセスフローを示す第８図を参照して説明する。
（ａ） 透明絶縁基板１上に多結晶Ｓｉまたは単結晶
Ｓｉよりなる活性層２をＣＶＤ法により約２０００人の
膜厚となるように層形成し、ひきつづいてパターン形成
を行う。
Ｓｉよりなる活性層２をＣＶＤ法により約２０００人の
膜厚となるように層形成し、ひきつづいてパターン形成
を行う。
（ｂ） ＣＶＤ法により活性層２上に膜厚約１０００
人のゲート酸化膜４を形成し、その上にＣＶＤ法により
膜厚約４０００人の多結晶Ｓｉ層よりなるゲート電極部
を形成後、バターニングを行い、ゲート電極とする。
人のゲート酸化膜４を形成し、その上にＣＶＤ法により
膜厚約４０００人の多結晶Ｓｉ層よりなるゲート電極部
を形成後、バターニングを行い、ゲート電極とする。
（ｃ） 次いで、イオン打込み機を用い、Ａｓ”：８
０ＫｅＶ、ドーズ量５ Ｘ １０１０１ｓａ”で拡散層
３゜３′を形成する。
０ＫｅＶ、ドーズ量５ Ｘ １０１０１ｓａ”で拡散層
３゜３′を形成する。
（ｄ） さらに、イオン打込み機を用い、ＡＱ”：２
０ＫｅＶ、 ドーズ量５ Ｘ １０１５ｃ＋ｏ−”で拡
散層３゜３′およびゲート電極５に注入し、拡散層３＃
３１およびゲート電極５′を得る。そして、ランプアニ
ール法により、Ｎ２雰囲気下、６０秒アニール処理する
。そして、共晶反応を起していないＡＱについてはゲー
ト端面からのドレイン電極７へのリークを低減するため
にエツチング除去する。
０ＫｅＶ、 ドーズ量５ Ｘ １０１５ｃ＋ｏ−”で拡
散層３゜３′およびゲート電極５に注入し、拡散層３＃
３１およびゲート電極５′を得る。そして、ランプアニ
ール法により、Ｎ２雰囲気下、６０秒アニール処理する
。そして、共晶反応を起していないＡＱについてはゲー
ト端面からのドレイン電極７へのリークを低減するため
にエツチング除去する。
（ｅ） 基板温度３５０℃において、ＣＶＤ法により
膜厚約１μ履のＳｉｎ、よりなる層間絶縁膜６を形成し
、常法によりコンタクトホールを形成後、スパッタ法に
より膜厚約１μｍのＡＱよりなるソース電極７．ドレイ
ン電極８を形成する。
膜厚約１μ履のＳｉｎ、よりなる層間絶縁膜６を形成し
、常法によりコンタクトホールを形成後、スパッタ法に
より膜厚約１μｍのＡＱよりなるソース電極７．ドレイ
ン電極８を形成する。
以上のようにして形成された本発明ＴＰＴのトランジス
タ特性を従来例により形成されたそれと比べたところ、
第９図に示されるように、本発明ＴＰＴは従来のものに
比べて遜色のないものであることがわかる。
タ特性を従来例により形成されたそれと比べたところ、
第９図に示されるように、本発明ＴＰＴは従来のものに
比べて遜色のないものであることがわかる。
なお、第６図では透明絶縁基板１として石英基板を用い
たが、第８図のプロセスフローからもわかるように、本
発明ではランプアニール等の熱輻射型加熱手段による低
温、短時間のアニール処理により多結晶Ｓｉまたは単結
晶Ｓｉの活性化が可能であるため、低融点ガラスをも使
用できるものである。
たが、第８図のプロセスフローからもわかるように、本
発明ではランプアニール等の熱輻射型加熱手段による低
温、短時間のアニール処理により多結晶Ｓｉまたは単結
晶Ｓｉの活性化が可能であるため、低融点ガラスをも使
用できるものである。
以上のような本発明によれば、ＴＰＴのｎ拡散層にＡＱ
等の約１００Ω／ｃｍ２以下の導電性を有しかつ熱吸収
効率のよい金属原子をイオン打込みによりＬＳＳ分布を
もたせてドープしているため、これを活性化するのにラ
ンプアニールの如き熱輻射型加熱手段により短時間、低
温によるアニール処理が採用でき、基板へのダメージが
少くなるため、素子の特性のバラツキが軽減するととも
に透明絶縁基板として高価な石英基板によらず、安価な
低融点ガラス基板の適用が可能となる。
等の約１００Ω／ｃｍ２以下の導電性を有しかつ熱吸収
効率のよい金属原子をイオン打込みによりＬＳＳ分布を
もたせてドープしているため、これを活性化するのにラ
ンプアニールの如き熱輻射型加熱手段により短時間、低
温によるアニール処理が採用でき、基板へのダメージが
少くなるため、素子の特性のバラツキが軽減するととも
に透明絶縁基板として高価な石英基板によらず、安価な
低融点ガラス基板の適用が可能となる。
第１図はＡＱ−３ｉの相図である。
第２図は５ｉ−ＰへのＡＱ含量と活性化温度との関係図
である。 第３図は透明絶縁基板上の不純物含有多結晶Ｓｉ層中に
ドープしたＡＱ原子へ光照射した場合の熱吸収過程を示
す説明図である。 第４図は本発明による多結晶Ｓｉ層中のＡｆｌ原子濃度
プロファイル図である。 第５図は従来例による多結晶Ｓｉ層中のＡＱ原子濃度プ
ロファイル図である。 第６図は本発明の一実施例を示すＴＰＴの断面図である
。 第７図は従来のＴＰＴの断面図である。 第８図は本発明ＴＰＴを作製する場合のプロセスフロー
を示す説明図である。 第９図は本発明ＴＦＴと従来ＴＦＴとのトランジスタ特
性の比較図である。 １・・・透明絶縁基板 ２・・・活性層３．３
′・・・多結シリコン層 ３’、３’・・・ＡＱ原子混入ｎ０拡散層４・・・ゲー
ト酸化膜 ５・・・多結晶Ｓｉ層５′・・・Ａ
ＱＪ）ｆｉ子混入多結晶ＳＬ層６・・・層間絶縁膜
７・・・ソース電極８・・・ドレイン電極
１０・・・石英基板１１・・・リン含有の多結晶
Ｓｉ層 １２・・・ハロゲンランプ
である。 第３図は透明絶縁基板上の不純物含有多結晶Ｓｉ層中に
ドープしたＡＱ原子へ光照射した場合の熱吸収過程を示
す説明図である。 第４図は本発明による多結晶Ｓｉ層中のＡｆｌ原子濃度
プロファイル図である。 第５図は従来例による多結晶Ｓｉ層中のＡＱ原子濃度プ
ロファイル図である。 第６図は本発明の一実施例を示すＴＰＴの断面図である
。 第７図は従来のＴＰＴの断面図である。 第８図は本発明ＴＰＴを作製する場合のプロセスフロー
を示す説明図である。 第９図は本発明ＴＦＴと従来ＴＦＴとのトランジスタ特
性の比較図である。 １・・・透明絶縁基板 ２・・・活性層３．３
′・・・多結シリコン層 ３’、３’・・・ＡＱ原子混入ｎ０拡散層４・・・ゲー
ト酸化膜 ５・・・多結晶Ｓｉ層５′・・・Ａ
ＱＪ）ｆｉ子混入多結晶ＳＬ層６・・・層間絶縁膜
７・・・ソース電極８・・・ドレイン電極
１０・・・石英基板１１・・・リン含有の多結晶
Ｓｉ層 １２・・・ハロゲンランプ
Claims (1)
- 【特許請求の範囲】 １、透明絶縁基板上に形成される薄膜トランジスタにお
いて、ソース、ドレイン領域が約 １００Ω／ｃｍ＾２以下の導電性を有しかつ熱吸収効率
の良い金属原子をイオン打込みによりＬＳＳ分布をもた
せてドープし、熱輻射型加熱手段により短時間アニール
されてなるものであることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26881188A JPH02114672A (ja) | 1988-10-25 | 1988-10-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26881188A JPH02114672A (ja) | 1988-10-25 | 1988-10-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02114672A true JPH02114672A (ja) | 1990-04-26 |
Family
ID=17463587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26881188A Pending JPH02114672A (ja) | 1988-10-25 | 1988-10-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02114672A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010084534A1 (ja) * | 2009-01-20 | 2010-07-29 | シャープ株式会社 | 薄膜ダイオード及びその製造方法 |
-
1988
- 1988-10-25 JP JP26881188A patent/JPH02114672A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010084534A1 (ja) * | 2009-01-20 | 2010-07-29 | シャープ株式会社 | 薄膜ダイオード及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3746246B2 (ja) | 半導体装置の製造方法 | |
| US7736960B2 (en) | Process for producing a photoelectric conversion device | |
| US6541313B2 (en) | Transistor and process for fabricating the same | |
| JPH0669149A (ja) | 半導体装置の製造方法 | |
| JP4455441B2 (ja) | 半導体装置の製造方法 | |
| JP2009081383A (ja) | 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法 | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| US8114748B2 (en) | Shallow extension regions having abrupt extension junctions | |
| US6835626B2 (en) | Method to overcome instability of ultra-shallow semiconductor junctions | |
| JPH02114672A (ja) | 半導体装置 | |
| JP3182226B2 (ja) | 導電性多結晶シリコン膜の製造方法 | |
| JP3173126B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100729055B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JPH0521461A (ja) | 半導体装置の製造方法 | |
| JPH04370937A (ja) | 半導体装置の製造方法 | |
| JPH11121375A (ja) | 半導体装置の製造方法 | |
| Takamura et al. | The use of laser annealing to reduce parasitic series resistances in MOS devices | |
| JP3084089B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JPH04307741A (ja) | 半導体装置の製造方法 | |
| JP3070090B2 (ja) | 半導体装置の製造方法 | |
| JPH0795535B2 (ja) | 半導体装置の製造方法 | |
| JPH06232066A (ja) | ｐ型層の形成方法 | |
| JPS5928984B2 (ja) | 半導体装置の製法 | |
| JPH05152227A (ja) | 拡散領域形成手段を改良した半導体装置の製造方法 | |
| JPH0349264A (ja) | 半導体装置の製造方法 |