CN102197436B - 用于多电平单元存储器的数据路径，用于存储的方法及用于利用存储器阵列的方法 - Google Patents

用于多电平单元存储器的数据路径，用于存储的方法及用于利用存储器阵列的方法 Download PDF

Info

Publication number
CN102197436B
CN102197436B CN200980143011.2A CN200980143011A CN102197436B CN 102197436 B CN102197436 B CN 102197436B CN 200980143011 A CN200980143011 A CN 200980143011A CN 102197436 B CN102197436 B CN 102197436B
Authority
CN
China
Prior art keywords
data
memory
memory cell
stored
intermediate data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980143011.2A
Other languages
English (en)
Other versions
CN102197436A (zh
Inventor
马克·鲍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102197436A publication Critical patent/CN102197436A/zh
Application granted granted Critical
Publication of CN102197436B publication Critical patent/CN102197436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭示存储器、数据路径、用于存储的方法及用于利用的方法，其包含用于存储器的数据路径，所述存储器使用多电平存储器单元以提供每存储器单元多个位的存储。一个此数据路径包含位映射电路及数据转换器电路。此位映射电路可经配置以将原始数据的位映射到中间位布置，且此数据转换器电路可经配置以接收所述中间位布置并将所述中间位布置转换成对应于待由存储器单元阵列的存储器单元存储的存储器状态的中间数据。

Description

用于多电平单元存储器的数据路径,用于存储的方法及用于利用存储器阵列的方法
技术领域
本发明的实施例大体来说涉及半导体存储器，且具体来说，在所图解说明实施例中的一者或一者以上中，涉及具有用于每存储器单元存储多于一个二进制数字的数字信息的数据路径的半导体存储器。
背景技术
传统上使用半导体存储器系统(例如，存储器装置)的每一存储器单元来存储一个二进制数字(“位”)的数字信息。为存储大量数字信息而使用大存储器单元阵列。每单元一个位的传统方法呈现的一个挑战为不断缩小存储器阵列的大小以在不显著地增加存储器系统的整体大小的情况下增加所述存储器的容量。减小阵列大小的实例性方法曾为设计占用较小面积的存储器单元及减小所述存储器单元之间的距离以增加存储器单元密度及容量。然而，随着存储器单元的特征大小变得越来越小，制作存储器的复杂性增加，从而导致增加的制造成本。
增加存储器容量的相对新近方法曾为设计用于在每一存储器单元中存储多个数字信息位的存储器单元及支持电路。举例来说，不是存储一个数字信息位(其曾为传统方法)而是由一存储器单元存储两个数字信息位。通过具有可准确地存储、读取及写入四个不同存储器状态的存储器单元及读取/写入电路实现对两个数字信息位的存储。所述四个存储器状态中的每一者表示两个信息位(即，00、01、10及11)的不同组合。相比之下，传统每单元一个位的方法需要可准确地存储、读取及写入两个不同存储器状态的存储器单元及读取/写入电路，每一不同存储器状态表示0或1。对用于存储多于两个存储器状态的存储器单元的使用可适用于不同类型的存储器，举例来说，可适用于易失性存储器(例如，DRAM)及非易失性存储器(例如，快闪存储器)两者。
沿使用存储器单元来存储多于两个存储器状态的当前轨迹推算，以使用两个不同存储器状态存储一个数字信息位开始且演进为使用四个不同存储器状态存储两个数字信息位，可通过使用八个不同存储器状态存储三个数字信息位且可使用十六个不同存储器状态存储四个数字信息位。如此实例所图解说明，每存储器单元存储器状态的数目为2的幂，且所得的每单元所存储的位数目为存储器状态数目的二进制算法。
沿此轨迹设计存储器系统的挑战为可靠地且准确地存储、读取及写入(举例来说)先前迭代两倍的存储器状态的困难。从存储、读取及写入两个存储器状态演进为存储、读取及写入四个存储器状态呈现各种困难，所述困难最终得以克服。然而，从使用四个存储器状态演进为使用八个状态在当前技术水平的情况下呈现比在先前两个存储器状态演进为四个存储器状态中呈现的困难更加困难的挑战。虽然所述困难并非难以克服且最终将被克服，但期望具有(举例来说)利用用于存储多个存储器状态的存储器单元的存储器系统以提供比每单元一个位更大的存储密度，所述存储器单元并不限制于存储2的幂数目的存储器状态。
附图说明
图1为根据本发明的实施例的数据路径的框图。
图2A为根据本发明的实施例的具有位映射及数据转换电路130的数据路径的框图。图2B为与使用具有非2的幂数目的存储器状态的存储器阵列的多电平存储器单元对相关的所得位/单元存储密度的表。
图3为根据本发明的实施例的用于使用具有六个存储器状态的多电平存储器单元对存储二进制用户数据的真值表。
图4为根据本发明的实施例的用于使用具有三个存储器状态的多电平存储器单元对存储二进制用户数据的真值表。
图5为根据本发明的实施例的用于使用具有六个存储器状态的多电平存储器单元对存储数据的数据路径的框图。
图6为根据本发明的另一实施例的用于使用具有三个状态的多电平存储器单元对存储数据的数据路径的框图。
图7为根据本发明的另一实施例的用于使用具有四个存储器状态的多电平存储器单元对存储数据的数据路径的框图。
图8为根据本发明的实施例的具有数据路径的存储器系统的框图。
具体实施方式
以下将陈述某些细节以提供对本发明的实施例的充分理解。然而，所属领域的技术人员将明了，可在没有这些特定细节的情况下实践本发明的实施例。此外，本文中所述的本发明的特定实施例为以实例方式提供且不应用于将本发明的范围限制于这些特定实施例。在其它情况下，未详细显示众所周知的电路、控制信号、定时协议及软件操作以避免不必要地使本发明含糊不清。
图1图解说明根据本发明的实施例的数据路径100。数据路径100将施加到输入/输出(I/O)节点(例如端子106)的数据耦合到快闪存储器阵列120以写入数据且将来自快闪存储器阵列120的数据耦合到I/O端子106以提供读取数据。存储器阵列120包含存储P个不同存储器单元状态的多电平存储器单元，其中P可为非2的幂的数目。数据路径100包含I/O锁存器110，其耦合到I/O端子106以锁存二进制数字(即，“位”)的信息。在图1中所图解说明的实施例中，I/O锁存器106为8个位宽，且I/O端子106表示八个I/O端子。根据本发明的实施例的位映射及数据转换电路130耦合到锁存器110。位映射及数据转换电路130(以下将更加详细地对其进行描述)经配置以使存储器阵列120能够存储N个位/单元，其中N可为非整数数目。位映射及数据转换电路130通过数据总线136(图1中显示为8个位宽)耦合到页缓冲器134，所述页缓冲器又耦合到感测放大器138及快闪存储器阵列120。数据路径100除包含耦合在I/O锁存器110与缓冲器134之间的位映射及数据转换电路以外类似于常规数据路径。在图1中所图解说明的实施例中，页缓冲器可存储4kB(4,096个位)且感测放大器138包含4k感测放大器。向数据路径100提供的特定位尺寸为以实例方式提供，且本发明的其它实施例包含具有不同位尺寸的组件。
图2A图解说明根据本发明的实施例具有位映射及数据转换电路130的数据路径100。位映射及数据转换电路130包含位映射电路210，其通过总线214耦合到寄存器220以用于将来自I/O锁存器110的数据位映射到寄存器220，且反的亦然。通过总线224耦合到寄存器220的数据转换器230将数据位转换成中间二进制数据(IBD)，所述中间二进制数据为通过总线234提供以通过多路复用器240被写入到页缓冲器134。数据转换器230进一步将从页缓冲器134读取的IBD转换成待存储于寄存器220中然后通过位映射电路210被提供到锁存器110的数据。多路复用器240在总线234与总线136之间路由IBD，所述两个总线可具有不同位宽度。在图2A中所图解说明的本发明的实施例中，I/O锁存器为8个位宽，且总线136也为8个位宽。然而，在其它实施例中，所述总线的位宽度可是不同的。
在操作中，位映射及数据转换电路130可经配置以将二进制用户数据转换为IBD，且反的亦然。所述IBD为可作为存储器单元状态而存储于存储器阵列120的存储器单元中的中间二进制数据。如先前所提及，可使用位映射及数据转换电路130以便能够使用可存储非2的幂的存储器状态的多电平存储器单元的群组来存储二进制用户数据以有效地存储非整数数目的每单元位(bits-per-cell)。使用具有非2的幂的状态的存储器单元的群组存储二进制用户数据以提供非整数数目的每单元位对用户显而易见，所述用户可以常规字节及字长度写入及读取二进制数据。
图2B的表250中显示位映射及数据转换电路130的不同配置的各个实例，所述实例是作为非限制性实例而提供。表250中所示的实例性配置由利用两个存储器单元的群组产生且针对可由阵列中存储器单元存储的对应数目的存储器状态提供相应的每单元位存储密度。举例来说，假设两个存储器单元的群组，当位映射及数据转换电路130与具有六个可存储存储器状态的存储器单元一起使用时可经配置以提供2.5个位/单元的存储密度。在另一配置中，当位映射及数据转换电路130与具有四个可存储存储器状态的存储器单元一起使用时可提供2个位/单元的存储密度。如后一实例所图解说明，位映射及数据转换电路130还可与具有典型的2的幂的可存储存储器状态的存储器单元一起使用以提供典型的每单元位存储密度。
图3图解说明用于根据本发明的实施例在二进制用户数据与由各自具有六个存储器状态的两个存储器单元的群组存储的IBD之间进行转换的表310及表320。如先前参考图2及表250所讨论，在利用具有六个可存储存储器状态(L0到L5)的存储器单元及使用两个存储器单元(单元0及单元1)的群组的实施例中，实现2.5个位/单元的存储密度。表310图解说明两个存储器单元的六个存储器状态(L0到L5)的组合到二进制用户数据的5位值的指派。如以下将更加详细地描述，将用户的8位数据(即，1个字节)划分成5位二进制数据，所述5位二进制数据由数据转换器230转换成IBD。然后，所述IBD存储于一对存储器单元中。表320图解说明针对所述对的个别单元在IBD与存储器状态之间的转换。
举例来说，在8位二进制用户数据为01011101(B7:B0)且待被写入到存储器的情况下，用户数据分裂成第一5位二进制数据，其中剩余的3个位将为另一5位二进制数据的部分。在特定实例中，第一5位二进制数据(B4:B0)为11101且剩余的3个位010(B7:B5)将与来自其它8位二进制用户数据的五个其它位结合。查阅5位二进制数据11101(B4:B0)及表310，所述二进制数据对应于分别由一对多电平存储器单元(单元0及单元1)存储的存储器单元状态L0与L2的组合。如以下将更加详细地描述，在确定待由相应存储器单元存储的存储器状态时，将所述5位二进制数据转换成两个3位IBD，所述两个3位IBD各自又根据表320作为对应存储器状态存储于相应存储器单元中。
在从存储器读取数据时，存取一对单元且习惯上针对具有六个存储器状态的存储器单元感测相应存储器状态以向每一存储器单元提供对应的3位IBD。举例来说，在读取分别由存储器单元(单元0及单元1)存储的存储器单元状态L0及L2时，存取所述两个存储器单元且存储器状态L0及L2产生111及101的两个3位IBD。将3位IBD转换回5位二进制数据。根据表310，所得的5位数据为11101，其为来自先前将数据写入到存储器的实例的原始5位二进制数据。然后，将所述5位二进制数据并置到从所述存储器读取的其它5位二进制数据且将其分裂成原始8位二进制用户数据。
图4图解说明根据本发明的实施例的用于在二进制用户数据与由各自具有三个存储器状态的两个存储器单元的群组存储的IBD之间进行转换的表330及表340。如先前参考图2及表250所讨论，在利用具有三个可存储存储器状态(L0到L2)的存储器单元及使用两个存储器单元(单元0及单元1)的群组的实施例中，实现1.5个位/单元的存储密度。表330图解说明两个存储器单元的三个存储器状态(L0到L2)的组合到二进制用户数据的3位值的指派。如以下将更加详细地描述，将用户的8位数据划分成3位二进制数据，所述3位二进制数据由数据转换器230转换成IBD。然后，将所述IBD存储于一对存储器单元中。表340图解说明针对所述对的个别单元在IBD与存储器状态之间的转换。
举例来说，在8位二进制用户数据为01011101(B7:B0)且待被写入到存储器的情况下，将所述用户数据分裂成第一3位二进制数据(B2:B0)及第二3位二进制数据(B5:B3)，其中剩余的2个位(B7:B6)将为另一3位二进制数据的部分。在特定实例中，所述第一3位二进制数据为101，所述第二3位二进制数据为011，且剩余的2个位01将与来自其它8位二进制用户数据的一个其它位结合。查阅所述两个3位二进制数据101及011以及表330，所述第一二进制数据101对应于分别由第一对多电平存储器单元(单元0及单元1)存储的存储器单元状态L1与L0的组合。所述第二二进制数据011对应于分别由第二对多电平存储器单元(单元0及单元1)存储的存储器单元状态L1与L2的组合。如以下将更加详细地描述，在确定待由相应存储器单元存储的存储器状态时，将3位二进制数据转换成两个2位IBD，所述两个2位IBD各自又作为对应存储器状态存储于相应存储器单元中。
在从存储器读取数据时，存取一对单元且习惯上针对具有三个存储器状态的存储器单元感测相应存储器状态以向每一存储器单元提供对应的2位IBD。举例来说，以分别由第一对存储器单元(单元0及单元1)存储的存储器单元状态L1及L0为例，存取所述两个存储器单元且存储器状态L1及L0产生两个IBD(10及11)。对于分别由第二对多电平存储器单元(单元0及单元1)存储的存储器单元状态L1及L2，存取所述两个存储器单元且存储器状态L1及L2产生两个IBD(10及01)。将所述2位IBD转换回成3位二进制数据。在当前实例中，根据表330，针对第一对存储器单元的所得3位二进制数据为101且针对第二对存储器单元的所得3位二进制数据为011，所述两个3位二进制数据为来自先前将数据写入到存储器的实例的原始3位数据。然后，将所述3位二进制数据并置到从所述存储器读取的其它3位二进制数据且将其分裂成原始8位二进制用户数据。
图5图解说明根据本发明的实施例的具有位映射及数据转换电路130的数据路径100。图5的数据路径100可用于实施先前参考图3所讨论的六个存储器状态、两个单元的实例。图5中所示的本发明的实施例包含8位输入/输出锁存器，其通过位映射电路210耦合到48位寄存器220。48位寄存器220将二进制数据提供到八个数据转换器子电路230A到230H，所述数据转换器子电路将所述二进制用户数据转换成IBD，所述IBD通过多路复用器240、数据总线136及缓冲器134被写入到多电平存储器单元阵列。感测放大器138在由所述多电平存储器单元所存储的存储器状态与存储于页缓冲器134中的IBD之间转换。
在操作中，依序将载入于锁存器110中的8位用户数据提供到位映射电路210以使所述用户数据的位映射到寄存器220的对应位置。在图5中所示的实施例中，通过位映射电路210映射所述8位用户数据直到将适当数目的用户数据位载入到寄存器220中为止。在当前六个存储器状态及两个单元的实例中，如先前所讨论，8位用户数据被分裂成5位二进制数据。将存储于寄存器220中的5位二进制数据提供到数据转换器子电路230A到230H以将其转换成3位IBD对，所述3位IBD对又被转换成存储于相应存储器单元中的存储器状态。
举例来说，使用先前参考图3所述的实例，将8位二进制用户数据01011101(B7:B0)载入到锁存器110中以通过位映射电路210将其映射到寄存器220中。在图5中所示的实施例中，将位11101(B4:B0)映射到耦合到数据转换器子电路230A的寄存器220的六个位寄存器位置中的五个且将位010(B7:B5)映射到耦合到数据转换器子电路230B的寄存器220的六个位寄存器位置中的三个。继续通过位映射电路210载入8位二进制用户数据直到寄存器220被载满为止。在将8位用户数据分裂成5位二进制数据的实例中，可将五个8位字节的用户数据载入于48位寄存器220中直到达到所述寄存器的容量为止。如先前所讨论，数据转换器子电路230A到230H将所述5位二进制数据转换成3位IBD。参考图3的表310，通过数据转换器子电路230A将特定实例的5位数据11101转换成3位IBD(111及101)，所述3位IBD为通过总线234提供以通过多路复用器240及数据总线136逐位被载入到页缓冲器134中的位置134A及134B。类似地，通过数据转换器子电路230B到230H将存储于寄存器220中的其它5位二进制数据转换成相应的3位IBD对且通过总线234、多路复用器240及数据总线136将其载入到页缓冲器134中。
在页缓冲器134载入有所述IBD之后，感测放大器138将相应的3位IBD转换成待存储于相应多电平存储器单元中的对应存储器状态。用于将IBD转换成对应存储器状态的感测放大器为在此项技术所熟知，且常规设计的感测放大器可用于感测放大器138。在当前实例中，3位IBD 111对应于存储器状态L0(参考图3的表320)且存储于用于存储5位二进制数据的一对存储器单元(单元0、单元1)(未显示)的第一存储器单元(单元0)中。3位IBD 101对应于L2且存储于第二存储器单元(单元1)中。
当从多电平存储器单元读取数据时，通常反转将数据写入到多电平存储器单元的过程。即，由感测放大器138感测由多电平存储器单元存储的存储器状态且将其转换成存储于页缓冲器134中的相应位置中的3位IBD。来自存储器单元对的IBD耦合到相应数据转换器子电路，举例来说，由位置134A、134B存储的IBD通过数据总线136、多路复用器240及总线234耦合到数据转换器子电路230A。由数据转换器230将两个3位IBD转换成对应的5位二进制数据，所述5位二进制数据存储于寄存器220中的适当位位置中。位映射电路210将所述5位二进制数据映射到8位数据中以重构原始8位二进制用户数据。
图6图解说明先前参考图5所述的具有位映射及数据转换电路130的数据路径100，其经配置以实施先前参考图4所讨论的三个存储器状态、两个单元的实例。即，在本发明的一些实施例中，数据路径100可经配置以在具有多电平存储器单元的存储器中实施不同位/单元存储密度，包含可存储非2的幂的存储器状态的多电平存储器单元及非整数数目的位/单元存储密度。
在操作中，依序将载入于锁存器110中的8位二进制用户数据提供到位映射电路210以使所述用户数据位映射到寄存器220的对应位置。在图6中所示的实施例中，如先前参考图4所讨论，通过位映射电路210将8位用户数据映射到3位二进制数据中，所述3位二进制数据存储于寄存器220中。将存储于寄存器220中的3位二进制数据提供到数据转换器子电路230A到230H以将其转换成2位IBD对，所述2位IBD对又被转换成存储于相应存储器单元中的存储器状态。
举例来说，使用先前参考图4所述的实例，将8位二进制用户数据01011101(B7:B0)载入到锁存器110中以通过位映射电路210将其映射到寄存器220中。在图6中所示的实施例中，将位101(第一三个位B2:B0)映射到耦合到数据转换器子电路230A的六个位寄存器位置中的三个且将位011(第二三个位B5:B3)映射到耦合到数据转换器子电路230B的六个位寄存器位置中的三个。将剩余位01(B7:B6)映射到耦合到数据转换器子电路230C的六个位寄存器位置中的两个，所述剩余位将并置到载入到锁存器110中的下一8位用户数据中的1位。继续通过位映射电路210载入8位二进制用户数据直到寄存器220被载满为止。在将8位用户数据分裂成3位二进制数据的实例中，可将三个8位字节的用户数据载入于48位寄存器220中直到达到所述寄存器的容量为止。如先前参考图4的表340所讨论，数据转换器子电路230A到230H将3位二进制数据转换成2位IBD。通过数据转换器子电路230A将第一3位数据101转换成2位IBD(10及11)，所述2位IBD为通过总线234提供以通过多路复用器240及数据总线136逐位被载入到页缓冲器134中的位置134A及134B。通过数据转换器子电路230B将第二3位数据011转换成2位IBD(10及01)，所述2位IBD为通过总线234提供以通过多路复用器240及数据总线136逐位被载入到页缓冲器134中的位置134C及134D。
当从多电平存储器单元读取数据时，由感测放大器138感测由多电平存储器单元存储的存储器状态且将其转换成存储于页缓冲器134中的相应位置中的2位IBD。来自存储器单元对的IBD耦合到相应数据转换器子电路，举例来说，由位置134A、134B存储的IBD及由位置134C、134D存储的IBD通过数据总线136、多路复用器240及总线234分别耦合到数据转换器子电路230A及230B。将所述2位IBD对转换成对应的3位二进制数据，所述3位二进制数据存储于寄存器220中的适当位位置中。位映射电路210将3位二进制数据映射到8位数据中以重构原始8位用户数据。
图7图解说明先前参考图5所述的具有位映射及数据转换电路130的数据路径100，其经配置以实施四存储器状态、两单元的实例以提供2位/单元的位/单元存储密度。如先前参考图5及图6所述，数据路径100可用于具有可存储非2的幂的存储器状态的多电平存储器单元的存储器以提供非整数数目的位/单元存储密度。如图7的实施例中所示，数据转换电路130还可经配置以与可存储2的幂的存储器状态的多电平存储器单元一起工作以提供整数数目的位/单元存储密度。图7中所图解说明的实施例的操作类似于先前参考图5及图6所述的操作。总的来说，8位用户数据被分裂成4位二进制数据，所述4位二进制数据映射到耦合到相应数据转换器子电路230的六个位寄存器位置中的四个。通过相应数据转换器子电路将所述4位二进制数据转换成两个2位IBD。将所述2位IBD中的每一者提供到页缓冲器134且由感测放大器138将其转换成待存储于存储器阵列中的对应存储器状态。读取数据本质上是将数据写入到存储器阵列的相反过程。
为了简明起见，本文中未提供针对图7的四存储器状态、两存储器单元实例的二进制用户数据与到IBD及然后到对应的存储器状态转换的映射的真值表，因为此类真值表可是常规的。举例来说，四个存储器状态中的每一者可对应于不同2位IBD(00、01、10、11)。使用一对存储器单元时，可使每一存储器单元具有四个存储器状态、十六个不同4位组合。不同16位组合中的每一者可由两个2位IBD的不同组合表示。如先前所讨论，所得的存储密度为2位/单元。
本发明的一个或一个以上实施例还可具有位映射及数据转换电路130，所述位映射及数据转换电路可经配置以用于与存储器状态的不同组合一起使用以提供不同位/单元存储密度。在一个实施例中，此位映射及数据转换电路的配置可由用户重新配置。举例来说，参考图2A及图2B，在给定N个位/单元的存储密度时，用户可在存储器阵列的块边界上选择N且配置耦合于位映射电路210与寄存器220之间的总线214、耦合于寄存器220与数据转换器230之间的总线224及耦合于数据转换器230与多路复用器240之间的总线234的位宽度以提供所期望的N个位/单元。在本发明的再一些实施例中，位映射及数据转换电路不必是可配置的。
先前所述的具体实施例已以实例方式提供，且并非意欲限制本发明的范围。可对先前实施例做出修改且所述修改保持在本发明的范围内。举例来说，在本发明的其它实施例中，位映射及数据转换电路130可包含具有比参考图5所述的大或小的位容量的寄存器。另外，在其它实施例中，数据转换器到位寄存器位置的耦合及总线的位宽度也可不同。因此，所属领域的技术人员应理解先前所述的实施例并非意欲限制本发明的范围。
图8图解说明根据本发明的实施例的包含数据路径的存储器系统400。存储器系统400包含存储器单元阵列430，其布置成若干行与若干列的组。在一个实施例中，阵列430中的存储器单元为非易失性存储器。在一些实施例中，所述非易失性存储器单元可存储多个存储器状态，包含可存储非2的幂数目的存储器状态的非易失性存储器单元。
将大多数命令信号、地址信号及写入数据信号作为通过I/O总线434传输的顺序输入/输出(“I/O”)信号集施加到存储器系统400。图8中所图解说明的I/O总线134可包含I/O端子106及I/O锁存器110(图8中未显示)。类似地，读取数据信号是通过I/O总线434从存储器系统400输出。I/O总线连接到I/O控制单元440，所述I/O控制单元在I/O总线434与内部数据总线442、内部地址总线444及内部命令总线446之间路由信号。内部数据总线442可包含根据本发明的实施例的数据路径。根据本发明的实施例的位映射及数据转换电路130耦合到内部数据总线442。如先前所讨论，位映射及数据转换电路130可用于读取存储非2的幂数目的存储器状态的多电平存储器单元中的数据及将数据写入于所述多电平存储器单元中。存储器系统400还包含控制逻辑单元450，所述控制逻辑单元在外部或通过命令总线446接收若干控制信号以控制存储器系统400的操作。地址总线444将行地址信号施加到行解码器460且将列地址信号施加到列解码器464。类似地，列解码器464使得能够将写入数据信号施加到对应于所述列地址信号的列的位线，且允许从对应于所述列地址信号的列的位线耦合读取数据信号。
响应于由控制逻辑单元450所解码的存储器命令，擦除、编程或读取阵列430中的存储器单元。在逐列或逐页的基础上编程存储器阵列430。在已将列地址信号施加到地址总线444之后，I/O控制单元440通过位映射及数据转换电路130将写入数据路由到高速缓冲存储器寄存器470。中间二进制数据存储于高速缓冲存储器寄存器470中准备编程。高速缓冲存储器寄存器470针对阵列430中整行或整页存储器单元依序存储中间二进制数据集。如先前所描述，页缓冲器(未显示)可包含于图8中所图解说明的高速缓冲存储器寄存器470中或由所述高速缓冲存储器寄存器表示。图8中未显示先前所讨论的感测放大器，但所属领域的技术人员理解，存储器系统400包含耦合到阵列430的存储器单元的感测放大器。然后，所有所存储的中间二进制数据都用于编程阵列430中由通过地址总线444耦合的行地址选定的行或页存储器单元。在读取操作期间，以类似方式将来自由通过地址总线444耦合的行地址选定的行或页存储器单元的中间二进制数据存储于数据寄存器480中。然后，将中间二进制数据集传送到位映射及数据转换电路130以将读取数据提供到I/O控制单元440且然后将其提供到I/O总线434。
根据上文将了解，虽然本文出图解说明的目的已描述了本发明的具体实施例，但可在不背离本发明的精神及范围的情况下对其做出各种修改。因此，本发明不受除所附权利要求书以外的任何限制。

Claims (28)

1.一种存储器，其包括：
存储器单元阵列，所述单元中的每一者经配置以存储多个存储器状态；及
位转换电路，其耦合到所述存储器单元阵列，所述位转换电路经配置以将原始数据的位划分成位子群组，且所述位转换电路进一步经配置以将所述位子群组转换成对应于相应存储器状态的中间数据，所述中间数据存储在所述存储器单元阵列中。
2.根据权利要求1所述的存储器，其中所述存储器单元阵列包括非易失性存储器单元阵列。
3.根据权利要求2所述的存储器，其中所述非易失性存储器单元阵列包括每一存储器单元经配置以存储非2的幂的数目的存储器状态的非易失性存储器单元阵列。
4.根据权利要求1所述的存储器，其中所述位转换电路经配置以可与不同数目的存储器状态的存储器单元一起操作。
5.根据权利要求4所述的存储器，其中所述位转换电路可由用户配置以用于与不同数目的存储器状态的存储器单元一起操作。
6.根据权利要求1所述的存储器，其中所述位转换电路经配置以将所述原始数据的位转换成所述中间数据的位。
7.根据权利要求1所述的存储器，其进一步包括感测电路，所述感测电路耦合到所述存储器单元阵列，所述感测电路经配置以感测由存储器单元存储的存储器状态且产生对应的中间数据。
8.根据权利要求1所述的存储器，其进一步包括缓冲器电路，所述缓冲器电路耦合到所述位转换电路且进一步耦合到所述存储器单元阵列，所述缓冲器电路经配置以存储所述中间数据。
9.根据权利要求1所述的存储器，其进一步包括：
输入/输出I/O节点；及
I/O锁存器，其耦合到所述I/O节点及所述位转换电路，所述I/O锁存器经配置以锁存来自所述I/O节点的数据及去往所述I/O节点的数据。
10.一种用于具有存储器单元阵列的存储器的数据路径，所述数据路径包括：
位映射电路，其经配置以将原始数据的位映射到中间位布置；
数据转换器电路，其耦合到所述位映射电路且经配置以接收所述中间位布置并将所述中间位布置转换成对应于待由所述阵列的存储器单元存储的存储器状态的中间数据；及
多路复用器，所述多路复用器耦合到所述数据转换器电路且经配置以将所述中间数据选择性地耦合到所述存储器单元阵列。
11.根据权利要求10所述的数据路径，其进一步包括寄存器，所述寄存器耦合到所述位映射电路且经配置以存储所述中间位布置并将所述中间位布置提供到所述数据转换器电路。
12.根据权利要求10所述的数据路径，其中所述位映射电路经配置以将所述原始数据的位映射到位子群组，所述子群组具有比所述原始数据的字节少的位。
13.根据权利要求12所述的数据路径，其中所述数据转换器电路包括多个数据转换器子电路，所述数据转换器子电路中的每一者经耦合以接收相应位子群组的位。
14.根据权利要求10所述的数据路径，其中所述数据转换器电路进一步经配置以将所述中间位布置中的每一者转换成对应于待由多个存储器单元中的相应一者存储的多个存储器状态的中间数据。
15.根据权利要求10所述的数据路径，其中所述位映射电路及数据转换器电路可经配置以可与存储器状态的不同组合一起操作。
16.根据权利要求15所述的数据路径，其中所述位映射电路及数据转换器电路可由用户配置以可与存储器状态的不同组合一起操作。
17.根据权利要求10所述的数据路径，其进一步包括：
输入/输出I/O节点；及
I/O锁存器，其耦合到所述I/O节点及所述位映射电路，所述I/O锁存器经配置以锁存来自所述I/O节点的数据及去往所述I/O节点的数据。
18.一种用于将数据存储于存储器阵列的存储器单元中的方法，所述方法包括：
将原始数据划分成至少一个位子群组；及
将所述位子群组转换成对应的中间数据；及
将对应于所述中间数据的存储器状态存储于存储器单元中。
19.根据权利要求18所述的方法，其中将所述位子群组转换成对应的中间数据包括将所述位子群组转换成多个中间数据，且其中将对应于所述中间数据的存储器状态存储于存储器单元中包括将对应于所述相应中间数据的存储器状态存储于相应的多个存储器单元中。
20.根据权利要求18所述的方法，其中将所述原始数据划分成至少一个位子群组包括将所述原始数据的位映射到所述子群组的位以提供中间位布置。
21.根据权利要求18所述的方法，其中将存储器状态存储于存储器单元中包括将非2的幂的数目的存储器状态中的一者存储于所述存储器单元中，每一存储器状态对应于不同的中间数据。
22.根据权利要求18所述的方法，其进一步包括从所述存储器阵列的所述存储器单元读取数据，所述数据是通过以下方式而读取：
感测由存储器单元存储的存储器状态且根据其确定相应的对应中间数据；
将所述中间数据转换成对应位子群组；
将所述位子群组映射到原始数据；及
提供所述原始数据作为读取数据。
23.根据权利要求18所述的方法，其进一步包括接收待存储于所述存储器阵列中的原始数据。
24.一种用于利用存储非2的幂的数目的存储器状态的存储器单元阵列的方法，所述方法包括：
当将原始数据写入到所述存储器单元阵列时，将所述原始数据的位映射到位群组，将所述原始数据的位群组转换成对应的中间数据并将对应于所述中间数据的存储器状态存储于至少一个存储器单元中；及
当从所述存储器单元阵列读取所述原始数据时，感测存储于所述至少一个存储器单元中的所述存储器状态并产生所述中间数据，将所述中间数据转换为对应位群组，且将所述位群组映射到所述原始数据的位。
25.根据权利要求24所述的方法，其中将所述原始数据的位群组转换成对应的中间数据包括将所述原始数据的每一位群组转换成多个中间数据，且其中将对应于所述中间数据的存储器状态存储于至少一个存储器单元中包括将每一群组的所述多个中间数据中的每一者作为对应存储器状态存储于相应存储器单元中。
26.根据权利要求24所述的方法，其中感测存储于所述至少一个存储器单元中的所述存储器状态包括感测存储于多个存储器单元中的所述存储器状态，且其中将所述中间数据转换为所述对应位群组包括针对每一位群组转换多个中间数据。
27.根据权利要求24所述的方法，其中将所述原始数据的位映射到位群组包括将多个原始数据分裂成多个位子群组，每一子群组具有比所述原始数据的字节少的位。
28.根据权利要求24所述的方法，其中将所述位群组映射到所述原始数据的位包括并置多个所述位群组且将所述经并置的位分裂成具有与所述原始数据相同的位数目的字。
CN200980143011.2A 2008-10-30 2009-09-23 用于多电平单元存储器的数据路径，用于存储的方法及用于利用存储器阵列的方法 Active CN102197436B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/261,928 US7852671B2 (en) 2008-10-30 2008-10-30 Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array
US12/261,928 2008-10-30
PCT/US2009/058053 WO2010096099A1 (en) 2008-10-30 2009-09-23 Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array

Publications (2)

Publication Number Publication Date
CN102197436A CN102197436A (zh) 2011-09-21
CN102197436B true CN102197436B (zh) 2014-07-02

Family

ID=42131204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980143011.2A Active CN102197436B (zh) 2008-10-30 2009-09-23 用于多电平单元存储器的数据路径，用于存储的方法及用于利用存储器阵列的方法

Country Status (7)

Country Link
US (4) US7852671B2 (zh)
EP (1) EP2351039B1 (zh)
JP (1) JP5344324B2 (zh)
KR (1) KR101355317B1 (zh)
CN (1) CN102197436B (zh)
TW (1) TWI424442B (zh)
WO (1) WO2010096099A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7852671B2 (en) 2008-10-30 2010-12-14 Micron Technology, Inc. Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array
US8482976B2 (en) * 2008-12-09 2013-07-09 Kabushiki Kaisha Toshiba Semiconductor memory device and semiconductor memory system storing multilevel data
JP2011014195A (ja) * 2009-07-02 2011-01-20 Toshiba Corp フラッシュメモリ
US8417877B2 (en) 2010-08-31 2013-04-09 Micron Technology, Inc Stripe-based non-volatile multilevel memory operation
KR101813182B1 (ko) * 2011-11-16 2017-12-29 삼성전자주식회사 비휘발성 메모리 소자를 포함하는 다치 논리 장치
US9240240B2 (en) 2011-11-29 2016-01-19 Micron Technology, Inc. Apparatus having indications of memory cell density and methods of their determination and use
US8788743B2 (en) * 2012-04-11 2014-07-22 Micron Technology, Inc. Mapping between program states and data patterns
US9703719B2 (en) 2015-05-08 2017-07-11 Sandisk Technologies Llc Fast read for non-volatile storage
US9552163B1 (en) * 2015-07-03 2017-01-24 Qualcomm Incorporated Systems and methods for providing non-power-of-two flash cell mapping
US10095424B2 (en) 2016-08-04 2018-10-09 Intel Corporation Apparatus and method for programming non-volatile memory using a multi-cell storage cell group
US10043573B2 (en) * 2016-08-04 2018-08-07 Intel Corporation Apparatus and method for endurance friendly programming using lower voltage thresholds
US10083742B2 (en) 2016-09-26 2018-09-25 Intel Corporation Method and apparatus for programming non-volatile memory using a multi-cell storage cell group to provide error location information for retention errors
KR102242565B1 (ko) * 2017-06-08 2021-04-20 삼성전자주식회사 소거 상태 정보를 기초로 메모리 장치를 제어하는 메모리 컨트롤러 및 이의 동작 방법
JP2019040655A (ja) * 2017-08-28 2019-03-14 東芝メモリ株式会社 メモリシステム
JP7051484B2 (ja) * 2018-02-22 2022-04-11 キオクシア株式会社 半導体メモリ
JP7203629B2 (ja) * 2018-12-27 2023-01-13 キオクシア株式会社 半導体メモリ
US10748597B1 (en) * 2019-04-19 2020-08-18 Xerox Corporation Method and system for writing to and reading from a memory device
KR20210013397A (ko) * 2019-07-24 2021-02-04 삼성전자주식회사 스토리지 장치
US11693657B2 (en) 2019-09-05 2023-07-04 Micron Technology, Inc. Methods for performing fused-multiply-add operations on serially allocated data within a processing-in-memory capable memory device, and related memory devices and systems
US11934824B2 (en) 2019-09-05 2024-03-19 Micron Technology, Inc. Methods for performing processing-in-memory operations, and related memory devices and systems
US11829729B2 (en) 2019-09-05 2023-11-28 Micron Technology, Inc. Spatiotemporal fused-multiply-add, and related systems, methods and devices
US11537861B2 (en) 2020-06-23 2022-12-27 Micron Technology, Inc. Methods of performing processing-in-memory operations, and related devices and systems
US11822820B2 (en) * 2021-11-10 2023-11-21 Western Digital Technologies, Inc. Storage system and method for multi-cell mapping

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1101048C (zh) * 1994-06-02 2003-02-05 英特尔公司 用于快速存储器的比特映象寻址方案
EP1298670A1 (en) * 2001-09-28 2003-04-02 STMicroelectronics S.r.l. Method for storing and reading data in a multilevel nonvolatile memory with a non-binary number of levels, and architecture therefor

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05174584A (ja) * 1991-06-28 1993-07-13 Sharp Corp データ記憶装置
JPH06275069A (ja) * 1993-03-20 1994-09-30 Hitachi Ltd シリアルメモリ
JPH0766304A (ja) * 1993-08-31 1995-03-10 Toshiba Corp 半導体記憶装置
JP3226677B2 (ja) * 1993-09-21 2001-11-05 株式会社東芝 不揮発性半導体記憶装置
JP3910936B2 (ja) * 1994-03-15 2007-04-25 株式会社東芝 不揮発性半導体記憶装置
JP3476952B2 (ja) * 1994-03-15 2003-12-10 株式会社東芝 不揮発性半導体記憶装置
JPH0863905A (ja) * 1994-08-18 1996-03-08 Hitachi Ltd 記録再生装置、ディジタル信号処理装置およびエラー訂正方法
TW316976B (zh) * 1995-05-16 1997-10-01 Sony Co Ltd
US6512525B1 (en) * 1995-08-07 2003-01-28 Apple Computer, Inc. Multiple personas for mobile devices
JP3172086B2 (ja) * 1995-11-14 2001-06-04 株式会社東芝 不揮発性半導体記憶装置
US5737265A (en) * 1995-12-14 1998-04-07 Intel Corporation Programming flash memory using data stream analysis
JP3740212B2 (ja) * 1996-05-01 2006-02-01 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP3907785B2 (ja) * 1997-06-04 2007-04-18 富士通株式会社 半導体記憶装置
US6702417B2 (en) * 1997-07-12 2004-03-09 Silverbrook Research Pty Ltd Printing cartridge with capacitive sensor identification
US6208542B1 (en) * 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
JP3730425B2 (ja) * 1998-12-08 2006-01-05 株式会社東芝 不揮発性半導体記憶装置
JP3219069B2 (ja) * 1999-01-25 2001-10-15 エヌイーシーマイクロシステム株式会社 不揮発性半導体記憶装置
KR100351934B1 (ko) * 1999-06-22 2002-09-12 삼성전자 주식회사 상태 읽기 동작을 갖는 플래시 메모리 장치
US6532556B1 (en) 2000-01-27 2003-03-11 Multi Level Memory Technology Data management for multi-bit-per-cell memories
JP3472271B2 (ja) * 2001-02-13 2003-12-02 株式会社東芝 不揮発性半導体記憶装置
US7295623B2 (en) * 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
US7716413B2 (en) * 2004-02-15 2010-05-11 Sandisk Il Ltd. Method of making a multi-bit-cell flash memory
JP4137872B2 (ja) * 2004-03-31 2008-08-20 シャープ株式会社 静電アクチュエーター，マイクロスイッチ，マイクロ光スイッチ，マイクロ光スイッチシステム，通信装置および静電アクチュエーターの製造方法
US7071849B2 (en) * 2004-04-04 2006-07-04 Guobiao Zhang Fractional-Bit Systems
US8082382B2 (en) * 2004-06-04 2011-12-20 Micron Technology, Inc. Memory device with user configurable density/performance
JP4060827B2 (ja) * 2004-06-21 2008-03-12 株式会社東芝 不揮発性半導体記憶装置
GB2432024B (en) * 2004-07-30 2008-05-07 Spansion Llc Semiconductor device and method for generating sense signal
US7221592B2 (en) * 2005-02-25 2007-05-22 Micron Technology, Inc. Multiple level programming in a non-volatile memory device
US7206230B2 (en) * 2005-04-01 2007-04-17 Sandisk Corporation Use of data latches in cache operations of non-volatile memories
US7200043B2 (en) * 2005-05-31 2007-04-03 Elite Semiconductor Memory Technology, Inc. Nonvolatile memory using a two-step cell verification process
ITRM20050310A1 (it) * 2005-06-15 2006-12-16 Micron Technology Inc Convergenza a programmazione selettiva lenta in un dispositivo di memoria flash.
KR100666185B1 (ko) * 2005-07-29 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
US7443732B2 (en) * 2005-09-20 2008-10-28 Spansion Llc High performance flash memory device capable of high density data storage
JP4654857B2 (ja) * 2005-09-26 2011-03-23 ソニー株式会社 Ｄａ変換装置、ａｄ変換装置、半導体装置
JP2007184066A (ja) * 2006-01-10 2007-07-19 Hitachi Global Storage Technologies Netherlands Bv 垂直磁気記録媒体及びこれを用いた磁気記憶装置
US8055979B2 (en) * 2006-01-20 2011-11-08 Marvell World Trade Ltd. Flash memory with coding and signal processing
KR100666183B1 (ko) * 2006-02-01 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
KR101263167B1 (ko) 2006-02-13 2013-05-09 삼성전자주식회사 메모리 셀에 대한 액세스 정보를 저장하는 반도체 메모리장치
KR100666223B1 (ko) 2006-02-22 2007-01-09 삼성전자주식회사 메모리셀 사이의 커플링 노이즈를 저감시키는 3-레벨불휘발성 반도체 메모리 장치 및 이에 대한 구동방법
JP4284331B2 (ja) * 2006-04-10 2009-06-24 株式会社東芝 不揮発性半導体記憶装置のアクセス方法
US7593259B2 (en) * 2006-09-13 2009-09-22 Mosaid Technologies Incorporated Flash multi-level threshold distribution scheme
JP2008097663A (ja) * 2006-10-06 2008-04-24 Sony Corp 半導体記憶装置
CN101584120B (zh) * 2007-01-19 2013-01-09 三菱电机株式会社 表装置、可变长度编码装置、可变长度解码装置
US7848142B2 (en) * 2007-10-31 2010-12-07 Micron Technology, Inc. Fractional bits in memory cells
US7633798B2 (en) * 2007-11-21 2009-12-15 Micron Technology, Inc. M+N bit programming and M+L bit read for M bit memory cells
US7843725B2 (en) * 2008-06-11 2010-11-30 Micron Technology, Inc. M+L bit read column architecture for M bit memory cells
US7852671B2 (en) * 2008-10-30 2010-12-14 Micron Technology, Inc. Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1101048C (zh) * 1994-06-02 2003-02-05 英特尔公司 用于快速存储器的比特映象寻址方案
EP1298670A1 (en) * 2001-09-28 2003-04-02 STMicroelectronics S.r.l. Method for storing and reading data in a multilevel nonvolatile memory with a non-binary number of levels, and architecture therefor

Also Published As

Publication number Publication date
JP5344324B2 (ja) 2013-11-20
TWI424442B (zh) 2014-01-21
EP2351039B1 (en) 2020-12-30
US20120182799A1 (en) 2012-07-19
EP2351039A4 (en) 2012-05-09
KR101355317B1 (ko) 2014-01-23
TW201019342A (en) 2010-05-16
US20110069548A1 (en) 2011-03-24
EP2351039A1 (en) 2011-08-03
US20100110788A1 (en) 2010-05-06
US8482979B2 (en) 2013-07-09
US8787081B2 (en) 2014-07-22
WO2010096099A1 (en) 2010-08-26
CN102197436A (zh) 2011-09-21
US8374027B2 (en) 2013-02-12
KR20110082027A (ko) 2011-07-15
JP2012507819A (ja) 2012-03-29
US20130294159A1 (en) 2013-11-07
US7852671B2 (en) 2010-12-14

Similar Documents

Publication Publication Date Title
CN102197436B (zh) 用于多电平单元存储器的数据路径，用于存储的方法及用于利用存储器阵列的方法
JP2500740B2 (ja) デュアルポ―トメモリ
US7355899B2 (en) Pipe latch circuit of multi-bit prefetch-type semiconductor memory device with improved structure
CN1825479B (zh) 存储器件和与存储器件交换数据的方法
US7586793B2 (en) Dynamic column block selection
US7359240B2 (en) Flash memory device with multi level cell and burst access method therein
JPH09507949A (ja) 内容アドレス記憶装置
CN101169772A (zh) 用于传送命令和地址信号的方法和设备
JPS63308784A (ja) デュアルポートｒａｍメモリ装置
CN113345484A (zh) 一种数据运算电路及存算一体芯片
US6507534B2 (en) Column decoder circuit for page reading of a semiconductor memory
US6795892B1 (en) Method and apparatus for determining a match address in an intra-row configurable cam device
US10852972B2 (en) Retrieval memory and retrieval system
US20040105328A1 (en) Serial access memory
JP3965620B2 (ja) 記憶装置および記憶方法並びにデータ処理システム
US11782824B2 (en) Universal data path architecture for different data array
JPS5841584B2 (ja) マルチアクセスメモリ方法およびマルチアクセス用メモリチツプ
JPH0628869A (ja) メモリデバイス
JPH04121896A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant