CN102171826B - 分立半导体器件和形成密封沟槽结终端的方法 - Google Patents

分立半导体器件和形成密封沟槽结终端的方法 Download PDF

Info

Publication number
CN102171826B
CN102171826B CN200980138445.3A CN200980138445A CN102171826B CN 102171826 B CN102171826 B CN 102171826B CN 200980138445 A CN200980138445 A CN 200980138445A CN 102171826 B CN102171826 B CN 102171826B
Authority
CN
China
Prior art keywords
groove
layer
substrate
semiconductor layer
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980138445.3A
Other languages
English (en)
Other versions
CN102171826A (zh
Inventor
R·R·鲍曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ADDISON R. CROCKETT
Original Assignee
ADDISON R CROCKETT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ADDISON R CROCKETT filed Critical ADDISON R CROCKETT
Publication of CN102171826A publication Critical patent/CN102171826A/zh
Application granted granted Critical
Publication of CN102171826B publication Critical patent/CN102171826B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种分立半导体器件具有基板，其具有第一导电类型的半导体材料。第一半导体层在该基板上形成。该第一半导体层具有第一导电类型的半导体材料。第二半导体层在第一半导体层上。该第二半导体层具有第二导电类型的半导体材料。沟槽穿过该第二半导体层形成且延伸到该第二半导体层中。沟槽具有圆形或多边形形状以及垂直侧壁。沟槽衬有绝缘层且填充有绝缘材料。该第一和第二半导体层之间的边界形成p-n结。该沟槽环绕该p-n结以终止在该第二半导体层上强加的电压的电场。该分立半导体器件还可以是晶体管、晶闸管、三端双向可控硅开关元件或瞬时电压抑制器。

Description

分立半导体器件和形成密封沟槽结终端的方法
技术领域
本发明一般涉及半导体器件，且更具体而言涉及一种具有用于提供改善电特性的密封沟槽结终端的分立半导体器件。
背景技术
半导体器件存在于娱乐、通信、网络、计算机和家居市场的领域中的很多产品中。半导体器件还存在于军事、航空、汽车、工业控制器和办公设备中。半导体器件执行针对每个这些应用所需的各种电功能。
半导体器件的制造涉及具有多个管芯的晶片的形成。每个半导体管芯包含数以百计或数以千计的执行各种电功能的晶体管以及其他有源和无源器件。对于给定晶片，来自晶片的每个管芯典型地执行相同的电功能。前端制造一般指的是在晶片上形成半导体器件。完成的晶片具有包含晶体管以及其他有源和无源部件的有源侧。有源和无源器件也可以在晶片的背面形成。后端制造指的是将完成的晶片切割或分割成各个管芯且然后封装管芯以用于结构支撑和环境隔离。
半导体器件具有各种封装类型且执行特定功能。一些常见类型的半导体器件是集成电路（IC）和诸如晶体管、二极管、整流器、瞬时电压抑制器、硅控整流器（SCR）以及晶闸管的分立器件。分立半导体器件执行诸如信号整流和功率传输的特定功能。例如，晶闸管是具有4层交替的n型和p型半导体材料（即，p-n-p-n或n-p-n-p）的固态分立半导体器件。晶闸管操作为开关，在栅极接收电流脉冲时导通，且在正向偏置时持续导通。IC包含数以百计或数以千计的为执行更复杂的模拟和数字功能所需的晶体管和其他半导体部件。
诸如二极管、SCR和晶闸管的很多分立半导体器件通过平面工艺或台面工艺制造。图1说明包含p-n结的常规二极管10（例如，整流器、小信号或齐纳管）的剖面图。二极管10使用平面工艺制备。n+基板12示为具有在基板12上形成的n-外延（epi）层14。基板12为器件提供结构支撑。p+区域16在外延层14中形成。平面工艺将使得在器件上形成表面二氧化硅（SiO2）层。p-n结在n-外延层16和p+区域16之间形成。基板12、外延层14和区域16可以使用相反的导电类型来形成，即使用p+基板、p-外延层和n+阱形成。
图2示出使用平面工艺制备的常规晶体管20。n+基板22示为具有在基板22上形成的n-外延层24。基板22为器件提供结构支撑。p阱26在外延层24中形成。n+区域28在p阱26中形成。平面工艺将使得在器件上形成表面SiO2层。n-p-n晶体管在n-外延层24、p阱26和n+区域28之间形成。基板22、外延层24、阱26和区域28可以使用相反的导电类型来形成，即使用p+基板、p-外延层、n阱和p+区域形成。
图3示出使用台面工艺制备的包含p-n结的常规二极管40。n+基板42示为具有基板42上形成的n-外延层44。基板42为器件提供结构支撑。p+层46在外延层44上形成。轮廓48在外延层44和层46中形成以在轮廓之间构建台面。p-n结在n-外延层44和p+层46之间形成。基板42、外延层44和层46可以使用相反的导电类型来形成，即使用p+基板、p-外延层和n+层形成。
平面和台面工艺对制造工艺和设计标准强加了可能影响器件的电参数的某些限制。重要的考虑是高电压下p-n结的行为。因为结在器件表面终止，高电压产生电场弥散。因此，硅p-n结通常在器件的表面击穿。弥散电场减小器件击穿电压。为进行补偿，通常使用保护环或场板来扩展弥散电场。
取决于特定制造步骤，平面工艺可能具有劣化反向击穿电压且增加p-n结漏电流的表面态限制。表面态限制进一步约束即使其他设计参数适当也可能获得的击穿电压水平。平面工艺典型地需要深结来减小扩散结的曲率半径。然而，深结具有增加p-n结的侧壁电容的不利影响且增加制造成本。
在台面制造工艺中，光刻和蚀刻用于限定p-n结。再则，重要的考虑是高电压下p-n结的行为。如图3所示，对台面形状造型可以改善击穿电压，但是增加制造工艺的复杂度和成本。为形成轮廓和台面而去除硅使得晶片处理成问题且导致晶片破损和成品率损失。
平面和台面工艺使用不同类型的钝化膜来帮助维持稳定的反向击穿电压。例如，高温氧化可以用于钝化p-n结，接着是附加薄钝化层以获得稳定的结。在适配各种钝化膜时，膜内的表面态和电荷必须被密切地监控以防止不希望的特性。附加钝化层要求更多的处理，这些处理进一步导致可能劣化电参数的晶片破损和污染。钝化膜还给制造工艺增加成本、复杂度以及变化，这可能劣化膜特性以及p-n结。晶片破损的可能性限制了大直径晶片的使用，这增加了制造成本。
另一缺点是当半导体在诸如150℃至175℃的提升温度下承受高温反向偏置（HTRB）时相对差的电学稳定性。尽管表面钝化膜可以在较低操作条件下提供满意的结果，但是尤其对于军事和空间应用，长期高温稳定性优选作为半导体器件的稳定性的度量。
在IC的制造中，隔离扩散工艺常用于制备模拟和数字电路。隔离扩散工艺使用光刻和蚀刻来限定隔离表面区域。光刻工艺的分辨率限定了隔离图案的宽度。隔离扩散工艺强加了影响电参数和管芯大小的某些设计限制，包括必须缩放适应所需电压的隔离图案的宽度、外延的厚度以及电阻率。一般而言，电压越高，电阻率越高且外延层越厚。隔离扩散工艺可能导致从管芯表面处的限定掩模图案的所有边缘的横向结扩展，这强加了结处的容量空间问题。当扩散向下驱动至基板时，扩展横向地延伸，这要求相当数量的硅来隔离每个有源器件区域。
取决于特定制造步骤，隔离扩散工艺可能具有劣化反向击穿电压且增加p-n结漏电流的表面态限制。表面态限制进一步约束即使其他设计参数适当也可能获得的击穿电压水平。因此，高电压工艺典型地需要深结来减小扩散结的曲率半径。然而，深结具有增加p-n结的侧壁电容的不利影响以及增加制造成本。
发明内容
在一个实施例中，本发明是一种分立半导体器件，该分立半导体器件包含包括第一导电类型的半导体材料的基板。第一半导体层在基板上形上形成。该第一半导体层具有第一导电类型的半导体材料。第二半导体层在第一半导体层上形成。该第二半导体层具有与第一导电类型半导体材料相反的第二导电类型的半导体材料。沟槽穿过第二半导体层形成，其延伸到第二半导体层中。沟槽衬有绝缘层且填充有绝缘材料。
在另一实施例中，本发明是一种制备分立半导体器件的方法，该方法包含提供包括第一导电类型的半导体材料的基板以及在基板上形成第一半导体层的步骤。该第一半导体层具有第一导电类型的半导体材料。该方法还包括在第一半导体层上形成第二半导体层的步骤。该第二半导体层具有与第一导电类型的半导体材料相反的第二导电类型的半导体材料。该方法还包括形成穿过第二半导体层、延伸到第二半导体层中的沟槽以及在沟槽中沉积绝缘材料的步骤。
在另一实施例中，本发明是一种制备分立半导体器件的方法，该方法包含：提供包括第一导电类型的半导体材料的基板以及在基板的第一表面上形成第一半导体层。该第一半导体层具有与第一导电类型的半导体材料相反的第二导电类型的半导体材料。该方法还包括形成穿过第一半导体层、延伸到基板中的沟槽以及在第一沟槽中沉积绝缘材料的步骤。
在另一实施例中，本发明是一种分立半导体器件，该分立半导体器件包含包括第一导电类型的半导体材料的基板。第一半导体层在基板的第一表面上形成。该第一半导体层具有与第一导电类型的半导体材料相反的第二导电类型的半导体材料。形成穿过第一半导体层、延伸到基板中的第一沟槽。第一沟槽被填充有绝缘材料。
附图说明
图1说明通过平面工艺形成的常规p-n结二极管的剖面图；
图2是通过平面工艺形成的常规n-p-n晶体管；
图3是通过台面工艺形成的常规p-n结二极管；
图4a-4b说明具有密封沟槽结终端的p-n结的剖面图和平面图；
图5是具有密封沟槽结终端的n-p-n晶体管；
图6说明具有密封沟槽结终端的整流器；
图7说明具有密封沟槽结终端的双向瞬时电压抑制器；
图8说明具有密封沟槽结终端的瞬时电压抑制器；
图9说明具有密封沟槽结终端的晶闸管；
图10说明具有密封沟槽结终端的三端双向可控硅开关元件（triac）；
图11说明具有多个密封沟槽结终端的晶闸管；
图12说明具有多个密封沟槽结终端的三端双向可控硅开关元件；
图13a-13e说明形成包括具有密封沟槽结终端的双极晶体管的IC的工艺；
图14是具有密封沟槽结终端的双极晶体管的备选实施例；以及
图15说明具有安装到其表面的不同类型半导体封装的PCB。
具体实施方式
参考附图，在下面的描述中，以一个或多个实施例描述本发明，在附图中相似的数字代表相同或类似的元件。尽管根据实现本发明目的的最佳模式来描述本发明，但是本领域技术人员将理解，本发明旨在涵盖可以包括在通过由下面的公开和附图所支持的所附权利要求以及其等同物限定的本发明的精神和范围内的备选、修改和等同物。
半导体器件的制造涉及具有多个管芯的晶片的形成。每个管芯包含数以百计或数以千计的执行一个或多个电功能的晶体管以及其他有源和无源器件。对于给定晶片，来自晶片的每个管芯典型地执行相同的电功能。前端制造一般指的是在晶片上形成半导体器件。完成的晶片具有包含晶体管以及其他有源和无源部件的有源侧。有源和无源器件也可以在晶片的背面形成。后端制造指的是将完成的晶片切割或分割成各个管芯且然后封装管芯以用于结构支撑和/或环境隔离。
半导体晶片一般包括其上布置有半导体器件的有源表面以及形成有例如硅（Si）的体半导体材料的背表面。晶片的背面也可以包含有源和无源器件。有源表面包含多个半导体管芯。有源表面通过包括分层、图案化、掺杂和热处理的各种半导体工艺来形成。在分层工艺中，半导体材料通过涉及热氧化、氮化、化学汽相沉积、蒸发和溅射的技术而生长或沉积在基板上。光刻涉及遮蔽表面区域且蚀刻掉不希望的材料以形成特定结构。掺杂工艺通过热扩散或离子注入来注射掺杂剂材料浓度。
半导体器件具有各种封装类型且执行特定功能。一些常见类型的半导体器件是集成电路（IC）和诸如晶体管、二极管、整流器、瞬时电压抑制器、硅控整流器（SCR）以及晶闸管的分立器件。分立半导体器件执行诸如信号整流和功率传输的特定功能。
图4a说明一种类型的分立半导体器件（在这种情况下为包含p-n结的二极管）的剖面图。二极管50在n+基板52上单片地形成。基板52为器件提供结构支撑。多个掺杂半导体层和区域使用诸如分层、图案化、掺杂和热处理的半导体光刻或注入制造工艺而在基板52上形成。在分层工艺中，材料通过涉及热氧化、氮化、化学汽相沉积、蒸发和溅射的技术而生长或沉积在基板上。图案化涉及使用光刻来遮蔽表面区域且蚀刻掉不希望的材料以形成特定结构。掺杂工艺通过热扩散或离子注入和热退火来注射掺杂剂材料即n型半导体材料或p型半导体材料的浓度。
为了形成二极管50，n-外延层54在n+基板52上形成。n型半导体掺杂剂可以是磷、砷或锑。p+层56在n-外延层54上形成。p型半导体掺杂剂可以是硼、铝或镓。p-n结由n-外延层54和p+层56限定，即，位于n型半导体掺杂剂电荷等于且相反于p型半导体掺杂剂电荷的边界处。基板52、外延层54以及层56可以使用分别相反的导电类型来形成，即，使用p+基板、p-外延层和n+层形成。
沟槽58使用光刻和各向异性蚀刻工艺穿过p+层56形成且延伸到n-外延层54中。光致抗蚀剂层被沉积以建立环绕n-外延层54和p+层56的p-n结的区域。在图4b的平面图中，沟槽58是环绕p-n结的环形、椭圆形、圆形、矩形、六边形或其他多边形形状。未掩蔽区域经历各向异性蚀刻以形成预定深度的沟槽58。沟槽58被制成至少与n-外延层54和p+层56之间的物理p-n结一样深或比后者更深以提供高电压结终端。在一个实施例中，沟槽58具有14微米（μm）的深度。沟槽58的侧壁相对于p+层56的表面基本垂直。备选地，沟槽58可以通过激光钻孔或各向同性蚀刻来形成。
在800℃至1150℃之间的温度下，在氧气氛围中，沟槽58衬有或覆盖有诸如二氧化硅（SiO2）的热氧化层57。衬里或盖层57密封p-n结的周界以防止污染，且为二极管50提供长期稳定性。沟槽58填充有诸如氮化硅（Si3N4）、氮氧化硅（SiON）、SiO2、五氧化二钽（Ta2O5）、氧化锆（ZrO2）、氧化铝（Al2O3）、多晶硅、非晶硅和半绝缘多晶硅的电介质或电绝缘材料59。绝缘填充的沟槽使用回蚀或化学机械抛光（CMP）进行平整化以与p+层56的表面齐平，以便形成一个或多个金属化层，这些金属化层形成与二极管50的相对区域的欧姆电接触。
因为垂直平面至少向下延伸到或经过物理p-n结，垂直绝缘填充的沟槽57-59限定了p-n结的水平边界。由高电压强加的任意电场在电绝缘沟槽57-59建立的水平边界处终止。因此，沟槽57-59用作密封沟槽结终端，其为器件提供高击穿电压。电绝缘的沟槽57-59针对密封沟槽结终端使用少量硅区域，同时在制造工艺中的后续处理期间为晶片提供机械强度。
通过消除半导体主体的表面处的p-n结终端以及结曲率，二极管50具有明显改善的电特性。例如，对于p-n结的漏电流的表面效应充分减小。在不增加管芯的大小和制造步骤的复杂度的情况下，反向击穿电压更高。而且，p-n结的反向击穿电压在晶片上更加一致。p-n结的侧壁电容减小，这增加了器件的频率响应以用于高频应用。具有电绝缘沟槽的半导体器件提供了改善的可靠性、晶片强度、每个晶片的管芯密度、击穿电压、高温稳定性、较少的破损或污染风险以及整体制造成品率。
在图5中示出了另一分立半导体器件（在该情况下是n-p-n沟槽晶体管）。晶体管60在n+基板62上单片地形成。基板62为器件提供结构支撑。多个掺杂半导体层和区域使用诸如分层、图案化、掺杂和热处理的半导体光刻或注入制造工艺而在基板62上形成。n-外延层64在n+基板62上形成。n型半导体掺杂剂可以是磷、砷或锑。p层66在n-外延层64上形成。p型半导体掺杂剂可以是硼、铝或镓。n+区域68在p层66中形成。n-p-n晶体管由n-外延层64、p层66和n+区域68限定。基板62、外延层64、层66和区域68可以使用分别相反的导电类型来形成，即，使用p+基板、p-外延层和n层和p+区域形成。
沟槽70使用光刻和各向异性蚀刻工艺穿过p+层66形成且延伸到n-外延层64中。光致抗蚀剂层被沉积以建立用于沟槽70的区域。在平面图中，沟槽70是环绕p-n结的环形、椭圆形、圆形、矩形、六边形或其他多边形形状。未掩蔽区域经历各向异性蚀刻以形成预定深度的沟槽70。沟槽70被制成至少与n-外延层64和p层66之间以及p层66和n+区域68之间的物理p-n结一样深或比后者更深，以提供高电压结终端。沟槽70的侧壁是基本垂直的。备选地，沟槽70可以通过激光钻孔或各向同性蚀刻来形成。
在800℃至1150℃之间的温度下，在氧气氛围中，沟槽70衬有或覆盖有诸如SiO2的热氧化层71。衬里或盖层71密封n-p-n晶体管60的周界以防止污染，且提供了长期稳定性。沟槽70填充有诸如Si3N4、SiON、SiO2、Ta2O5、ZrO2、Al2O3、多晶硅、非晶硅和半绝缘多晶硅的电介质或电绝缘材料72。绝缘填充的沟槽70-72使用回蚀或CMP进行平整化以与p层66的表面齐平，以便形成金属化层，这些金属化层形成与晶体管60的相对区域的欧姆电接触。
因为垂直平面至少向下延伸到或经过物理p-n结，垂直绝缘填充的沟槽限定了n-p-n晶体管的水平边界。由高电压强加的任意电场在由电绝缘沟槽70建立的水平边界处终止。因此，沟槽70用作密封沟槽结终端，其为器件提供高击穿电压。电绝缘的沟槽70针对密封沟槽结终端使用少量硅区域，同时在制造工艺中的后续处理期间为晶片提供机械强度，这为器件提供了高击穿电压。
图6中示出沟槽整流器80。沟槽整流器80是高电压分立半导体器件。p+层84在n-基板82上形成。p-n结由n-基板82和p+层84限定，即，位于n型半导体掺杂剂电荷等于且相反于p型半导体掺杂剂电荷的边界处。基板82和层84可以使用分别相反的导电类型来形成。
沟槽86使用光刻和各向异性蚀刻工艺穿过p+层84形成且延伸到n-基板82中。光致抗蚀剂层被沉积以建立用于沟槽86的区域。在平面图中，沟槽86是环绕p-n结的环形、椭圆形、圆形、矩形、六边形或其他多边形形状。未掩蔽区域经历各向异性蚀刻以形成预定深度的沟槽86。沟槽86至少与n-基板82和p+层84之间的物理p-n结一样深或比后者更深，以提供高电压结终端。沟槽86的侧壁是基本垂直的。备选地，沟槽86可以通过激光钻孔或各向同性蚀刻来形成。
在一个实施例中，在800℃至1150℃之间的温度下，在氧气氛围中，沟槽86可以衬有或覆盖有诸如SiO2的热氧化层。衬里或盖层密封p-n结的周界以防止污染，且提供二极管80的长期稳定性。沟槽86然后填充有诸如Si3N4、SiON、SiO2、Ta2O5、ZrO2、Al2O3、多晶硅、非晶硅和半绝缘多晶硅的电介质或电绝缘材料。绝缘填充的沟槽使用回蚀或CMP进行平整化以与p+层84的表面齐平，以便形成金属化层，这些金属化层形成与二极管80的相对区域的欧姆电接触。
因为垂直平面至少向下延伸到或经过物理p-n结，垂直绝缘填充的沟槽限定了p-n结的水平边界。由高电压强加的任意电场在由电绝缘沟槽86建立的水平边界处终止。因此，沟槽86用作密封沟槽结终端，其为器件提供高击穿电压。电绝缘的沟槽86针对密封沟槽结终端使用少量硅区域，同时在制造工艺中的后续处理期间为晶片提供机械强度，这为器件提供了高击穿电压。
在图7中示出了沟槽瞬时电压抑制器（TVS）90。TVS 90是双向分立半导体器件。n+层92在p基板94的第一表面上形成。第一p-n结由p基板94和n+层92限定，即，位于n型半导体掺杂剂电荷等于且相反于p型半导体掺杂剂电荷的边界处。n+层96在p基板94的第二表面上行形成。n+层96与n+层92相同，但是在p基板92的背面形成。第二p-n结由p基板94和n+层96限定，即，位于n型半导体掺杂剂电荷等于且相反于p型半导体掺杂剂电荷的边界处。基板94以及层92和96可以使用分别相反的导电类型来形成。
沟槽98使用光刻和各向异性蚀刻工艺而穿过n+层92形成且延伸到p基板94中。同样，沟槽100使用相同光刻和各向异性蚀刻工艺而穿过n+层96形成在晶片的背面且延伸到p基板94中。光致抗蚀剂层被沉积以建立用于沟槽98和100的区域。在平面图中，沟槽98和100是环绕相应p-n结的环形、椭圆形、圆形、矩形、六边形或其他多边形形状。未掩蔽区域经历各向异性蚀刻以形成预定深度的沟槽98和100。沟槽98被制成至少与n+层92和p基板94之间的物理p-n结一样深或比后者更深，以提供高电压结终端。沟槽100被制成至少与n+层96和p基板94之间的物理p-n结一样深或比后者更深，以提供高电压结终端。沟槽98和100的侧壁是基本垂直的。备选地，沟槽98和100可以通过激光钻孔或各向同性蚀刻来形成。
在800℃至1150℃之间的温度下，在氧气氛围中，沟槽98和100每个均衬有或覆盖有诸如SiO2的热氧化层。衬里或盖层密封p-n结的周界以防止污染，且提供TVS 90的长期稳定性。沟槽98和100每个均填充有诸如氮化硅Si3N4、SiON、SiO2、Ta2O5、ZrO2、Al2O3、多晶硅、非晶硅和半绝缘多晶硅的电介质或电绝缘材料。绝缘填充的沟槽使用回蚀或CMP进行平整化以与n+层92和n+层96的表面齐平，以便形成金属化层，这些金属化层形成与TVS 90的相对区域的欧姆电接触。
因为垂直平面至少向下延伸到或经过物理p-n结，垂直绝缘填充的沟槽限定了p-n结的水平边界。由高电压强加的任意电场在电绝缘沟槽98和100建立的水平边界处终止。因此，沟槽98-100用作密封沟槽结终端，其为器件提供高击穿电压。电绝缘的沟槽98-100针对密封沟槽结终端使用少量硅区域，同时在制造工艺中的后续处理期间为晶片提供机械强度。
在图8中示出了沟槽TVS 110。TVS 110是横向分立半导体器件。p+层112在n基板114上形成。p+层112和n基板114可以使用分别相反的导电类型来形成。沟槽116使用光刻和各向异性蚀刻工艺而穿过p+层112形成且延伸到n基板114中。在平面图中，沟槽116是环绕分离的p-n结的环形、椭圆形、圆形、矩形、六边形或其他多边形形状。第一p-n结由n基板114和区域118中的p+层112限定。第二p-n结由n基板114和区域119中的p+层112限定。沟槽116被制成至少与p+层112和n基板114之间的物理p-n结一样深或比后者更深，以提供高电压结终端。沟槽116的侧壁是基本垂直的。备选地，沟槽116可以通过激光钻孔或各向同性蚀刻来形成。
在一个实施例中，在800℃至1150℃之间的温度下，在氧气氛围中，沟槽116可以衬有或覆盖有诸如SiO2的热氧化层。衬里或盖层密封p-n结的周界以防止污染，且提供了TVS 110的长期稳定性。沟槽116填充有诸如Si3N4、SiON、SiO2、Ta2O5、ZrO2、Al2O3、多晶硅、非晶硅和半绝缘多晶硅的电介质或电绝缘材料。绝缘填充的沟槽使用回蚀或CMP进行平整化以与p+层112的表面齐平以便形成金属化层，这些金属化层形成与TVS 110的相对区域的欧姆电接触。
因为垂直平面至少向下延伸到或经过物理p-n结，垂直绝缘填充的沟槽限定了p-n结的水平边界。由高电压强加的任意电场在电绝缘沟槽116建立的水平边界处终止。因此，沟槽116用作密封沟槽结终端，其为器件提供高击穿电压。电绝缘的沟槽116针对密封沟槽结终端使用少量硅区域，同时在制造工艺中的后续处理期间为晶片提供机械强度。
图9示出在n-基板122上单片形成的沟槽晶闸管或SCR 120的剖面图。基板122为器件提供结构支撑。p层124在n-基板122的第一表面上形成。n+区域126在p层124中形成。p层128在n-基板122的第二表面上形成。p层124和128通过向基板122的两侧扩散p型掺杂剂而形成。p+区域130在p层128中形成以用于电接触。晶闸管120是具有4层交替的n型和p型半导体材料（即，由n+区域126、p层124、n-基板122和p层128限定的n-p-n-p）的固态半导体器件。晶闸管操作为开关，在栅极接收电流脉冲时导通，且在正向偏置时持续导通。基板122、层124、128和130以及区域126可以使用分别相反的导电类型来形成。
沟槽132使用光刻和各向异性蚀刻工艺而穿过p层124形成且延伸到n-基板122中。光致抗蚀剂层被沉积以建立环绕p层124和n-基板122的p-n结的区域。同样，沟槽134使用相同光刻和各向异性蚀刻工艺而穿过p层128形成且延伸到n-基板122中。光致抗蚀剂层被沉积以建立环绕p层128和n-基板122的p-n结的区域。在平面图中，沟槽132和134是环绕相应p-n结的环形、椭圆形、圆形、矩形、六边形或其他多边形形状。未掩蔽区域经历各向异性蚀刻以形成预定深度的沟槽132和134。沟槽132被制成至少与p层124和n-基板122之间的物理p-n结一样深或比后者更深，以提供高电压结终端。沟槽134被制成至少与p层128和n-基板122之间的物理p-n结一样深或比后者更深，以提供高电压结终端。沟槽132和134的侧壁是基本垂直的。备选地，沟槽132和134可以通过激光钻孔或各向同性蚀刻来形成。
在800℃至1150℃之间的温度下，在氧气氛围中，沟槽132和134可以衬有或覆盖有诸如SiO2的热氧化层。衬里或盖层密封p-n结的周界以防止污染，且为TVS 120提供长期稳定性。沟槽132和134填充有诸如Si3N4、SiON、SiO2、Ta2O5、ZrO2、Al2O3、多晶硅、非晶硅和半绝缘多晶硅的电介质或电绝缘材料。绝缘填充的沟槽使用回蚀或CMP进行平整化以与p层124和128的表面齐平，以便形成金属化层，这些金属化层形成与TVS 120的相对区域的欧姆电接触。
因为垂直平面至少向下延伸到或经过物理p-n结，垂直绝缘填充的沟槽限定了p-n结的水平边界。由高电压强加的任意电场在电绝缘沟槽132和134建立的水平边界处终止。因此，沟槽132-134用作密封沟槽结终端，其为器件提供高击穿电压。电绝缘的沟槽132-134针对密封沟槽结终端使用少量硅区域，同时在制造工艺中的后续处理期间为晶片提供机械强度。
通过消除半导体主体的表面处的p-n结终端以及结曲率，TVS 120具有明显改善的电特性。例如，对于p-n结的漏电流的表面效应充分减小。在不增加管芯的大小和制造步骤的复杂度的情况下，反向击穿电压更高。而且，p-n结的反向击穿电压在晶片上更加一致。p-n结的侧壁电容减小，这增加了器件的频率响应以用于高频应用。具有电绝缘沟槽的半导体器件提供了改善的可靠性、晶片强度、每个晶片的管芯密度、击穿电压、高温稳定性、较少的破损或污染风险以及整体制造成品率。
在图10中示出了另一分立半导体器件（在这种情况下是用于交变电流的沟槽三极管（三端双向可控硅开关元件））。三端双向可控硅开关元件是当被施加到其栅电极的正或负电压脉冲激励时在任一方向传导电流的双向三极晶闸管。一旦激励，器件持续导通，直到通过它的电流下降到阈值以下。三端双向可控硅开关元件140在n-基板142上单片形成。基板142为器件提供结构支撑。p层144在n-基板142的第一表面上形成。n+区域146在p层144中形成。p层148在n-基板142的第二表面上形成。p层144和148通过向基板142的两侧扩散p型掺杂剂而形成。n+区域150在p层148中形成。三端双向可控硅开关元件是由n+区域146、p层144、n-基板142和p层148以及由p层144、n-基板142、p层148以及n+区域150限定的双向器件。基板142、层144和148以及区域146和150可以使用分别相反的导电类型来形成。
沟槽152使用光刻和各向异性蚀刻工艺而穿过p层144形成且延伸到n-基板142中。光致抗蚀剂层被沉积以建立环绕p层144和n-基板142的p-n结的区域。同样，沟槽154使用相同的光刻和各向异性蚀刻工艺而穿过p层148形成且延伸到n-基板142中。光致抗蚀剂层被沉积以建立环绕p层148和n-基板142的p-n结的区域。在平面图中，沟槽152和154是环绕相应p-n结的环形、椭圆形、圆形、矩形、六边形或其他多边形形状。未掩蔽区域经历各向异性蚀刻以形成预定深度的沟槽152和154。沟槽152被制成至少与p层144和n-基板142之间的物理p-n结一样深或比后者更深，以提供高电压结终端。沟槽154被制成至少与p层148和n-基板142之间的物理p-n结一样深或比后者更深，以提供高电压结终端。沟槽152和154的侧壁是基本垂直的。备选地，沟槽152和154可以通过激光钻孔或各向同性蚀刻来形成。
在800℃至1150℃之间的温度下，在氧气氛围中，沟槽152和154可以衬有或覆盖有诸如SiO2的热氧化层。衬里或盖层密封p-n结的周界以防止污染，且为三端双向可控硅开关元件140提供长期稳定性。沟槽152和154填充有诸如Si3N4、SiON、SiO2、Ta2O5、ZrO2、Al2O3、多晶硅、非晶硅和半绝缘多晶硅的电介质或电绝缘材料。绝缘填充的沟槽使用回蚀或CMP进行平整化以与p层144和148的表面齐平以便形成金属化层，这些金属化层形成与三端双向可控硅开关元件140的相对区域的欧姆电接触。
因为垂直平面至少向下延伸到或经过物理p-n结，垂直绝缘填充的沟槽限定了p-n结的水平边界。由高电压强加的任意电场在电绝缘沟槽152和154建立的水平边界处终止。因此，沟槽152-154用作密封沟槽结终端，其为器件提供高击穿电压。电绝缘的沟槽152-154针对密封沟槽结终端使用少量硅区域，同时在制造工艺中的后续处理期间为晶片提供机械强度。
通过消除半导体主体的表面处的p-n结终端以及结曲率，三端双向可控硅开关元件140具有明显改善的电特性。例如，对于p-n结的漏电流的表面效应充分减小。在不增加管芯的大小和制造步骤的复杂度的情况下，反向击穿电压更高。而且，p-n结的反向击穿电压在晶片上更加一致。p-n结的侧壁电容减小，这增加了器件的频率响应以用于高频应用。具有电绝缘沟槽的半导体器件提供了改善的可靠性、晶片强度、每个晶片的管芯密度、击穿电压、高温稳定性、较少的破损或污染风险以及整体制造成品率。
图11说明在n-基板162上单片形成的沟槽晶闸管或SCR 160的剖面图。晶闸管160具有多个密封沟槽结终端。基板162为器件提供结构支撑。p层164在n-基板162的第一表面上形成。n+区域166在p层164中形成。p层168在n-基板162的第二表面上形成。p层164和168通过向基板162的两侧扩散p型掺杂剂而形成。p+区域170在p层168中形成以用于电接触。晶闸管160是具有4层交替的n型和p型半导体材料（即，由n+区域166、p层164、n-基板162和p层168限定的n-p-n-p）的固态半导体器件。晶闸管操作为开关，在栅极接收电流脉冲时导通且在正向偏置时持续导通。基板162、层164和168以及区域166和170可以使用分别相反的导电类型来形成。
沟槽172使用光刻和各向异性蚀刻工艺而穿过p层164形成且延伸到n-基板162中。光致抗蚀剂层被沉积以建立环绕p层164和n-基板162的p-n结的区域。同样，沟槽174在n+区域166周围的p层164中形成。光致抗蚀剂层还建立环绕n+区域166的区域。以类似的方式，沟槽176使用相同的光刻和各向异性蚀刻工艺而穿过p层168形成且延伸到n-基板162中。光致抗蚀剂层被沉积以建立环绕p层168和n-基板162的p-n结的区域。在平面图中，沟槽172-176是环绕相应p-n结的环形、椭圆形、圆形、矩形、六边形或其他多边形形状。未掩蔽区域经历各向异性蚀刻以形成预定深度的沟槽172-176。沟槽172被制成至少与p层164和n-基板162之间的物理p-n结一样深或比后者更深，以提供高电压结终端。沟槽174被制成至少与p层164和n+区域166之间的物理p-n结一样深或比后者更深，以提供高电压结终端。沟槽176被制成至少与p层168和n-基板162之间的物理p-n结一样深或比后者更深，以提供高电压结终端。沟槽172-176的侧壁是基本垂直的。备选地，沟槽172-176可以通过激光钻孔或各向同性蚀刻来形成。
在一个实施例中，在800℃至1150℃之间的温度下，在氧气氛围中，沟槽172-176可以衬有或覆盖有诸如SiO2的热氧化层。衬里或盖层密封p-n结的周界以防止污染，且为晶闸管160提供长期稳定性。沟槽172-176填充有诸如Si3N4、SiON、SiO2、Ta2O5、ZrO2、Al2O3、多晶硅、非晶硅和半绝缘多晶硅的电介质或电绝缘材料。绝缘填充的沟槽使用回蚀或CMP进行平整化以与p层164和168的表面齐平以便形成金属化层，这些金属化层形成与晶闸管160的相对区域的欧姆电接触。
因为垂直平面至少向下延伸到或经过物理p-n结，垂直绝缘填充的沟槽限定了p-n结的水平边界。由高电压强加的任意电场在电绝缘沟槽172-176建立的水平边界处终止。因此，沟槽172-176用作多个密封沟槽结终端，其为器件提供高击穿电压。电绝缘的沟槽172-176针对密封沟槽结终端使用少量硅区域，同时在制造工艺中的后续处理期间为晶片提供机械强度。
在图12中示出另一分立半导体器件（在该情况中为沟槽三端双向可控硅开关元件）。三端双向可控硅开关元件是当被施加到其栅电极的正或负电压脉冲激励时在任一方向传导电流的双向三极晶闸管。一旦激励，器件持续导通，直到通过它的电流下降到阈值以下。三端双向可控硅开关元件180在n-基板182上单片地形成。三端双向可控硅开关元件180具有多个密封沟槽结终端。基板182为器件提供结构支撑。p层184在n-基板182的第一表面上形成。n+区域186在p层184中形成。p层188在n-基板182的第二表面上形成。p层184和188通过向基板182的两侧扩散p型掺杂剂而形成。n+区域190在p层188中。三端双向可控硅开关元件是由n+区域186、p层184、n-基板182和p层188以及由p层184、n-基板182、p层188以及n+区域190限定的双向器件。基板182、层184和188以及区域186和190可以使用分别相反的导电类型来形成。
沟槽192使用光刻和各向异性蚀刻工艺而穿过p层184形成且延伸到n-基板182中。光致抗蚀剂层被沉积以建立环绕p层184和n-基板182的p-n结的区域。同样，沟槽196在n+区域186周围的p层184中形成。光致抗蚀剂层也建立环绕n+区域186的区域。以类似的方式，沟槽194使用相同光刻和各向异性蚀刻工艺而穿过p层188形成且延伸到n-基板182中。光致抗蚀剂层被沉积以建立环绕p层188和n-基板182的p-n结的区域。沟槽198在n+区域190周围的p层188中形成。光致抗蚀剂层也建立环绕n+区域190的区域。在平面图中，沟槽192-198是环绕相应p-n结的环形、椭圆形、圆形、矩形、六边形或其他多边形形状。未掩蔽区域经历各向异性蚀刻以形成预定深度的沟槽192-198。沟槽192被制成至少与p层184和n-基板182之间的物理p-n结一样深或比后者更深，以提供高电压结终端。再则沟槽196被制成至少与n+区域186一样深或比后者更深，以提供高电压终端。沟槽194被制成至少与p层188和n-基板182之间的物理p-n结一样深或比后者更深。再则沟槽198被制成至少与n+区域190一样深或比后者更深，以提供高电压终端。沟槽192-198的侧壁是基本垂直的。备选地，沟槽192-198可以通过激光钻孔或各向同性蚀刻来形成。
在800℃至1150℃之间的温度下，在氧气氛围中，沟槽192-198可以衬有或覆盖有诸如SiO2的热氧化层。衬里或盖层密封p-n结的周界以防止污染，且为三端双向可控硅开关元件180提供长期稳定性。沟槽192-198填充有诸如Si3N4、SiON、SiO2、Ta2O5、ZrO2、Al2O3、多晶硅、非晶硅和半绝缘多晶硅的电介质或电绝缘材料。绝缘填充的沟槽使用回蚀或CMP进行平整化以与p层184和188的表面齐平以便形成金属化层，这些金属化层形成与三端双向可控硅开关元件140的相对区域的欧姆电接触。
因为垂直平面至少向下延伸到或经过物理p-n结，垂直绝缘填充的沟槽限定了p-n结的水平边界。由高电压强加的任意电场在电绝缘沟槽192-198建立的水平边界处终止。因此，沟槽192-198用作多个密封沟槽结终端，其为器件提供高击穿电压。电绝缘的沟槽192-198针对密封沟槽结终端使用少量硅区域，同时在制造工艺中的后续处理期间为晶片提供机械强度。
图13a-13e说明用于IC 200的制造工艺流程。尽管工艺流程针对双极晶体管，但是类似的工艺可以用于形成二极管、无源器件和其他IC半导体器件。在图13a中，p-基板210是用于结构支撑的硅、砷化镓或其他体半导体材料。p型半导体掺杂剂可以是硼、铝或稼。p-基板210具有1至50 ohms-cm的电阻率。使用片类掺杂工艺，基板210的表面使用典型地是磷、砷或锑的n型掺杂剂被注入至表面浓度为1E19原子/立方厘米，以形成n+埋层212。n外延层214在n+埋层212上形成。n+埋层212提供IC的电绝缘且减小在n外延层214的形成期间可能在Si<111>和Si<100>晶向基板上发生的图案洗脱效应。
在图13b中，氧化层216在n外延层214上形成。使用光刻和各向异性蚀刻工艺，部分氧化层216通过蚀刻工艺去除以形成沟槽。在图13c中，沟槽218穿过氧化层216中的开孔而形成。沟槽218延伸穿过n外延层214和n+埋层212且延伸到p-基板210中。在平面图中，沟槽218是环绕p-n结的环形、椭圆形、圆形、矩形、六边形或其他多边形形状。沟槽218的侧壁基本垂直且至少与p-基板210和n+埋层212之间的物理p-n结一样深或比后者更深，以提供高电压结终端。备选地，沟槽218可以通过激光钻孔或各向同性蚀刻来形成。
在800℃至1150℃之间的温度下，在氧气氛围中，沟槽218可以衬有或覆盖有诸如SiO2的热氧化层217。衬里或盖层217密封p-n结的周界以防止污染，且为IC 200提供长期稳定性。沟槽218填充有诸如Si3N4、SiON、SiO2、Ta2O5、ZrO2、Al2O3、多晶硅、非晶硅和半绝缘多晶硅的电介质或电绝缘材料。绝缘填充的沟槽使用回蚀或CMP进行平整化以与n外延层214的表面齐平以便形成金属化层，这些金属化层形成与IC 200的相对区域的欧姆电接触。
图13d示出在n外延层214中形成的p基极阱220。在图13e中，n+区域222在p基极阱220中形成。n+区域222操作为晶体管的发射极。n+区域224在n外延层214中形成以用于电接触。氧化层216被图案化以用于n+区域224、p基极阱220以及n+区域的金属接触226、228和230，它们分别形成n-p-n晶体管的发射极、基极和集电极。
因为垂直平面至少向下延伸到或经过物理p-n结，垂直绝缘填充的沟槽限定了p-n结的水平边界。由高电压强加的任意电场在电绝缘沟槽217-219建立的水平边界处终止。因此，沟槽217-219用作密封沟槽结终端，其为器件提供高击穿电压。电绝缘的沟槽217-219针对密封沟槽结终端使用少量硅区域，同时在制造工艺中的后续处理期间为晶片提供机械强度。
通过消除半导体主体的表面处的p-n结终端以及结曲率，IC 200具有明显改善的电特性。例如，对于p-n结的漏电流的表面效应充分减小。在不增加管芯的大小和制造步骤的复杂度的情况下，反向击穿电压更高。而且，p-n结的反向击穿电压在晶片上更加一致。p-n结的侧壁电容减小，这增加了器件的频率响应以用于高频应用。具有电绝缘沟槽的半导体器件提供了改善的可靠性、晶片强度、每个晶片的管芯密度、击穿电压、高温稳定性、较少的破损或污染风险以及整体制造成品率。
图14示出IC 240中n-p-n双极晶体管的备选实施例。p-基板242的表面使用n型掺杂剂被注入至表面浓度为1E19原子/立方厘米以形成n+埋层244。n+埋层延伸到n外延层246的表面。n外延层246在n+埋层244上形成。n+埋层延伸到IC 240与n外延层246齐平的表面。沟槽248使用光刻和各向异性蚀刻工艺来形成。沟槽248穿过n外延层246和n+埋层244延伸且延伸到p-基板242中。在平面图中，沟槽248是环绕p-n结的环形、椭圆形、圆形、矩形、六边形或其他多边形形状。沟槽248的侧壁基本垂直且至少与p-基板242和n+埋层244之间的物理p-n结一样深或比后者更深，以提供高电压结终端。备选地，沟槽248可以通过激光钻孔或各向同性蚀刻来形成。
在800℃至1150℃之间的温度下，在氧气氛围中，沟槽248可以衬有或覆盖有诸如SiO2的热氧化层250。衬里或盖层250密封p-n结的周界以防止污染，且为IC 240提供长期稳定性。沟槽248填充有诸如Si3N4、SiON、SiO2、Ta2O5、ZrO2、Al2O3、多晶硅、非晶硅和半绝缘多晶硅的电介质或电绝缘材料252。绝缘填充的沟槽使用回蚀或CMP进行平整化以与n外延层246的表面齐平以便形成金属化层，这些金属化层形成与IC 240的相对区域的欧姆电接触。
p基极阱254在n外延层246中形成。n+区域256在p基极阱254中形成。n+区域256操作为晶体管的发射极。氧化层258被图案化以用于p基极阱254、n+区域256和n+埋层244的金属接触260、262和264，它们分别形成n-p-n晶体管的基极、发射极和集电极。
因为垂直平面至少向下延伸到或经过物理p-n结，垂直绝缘填充的沟槽限定了p-n结的水平边界。由高电压强加的任意电场在电绝缘沟槽248-252建立的水平边界处终止。因此，沟槽248-252用作密封沟槽结终端，其为器件提供高击穿电压。电绝缘的沟槽248-252针对密封沟槽结终端使用少量硅区域，同时在制造工艺中的后续处理期间为晶片提供机械强度。
图15说明电子器件280，该电子器件280具有芯片载体基板或印刷电路板（PCB）282，该芯片载体基板或印刷电路板（PCB）282具有安装到其表面的多个半导体封装或半导体管芯。取决于应用，电子器件280可以具有一种类型的半导体封装或多种类型的半导体封装。用于说明目的，图15中示出不同类型的半导体封装。
每个器件280可以是使用半导体封装来执行电功能的独立系统。备选地，电子器件280可以是较大系统的子部件。例如，电子器件280可以是能够插入到计算机的图形卡、网络接口卡或其他信号处理卡。半导体封装可以包括微处理器、存储器、专用集成电路（ASIC）、逻辑电路、模拟电路、射频（RF）电路、分立器件或其他半导体管芯或电学部件。
PCB 282提供用于安装到PCB上的半导体封装和其他电子部件的结构支撑和电互连的一般基板。导电信号迹线284使用蒸发、电镀、化学镀、丝网印刷或其他合适的金属沉积工艺而在PCB 282的表面上或层内形成。信号迹线284提供每个半导体封装、安装的部件以及任意相连的外部系统部件之间的电通信。迹线284还为每个半导体封装提供功率和接地连接。
用于说明目的，示出安装在PCB 282上的若干种类型的半导体封装，包括双列直插式封装（DIP）286、引线接合管芯288、凸点芯片载体（BCC）290以及倒装封装292。取决于系统需求，半导体封装和其他电子部件的任意组合可以连接到PCB 282。在一些实施例中，电子器件280包括单个附接的半导体封装，而其他实施例需要多个互连封装。通过在单个基板上组合一个或多个半导体封装，制造商可以将预制部件合并到电子器件和系统中。
每个半导体封装包含具有上述密封沟槽结终端的分立半导体器件或IC。这些半导体器件展现出改进的可靠性、晶片强度、每个晶片的管芯密度、击穿电压、高温稳定性、较少的破损或污染风险以及整体制造成品率。
尽管已详细说明了本发明的一个或多个实施例，但是技术人员将理解，可以在不偏离在随后权利要求中提出的本发明的范围的情况下对这些实施例做出修改和变化。

Claims (5)

1.一种制备分立半导体器件的方法，包含：
提供包括第一导电类型的半导体材料的基板；
在该基板的第一表面上形成第一半导体层，该第一半导体层具有与第一导电类型的半导体材料相反的第二导电类型的半导体材料；
形成穿过该第一半导体层且延伸到基板中的第一沟槽；
使该第一沟槽衬有热氧化层；
在该第一沟槽中沉积绝缘材料；
在与基板的第一表面相反的基板的第二表面上形成第二半导体层，该第二半导体层具有第二导电类型的半导体材料；
形成穿过该第二半导体层且延伸到基板中的第二沟槽，该第二沟槽填充有绝缘材料；
在第一半导体层中形成第三半导体层，该第三半导体层具有第一导电类型的半导体材料；以及
形成穿过该第三半导体层周围的第一半导体层的第三沟槽，该第三沟槽填充有绝缘材料，
其中在该第一半导体层和基板之间形成p-n结且该第一沟槽环绕该p-n结以限定p-n结的水平边界，使得在该第一半导体层上强加的电压的电场终止于由第一沟槽建立的水平边界处。
2.根据权利要求1所述的方法，还包含平整化沉积在该第一沟槽中的该绝缘材料到该第一半导体层的表面。
3.一种制备分立半导体器件的方法，包含：
提供包括第一导电类型的半导体材料的基板；
在该基板的第一表面上形成第一半导体层，该第一半导体层具有与第一导电类型的半导体材料相反的第二导电类型的半导体材料以在该基板和第一半导体层之间的边界处形成p-n结；
形成穿过该第一半导体层且延伸到基板中的第一沟槽以环绕该p-n结并限定该p-n结的水平边界；
在该第一沟槽中沉积绝缘材料以使在该第一半导体层上强加的电压的电场终止于由第一沟槽限定的所述水平边界处；
在该第一半导体层中形成第二半导体层，该第二半导体层具有第一导电类型的半导体材料；形成穿过该第二半导体层周围的第一半导体层的第二沟槽；以及
在该第二沟槽中沉积绝缘材料。
4.根据权利要求3所述的方法，其中该第一沟槽具有圆形或多边形形状。
5.根据权利要求3所述的方法，其中该第一沟槽包括基本垂直的侧壁。
CN200980138445.3A 2008-07-30 2009-07-24 分立半导体器件和形成密封沟槽结终端的方法 Expired - Fee Related CN102171826B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/182,660 2008-07-30
US12/182,660 US8163624B2 (en) 2008-07-30 2008-07-30 Discrete semiconductor device and method of forming sealed trench junction termination
US12/182660 2008-07-30
PCT/US2009/051650 WO2010014507A1 (en) 2008-07-30 2009-07-24 Discrete semiconductor device and method of forming sealed trench junction termination

Publications (2)

Publication Number Publication Date
CN102171826A CN102171826A (zh) 2011-08-31
CN102171826B true CN102171826B (zh) 2015-04-29

Family

ID=41607465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980138445.3A Expired - Fee Related CN102171826B (zh) 2008-07-30 2009-07-24 分立半导体器件和形成密封沟槽结终端的方法

Country Status (4)

Country Link
US (2) US8163624B2 (zh)
EP (1) EP2308092A4 (zh)
CN (1) CN102171826B (zh)
WO (1) WO2010014507A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543720B (zh) * 2010-12-07 2015-03-04 中国振华集团永光电子有限公司 一种硅双向瞬态电压抑制二极管及制作方法
CN102244079B (zh) * 2011-07-28 2013-08-21 江苏捷捷微电子股份有限公司 台面工艺功率晶体管芯片结构和实施方法
CN102324382A (zh) * 2011-10-20 2012-01-18 上海先进半导体制造股份有限公司 重掺杂p型衬底上生长高阻n型外延层的方法
CN103367393B (zh) * 2012-03-28 2016-04-13 上海华虹宏力半导体制造有限公司 瞬态电压抑制器件及制造工艺方法
CN103681446B (zh) * 2012-09-10 2016-06-08 中国科学院微电子研究所 一种浅沟槽隔离结构及其制造方法
TW201440118A (zh) * 2013-04-11 2014-10-16 Anpec Electronics Corp 半導體功率元件的製作方法
US10386729B2 (en) 2013-06-03 2019-08-20 Kla-Tencor Corporation Dynamic removal of correlation of highly correlated parameters for optical metrology
US9742385B2 (en) 2013-06-24 2017-08-22 Ideal Power, Inc. Bidirectional semiconductor switch with passive turnoff
US9799731B2 (en) 2013-06-24 2017-10-24 Ideal Power, Inc. Multi-level inverters using sequenced drive of double-base bidirectional bipolar transistors
US8841174B1 (en) * 2013-07-01 2014-09-23 International Business Machines Corporation Silicon controlled rectifier with integral deep trench capacitor
WO2015089227A1 (en) * 2013-12-11 2015-06-18 Ideal Power Inc. Systems and methods for bidirectional device fabrication
US11637016B2 (en) 2013-12-11 2023-04-25 Ideal Power Inc. Systems and methods for bidirectional device fabrication
US9355853B2 (en) 2013-12-11 2016-05-31 Ideal Power Inc. Systems and methods for bidirectional device fabrication
CN103840013A (zh) * 2014-01-26 2014-06-04 上海韦尔半导体股份有限公司 双向tvs二极管及其制造方法
US20160204714A1 (en) 2014-11-06 2016-07-14 Ideal Power Inc. Variable-Voltage Self-Synchronizing Rectifier Circuits, Methods, and Systems
CN106803515A (zh) * 2015-11-26 2017-06-06 宁波达新半导体有限公司 半导体功率器件的终端结构及其制造方法
CN107452622A (zh) * 2016-05-31 2017-12-08 北大方正集团有限公司 双向沟槽tvs二极管及制作方法
CN108133953B (zh) * 2017-09-27 2021-01-01 华润微电子（重庆）有限公司 一种可控硅器件及其制备方法
CN109585530B (zh) * 2017-09-28 2021-10-29 万国半导体(开曼)股份有限公司 高浪涌瞬变电压抑制器
CN110416152A (zh) * 2019-07-26 2019-11-05 上海华虹宏力半导体制造有限公司 深槽隔离结构及工艺方法
CN110828562A (zh) * 2019-11-29 2020-02-21 力特半导体（无锡）有限公司 晶闸管及其制造方法
TWI732426B (zh) * 2020-01-17 2021-07-01 台灣茂矽電子股份有限公司 瞬態電壓抑制二極體結構及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
US5395801A (en) * 1993-09-29 1995-03-07 Micron Semiconductor, Inc. Chemical-mechanical polishing processes of planarizing insulating layers
CN1561546A (zh) * 2001-09-28 2005-01-05 伯纳斯有限公司 开关器件
CN1822390A (zh) * 2005-02-15 2006-08-23 半导体元件工业有限责任公司 半导体器件边缘终端结构及方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2633324C2 (de) 1976-07-24 1983-09-15 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Verfahren zum Herstellen von Halbleiterbauelementen hoher Sperrspannungsbelastbarkeit
JPS5417682A (en) * 1977-07-08 1979-02-09 Mitsubishi Electric Corp Semiconductor and its manufacture
DE2739762C2 (de) * 1977-09-03 1982-12-02 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Verfahren zur Passivierung von Halbleiterkörpern
US4371423A (en) * 1979-09-04 1983-02-01 Vlsi Technology Research Association Method of manufacturing semiconductor device utilizing a lift-off technique
JPS56134765A (en) * 1980-03-26 1981-10-21 Nec Corp Thyristor element
US6236099B1 (en) * 1996-04-22 2001-05-22 International Rectifier Corp. Trench MOS device and process for radhard device
KR100270965B1 (ko) * 1998-11-07 2000-12-01 윤종용 고속 바이폴라 트랜지스터 및 그 제조방법
JP4617527B2 (ja) * 1999-04-08 2011-01-26 株式会社デンソー 回路装置
US6262472B1 (en) * 1999-05-17 2001-07-17 National Semiconductor Corporation Bipolar transistor compatible with CMOS utilizing tilted ion implanted base
JP2002184952A (ja) * 2000-12-15 2002-06-28 Shindengen Electric Mfg Co Ltd 半導体装置、半導体装置の製造方法
US6825510B2 (en) * 2002-09-19 2004-11-30 Fairchild Semiconductor Corporation Termination structure incorporating insulator in a trench
KR100606935B1 (ko) * 2004-08-23 2006-08-01 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US7535057B2 (en) * 2005-05-24 2009-05-19 Robert Kuo-Chang Yang DMOS transistor with a poly-filled deep trench for improved performance
US7489488B2 (en) * 2005-10-19 2009-02-10 Littelfuse, Inc. Integrated circuit providing overvoltage protection for low voltage lines
US7767529B2 (en) * 2007-04-20 2010-08-03 Semiconductor Componenets Industries, LLC Semiconductor component and method of manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
US5395801A (en) * 1993-09-29 1995-03-07 Micron Semiconductor, Inc. Chemical-mechanical polishing processes of planarizing insulating layers
CN1561546A (zh) * 2001-09-28 2005-01-05 伯纳斯有限公司 开关器件
CN1822390A (zh) * 2005-02-15 2006-08-23 半导体元件工业有限责任公司 半导体器件边缘终端结构及方法

Also Published As

Publication number Publication date
WO2010014507A1 (en) 2010-02-04
US8766398B2 (en) 2014-07-01
US8163624B2 (en) 2012-04-24
EP2308092A4 (en) 2013-02-20
US20100025807A1 (en) 2010-02-04
EP2308092A1 (en) 2011-04-13
US20120175729A1 (en) 2012-07-12
CN102171826A (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
CN102171826B (zh) 分立半导体器件和形成密封沟槽结终端的方法
US10685955B2 (en) Trench diode and method of forming the same
US20150123240A1 (en) Semiconductor Device and Method of Forming Shallow P-N Junction with Sealed Trench Termination
EP0011443B1 (en) Semiconductor integrated circuit device
US11417647B2 (en) Semiconductor structure having a semiconducture substrate and an isolation component
KR20080073313A (ko) 반도체 장치 및 그 제조 방법
US8895399B2 (en) Integrated circuit and method of forming sealed trench junction termination
CN111755503A (zh) 一种可变横向掺杂的终端结构及其制作方法
CN106169508B (zh) 一种双向超低电容瞬态电压抑制器及其制作方法
CN111370479A (zh) 沟槽栅功率器件及其制造方法
US11233045B2 (en) Transient voltage suppression device and manufacturing method therefor
US9831327B2 (en) Electrostatic discharge protection devices and methods of forming the same
JP3493681B2 (ja) 埋込みアバランシュ・ダイオード
CN109346508B (zh) 具有电流路径方向控制功能的半导体结构
KR101779588B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
CN109326592B (zh) 瞬态电压抑制器及其制造方法
JP4808044B2 (ja) 半導体バルク抵抗素子および半導体バルク抵抗素子を有するモジュール
CN216563122U (zh) 半导体器件
US20220384430A1 (en) Electrode structure, semiconductor structure, and manufacturing method of electrode structure
CN103178121A (zh) Pin二极管及其制造方法
US20240072113A1 (en) Vertical semiconductor device and manufacturing method therefor
CN108922925B (zh) 一种功率器件保护芯片及其制作方法
CN116130481A (zh) 可调节击穿电压的pn结结构及其制作方法
CN114005817A (zh) 半导体器件及其制备方法
CN112071899A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CROCKETT ADDISON R.

Free format text: FORMER OWNER: TRION TECHNOLOGY INC.

Effective date: 20130221

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130221

Address after: Arizona, USA

Applicant after: ADDISON R. CROCKETT

Address before: The United States Arizona

Applicant before: Trion Technology Inc.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150429

Termination date: 20160724