CN102148229B - 存储元件及半导体装置 - Google Patents

存储元件及半导体装置 Download PDF

Info

Publication number
CN102148229B
CN102148229B CN2011100269476A CN201110026947A CN102148229B CN 102148229 B CN102148229 B CN 102148229B CN 2011100269476 A CN2011100269476 A CN 2011100269476A CN 201110026947 A CN201110026947 A CN 201110026947A CN 102148229 B CN102148229 B CN 102148229B
Authority
CN
China
Prior art keywords
layer
conductive layer
memory element
oxide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2011100269476A
Other languages
English (en)
Other versions
CN102148229A (zh
Inventor
汤川干央
杉泽希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102148229A publication Critical patent/CN102148229A/zh
Application granted granted Critical
Publication of CN102148229B publication Critical patent/CN102148229B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/33—Material including silicon
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种存储元件、半导体装置。其目的在于减少每个存储元件中的写入工作的不均匀性，其目的还在于提供安装有所述存储元件且写入特性优良的半导体装置。本发明的存储元件包括第一导电层、金属氧化物层、半导体层、有机化合物层、第二导电层，并且金属氧化物层、半导体层、以及有机化合物层被第一导电层和第二导电层夹持，金属氧化物层与第一导电层接触，与金属氧化物层接触地设置半导体层。通过采用这种结构，减少了每个存储元件中的写入动作的不均匀性。

Description

存储元件及半导体装置
本申请是申请号为200710136778.5、申请日为2007年7月27日、发明名称为“存储元件及半导体装置”的发明专利申请的分案申请。
技术领域
本发明涉及存储元件及具有该存储元件的半导体装置。
背景技术
近年来，具有集成在绝缘表面上的多个电路并具有各种功能的半导体装置已被开发出来。此外，将由设置在半导体装置上的天线所接收的电波转换为电能且利用该电能进行数据发射/接收的半导体装置的开发也正在进行。这种半导体装置被称为无线芯片(也称为ID标签、IC标签、IC芯片、RF(射频)标签、无线标签、电子标签、或者RFID(射频识别))，并且已被引入一部分市场。
这些已被实用化的半导体装置中的许多包括使用如硅等半导体衬底的电路(也称为IC(集成电路)芯片)和天线。并且该IC芯片包括存储电路、控制电路等。特别地，通过提供能够存储许多数据的存储电路，就可提供更高功能且高附加值的半导体装置。然而，虽然硅衬底昂贵，但是这些半导体装置被要求以低成本来制造。这是因为像无线芯片那样的小型半导体装置被期待着与一次性商品差不多的需要的缘故。因此，近年来，在廉价玻璃衬底上形成控制电路、存储电路且使用可以以低温形成薄膜的有机化合物的有机器件例如有机薄膜晶体管(以下，也称为“有机TFT”)、有机存储元件等已被积极地开发出来(例如，参照专利文件1)。
[专利文件1]日本专利申请公开2002-26277号公报
通过在一对电极之间设置有机化合物层来形成用作有机存储器芯片的存储部分的存储元件，并且当写入数据时，利用由于在电极之间施加电压而发生的诸如电阻值等电气特性的变化。如此，工作原理很简单，但是即使利用具有相同结构的存储元件，也在每个元件的写入工作中容易发生不均匀性。例如，以下说明对于按顺序层叠有第一导电层、有机化合物层、第二导电层的存储元件中的写入电压的不均匀性研究的结果。注意，使用的存储元件的尺寸为5μm×5μm(以下，写为5μm见方)、10μm×10μm(10μm见方)，而且使用其膜厚度为100nm的钛作为第一导电层，并使用其膜厚度为10nm的4，4’-双[N-(1-萘基)-N-苯胺]联苯(缩写：NPB)作为有机化合物层，且使用其膜厚度为200nm的铝作为第二导电层。
在本实验中使用了由64个存储元件构成的存储装置即64位的存储装置。图23示出对于施加电压的累积写入率。
根据图23，在任何尺寸的元件中，都发生如下情况：在每个存储元件中存储元件的写入电压不均匀，结果在开始写入的电压(在图23中，5V)和结束写入的电压(在图23中，10V至15V)之间发生很大的差别。在此情况下，需要根据需要最高写入电压的存储元件来确定写入电压，因此耗电量增高。就是说，在每个元件中的写入电压的不均匀性引起耗电量的增大。
发明内容
鉴于上述问题，本发明的目的在于提供一种存储装置及具有该存储装置的半导体装置，该存储装置减少了每个存储元件中的工作不均匀性且写入特性优良。
本发明之一为一种存储元件，包括：第一导电层；金属氧化物层；半导体层；有机化合物层；以及第二导电层，其中，所述金属氧化物层、所述半导体层以及所述有机化合物层被所述第一导电层及所述第二导电层夹持，并所述金属氧化物层与所述第一导电层接触，且与所述金属氧化物层接触地设置所述半导体层。
本发明之一为一种存储元件，包括：第一导电层；金属氧化物层；半导体层；有机化合物层；以及第二导电层，其中，所述金属氧化物层、所述半导体层以及所述有机化合物层被所述第一导电层及所述第二导电层夹持，并所述金属氧化物层与所述第一导电层接触，且与所述第二导电层接触地设置所述半导体层。
在上述结构中，所述半导体层也可以为不连续层。
此外，在上述结构中，所述金属氧化物层也可以由用于所述第一导电层的材料的氧化物构成。在此情况下，也可以通过对所述第一导电层的表面施行氧化处理来形成。注意，氧化处理除了在有氧下进行的等离子体处理或加热处理以外，还包括自然氧化等。
此外，在上述存储元件中，有机化合物层也可以包括绝缘物。
使用电子传输材料或空穴传输材料来形成本发明存储元件的有机化合物层。此外，通过施加电压来使元件的电气特性变化从而写入数据。对于电气特性，例如有电阻值；当写入数据时成为一对的第一导电层及第二导电层的一部分彼此连接即短路，而使电阻值发生变化。
此外，本发明之一为一种半导体装置，在该半导体装置中，多个上述存储元件被配置为矩阵状。注意，该多个存储元件各自也可以连接于薄膜晶体管。
上述半导体装置也可以包括第三导电层，该第三导电层通过电路与存储元件电连接且用作天线。
写入电压只要是通过对第一导电层和第二导电层之间施加电压而使存储元件的电气特性变化的电压即可，没有特别的限制。在本说明书中，将这种为了使存储元件的电气特性大幅度地变化而需要的外加电压写为写入电压。如此，通过利用由于电压的施加发生的存储元件的电气特性的变化，而进行数据写入。此外，读取电压是为了读取未写入元件和已写入元件之间的电气特性的差别而使用的外加电压，它只要是不使存储元件的电气特性变化程度的电压即可，没有特别的限制。
此外，在本说明书中，有时将第一导电层及第二导电层记载为电极。
根据本发明，可以获得存储元件和具有该存储元件的存储装置及安装有该存储装置的半导体装置。该存储元件减少了每个存储元件中的工作不均匀性且写入特性优良。
附图说明
图1A至1C为说明本发明的存储元件的一个结构例子的图；
图2A和2B为说明本发明的存储元件的一个结构例子的图；
图3A至3C为说明本发明的存储元件的一个结构例子的图；
图4A至4C为说明本发明的半导体装置的一个结构例子的图；
图5A和5B为说明本发明的半导体装置所具有的存储单元的图；
图6A和6B为说明本发明的存储元件的一个结构例子的图；
图7A至7C为说明本发明的半导体装置的一个结构例子的图；
图8A至8C为说明本发明的半导体装置所具有的存储单元的图；
图9A至9D为说明薄膜晶体管的一个方式的图；
图10为说明本发明的半导体装置的一个结构例子的图；
图11A至11C为说明本发明的半导体装置的一个结构例子的图；
图12A和12B为说明本发明的半导体装置的截面的一部分的图；
图13A和13B为说明本发明的半导体装置的截面的一部分的图；
图14A和14B为说明本发明的半导体装置的图；
图15A至15D为说明本发明的芯片状的半导体装置的图；
图16A至16C为说明本发明的存储元件的动作机理的图；
图17A至17F为说明安装有本发明的半导体装置的物品的图；
图18为说明安装有本发明的半导体装置的手机的图；
图19为表示当在本发明的存储元件中进行写入时的电流值和电压的关系的图；
图20A和20B为表示对于本发明的存储元件的外加电压的累积写入率的图；
图21A和21B为表示对于本发明的存储元件的外加电压的累积写入率的图；
图22为表示对于本发明的存储元件的外加电压的累积写入率的图；
图23为表示对于现有的存储元件的外加电压的累积写入率的图。
具体实施方式
下面，关于本发明的实施方式参照附图而说明。但是，所属技术领域的普通人员可以很容易地理解一个事实就是，本发明不局限于以下的说明，其方式及详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意，在以下说明的本发明的结构中，在不同附图中有时共同使用表示相同部分的符号。
实施方式1
参照图1A至1C而说明本发明的存储元件的一个结构例子。图1A所示的存储元件包括第一导电层110、金属氧化物层111、半导体层112、有机化合物层113、以及第二导电层114。金属氧化物层111、半导体层112、以及有机化合物层113被第一导电层110和第二导电层114夹持，并金属氧化物层111接触于第一导电层110上，且半导体层112与金属氧化物层111接触地设置。
作为第一导电层110和第二导电层114，可以使用由单层或层叠结构构成的高导电性的金属、合金、化合物等。
例如，可以举出氧化铟锡(以下，写为ITO)、含硅的氧化铟锡、含2至20wt％氧化锌(ZnO)的氧化铟(缩写：IZO)等。此外，除了诸如钛(Ti)、金(Au)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)等过渡金属单质、或者金属材料的氮化物(例如，氮化钛、氮化钨、氮化钼)以外，还可以举出属于元素周期表的第一族或第二族的金属，即诸如锂(Li)、铯(Cs)等碱金属，诸如镁(Mg)、钙(Ca)、锶(Sr)等碱土金属，以及包含任何这些的合金(例如，MgAg、AlLi)等。此外，还可以使用诸如铕(Er)、镱(Yb)等稀土金属以及包含这些的合金等。
注意，第一导电层110通过蒸镀法、溅射法、CVD法、印刷法、电场镀法、无电场镀法、旋涂法等形成。此外，还可以使用液滴喷射法。注意，液滴喷射法为通过从细孔喷射含预定的组成物的液滴来形成图案的方法。
可以通过使用蒸镀法、溅射法、CVD法、印刷法、或者液滴喷射法，形成第二导电层114。
使用通过从外界施加电压改变其结晶状态、电导性、和形状的有机化合物来形成有机化合物层113。或者，也可以通过对第一导电层和第二导电层施加电压来改变有机化合物的形状。可以以单层结构形成有机化合物层113，或者通过使用由不同有机化合物形成的层的多层结构来形成有机化合物层113。
注意，有机化合物层113以这样的厚度形成，在该膜厚下，通过从外界施加电压来改变存储元件的电阻。有机化合物层113的典型的膜厚度范围是从5nm到100nm，优选的是从10nm到60nm。
作为金属氧化物层111，可以使用金属氧化物诸如氧化钛、氧化镍、氧化钨、氧化铬、氧化钼、氧化铁、氧化钴、氧化铜、氧化钯等。
注意，金属氧化物层111的膜厚度可以为0.1nm以上25nm以下，优选为0.1nm以上15nm以下。
例如通过对第一导电层110施行氧化处理，形成金属氧化物层111。注意，氧化处理除了在有氧下进行的等离子体处理或加热处理以外，还包括自然氧化等。此外，也可以通过在第一导电层110以外另行形成金属膜，并且对该金属膜施行氧化处理，来形成金属氧化物层111。注意，作为上述金属膜，除了可用于第一导电层110的材料以外，还可以使用低导电性的金属膜。此外，还可以通过蒸镀法、电子束蒸镀法、溅射法、CVD法等，形成金属氧化物。此外，作为其他的金属氧化物的形成方法，既可以使用旋涂法、溶胶-凝胶法、印刷法、或者液滴喷射法等，又可以组合使用上述方法和这些方法。
作为半导体层112，可以使用诸如氧化钼、氧化锡、氧化铋、氧化钒、氧化钛、氧化铁、氧化铬、氧化铜、氧化锰硅膜、氧化镍、氧化锌、硅锗、砷化镓、氮化镓、氧化铟、磷化铟、氮化铟、硫化镉、碲化镉、钛酸锶膜等半导体。注意，半导体层112不一定由一种半导体构成，而可以由多种半导体材料混合构成。此外，可以以单层结构形成半导体层112，或者通过使用由不同半导体层形成的层的多层结构来形成半导体层112。
注意，半导体层112的膜厚度只要是0.1nm以上就没有特别的限制，例如既可以为10nm以下，又可以为其以上。
可以通过使用蒸镀法、电子束蒸镀法、溅射法、CVD法等，形成半导体层112。此外，作为其他形成方法，既可以使用旋涂法、溶胶-凝胶法、印刷法、或者液滴喷射法等，又可以组合使用上述方法和这些方法。
可以通过使用具有空穴传输性或电子传输性的有机化合物，形成有机化合物层113。注意，在此，具有空穴传输性的化合物不意味着只传送空穴的化合物，而意味着如下化合物，即也具有电子传输性且空穴的迁移率大于电子的迁移率的化合物。此外，具有电子传输性的化合物不意味着只传送电子的化合物，而意味着如下化合物，即也具有空穴传输性且电子的迁移率大于空穴的迁移率的化合物。因此，传送空穴和电子双方的材料也被包括在这些范畴内。
例如，作为具有空穴传输性的有机化合物，可以举出芳香胺类(即，具有苯环-氮键)化合物诸如2，7-二(N-咔唑基)-螺-9，9’-联芴(缩写：SFDCz)、4，4’-二[N-(1-萘基)-N-苯基氨基]联苯(缩写：NPB)、4，4’-二[N-(3-甲基苯基)-N-苯基-氨基]-联苯(缩写：TPD)、4，4’，4”-三(N，N-二苯基-氨基)-三苯胺(缩写：TDATA)、4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯胺(缩写：MTDATA)、以及4，4’，-二(N-(4-(N，N-二-m-甲苯基氨基)苯基)-N-苯基氨基)联苯(缩写：DNTPD)等；酞菁化合物诸如酞菁(缩写：H2Pc)、铜酞菁(缩写：CuPc)、以及钒氧酞菁(缩写：VOPc)等。
作为具有高电子传输性的有机化合物，可以使用诸如三(8-喹啉醇合)铝(缩写：Alq)、三(4-甲基-8-喹啉醇合)铝(缩写：Almq3)、二(10-羟基苯并[h]-喹啉)铍(缩写：BeBq2)、以及二(2-甲基-8-喹啉醇合)-4-苯基苯酚-铝(缩写：BAlq)等由具有喹啉骨架或苯并喹啉骨架的金属络合物等构成的材料。此外，可以使用诸如双[2-(2-羟基苯基)苯并恶唑]锌(缩写：Zn(BOX)2)、双[2-(2-羟基苯基)苯并噻唑]锌(缩写：Zn(BTZ)2)等具有恶唑基、噻唑基配位体的金属络合物等材料。再者，除了金属络合物以外，还可以举出2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4-恶二唑(缩写：PBD)、1，3-二[5-(p-叔丁基苯基)-1，3，4-恶二唑-2-基]苯(缩写：OXD-7)、3-(4-二苯基)-4-苯基-5-(4-叔丁基苯基)-1，2，4-三唑(缩写：TAZ)、3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-三唑(缩写：p-EtTAZ)、红菲绕啉(简缩写：BPhen)；浴铜灵(缩写：BCP)等。
除了上述以外，例如还可以通过使用2，3-双(4-二苯氨基苯基)喹喔啉(缩写：TPAQn)、1，3，5-三(N-咔唑基)苯(缩写：TCzB)、9-[4-(N-咔唑基)]苯基-10-苯基蒽(缩写：CzPA)、3，6-二苯基-9-[4-(10-苯基-9-蒽基)苯基]-9H-咔唑(缩写：DPCzPA)、2-t-丁基-9，10-双(4-(N-咔唑基)苯基)蒽(缩写：CzBPA)、3-[N-(9-苯基咔唑-3-基)-N-苯基氨基]-9-苯基咔唑(缩写：PCzPCA1)、3，6-二[N-(9-苯基咔唑-3-基)-N-苯基氨基]-9-苯基咔唑(缩写：PCzPCA2)、3-[N-(1-萘基)-N-(9-苯基咔唑-3-基)氨基]-9-苯基咔唑(缩写：PCzPCN1)、4，4’-双(N-咔唑基)联苯(缩写：CBP)、1，3，5-三[4-(N-咔唑基)苯基]苯(缩写：TCPB)、N-(2-萘基)咔唑(缩写：NCz)等来形成。
可以通过使用蒸镀法、电子束蒸镀法、溅射法、CVD法等，形成有机化合物层113。此外，作为其他形成方法，既可以使用旋涂法、溶胶-凝胶法、印刷法、或者液滴喷射法等，又可以将这些方法与上述方法组合使用。
此外，有机化合物层113也可以为混合有绝缘物的具有空穴传输性或电子传输性的有机化合物层。注意，绝缘物无需被均匀分散。通过混合绝缘物，可以提高有机化合物层113的形态结构。因此，因为可以抑制薄膜的部分晶化等，所以可以进一步抑制每个存储元件中的工作不均匀性。
注意，作为绝缘物，可以使用具有绝缘性的无机化合物或有机化合物。例如，作为无机化合物，可以举出氧化物诸如氧化锂、氧化钠、氧化钾、氧化铷、氧化铍、氧化镁、氧化钙、氧化锶、氧化钡等，氟化物诸如氟化锂、氟化钠、氟化钾、氟化铷、氟化铍、氟化镁、氟化钙、氟化锶、氟化钡等，其他具有绝缘性的氮化物、氯化物、溴化物、碘化物、碳酸盐、硫酸盐、或者硝酸盐等。此外，作为具有绝缘性的有机化合物，可以使用聚酰亚胺、丙烯酸聚合物、聚酰胺、苯并环丁烯类树脂、聚酯、酚醛清漆树脂、三聚氰胺树脂、酚醛树脂、环氧树脂、硅酮树脂、呋喃树脂、苯二酸二烯丙酯树脂等。此外，还可以使用其主链由硅和氧的耦合构成的所谓硅氧烷类材料。
注意，可以通过对各自材料同时进行成膜，形成这种混合层。例如，可以通过组合相同类型的方法和不同类型的方法来形成，诸如采用电阻加热的共同蒸镀法、采用电子束蒸镀蒸镀的共同蒸镀法、采用电阻加热蒸镀蒸镀和电子束蒸镀蒸镀的共同蒸镀法、采用电阻加热蒸镀蒸镀和溅射法的成膜、采用电子束蒸镀和溅射法的成膜等。此外，作为其他形成方法，既可以使用旋涂法、溶胶-凝胶法、印刷法、或者液滴喷射法等，又可以将这些方法与上述方法组合使用。此外，也可以不进行同时形成，而在形成有机化合物层之后，通过离子注入法或掺杂法等引入绝缘物，来形成由有机化合物和绝缘物构成的混合层。
在具有上述结构的存储元件中可以通过与第一导电层接触地设置金属氧化物层及半导体层，来抑制在所述导电层的表面上的局部电场集中。
根据上述，可以减少每个存储元件中的工作不均匀性且获得写入特性优良的存储元件。
下面，参照图16A至16C而说明存储元件的动作机理。首先，图16A表示施加电压之前的存储元件。当对第一导电层110和第二导电层114之间施加电压时，从第一导电层110将载流子经过金属氧化物层111注入到半导体层112及有机化合物层113，并且当达到某个施加电压时，有机化合物层113变形。由此，第二导电层114和半导体层112或第一导电层110接触，结果存储元件发生短路(参照图16B及图16C中的标号160)。如此，在施加电压之前和之后，存储元件的电阻值发生变化。
根据如上所述的动作机理，通过利用由于施加电压而发生的存储元件的电阻值的变化来写入数据。
此外，存储元件的结构不局限于图1A，也可以如图1B所示，具有如下结构：与第一导电层110接触地设置金属氧化物层111，并且与第二导电层114接触地设置半导体层112。此外，如图1C所示，也可以具有如下结构：与第一导电层110接触地按顺序层叠金属氧化物层111及半导体层112，并且与第二导电层114接触地设置半导体层112。
此外，半导体层112的形状并不需要为图1A至1C所示的连续层，也可以为不连续层。例如，其形状也可以为如图2A所示的半导体层212那样的条纹状的不连续层。注意，半导体层212的条纹方向没有特别的限制。即使半导体层212为不连续层，也可以抑制在第一导电层的表面上的局部的电场集中。因此，可以获得与上述相同的效果。
此外，如图2B所示，也可以以粒子222的形状设置半导体层112。此时的粒子222的粒径没有特别的限制。
再者，半导体层112的形状也可以为图3A至3C所示的形状。注意，图3A至3C为俯视图，由标号312、322、332表示半导体层。
如图3A所示，可以将半导体层312形成为隔着金属氧化物层111至少覆盖第一导电层110的一部分的岛状不连续层。在此，多个作为不连续层的半导体层312隔着金属氧化物层111没有规律地分散在第一导电层110上。
此外，如图3B所示，隔着金属氧化物层111形成在第一导电层110上的半导体层322可以成为条纹状的不连续层。该半导体层322对于第一导电层110的任何一边具有预定的角度(-90度以上且不足90度)。
此外，如图3C所示，隔着金属氧化物层111形成在第一导电层110上的半导体层332可以成为网状的连续层。
注意，半导体层不需要为一层，也可以为层叠结构。此外，该层叠的半导体层各自可以为上述形状。
对本发明的存储元件施加的电压，既可以对第一导电层110施加比第二导电层114更高的电压，又可以对第二导电层114施加比第一导电层110更高的电压。
通过采用上述结构，可以减少每个存储元件中的工作不均匀性且获得写入特性优良的存储元件。此外，因为本发明的存储元件不能对写入一次的存储元件中的数据进行擦除，所以可以防止由改写所引起的伪造。再者，因为本发明的存储元件具有如下简单结构：在一对导电层之间夹有金属氧化物层、半导体层以及有机化合物层，所以可以以低成本制造写入特性优良的存储元件。
实施方式2
在本实施方式中，参照附图而说明具有本发明的存储元件的半导体装置、典型为存储装置。在此，表示了存储装置的结构为无源矩阵型的情况。
图4A表示本实施方式所示的半导体装置的一个结构例子。半导体装置400包括其中存储元件401被设置为矩阵状的存储单元阵列411、译码器412和413、选择器414、读取/写入电路415。注意，在此所示的半导体装置400的结构只是一个例子，也可以包括诸如读出放大器、输出电路、缓冲器等其他电路。
注意，译码器412和413、选择器414、读取/写入电路415、接口等既可以与存储元件同样地形成在衬底上，又可以作为IC芯片设置在外部。
存储元件401包括第一导电层、第二导电层、金属氧化物层、半导体层及有机化合物层。该第一导电层与字线Wy(1≤y≤n)相连接，该第二导电层与位线Bx(1≤x≤m)相连接，该金属氧化物层与第一导电层相接触，该半导体层及有机化合物层形成在金属氧化物层上。
图5A和5B表示存储单元阵列411的俯视图和截面图的一个例子。注意，图5A表示存储单元阵列411的一部分的俯视图。
在存储单元阵列411中呈矩阵状地设置有存储元件401。存储元件401在衬底上包括：第一导电层510；金属氧化物层、半导体层及有机化合物层520；第二导电层514，其中，该第一导电层510在第一方向(A-B)上延伸，该金属氧化物层、该半导体层及该有机化合物层520覆盖第一导电层510，该第二导电层514在与第一方向垂直的第二方向(C-D)上延伸。注意，可以通过使用实施方式1所示的物质来形成用于存储元件401的各层。在图5A中，省略了覆盖用作保护膜的第二导电层514地设置的绝缘层。
注意，本实施方式中的第一导电层510相当于实施方式1中的第一导电层110，并且金属氧化物层、半导体层及有机化合物层520分别相当于金属氧化物层111、半导体层112及有机化合物层113。此外，第二导电层514相当于实施方式1中的第二导电层114。使用共同的附图标记来表示与实施方式1同样的部分，并且省略相同部分或具有同样功能的部分的详细解释。
图5B表示图5A中的C-D之间的截面结构的实例。作为存储元件401被设置的衬底521，除了玻璃衬底、柔性衬底以外，还可以使用石英衬底、硅衬底、金属衬底、不锈钢衬底、由纤维材料制成的纸等。柔性衬底是可以弯曲(挠性)的衬底，例如由聚碳酸酯、聚芳酯(polyarylate)、聚醚砜、聚酯等制成的塑料衬底等。另外，可以使用薄膜(由聚丙烯、聚酯、聚氟化乙烯、聚氯乙烯等制成)。
此外，既可以在绝缘衬底上设置薄膜晶体管(TFT)并且在其上设置存储元件401，又可以使用Si等半导体衬底或SOI衬底代替上述衬底并在衬底上形成场效应晶体管(FET)并且在其上设置存储元件401。此外，也可以通过将存储元件401与薄膜晶体管或者场效应晶体管贴合在一起地来设置。在此情况下，可以通过利用不同工序来制作存储元件部分和薄膜晶体管或场效应晶体管，然后通过使用导电薄膜、各向异性导电胶等将存储元件部分与薄膜晶体管或场效应晶体管贴合在一起来提供。
在图5B中，首先通过利用蒸镀法、溅射法、CVD法、印刷法、电场镀法、无电场镀法、液滴喷射法等，在衬底521上形成第一导电层110。接着，通过对第一导电层110施行诸如在有氧下的等离子体处理或加热处理等氧化处理，在第一导电层110上形成金属氧化物层111。注意，也可以通过使第一导电层110自然氧化，形成金属氧化物层111。当然，也可以形成金属膜，然后对该金属膜施行氧化处理，来形成金属氧化物层111。或者，也可以通过将对应的金属氧化物进行蒸镀、溅射或将对应的金属氧化物的溶液、分散液涂覆或滴落，来在第一导电层上直接形成金属氧化物层。此外，也可以通过使用金属醇盐且利用溶胶-凝胶法来形成金属氧化物。接着，通过使用蒸镀法、电子束蒸镀法、溅射法、CVD法等，在金属氧化物层111上按顺序形成半导体层112及有机化合物层113。此外，作为其他形成方法，既可以使用旋涂法、溶胶-凝胶法、印刷法、或者液滴喷射法等，又可以将这些方法与上述方法组合使用。再者，通过使用蒸镀法、溅射法、CVD法、印刷法、或者液滴喷射法，在有机化合物层113上形成第二导电层114。然后，覆盖第二导电层114地设置用作保护膜的绝缘层522。
图6A所示，也可以在存储元件401中的第一导电层110和衬底521之间设置具有整流性的元件。作为具有整流性的元件，除了肖特基势垒型、PIN型、PN型二极管以外，还可以举出二极管连接的晶体管等。在此，在第一导电层110下与之接触地设置由第三导电层612及半导体层613构成的二极管611。注意，对应于各存储元件的二极管611被层间绝缘膜614分离。此外，也可以隔着第二导电层114在与有机化合物层113相反一侧设置具有整流性的元件。
此外，当有担心对相邻的存储元件之间的电流泄漏的影响时，也可以在设置在各存储元件中的有机化合物层之间设置分隔壁(绝缘层)，以便使设置在各存储元件中的有机化合物层分离。就是说，也可以使每个存储元件中的有机化合物层电分离。
此外，图6B所示，也可以在各存储元件401的第一导电层110之间设置分隔壁(绝缘层)621。由此，不但可以防止对相邻的存储元件的电流泄漏，而且当覆盖第一导电层110及金属氧化物层111地设置半导体层112及有机化合物层113时可以防止由于第一导电层110的台阶发生的这些层的断裂。注意，在分隔壁(绝缘层)621的截面中，分隔壁(绝缘层)621的侧面对于第一导电层110的表面可以具有10度以上且不足60度、优选为25度以上且45度以下的倾斜角度。再者，分隔壁(绝缘层)621的侧面优选弯曲。如此，在设置分隔壁(绝缘层)621后，覆盖金属氧化物层111及分隔壁(绝缘层)621地形成半导体层112、有机化合物层113及第二导电层114。可以通过如上所述地对第一导电层110的表面施行氧化处理，来形成金属氧化物层111。注意，也可以通过利用包含在形成分隔壁(绝缘层)621的工序中的在有氧下进行的等离子体处理比如抗蚀剂的灰化工序等，对第一导电层110的表面施行氧化处理，来形成金属氧化物层111。当然，氧化处理既可以为利用加热处理或自然氧化的，又可以通过另外形成金属膜并且对该金属膜施行氧化处理，来形成金属氧化物层111。此外，不局限于上述结构，还可以在第一导电层110上形成金属氧化物层111，或者金属氧化物层111及半导体层112后，形成分隔壁(绝缘层)621。
下面，将说明对存储元件的数据写入动作。在此，参照图4A至4C说明通过利用电气作用，典型地通过施加电压来写入数据的情况。注意，通过改变存储元件的电气特性来进行写入，并且使存储元件的初始状态(当没有施加电气作用时的状态，即未写入的状态)为数据“0”，使电气特性改变后的状态(即写入后的状态)为数据“1”。
当对存储元件401写入数据“1”时，首先通过解码器412和413、以及选择器414选择存储元件401。具体而言，通过解码器413将预定电位V2施加到与存储元件401连接的字线W3。此外，通过解码器412和选择器414，将连接到存储元件401的位线B3连接到读取/写入电路415。然后，从读取/写入电路415将写入电位V1输出到位线B3。像这样，对构成该存储元件401的第一导电层和第二导电层之间施加电压Vw＝V1-V2。通过适当地选择电压Vw，物理或电气地改变设置在该导电层之间的包括有机化合物的层，来进行数据“1”的写入。具体而言，在读取工作电压下，使数据为“1”的状态时的第一导电层和第二导电层之间的电阻变得远小于数据为“0”的状态时的第一导电层和第二导电层之间的电阻即可。例如，使第一导电层和第二导电层发生短路。注意，从(V1、V2)＝(0V、5至15V)，或者(3至5V、-12至-2V)的范围中适当地选择即可。电压Vw为5V以上且15V以下，或者-15V以上且-5V以下即可。
注意，控制未选择的字线及未选择的位线，使得数据“1”不被写入到与这些未选择的字线和位线连接的存储元件中。例如，使未选择的字线及未选择的位线处于浮动状态即可。
另一方面，当将数据“0”写入到存储元件401时，对存储元件401不施加电气作用。从电路动作来看，例如与写入“1”的情况同样，通过解码器412和413、以及选择器414来选择存储元件401，然而将从读取/写入电路415输出到位线B3的输出电位成为与被选择的字线W3的电位或未选择字线的电位大致相同，并且将不会改变存储元件401的电气特性的程度的电压(例如，-5V以上且5V以下)施加到构成存储元件401的第一导电层和第二导电层之间，即可。
接下来，参照图4B将说明当从存储元件读取数据时的动作。通过利用如下事实来读取数据：在具有数据“0”的存储元件和具有数据“1”的存储元件之间，第一导电层和第二导电层之间的电气特性有差异。例如，说明如下读取方法：在读取电压下构成具有数据“0”的存储元件的第一导电层和第二导电层之间的有效电阻(以下，简单地称为存储元件的电阻)为R0，并在读取电压下具有数据“1”的存储单元的电阻为R1，且通过利用电阻之差进行读取。注意，满足R1＜＜R0。作为读取/写入电路415，例如可以使用具有图4B所示的电阻元件450和差动放大器451作为读取部分的结构的电路。电阻元件450具有电阻值Rr，并且满足R1＜Rr＜R0。此外，如图4C所示，还可以使用晶体管452来代替电阻元件450，并且也可以使用时钟控制反相器453来代替差动放大器451。对时钟控制反相器453输入信号或其反相信号，该信号
Figure BDA0000045170070000162
或其反相信号在进行读取时成为High，在不进行读取时成为Low。当然，电路结构并不局限于图4B及4C。
当从存储元件402中读取数据时，首先通过解码器412和413、以及选择器414来选择存储元件402。具体而言，通过解码器413，将预定电压Vy施加到与存储元件402连接的字线Wy。此外，通过解码器412和选择器414，将与存储元件402连接的位线Bx连接到读取/写入电路415的端子P。结果，端子P的电位Vp成为如下值，即通过电阻元件450(电阻值Rr)和存储元件402(电阻值R0或R1)进行的电阻分割来确定由Vy和V0决定的电阻值的值。从而，当存储元件402具有数据“0”时，端子P的电位Vp0成为Vp0＝Vy+(V0-Vy)×R0/(R0+Rr)。此外，当存储元件402具有数据“1”时，端子P的电位Vp1成为Vp1＝Vy+(V0-Vy)×R1/(R1+Rr)。结果，通过在图4B中选择Vref使得它位于Vp0和Vp1之间，并且在图4C中选择时钟控制反相器453的变化点使得它位于Vp0和Vp1之间，根据数据“0”/“1”，作为输出电位Vout输出Low/High(或者High/Low)，来进行读取。
例如，以Vdd＝3V使差动放大器451工作，并且设定Vy＝0V，V0＝3V，Vref＝1.5V。假设设定R0/Rr＝Rr/R1＝9，当存储元件的数据为“0”时Vp0＝2.7V，并且输出High作为Vout，当存储元件的数据为“1”时Vp1＝0.3V，并且输出Low作为Vout。像这样，可以进行存储元件的读取。
根据上述方法，通过利用电阻值之差和电阻分割，以电压值来读取包括有机化合物的层的电阻的状态。当然，读取方法并不局限于该方法。例如，除了利用电阻之差以外，还可以通过利用电流值之差来读取。此外，当存储元件的电气特性具有在数据“0”和数据“1”之间阈值电压不同的二极管特性时，可以通过利用阈值电压之差来读取。
此外，既可以在绝缘衬底上设置薄膜晶体管(TFT)并且在其上设置存储元件或者存储元件阵列，又可以使用Si等半导体衬底或SOI衬底代替上述绝缘衬底并在衬底上形成场效应晶体管(FET)并且在其上设置存储元件或者存储元件阵列。
在本实施方式所示的半导体装置中，通过使用本发明的存储元件可以减少每个存储元件中的工作不均匀性。因此，可以制造写入特性优良的半导体装置。此外，可以防止写入电压的增大且扩大读取电压的余量。因此，可以提高半导体装置的设计自由度。
此外，对半导体装置的数据写入不只是一次，只要有未写入元件就可以进行追加(追记)。另一方面，因为不能擦除写入一次的存储元件中的数据，所以可以防止因改写所引起的伪造。再者，因为本发明的存储元件具有如下简单结构：在一对导电层之间夹有金属氧化物层、半导体层以及有机化合物层，所以可以以低成本制造写入特性优良的半导体装置。
注意，本实施方式可以与其他实施方式及实施例自由组合。
实施方式3
在本实施方式中，参照图7A至7C而说明具有本发明的存储元件的半导体装置。注意，具体而言，将说明有源矩阵型存储装置。
图7A表示本实施方式所示的半导体装置的一个结构例子。半导体装置700包括存储单元阵列711、译码器712和713、选择器714、读取/写入电路715。在该存储单元阵列711中，存储单元701被设置为矩阵状。注意，在此所示的半导体装置700的结构只是一个例子，也可以包括读出放大器、输出电路、缓冲器等其他电路。
注意，译码器712和713、选择器714、读取/写入电路715、接口等既可以与存储元件同样地形成在衬底上，又可以作为IC芯片设置在外部。
存储单元701包括第一布线、第二布线、薄膜晶体管721、存储元件722。该第一布线与位线Bx(1≤x≤m)相连接，该第二布线与字线Wy(1≤y≤n)相连接。存储元件722具有如下结构：在一对导电层之间夹有金属氧化物层、半导体层及有机化合物层。
接着，参照图8A至8C说明具有上述结构的存储单元阵列711的俯视图和截面图的一个例子。注意，图8A表示存储单元阵列711的一部分的俯视图。
在存储单元阵列711中矩阵状地设置有多个存储单元701。在存储单元701中，在具有绝缘表面的衬底上设置有用作开关元件的薄膜晶体管721及与该薄膜晶体管721连接的存储元件。
图8B表示图8A中的A-B之间的截面结构的实例。注意，在图8A中，省略了设置在第一导电层110上的金属氧化物层111、分隔壁(绝缘层)822、半导体层112、有机化合物层113、第二导电层114、绝缘层522。
存储单元701包括薄膜晶体管721、存储元件801、绝缘层821、覆盖第一导电层110的一部分的分隔壁(绝缘层)822。注意，覆盖存储元件801地设置有用作保护膜的绝缘层522。与形成在具有绝缘表面的衬底521上的薄膜晶体管721相连接的存储元件801包括形成在绝缘层821上的第一导电层110、金属氧化物层111、半导体层112、有机化合物层113、第二导电层114。可以通过如上所述地对第一导电层110的表面施行氧化处理，来形成金属氧化物层111。注意，也可以通过利用包含在形成分隔壁(绝缘层)822的工序中的在有氧下进行的等离子体处理比如抗蚀剂的灰化工序等，来形成金属氧化物层111。当然，氧化处理既可以为利用加热处理或自然氧化的，又可以通过另外形成金属膜并且对该金属膜施行氧化处理，来形成金属氧化物层111。此外，不局限于上述结构，还可以在第一导电层110上形成金属氧化物层111、或者金属氧化物层111及半导体层112后，形成分隔壁(绝缘层)822。注意，虽然在本实施方式中在各元件中设置有薄膜晶体管721，但是只要用作开关，也可以设置薄膜晶体管以外的元件来代替。
参考图9A到9D来说明薄膜晶体管721的一个方式。图9A示出应用顶栅型薄膜晶体管的一个例子。在衬底521上设置有绝缘层901作为基底膜，并且在绝缘层901上设置有薄膜晶体管910。在薄膜晶体管910中，在绝缘层901上形成有半导体层902、以及能够用作栅绝缘层的绝缘层903，并且在半导体层902上隔着绝缘层903形成有栅电极904。注意，在薄膜晶体管910上设置有用作保护层的绝缘层905、以及用作层间绝缘层的绝缘层821。此外，形成分别连接到半导体层的源区及漏区的布线907。
通过使用一层或两层以上的多层绝缘膜诸如氧化硅膜、氮化硅膜或者氧氮化硅膜等，来形成绝缘层901。注意，可以通过使用溅射法、CVD法等来形成绝缘层901。
作为半导体层902，除了非结晶性的半导体膜诸如非晶硅等非晶体半导体、半非晶半导体、微晶半导体等以外，还可以使用结晶性的半导体膜诸如多晶硅等。
特别地，优选应用如下结晶性半导体：通过激光束照射、加热处理、或者加热处理和激光束照射相结合来使非晶或微晶的半导体晶化的结晶性半导体。在加热处理中，可以应用使用诸如镍等具有促进硅半导体晶化的作用的金属元素的晶化方法。
在通过激光束照射来进行晶化的情况下，可以通过连续振荡激光束的照射，或通过用具有10MHz以上的重复频率、以及1纳秒以下的脉冲宽度、优选为1至100微微秒的高重复频率超短脉冲光的照射，来实现晶化；其中使熔融的结晶性半导体的熔融区朝该激光束的照射方向连续移动。通过这种晶化方法，可以获得具有较大粒径并且晶粒界面朝一个方向延伸的结晶性半导体。通过使载流子的漂移方向与该晶粒界面延伸的方向一致，就可以提高晶体管的电场效应迁移率。例如，可以实现400cm2/V·sec以上的迁移率。
在使用玻璃衬底可允许的温度上限(大约600度)以下的晶化处理作为上述晶化工序的情况下，可以使用大面积的玻璃衬底。由此，对每个衬底可以制造大量半导体装置，从而可以降低成本。
此外，可以通过使用能够忍受加热温度的衬底且进行玻璃衬底可允许的温度上限以上的加热来执行晶化工序，以形成半导体层902。典型地，通过使用石英衬底作为绝缘衬底，并在700度以上加热非晶或微晶半导体，来形成半导体层902。结果，可以形成高结晶性的半导体。在此情况下，可以提供响应速度或迁移率等特性良好且能够进行高速工作的薄膜晶体管。
可以通过使用金属或掺杂了一种导电型杂质的多晶半导体，来形成栅电极904。当使用金属时，可以使用钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铝(Al)等。另外，还可以使用将上述金属氮化的金属氮化物。或者，可以为层叠由该金属氮化物构成的第一层和由金属构成的第二层的结构。当采用层叠结构时，也可以为第一层的端部比第二层的端部向外突出的所谓帽子形状。此时，通过使第一层为金属氮化物，就可以使其成为阻挡金属。换言之，可以防止第二层的金属扩散到绝缘层903或其下的半导体层902中。
注意，也可以在栅电极904的侧面上形成侧壁(侧壁间隔)908。可以通过如下工序，来形成侧壁：利用CVD法形成绝缘层，然后利用RIE(反应离子刻蚀)方法对于该绝缘层执行各向异性蚀刻。
对于通过组合半导体层902、绝缘层903、栅电极904等构成的晶体管，可以应用诸如单漏极结构、LDD(轻掺杂漏)结构、栅重叠漏结构等各种结构。注意，图9A表示具有LDD结构的薄膜晶体管，其中在
与侧壁重叠的半导体层中形成低浓度杂质区909。此外，也可以应用单栅结构、多栅结构、双栅结构。在该多栅结构中，等价于被施加相同电位的栅电压的晶体管串联连接的方式。在该双栅结构中，半导体层夹在其上下的栅电极之间。
通过使用诸如氧化硅及氧氮化硅等无机绝缘材料，或者诸如丙烯酸树脂及聚酰亚胺树脂等有机绝缘材料，形成绝缘层821。当使用诸如旋转涂敷、辊式涂布等涂布法时，可以使用在涂布溶解在有机溶剂中的绝缘薄膜材料之后执行热处理而形成的由氧化硅构成的绝缘层。例如，可以使用如下通过在形成包括硅氧烷键的涂布膜之后在200度至400度下实施热处理来形成的绝缘层。通过使用通过涂布法形成的绝缘层、或者通过回流(reflow)实现平坦化的绝缘层作为绝缘层821，就可以防止形成在该层上的布线断线。此外，当形成多层布线时，也可以有效地利用上述涂布法。
可以与利用与栅电极904相同的层形成的布线交叉地设置形成在绝缘层821上的布线907，并且该布线907具有多层布线结构。可以通过层叠多个具有与绝缘层821同样的功能的绝缘层，并且在其上形成布线，来形成多层布线结构。布线907优选通过组合如铝(Al)等低电阻材料和使用诸如钛(Ti)或钼(Mo)等高熔点金属材料的阻挡层金属、由钛(Ti)和铝(Al)构成的层叠结构、由钼(Mo)和铝(Al)构成的层叠结构等来形成。
图9B示出应用底栅型薄膜晶体管的实例。在绝缘衬底521上形成有绝缘层901，并在其上设置有薄膜晶体管920。在薄膜晶体管920中设置有栅电极904、用作栅绝缘层的绝缘层903、以及半导体层902，并且在其上设置有沟道保护层921、用作保护层的绝缘层905、以及用作层间绝缘层的绝缘层821。在其上还可以形成用作保护层的绝缘层(未图示)。分别连接到半导体层的源区及漏区的布线907可以形成在绝缘层905的层上或者绝缘层821的层上。注意，当采用底栅型薄膜晶体管时，也可以不形成绝缘层901。
此外，当衬底521为具有挠性的衬底时，其耐热温度低于玻璃衬底等不挠性衬底。因此，优选使用有机半导体形成薄膜晶体管的半导体层。
在此，将参照图9C和9D来说明将有机半导体使用于半导体层的薄膜晶体管的结构。图9C示出应用交错型有机半导体晶体管的一个例子。在具有挠性的衬底930上设置有有机半导体晶体管931。有机半导体晶体管931包括栅电极932、用作栅绝缘膜的绝缘层933、设置在栅电极932与绝缘层933重叠的地方的半导体层934，并且布线907连接到半导体层934。注意，半导体层934与用作栅绝缘膜的绝缘层933和布线907接触。
栅电极932可以通过利用与栅电极904相同的材料及方法来形成。此外，可以通过使用液滴喷射法并且进行干燥和焙烧，来形成栅电极932。此外，可以通过利用印刷法将包括金属微粒的膏剂印刷在具有挠性的衬底上并且进行干燥和焙烧，来形成栅电极932。作为微粒的典型例子，可以举出以金；铜；金和银的合金；金和铜的合金；银和铜的合金；金、银和铜的合金中的任何一种为主要成分的微粒。此外，微粒也可以为以氧化铟锡(ITO)等导电氧化物为主要成分的微粒。
可以通过利用与绝缘层903相同的材料及方法，来形成用作栅绝缘膜的绝缘层933。但是，当在涂布溶解在有机溶剂中的绝缘薄膜材料之后通过热处理来形成绝缘层时，在热处理温度低于具有挠性的衬底的耐热温度的情况下进行。
作为有机半导体晶体管的半导体层934所使用的材料，可以举出多环芳香化合物、具有共轭双键的化合物、酞菁、电荷迁移型络合物等。例如，可以使用蒽、并四苯、并五苯、六噻吩(6T)、四氰基对醌二甲烷(TCNQ)、二萘嵌苯羧酸酐(PTCDA)、萘甲酸酐(NTCDA)等。此外，作为有机半导体晶体管的半导体层934所使用的材料，可以举出π共轭类高分子；σ共轭类高分子；碳纳米管；聚乙烯吡啶；酞菁金属配合物等。特别地，优选使用其骨架由共轭多键构成的π共轭高分子诸如聚乙炔、聚苯胺、聚吡咯、聚乙烯、聚噻吩衍生物、聚(3-烷基噻吩)、聚亚芳香基(polyarylene)衍生物、聚亚芳香基乙烯(polyarylene vinylene)衍生物、聚亚芳香基乙炔撑(polyaryleneethynylene)衍生物。
此外，作为有机半导体晶体管的半导体层的形成方法，可以使用能够在衬底上形成具有均匀膜厚度的薄膜的方法。该厚度优选为1nm以上且1000nm以下，更优选为10nm以上且100nm以下。作为具体方法，可以使用蒸镀法、涂布法、旋涂法、刮棒涂敷法(bar coatingmethod)、溶液浇注方法(solution casting method)、浸渍法、丝网印刷法、辊式涂布法、或者液滴喷射法等。
图9D示出应用共面型有机半导体晶体管的实例。在具有挠性的衬底930上设置有有机半导体晶体管941。有机半导体晶体管941包括栅电极932、用作栅绝缘膜的绝缘层933、设置在栅电极932与绝缘层933重叠的地方的半导体层934，并且布线907被连接到半导体层934。此外，被连接到半导体层934的布线907与用作栅绝缘膜的绝缘层及半导体层。
薄膜晶体管或有机半导体晶体管只要能够用作开关元件，就可以具有任何结构。注意，既可以将布线907利用为本发明的存储元件中的第一导电层，又可以将本发明的存储元件连接到布线907。
此外，可以通过使用单晶衬底或SOI衬底来形成晶体管，并且在其上设置存储元件。SOI衬底可以通过使用贴合晶片(wafer)的方法、称为SIMOX的方法来形成。在该称为SIMOX的方法中，通过将氧离子注入到Si衬底中，在内部形成绝缘层831。
例如，当将单晶半导体使用于衬底时，如图8C所示，存储元件801连接到使用单晶半导体衬底830来设置的场效应晶体管832。此外，覆盖场效应晶体管832的布线地设置绝缘层833，并且在该绝缘层833上设置存储元件801。
因为这种由单晶半导体形成的晶体管，其响应速度或迁移度等特性良好，所以可以提供能够进行高速工作的晶体管。此外，因为该晶体管的特性的不均匀性很少，所以可以提供实现高可靠性的半导体装置。
注意，存储元件801包括形成在绝缘层833上的第一导电层110、金属氧化物层111、半导体层112、有机化合物层113、第二导电层114，并且金属氧化物层111、半导体层112以及有机化合物层113被第一导电层110和第二导电层114夹持。注意，金属氧化物层111与第一导电层110上接触，并且与金属氧化物层111上接触地设置半导体层112。
如此，可以通过设置绝缘层833来形成存储元件801，从而自由地配置第一导电层110。换言之，在图8B的结构中，需要在避开连接到晶体管的布线的区域中设置存储元件，然而通过设置绝缘层833，例如图8C那样，可以在晶体管832的上方形成存储元件801。结果，可以使存储电路进一步高集成化。当然，也可以将场效应晶体管832所具有的布线907作为存储元件所具有的第一导电层。
注意，尽管在图8B和8C所示的结构中示出了半导体层112及有机化合物层113设置在衬底的整个表面上的实例，但是这些有机化合物层也可以仅仅设置在各个存储单元上。在此情况下，可以通过液滴喷射法等来吐出有机化合物并且进行焙烧来选择性地设置有机化合物层，提高材料的利用效率。
此外，也可以在衬底上设置剥离层并且在该剥离层上形成包括晶体管的层1030以及存储元件801之后，利用剥离层从衬底剥离包括晶体管的层1030以及存储元件801，然后图10所示地使用附着层1032将包括晶体管的层1030以及存储元件801贴合在与上述衬底不同的衬底1031上。作为剥离方法，可以使用如下方法等：(1)在具有高耐热性的衬底和包括晶体管的层之间设置金属氧化物层作为剥离层，通过晶化使该金属氧化物层脆化，以剥离该包括晶体管的层的方法；(2)在具有高耐热性的衬底和包括晶体管的层之间设置包含氢的非晶硅薄膜作为剥离层，然后通过激光束照射或蚀刻去掉该非晶硅薄膜，来剥离该包括晶体管的层；(3)通过机械或者使用溶液或氟化卤素气体诸如NF3、BrF3、ClF3等的蚀刻，去掉形成有包括晶体管的层的高耐热性的衬底的方法；(4)在具有高耐热性的衬底和包括晶体管的层之间设置金属层以及金属氧化物层作为剥离层，并通过晶化使该金属氧化物层脆化，且使用蚀刻溶液或NF3、氟化卤素气体诸如BrF3、ClF3等的蚀刻来去掉金属层的一部分，然后在脆化的金属氧化物层中物理性地剥离的方法。
此外，通过使用在实施方式2中作为衬底521示出的柔性衬底、薄膜、由纤维材料制成的纸等作为衬底1031，可以谋求实现存储装置的小型化、薄型化、轻量化。
下面，参照图7A而说明对于存储装置即半导体装置700进行的数据写入动作。与实施方式2同样，在此说明电气作用，典型的是当利用电压施加进行写入数据时的动作。注意，通过改变存储单元的电气特性而进行写入，然而将存储单元的初始状态(没有施加电气作用的状态)设定为数据“0”，并且将改变电气特性的状态设定为数据“1”。
将说明对第x行第y列的存储单元701写入数据的情况。当对存储单元701写入数据“1”时，首先通过解码器712和713、以及选择器714选择存储单元701。具体而言，通过解码器713将预定电压V22施加到与存储单元701连接的字线Wy。此外，通过解码器712和选择器714，将连接到存储单元701的位线Bx连接到读取/写入电路715。然后，从读取/写入电路715将写入电压V21输出到位线Bx。
像这样，使构成存储单元的薄膜晶体管721成为导通状态，并且将共同电极以及位线电连接到存储元件722，然后施加大概Vw＝Vcom-V21的电压。Vcom为存储元件722中的共同电极即第二导电层的电位。通过适当地选择电压Vw，物理或电学地改变设置在第一导电层和第二导电层之间的包括有机化合物的层，来进行数据“1”的写入。具体而言，在读取动作电压下，使数据为“1”的状态时的第一导电层和第二导电层之间的电阻远小于数据为“0”状态时的第一导电层和第二导电层之间的电阻即可，也可以简单地在第一导电层和第二道导电层之间产生短路。注意，可以在(V21、V22、Vcom)＝(5至15V、5至15V、0V)或(-12至0V、-12至0V、3至5V)的范围中适当地选择电位。将电压Vw设定为5V以上且15V以下，或者-15V以上且-5V以下即可。
注意，控制未选择的字线及未选择的位线，使得数据“1”不被写入到与这些未选择的字线和位线连接的存储单元中。具体而言，对未选择的字线施加使与其连接的存储单元的晶体管成为截止状态的电位或者与Vcom相同程度的电位即可。
另一方面，当将数据“0”写入到存储单元701时，对存储单元701不施加电气作用，即可。从电路工作来看，例如与写入“1”的情况同样，通过解码器712和713、以及选择器714来选择存储单元701，然而使从读取/写入电路715输出到位线Bx的输出电位成为与Vcom相同程度的电位或使存储单元的薄膜晶体管721成为截止状态的电位。结果，对存储元件722施加小电压(例如，-5V至5V)或者不施加电压，因此电气特性不改变，而实现数据“0”的写入。
下面，参照图7B而说明当利用电气作用读取数据时的动作。通过利用在具有数据“0”的存储单元和具有数据“1”的存储单元之间，存储元件722的电特性有差异，来进行数据的读取。例如，将说明如下读取方法：例如，在读取电压下，将构成具有数据“0”的存储单元的存储元件的电阻成为R0，并且将构成具有数据“1”的存储单元的存储元件的电阻成为R1，通过利用电阻之差进行读取。注意，满足R1＜＜R0。作为读取/写入电路715的读取部分的结构，例如可以考虑如图7B所示的使用电阻元件750和差动放大器751的电路。电阻元件具有电阻值Rr，并且满足R1＜Rr＜R0。如图7C所示，既可以使用晶体管752来代替电阻元件750，又可以使用时钟控制反相器753来代替差动放大器751。当然，电路结构并不限于图7B及7C。
当从第x行第y列的存储单元702中读取数据时，首先通过解码器712和713、以及选择器714，来选择存储单元702。具体而言，通过解码器713，将预定电压V24施加到与存储单元702连接的字线Wy，以使薄膜晶体管721成为导通状态。此外，通过解码器712和选择器714，将与存储单元702连接的位线Bx连接到读取/写入电路715的端子P。结果，端子P的电位Vp成为如下值，即通过电阻元件750(电阻值Rr)和存储元件722(电阻值R0或R1)进行的电阻分割来确定由Vcom和V0决定的电阻值的值。从而，当存储单元702具有数据“0”时，端子P的电位Vp0成为Vp0＝Vcom+(V0-Vcom)×R0/(R0+Rr)。此外，当存储单元702具有数据“1”时，端子P的电位Vp1成为Vp1＝Vcom+(V0-Vcom)×R1/(R1+Rr)。结果，可以在图7B中，通过选择Vref使得位于Vp0和Vp1之间，并且在图7C中，通过选择时钟控制反相器的变化点使得位于Vp0和Vp1之间，根据数据“0”/“1”，作为输出电位Vout输出Low/High(或者High/Low)来进行读取。
例如，以Vdd＝3V使差动放大器751工作，设定为Vcom＝0V、V0＝3V、Vref＝1.5V。假设设定为R0/Rr＝Rr/R1＝9，并且可以不考虑薄膜晶体管721的导通电阻(on resistance)，当存储单元的数据为“0”时，成为Vp0＝2.7V而输出High作为Vout，当存储单元的数据为“1”时，成为Vp1＝0.3V而输出Low作为Vout。像这样，可以读取存储单元。
根据上述方法，利用存储元件722的电阻值之差和电阻分割，根据电压值来读取。当然，读取方法并不限于该方法。例如，除了利用电阻之差以外，还可以利用电流值之差来读取。此外，当存储单元的电气特性具有在数据“0”和数据“1”之间阈值电压不同的二极管特性时，也可以利用阈值电压之差来读取。
此外，既可以在绝缘衬底上设置薄膜晶体管(TFT)，并且在其上设置存储元件或存储元件阵列，又可以通过使用Si等半导体衬底或SOI衬底而代替绝缘衬底，在衬底上形成场效应晶体管(FET)，并且在其上设置存储元件或存储元件阵列。
本实施方式所示的半导体装置通过具有本发明的存储元件可以减少每个存储元件中的工作不均匀性。因此，可以制造写入特性优良的半导体装置。此外，可以防止写入电压的增大且扩大读取电压的余量。因此，可以提高半导体装置中的设计自由度。
对半导体装置的数据写入不只是一次，只要有未写入元件就可以进行追加(追记)。另一方面，因为不能擦除写入一次的存储元件中的数据，所以可以防止因改写所引起的伪造。再者，因为本发明的存储元件具有如下简单结构：在一对导电层之间夹有金属氧化物层、半导体层以及有机化合物层，所以可以以低成本制造写入特性优良的半导体装置。
注意，本实施方式可以与其他实施方式及实施例自由组合。
实施方式4
在本实施方式中，参照附图而说明具有上述实施方式所示的存储装置的半导体装置的一个结构例子。
本实施方式所示的半导体装置的特征在于可以无接触地读取并写入数据。数据传输方式大致划分成三种方式：将一对线圈配置为相对置并且通过互感(mutual induction)进行通信的电磁耦合方式；通过感应电磁场进行通信的电磁感应方式；以及通过利用电波进行通信的电波方式。可以使用这些方式中的任一种方式。此外，作为使用于传输数据的天线的设置方法有两种方法：一种方法为在设置有晶体管及存储元件的衬底上设置天线的方法，另一种方法为在设置有晶体管及存储元件的衬底上设置端子部分，并且将设置在另一衬底上的天线连接到该端子部分来设置的方法。
参照图11A至11C说明本实施方式所示的半导体装置的结构。如图11A所示，本发明的半导体装置20具有无接触地交换数据的功能，并且还具有电源电路11；时钟发生电路12；数据解调/调制电路13；控制其它电路的控制电路14；接口电路15；存储电路16；总线17；以及天线18。
此外，如图11B所示，本发明的半导体装置20具有无接触地交换数据的功能，并且除了电源电路11；时钟发生电路12；数据解调/调制电路13；控制其它电路的控制电路14；接口电路15；存储电路16；总线17；以及天线18以外，还可以具有中央处理单元1。
此外，如图11C所示，本发明的半导体装置20具有无接触地交换数据的功能，并且除了电源电路11；时钟发生电路12；数据解调/调制电路13；控制其它电路的控制电路14；接口电路15；存储电路16；总线17；天线18；以及中央处理单元1以外，还可以具有由检测元件3、检测电路4构成的检测部分2。
电源电路11为基于从天线18输入的交流信号产生提供给半导体装置20中的各电路的各种电源的电路。时钟发生电路12为基于从天线18输入的交流信号产生提供给半导体装置20中的各电路的各种时钟信号的电路。数据解调/调制电路13具有解调/调制与读取写入器19交换的数据的功能。控制电路14具有控制存储电路16的功能。天线18具有发送和接收电磁场或电波的功能。读取写入器19与半导体装置进行通信，控制该半导体装置并且控制关于其数据的处理。注意，半导体装置并不限于上述的结构，例如也可以为添加诸如电源电压的限幅电路、专用于处理密码的硬件等其他要素的结构。
存储电路16具有选自实施方式1所示的存储元件中的一个或多个存储元件。通过具有本发明的存储元件，可以减少每个存储元件中的工作不均匀性。因此，可以制造写入特性优良的半导体装置。此外，也可以防止写入电压的增大且扩大读取电压的余量。因此，可以提高半导体装置中的设计自由度。
此外，对存储元件的数据写入不只是一次，只要有未写入元件就可以进行追加(追记)。另一方面，因为不能擦除写入一次的存储元件中的数据，所以可以防止因改写所引起的伪造。
此外，检测部分2可以物理或化学手法检测温度、压力、流量、光、磁性、音波、加速度、湿度、气体成分、液体成分、以及其他特性。注意，检测部分2具有检测元件3和检测电路4。该检测元件3检测物理量或者化学量，该检测电路4将该检测元件3所检测的物理量或者化学量转换成适当信号诸如电信号等。作为检测元件3，可以使用电阻元件、电容耦合元件、电感耦合元件、光生电动势元件、光电转换元件、热生电动势元件、晶体管、热敏电阻器、二极管等。注意，检测部分2的数量可以为多个，在此情况下，可以同时检测多个物理量或者化学量。
注意，在此说明的物理量是指温度、压力、流量、光、磁性、音波、加速度、湿度等，化学量是指诸如气体等气体成分或者离子等液体成分等的化学物质等。作为化学量，另外，还包括诸如包含在血液、汗、尿等中的特定的生物物质(例如血液中的血糖值等)的有机化合物。特别是，当检测化学量时，必然选择性地检测某种特定的物质，因此预先在检测元件3中提供与待检测的物质选择性地发生反应的物质。例如，当检测生物物质时，优选的是在检测元件3中，将与待检测的生物物质选择性地发生反应的酶、抗体、或者微生物细胞等固定到高分子等上来提供。
下面，在图12A和12B中表示半导体装置的一个结构例子，其中在设置有多个元件及存储元件的衬底上设置有天线。注意，图12A和12B为存储电路16和天线18的部分截面图。
图12A示出包括作为无源矩阵型形成的存储电路的半导体装置。该半导体装置包括：形成在衬底1350上的具有晶体管1300和1301的层1351；形成在具有晶体管的层1351的上方的存储元件部分1352以及用作天线的导电层1353。
注意，虽然这里示出在具有晶体管的层1351的上方形成存储元件部分1352以及用作天线的导电层1353的情况，然而本发明并不限于这样的结构，也可以在具有晶体管的层1351的下方或者在与具有晶体管的层1351相同的层中提供存储元件部分1352或用作天线的导电层1353。
存储元件部分1352包括多个存储元件1352a和1352b。存储元件1352a包括：形成在绝缘层1252上的第一导电层110；通过利用第一导电层110来形成的金属氧化物层111a；覆盖第一导电层110的一部分且隔着金属氧化物层111a来设置的半导体层112a；覆盖半导体层112a的有机化合物层113a和第二导电层114a。此外，存储元件1352b包括：第一导电层110；通过利用第一导电层110来形成的金属氧化物层111b；覆盖第一导电层110的一部分且隔着金属氧化物层111b来设置的半导体层112b；覆盖半导体层112b的有机化合物层113b和第二导电层114b。也可以通过在第一导电层110以外另行形成金属膜并对该金属膜施行氧化处理来形成金属氧化物层111a、111b。注意，各个存储元件1352a、1352b被分隔壁(绝缘层)1374分离。
存储元件部分1352中的第一导电层110连接到晶体管1301的布线，并且可以通过使用与上述实施方式所示的存储元件相同的材料或制造方法，来形成存储元件部分1352。此外，覆盖第二导电层114a和114b以及用作天线的导电层1353地形成用作保护膜的绝缘层522。
注意，在导电层1360上设置有用作天线的导电层1353。导电层1360通过布线1310连接到晶体管1300。该布线1310通过利用与存储元件部分1352中的第一导电层110相同的工序形成。此外，用作天线的导电层也可以利用与第二导电层114a和114b相同的层形成。
用作天线的导电层1353通过CVD法、溅射法、印刷法如丝网印刷或凹版印刷等、液滴喷射法、分配器法、镀敷法等由导电材料形成。导电材料通过使用选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钽(Ta)和钼(Mo)中的元素、或者以这些元素为主要成分的合金材料或化合物材料的单层结构或层叠结构形成。
例如，在通过使用丝网印刷法形成用作天线的导电层的情况下，可以通过选择性地将导电膏印刷到所希望的区域而提供该导电层，在所述导电膏中将粒径为几nm至几十μm的导电颗粒溶解或分散于有机树脂中。作为导电颗粒，可以使用选自银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)和钛(Ti)等中的任何一种以上的金属颗粒、卤化银的微粒、或者分散性纳米颗粒。此外，作为包含在导电膏中的有机树脂，可以使用选自用作金属颗粒的粘合剂、溶剂、分散剂、以及被覆材料的有机树脂中的一种或多种。典型地，可以举出如环氧树脂、硅酮树脂等有机树脂。此外，当形成导电层时，优选在挤出导电膏后进行焙烧。例如，在将以银为其主要成分的微粒(例如，粒径为1nm以上且100nm以下)用作导电膏材料的情况下，可以通过在150至300℃的温度下进行焙烧使导电膏固化，来获得导电层。此外，也可以使用以焊料或者无铅焊料为其主要成分的微粒，在此情况下，优选使用粒径为20μm以下的微粒。焊料或者无铅焊料具有成本低的优点。此外，除了上述材料以外，还可以将陶瓷或铁氧体等适用于天线。
可以适当地选择实施方式3所示的晶体管等而使用于包括在具有晶体管的层1351中的晶体管1300、1301。
此外，也可以在衬底上设置剥离层，在上述剥离层上形成具有晶体管的层1351、存储元件部分1352、以及用作天线的导电层1353，适当地使用实施方式3所示的剥离方法而剥离具有晶体管的层1351、存储元件部分1352、以及用作天线的导电层1353，通过使用附着层而将它们贴合到衬底上。作为衬底，使用实施方式2的衬底521所示的柔性衬底、薄膜、由纤维材料构成的纸、基材薄膜等，来可以谋求实现存储装置的小型化、薄型化、以及轻量化。
图12B表示具有有源矩阵型存储电路的半导体装置的一个例子。注意，关于图12B，将说明与图12A不同的部分。
图12B所示的半导体装置包括：形成在衬底1350上的具有晶体管1300和1301的层1351；形成在具有晶体管的层1351的上方的存储元件部分1356以及用作天线的导电层1353。注意，这里虽然示出如下情况：在具有晶体管的层1351的上方具有存储元件部分1356以及用作天线的导电层1353，但是本发明并不限于这样的结构，既可以在具有晶体管的层1351的上方或下方具有存储元件部分1356以及用作天线的导电层1353，又可以在具有晶体管的层1351的下方或与其相同的层中具有存储元件部分1356以及用作天线的导电层1353。
存储元件部分1356由存储元件1356a和1356b构成。存储元件1356a具有：形成在绝缘层1252上的第一导电层110a；通过利用第一导电层110a来形成的金属氧化物层111a；覆盖第一导电层110a的一部分且隔着金属氧化物层111a来设置的半导体层112；覆盖半导体层112的有机化合物层113和第二导电层114。存储元件1356b包括：形成在绝缘层1252上的第一导电层110b；通过利用第一导电层110b来形成的金属氧化物层111b；覆盖第一导电层110b的一部分且隔着金属氧化物层111b来设置的半导体层112；有机化合物层113和第二导电层114。也可以通过在第一导电层110a、110b以外另行形成金属膜并对该金属膜施行氧化处理，来形成金属氧化物层111a、111b。注意，存储元件1356a、1356b被分隔壁(绝缘层)1374分离。此外，晶体管的布线连接到构成存储元件的各个第一导电层。就是说，每个存储元件分别连接到一个晶体管。
此外，也可以在衬底上设置剥离层，在上述剥离层上形成具有晶体管的层1351、存储元件部分1356、以及用作天线的导电层1353，适当地使用实施方式3所示的剥离方法而剥离具有晶体管的层1351、存储元件部分1356、以及用作天线的导电层1353，通过使用附着层将它们贴合到衬底上。
下面，参照图13A和13B说明半导体装置的一个结构例子，该半导体装置包括具有晶体管的层、具有连接到天线的端子部分及存储元件的第一衬底、以及形成有连接到该端子部分的天线的第二衬底。关于图13A和13B，说明与图12A和12B不同的部分。
图13A表示具有无源矩阵型的存储装置的半导体装置。半导体装置包括：形成在衬底1350上的具有晶体管1300和1301的层1351；形成在具有晶体管的层1351的上方的存储元件部分1352；连接到天线的端子部分；以及形成有用作天线的导电层1357的衬底1365，并且利用包含在树脂1375中的导电颗粒1359将导电层1357与成为连接端子的导电层1360电连接。注意，通过利用具有附着性的树脂1375将包括具有晶体管的层1351和存储元件部分1352等的衬底1350以及设置有用作天线的导电层1357的衬底1365贴合在一起。
另外，可以使用诸如银膏、铜膏、碳膏等的导电粘合剂或者使用焊接的方法，将用作天线的导电层1357与成为连接端子的导电层1360相连接。在此虽然示出在具有晶体管的层1351的上方设置存储元件部分1352的情况，但是本发明不限于这样的结构，也可以在具有晶体管的层1351的下方或在与其相同的层中设置存储元件部分1352。
图13B示出设置有有源矩阵型的存储装置的半导体装置。半导体装置包括：形成在衬底1350上的具有晶体管1300和1301的层1351；形成在具有晶体管的层1351的上方的存储元件部分1356；连接到晶体管的端子部分；以及形成有用作天线的导电层1357的衬底1365，并且利用包含在树脂1375中的导电颗粒1359将导电层1357与成为连接端子的导电层1360相连接。注意，通过利用具有附着性的树脂1375将包括具有晶体管的层1351和存储元件部分1356等的衬底以及设置有用作天线的导电层1357的衬底1365贴合在一起。
另外，可以使用诸如银膏、铜膏、碳膏等的导电粘合剂或者使用焊接的方法，将包括具有晶体管的层1351和存储元件部分1356等的衬底1350以及设置有用作天线的导电层1357的衬底1365贴合在一起。在此虽然示出在具有晶体管的层1351的上方设置存储元件部分1352的情况，但是本发明不限于这样的结构，也可以在具有晶体管的层1351的下方或在与其相同的层中设置存储元件部分1356。
此外，也可以在衬底上形成剥离层，在上述剥离层上形成具有晶体管的层1351、存储元件部分1352或者存储元件部分1356，通过适当地使用实施方式3所示的剥离方法，来剥离具有晶体管的层1351以及存储元件部分1352、1356，然后通过使用附着层，将具有晶体管的层1351以及存储元件部分1352、1356贴合到衬底上。
再者，也可以在设置有用作天线的导电层1357的衬底1365上设置存储元件部分1352和1356。即，通过利用包含导电颗粒的树脂，将形成有具有晶体管的层的第一衬底与形成有存储元件部分以及用作天线的导电层的第二衬底贴合在一起。此外，也可以与图12A和12B所示的半导体装置同样地设置连接到晶体管的传感器。
在本实施方式所示的半导体装置中，通过具有本发明的存储元件可以减少每个存储元件中的工作不均匀性。因此，可以制造写入特性优良的半导体装置。此外，可以防止写入电压的增大且扩大读取电压的余量。因此，可以提高半导体装置中的设计自由度。
此外，对半导体装置的数据写入不只是一次，只要有未写入元件就可以进行追加(追记)。另一方面，因为不能擦除写入一次的存储元件中的数据，所以可以防止因改写所引起的伪造。此外，可以无接触地读取/写入数据。再者，因为本发明的存储元件具有如下简单结构：在一对导电层之间夹有金属氧化物层、半导体层以及有机化合物层，所以可以以低成本制造写入特性优良的半导体装置。
注意，本实施方式可以与其他实施方式及实施例自由组合。
实施方式5
在本实施方式中，参照附图而说明具有本发明的存储元件的半导体装置的一个例子。图14A表示本实施方式的半导体装置的俯视图，图14B表示图14A中的虚线X-Y的截面图。
如图14A所示，在衬底1400上形成有具有存储元件的存储元件部分1404、电路部分1421、天线1431。图14A和图14B示出如下状态：处于制造工序的中途，并且在可耐制造条件的衬底1400上形成有存储元件部分、电路部分、以及天线。可以通过与上述实施方式同样地适当选择材料以及制造工序来制造。
在衬底1400上隔着剥离层1452、绝缘层1453设置有晶体管1441和晶体管1442，晶体管1441和晶体管1442分别被设置在存储元件部分1404和电路部分1421中。在晶体管1441及晶体管1442上形成有绝缘层1461、绝缘层1454、绝缘层1455，并且在绝缘层1455上形成有存储元件1443。存储元件1443包括：设置在绝缘层1455上的第一导电层110d；通过利用第一导电层110d来形成的金属氧化物层111d；具有半导体层和有机化合物层的层1458；以及第二导电层114，并金属氧化物层111d、具有半导体层和有机化合物层的层1458被第一导电层110d和第二导电层114夹持，且接触于第一导电层110d上地形成金属氧化物层111d。注意，虽然在图14A和14B中省略，但是利用用作分隔壁的绝缘层1460b将多个设置的存储元件1443互相隔离。
第一导电层110d连接到晶体管1441的布线层。另一方面，第二导电层114连接到层叠在布线层1456a上的导电层1457c。此外，在绝缘层1455上层叠设置有导电层和图14A所示的天线1431。在图14B中，所述导电层为导电层1457a、导电层1457b、导电层1457e、导电层1457f，并且导电层1457a和天线1431a、导电层1457b和天线1431b、以及导电层1457f和天线1431d分别层叠。注意，在达到形成在绝缘层1455中的布线层1456b的开口部分中形成导电层1457e和天线1431c，并且导电层1457e与布线层1456b连接。通过如此，分别将天线与存储元件部分1404和电路部分1421电连接。此外，分别形成在天线1431a、天线1431b、天线1431c、天线1431d下的导电层1457a、导电层1457b、导电层1457e、导电层1457f还具有提高绝缘层1455和天线之间的紧密性的效果。在本实施方式中，使用聚酰亚胺膜作为绝缘层1455，使用钛膜作为导电层1457a、导电层1457b、导电层1457e、以及导电层1457f，而使用铝膜作为天线1431a、天线1431b、天线1431c、以及天线1431d。
注意，为了分别连接第一导电层110d和晶体管1441、导电层1457c和布线层1456a、导电层1457e和布线层1456b，在绝缘层1455中形成开口(也称为接触孔)。当扩大开口，来增加导电层之间的接触面积时，实现更低电阻。因此，在本实施方式中，设定开口的大小，其顺序为第一导电层110d和晶体管1441连接的开口最小，其次为导电层1457c和布线层1456a连接的开口，导电层1457e和布线层1456b连接的开口最大。在本实施方式中，将第一导电层110d和晶体管1441连接的开口为5μm×5μm，将导电层1457c和布线层1456a连接的开口为50μm×50μm，将导电层1457e和布线层1456b连接的开口为500μm×500μm。
在本实施方式中，使从绝缘层1460a到天线1431b的距离a为500μm以上，使从第二导电层114的端部到绝缘层1460a的端部的距离b为250μm以上，使从第二导电层114的端部到绝缘层1460c的端部的距离c为500μm以上，使从绝缘层1460c的端部到天线1431c的距离d为250μm以上。注意，在电路部1421中部分地形成有绝缘层1460c，晶体管1442也有由绝缘层1460c覆盖的区域和不覆盖的区域。
通过使用这样的半导体装置，从外部输入部将电源电压、信号直接输入到存储元件部分1404中，从而可以将数据(相当于信息)写入到存储元件部分1404或从存储元件部分1404读取数据。
此外，天线的结构既可以为与存储元件部分重叠地设置的结构，又可以为设置在存储元件部分的周围而不重叠的结构。此外，当重叠时，其结构既可以为整个面重叠的结构，又可以为一部分重叠的结构。例如，当采用天线部分和存储元件部分重叠的结构时，可以减少由天线进行通信时信号带有的噪音、电磁感应引起的电动势的变动等的影响导致的半导体装置的工作缺陷。
此外，作为上述能够无接触地输入/输出数据的半导体装置中的信号传输方式，可以使用电磁耦合方式、电磁感应方式或者微波方式等。可以考虑到使用用途适当地选择传输方式，并且根据传输方式提供最适天线。
图15A至15D表示芯片状的半导体装置的实例。该半导体装置包括形成在衬底1501上的用作天线的导电层1502以及存储元件部1503。注意，在半导体装置中，除了存储元件以外，还可以安装集成电路等。
在使用微波方式(例如UHF频带(860至960MHz频带)、2.45GHz频带等)作为半导体装置中的信号传输方式的情况下，可以考虑用于信号传输的电磁波波长，适当地设定用作天线的导电层的形状如长度等。例如，可以将用作天线的导电层形成为直线形(例如，偶极天线(参照图15A))、平坦的形状(例如，平板天线(参照图15B))、或者带状(参照图15C、15D)等。此外，用作天线的导电层的形状并不限于直线形，考虑到电磁波的波长，还可以以曲线形状、蜿蜒形状或者组合这些的形状设置。
此外，在适用电磁耦合方式或者电磁感应方式(例如，13.56MHz频带)作为半导体装置中的信号传输方式的情况下，由于利用磁场密度的变化引起的电磁感应，因此，优选将用作天线的导电层形成为环状(例如，环形天线)或者螺旋状(例如，螺旋天线)。
此外，在适用电磁耦合方式或电磁感应方式并且与金属接触地设置具备天线的半导体装置的情况下，优选在所述半导体装置和金属之间设置具有磁导率的磁性材料。在与金属接触地设置具备天线的半导体装置的情况下，伴随着磁场变化涡流电流流过在金属中，并且通过该涡流电流产生的去磁磁场削弱磁场变化，从而降低通信距离。因此，通过在半导体装置和金属之间设置具有磁导率的材料，可以抑制金属的涡流电流以及通信距离的降低。注意，作为磁性材料，可以使用具有高磁导率且高频损失少的铁氧体或金属薄膜。
此外，当设置天线时，既可以在一个衬底上直接形成半导体元件如晶体管等和用作天线的导电层，又可以在互不相同的衬底上分别形成半导体元件和用作天线的导电层，然后将这些两个衬底贴合在一起以使半导体元件和用作天线的导电层彼此电连接。
如上所述，在本实施方式所示的半导体装置中，通过具有本发明的存储元件可以减少每个存储元件中的工作不均匀性。因此，可以制造写入特性优良的半导体装置。此外，可以防止写入电压的增大且扩大读取电压的余量。因此，可以提高半导体装置中的设计自由度。
对半导体装置的数据写入不只是一次，只要有未写入元件就可以进行追加(追记)。另一方面，因为不能擦除写入一次的存储元件中的数据，所以可以防止因改写所引起的伪造。此外，本发明的半导体装置能够无接触地读取/写入数据。再者，因为本发明的存储元件具有如下简单结构：在一对导电层之间夹有金属氧化物层、半导体层以及有机化合物层，所以可以以低成本制造写入特性优良的半导体装置。
注意，本实施方式可以与其他实施方式及实施例自由组合。
实施例1
在本实施例中，制造具有与第一导电层接触的金属氧化物层以及半导体层的存储元件，并且示出当为本发明的一个结构例子的存储元件的写入数据时的电流-电压特性。存储元件是在衬底上按顺序层叠第一导电层、金属氧化物层、半导体层、有机化合物层、第二导电层的元件，并且参照图1A而说明其制造方法。注意，通过扫描方式(sweepmethod)，来测定电流-电压特性。在该扫描方式中，将存储元件与500kΩ的电阻串联连接，并且使外加电压连续变化。
首先，通过溅射法在衬底上形成钛膜，来获得第一导电层110。注意，膜厚度为100nm。
接着，通过在有氧下进行等离子体处理使第一导电层110的表面氧化，形成包括10nm的氧化钛的金属氧化物层111。
接着，将形成有金属氧化物层111等的衬底固定在设置在真空蒸镀装置中的衬底支架上，以使衬底的形成有金属氧化物层111的面朝下。然后，通过利用电阻加热的蒸镀法，在金属氧化物层111上形成其膜厚度为1nm的氧化锡，来形成半导体层112。
接着，通过利用电阻加热的蒸镀法，在半导体层112上形成厚度为10nm的CzPA，来形成有机化合物层113。
接着，通过利用电阻加热的蒸镀法，在有机化合物层113上形成厚度为200nm的铝，来形成第二导电层114。
图19表示，当通过扫描方式对如此获得的存储元件施加电压，发生写入时的电流值和电压的关系。注意，使用的存储元件的尺寸为5μm见方、10μm见方，并且这些的样品数量n分别为5个和4个。由图19可见如下事实：在任何尺寸的元件中也没有大的写入电压的不均匀性，当写入时的电流值也有大致相同的低值，而且耗电量低。因此，通过采用本发明的结构，可以抑制每个存储元件中的工作不均匀性。从而，根据本发明，可以获得写入特性优良的存储元件、具有该存储元件的存储装置以及半导体装置。
实施例2
在本实施例中，对于每个存储元件中的写入电压的不均性进行讨论。为了使用于本实施例而制造的存储元件为在衬底上按顺序层叠第一导电层、金属氧化物层、半导体层、有机化合物层、第二导电层的元件。参照图1A而以下说明其制造方法。
首先，通过溅射法在衬底上形成钛膜，来获得第一导电层110。注意，膜厚度为100nm。
接着，通过在有氧下进行等离子体处理使第一导电层110的表面氧化，形成包括10nm的氧化钛的金属氧化物层111。
接着，将形成有金属氧化物层111等的衬底固定在设置在真空蒸镀装置中的衬底支架上，以使衬底的形成有金属氧化物层111的面朝下。然后，通过利用电阻加热的蒸镀法，在金属氧化物层111上形成其膜厚度为1nm的氧化锡，来形成半导体层112。
接着，通过利用电阻加热的蒸镀法，在半导体层112上形成厚度为10nm的有机化合物层113。作为在本实施例中制造的存储元件的有机化合物层113，使用TPAQn、TCzB、CzPA、或者CzBPA。
接着，通过利用电阻加热的蒸镀法，在有机化合物层113上形成厚度为200nm的铝，来形成第二导电层114。
通过将TFT连接到这种存储元件的每一个，来检查对于外加电压的各种存储元件的累积写入率。注意，累积写入率由以下算式(1)表示而不限于本实施例。
[算式1]
Figure BDA0000045170070000401
图20A表示测定结果。注意，如上所述，在本实施例中使用的存储元件为四种存储元件：作为有机化合物层113使用TPAQn的存储元件；作为有机化合物层113使用TCzB的存储元件；作为有机化合物层113使用CzPA的存储元件；或者作为有机化合物层113使用CzBPA的存储元件。任何存储元件的尺寸也为5μm见方，并且各存储元件的数量n分别为96个。存储元件中的各电压的施加时间为10毫秒。由图20A可见如下事实：当使用任何有机化合物层时，对于写入电压的累积写入率也急剧的上升，并且每个存储元件的工作不均匀性很少。注意，上升最急剧的存储元件为当作为有机化合物层113使用CzPA时的存储元件，其写入电压的宽度为非常小的2V。
此外，对于使用10μm见方的存储元件的情况进行类似的讨论。在10μm见方的存储元件中，各种存储元件的数量n也为96个，并且存储元件中的各电压的施加时间也为与上述类似的10毫秒。图20B表示测定结果。在10μm见方的存储元件中，对于写入电压的累积写入率也表示急剧的上升，并且每个存储元件的工作不均匀性很少。
从而，根据本发明，可以获得写入特性优良的存储元件、具有该存储元件的存储装置以及半导体装置。此外，可以防止写入电压的增大且扩大读取电压能占的宽度。因此，可以提高存储装置或半导体装置中的设计自由度。
实施例3
在本实施例中，制造具有与实施例2不同结构的存储元件，检查每个存储元件的写入电压。首先，为了使用于本实施例而制造的存储元件为在衬底上按顺序层叠第一导电层、金属氧化物层、半导体层、有机化合物层、第二导电层的元件。与实施例2同样地参照图1A而说明其制造方法。
通过溅射法在衬底上形成钛膜，来获得第一导电层110。第一导电层110的膜厚度为100nm。
接着，通过在有氧下进行等离子体处理使第一导电层110的表面氧化，形成包括10nm的氧化钛的金属氧化物层111。
接着，将形成有金属氧化物层111等的衬底固定在设置在真空蒸镀装置中的衬底支架上，以使衬底的形成有金属氧化物层111的面朝下。然后，通过利用电阻加热的蒸镀法，在金属氧化物层111上形成其膜厚度为1nm或5nm的氧化锡，来形成半导体层112。
接着，通过利用电阻加热的蒸镀法，在半导体层112上形成厚度为10nm的CzPA，来获得有机化合物层113。
再者，通过利用电阻加热的蒸镀法，在有机化合物层113上形成厚度为200nm的铝，来形成第二导电层114。
通过将TFT连接到这种存储元件的每一个，来检查对于外加电压的各种存储元件的累积写入率。注意，图21A表示在5μm见方的存储元件中的测定结果，图21B表示在10μm见方的存储元件中的测定结果。注意，存储元件中的各电压的施加时间为10毫秒，并且各元件尺寸的存储元件的数量n为96个。
由图21A以及图21B可见如下事实：当使用任何元件尺寸以及半导体层的膜厚度时，对于写入电压的累积写入率也急剧的上升，并且每个存储元件的工作不均匀性很少。
从而，根据本发明，可以获得写入特性优良的存储元件、具有该存储元件的存储装置以及半导体装置。此外，可以防止写入电压的增大且扩大读取电压的余量。因此，可以提高存储装置或半导体装置中的设计自由度。
实施例4
在本实施例中，讨论对于当以与实施例3不同的时间进行写入时的外加电压的累积写入率。注意，为了使用于本实施例而制造的存储元件为在衬底上按顺序层叠第一导电层、金属氧化物层、半导体层、有机化合物层、第二导电层的元件。与实施例2以及实施例3同样地参照图1A而说明其制造方法。
通过溅射法在衬底上形成钛膜，来获得第一导电层110。注意，膜厚度为100nm。
接着，通过在有氧下进行等离子体处理使第一导电层110的表面氧化，形成包括10nm的氧化钛的金属氧化物层111。
接着，将形成有金属氧化物层111等的衬底固定在设置在真空蒸镀装置中的衬底支架上，以使衬底的形成有金属氧化物层111的面朝下。然后，通过利用电阻加热的蒸镀法，在金属氧化物层111上形成其膜厚度为1nm的氧化锡，来形成半导体层112。
接着，通过利用电阻加热的蒸镀法，在半导体层112上形成厚度为10nm的CzPA，来获得有机化合物层113。
再者，通过利用电阻加热的蒸镀法，在有机化合物层113上形成厚度为200nm的铝，来形成第二导电层114。注意，使用的元件尺寸为5μm见方以及10μm见方。
通过将TFT连接到这种存储元件的每一个，来检查对于外加电压的5μm见方以及10μm见方的存储元件的各累积写入率。注意，在实施例3中存储元件中的各电压的施加时间为10毫秒，但是在本实施例中，其为1毫秒。图22表示测定结果。注意，5μm见方以及10μm见方的存储元件的样品数量n分别为15个和36个。
由图22可见如下事实：当存储元件中的各电压的施加时间为1毫秒时，对于写入电压的累积写入率在任何元件尺寸中也急剧的上升，并且每个存储元件的工作不均匀性很少。
从而，根据本发明，可以获得写入特性优良的存储元件、具有该存储元件的存储装置以及半导体装置。此外，可以防止写入电压的增大且扩大读取电压的余量。因此，可以提高存储装置或半导体装置中的设计自由度。
实施例5
根据本发明，可以形成用作无线芯片的半导体装置。无线芯片的用途很广泛，例如，可以通过安装在诸如纸币、硬币、证券、无记名债券、证书(驾驶执照、居民卡等，参照图17A)、包装用容器(包装纸、瓶子等，参照图17C)、记录介质(DVD、录像带等，参照图17B)、交通工具(自行车等，参照图17D)、随身物品(包、眼镜等)、食物、植物、动物、人体、衣服、生活用品、诸如电子设备等商品、行李的标签(参照图17E和17F)等物品上来使用。电子设备是指液晶显示装置、EL显示装置、电视装置(也简称为TV、TV接收机或电视接收机)、以及手机等。
本发明的半导体装置1710具有本发明的存储元件，并且通过将它安装在印刷电路板上，将它贴在表面上，或将它嵌入，来将它固定到物品上。例如，当用于书时，优选将半导体装置嵌入到纸中，并且当用于由有机树脂构成的包装时，优选将半导体装置嵌入到该有机树脂中。因为本发明的半导体装置1710实现小型、薄型、轻量，所以在将它固定到物品后，不损害该物品本身的设计性。此外，通过在纸币、硬币、证券、无记名债券、证书等上提供本发明的半导体装置1710，可以提供识别功能，并且通过利用该识别功能，可以防止伪造。此外，通过在包装用容器、记录介质、随身物品、食物、衣服、生活用品、电子设备等上提供本发明的半导体装置，可以谋求实现诸如检查系统等的系统的效率化。
下面，参照图18来说明安装有本发明的半导体装置的电子设备的一个实例。在此示出的电子设备为手机，它包括：框体1800和1806；面板1801；托架1802；印刷线路板1803；操作按钮1804；电池1805。面板1801以可装卸的方式被安装在托架1802中，而且托架1802被嵌合而固定到印刷线路板1803。根据面板1801被安装的电子设备，适当地改变托架1802的形状或尺寸。在印刷线路板1803上安装有多个封装的半导体装置，并且作为其中之一，可以使用具有本发明的存储元件的半导体装置。被安装在印刷线路板1803上的多个半导体装置的每一个具有控制器、中央处理单元(CPU：Central Processing Unit)、存储器、电源电路、音频处理电路、收发电路等中的任何功能。
面板1801通过连接薄膜1808被连接到印刷线路板1803。上述面板1801、托架1802以及印刷线路板1803与操作按钮1804和电池1805一起被装在框体1800和1806的内部。面板1801所包括的像素区域1809被配置，以便从设置在框体1800的开口窗可以看到。
如上所述，本发明的半导体装置具有小型、薄型、以及轻量的特征。根据上述特征，可以有效地利用电子设备的框体1800和1806内部的有限空间。注意，框体1800和1806为以手机的外观形状为一个例子而表示的，涉及本实施例的电子设备根据其功能或用途可以变成为各种各样的方式。
注意，本发明的存储元件包括第一导电层、金属氧化物层、半导体层、有机化合物层、第二导电层，金属氧化物层、半导体层以及有机化合物层被第一导电层和第二导电层夹持，所述金属氧化物层接触于所述第一导电层上，接触于金属氧化物层上地设置半导体层。通过使用这种存储元件，可以减少每个存储元件中的工作不均匀性。因此，可以制造写入特性优良的半导体装置。此外，可以防止写入电压的增大且扩大读取电压的余量。因此，可以提高半导体装置中的设计自由度。
此外，对半导体装置的数据写入不只是一次，只要有未写入元件就可以进行追加(追记)。另一方面，因为不能擦除写入一次的存储元件中的数据，所以可以防止因改写所引起的伪造。再者，因为本发明的存储元件具有如下简单结构：在一对导电层之间夹有金属氧化物层、半导体层以及有机化合物层，所以可以以低成本制造写入特性优良的存储装置以及具有该存储装置的半导体装置。
注意，本实施例可以与实施方式及其他实施例自由组合。
本说明书根据2006年7月28日在日本专利局受理的日本专利申请编号2006-206685而制作，所述申请内容包括在本说明书中。

Claims (34)

1.一种存储元件，包括：
衬底；
在所述衬底上的第一导电层；
在所述第一导电层上的金属氧化物层；
在所述金属氧化物上的半导体层；
在所述半导体层上的有机化合物层；以及
在所述有机化合物层上的第二导电层，
其中，所述半导体层形成为岛状的层。
2.一种存储元件，包括：
衬底；
在所述衬底上的第一导电层；
在所述第一导电层上的金属氧化物层；
在所述金属氧化物上的半导体层；
在所述半导体层上的有机化合物层；以及
在所述有机化合物层上的第二导电层，
其中，所述半导体层形成为条纹状的层。
3.一种存储元件，包括：
衬底；
在所述衬底上的第一导电层；
在所述第一导电层上的金属氧化物层；
在所述金属氧化物上的半导体层；
在所述半导体层上的有机化合物层；以及
在所述有机化合物层上的第二导电层，
其中，所述半导体层形成为网状的层。
4.根据权利要求1至3中任一项所述的存储元件，其中，
所述第一导电层包括金属，并且，
所述金属氧化物层为所述第一导电层中所包括的所述金属的氧化物。
5.根据权利要求1至3中任一项所述的存储元件，其中，
所述半导体层包括选自氧化钼、氧化锡、氧化铋、氧化钒、氧化钛、氧化铁、氧化铬、氧化铜、氧化锰硅、氧化镍、氧化锌、硅锗、砷化镓、氮化镓、氧化铟、磷化铟、氮化铟、硫化镉、碲化镉、以及钛酸锶中的任一种化合物。
6.根据权利要求1至3中任一项所述的存储元件，其中，
所述有机化合物层包括电子传输材料或空穴传输材料，并且，
所述半导体层包括金属氧化物。
7.根据权利要求1至3中任一项所述的存储元件，
还包括在所述衬底上的用作天线的第三导电层。
8.根据权利要求1至3中任一项所述的存储元件，其中，
所述第一导电层电连接到薄膜晶体管。
9.根据权利要求1至3中任一项所述的存储元件，其中，
所述衬底是柔性的。
10.根据权利要求1至3中任一项所述的存储元件，其中，
所述有机化合物层能够通过在所述第一导电层和所述第二导电层之间施加电压来改变其形状。
11.一种电子设备，其中安装有根据权利要求1至3中任一项所述的存储元件。
12.一种半导体装置，包括形成在衬底上并被布置为矩阵状的多个存储元件，
所述多个存储元件中的每一个包括：在所述衬底上的第一导电层、在所述第一导电层上的金属氧化物层、在所述金属氧化物层上的半导体层、在所述半导体层上的有机化合物层、以及在所述有机化合物层上的第二导电层，
其中，所述半导体层形成为岛状的层。
13.一种半导体装置，包括形成在衬底上并被布置为矩阵状的多个存储元件，
所述多个存储元件中的每一个包括：在所述衬底上的第一导电层、在所述第一导电层上的金属氧化物层、在所述金属氧化物层上的半导体层、在所述半导体层上的有机化合物层、以及在所述有机化合物层上的第二导电层，
其中，所述半导体层形成为条纹状的层。
14.一种半导体装置，包括形成在衬底上并被布置为矩阵状的多个存储元件，
所述多个存储元件中的每一个包括：在所述衬底上的第一导电层、在所述第一导电层上的金属氧化物层、在所述金属氧化物层上的半导体层、在所述半导体层上的有机化合物层、以及在所述有机化合物层上的第二导电层，
其中，所述半导体层形成为网状的层。
15.根据权利要求12至14中任一项所述的半导体装置，其中，
所述第一导电层包括金属，并且，
所述金属氧化物层为所述第一导电层中所包括的所述金属的氧化物。
16.根据权利要求12至14中任一项所述的半导体装置，其中，
所述半导体层包括选自氧化钼、氧化锡、氧化铋、氧化钒、氧化钛、氧化铁、氧化铬、氧化铜、氧化锰硅、氧化镍、氧化锌、硅锗、砷化镓、氮化镓、氧化铟、磷化铟、氮化铟、硫化镉、碲化镉、以及钛酸锶中的任一种化合物。
17.根据权利要求12至14中任一项所述的半导体装置，其中，
所述有机化合物层包括电子传输材料或空穴传输材料，并且，
所述半导体层包括金属氧化物。
18.根据权利要求12至14中任一项所述的半导体装置，
还包括在所述衬底上的用作天线的第三导电层。
19.根据权利要求12至14中任一项所述的半导体装置，其中，
所述第一导电层电连接到薄膜晶体管。
20.根据权利要求12至14中任一项所述的半导体装置，其中，
所述衬底是柔性的。
21.根据权利要求12至14中任一项所述的半导体装置，其中，
所述有机化合物层能够通过在所述第一导电层和所述第二导电层之间施加电压来改变其形状。
22.一种电子设备，其中安装有根据权利要求12至14中任一项所述的半导体装置。
23.一种存储器的制造方法，包括：
在衬底上形成第一导电层；
通过氧化所述第一导电层的表面而形成金属氧化物层；
在所述金属氧化物层上形成岛状的半导体层；
在所述半导体层上形成有机化合物层；以及
在所述有机化合物层上形成第二导电层。
24.一种存储器的制造方法，包括：
在衬底上形成第一导电层；
通过氧化所述第一导电层的表面而形成金属氧化物层；
在所述金属氧化物层上形成条纹状的半导体层；
在所述半导体层上形成有机化合物层；以及
在所述有机化合物层上形成第二导电层。
25.一种存储器的制造方法，包括：
在衬底上形成第一导电层；
通过氧化所述第一导电层的表面而形成金属氧化物层；
在所述金属氧化物层上形成网状的半导体层；
在所述半导体层上形成有机化合物层；以及
在所述有机化合物层上形成第二导电层。
26.根据权利要求23至25中任一项所述的制造方法，其中，
通过有氧条件下的等离子体处理进行所述第一导电层的表面的氧化。
27.根据权利要求23至25中任一项所述的制造方法，其中，
通过有氧条件下的加热处理或自然氧化进行所述第一导电层的表面的氧化。
28.根据权利要求23至25中任一项所述的制造方法，其中，
所述第一导电层电连接到薄膜晶体管。
29.根据权利要求23至25中任一项所述的制造方法，还包括：
在所述衬底上的用作天线的第三导电层。
30.根据权利要求23至25中任一项所述的制造方法，还包括：
在所述衬底上形成剥离层；以及
从所述衬底分离包括所述第一导电层、所述金属氧化物层、所述半导体层、所述有机化合物层以及所述第二导电层的层。
31.根据权利要求23至25中任一项所述的制造方法，其中，
所述第一导电层选自钛、金、铂、镍、钨、铬、钼、铁、钴、铜和钯。
32.根据权利要求23至25中任一项所述的制造方法，其中，
所述第二导电层选自钛、金、铂、镍、钨、铬、钼、铁、钴、铜、钯和铝。
33.根据权利要求23至25中任一项所述的制造方法，其中，
所述半导体层选自氧化钼、氧化锡、氧化铋、氧化钒、氧化钛、氧化铁、氧化铬、氧化铜、氧化锰硅、氧化镍和氧化锌。
34.根据权利要求23至25中任一项所述的制造方法，其中，
进行所述有机化合物层的形成，以使得在所述第一导电层和所述第二导电层之间施加电压时所述第一导电层和所述第二导电层形成互相接触。
CN2011100269476A 2006-07-28 2007-07-27 存储元件及半导体装置 Expired - Fee Related CN102148229B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-206685 2006-07-28
JP2006206685 2006-07-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2007101367785A Division CN101114695B (zh) 2006-07-28 2007-07-27 存储元件及半导体装置

Publications (2)

Publication Number Publication Date
CN102148229A CN102148229A (zh) 2011-08-10
CN102148229B true CN102148229B (zh) 2013-01-23

Family

ID=38658718

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2011100269476A Expired - Fee Related CN102148229B (zh) 2006-07-28 2007-07-27 存储元件及半导体装置
CN2007101367785A Expired - Fee Related CN101114695B (zh) 2006-07-28 2007-07-27 存储元件及半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2007101367785A Expired - Fee Related CN101114695B (zh) 2006-07-28 2007-07-27 存储元件及半导体装置

Country Status (6)

Country Link
US (1) US8664035B2 (zh)
EP (1) EP1883109B1 (zh)
JP (1) JP5632945B2 (zh)
KR (1) KR101371264B1 (zh)
CN (2) CN102148229B (zh)
TW (1) TWI493692B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
CN102222765B (zh) * 2006-03-10 2012-12-12 株式会社半导体能源研究所 存储元件以及半导体器件
WO2008047928A1 (en) * 2006-10-19 2008-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010038442A1 (ja) * 2008-09-30 2010-04-08 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
GB2466255B (en) 2008-12-17 2013-05-22 Antenova Ltd Antennas conducive to semiconductor packaging technology and a process for their manufacture
US8050109B2 (en) * 2009-08-10 2011-11-01 Sandisk 3D Llc Semiconductor memory with improved memory block switching
US20110057161A1 (en) * 2009-09-10 2011-03-10 Gurtej Sandhu Thermally shielded resistive memory element for low programming current
EP2494599B1 (en) 2009-10-30 2020-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103201831B (zh) * 2010-11-05 2015-08-05 株式会社半导体能源研究所 半导体装置
US8699258B2 (en) * 2011-01-21 2014-04-15 Macronix International Co., Ltd. Verification algorithm for metal-oxide resistive memory
JP6008763B2 (ja) * 2013-03-13 2016-10-19 富士フイルム株式会社 有機半導体膜の形成方法
JP2014187086A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
JP6901831B2 (ja) 2015-05-26 2021-07-14 株式会社半導体エネルギー研究所 メモリシステム、及び情報処理システム
WO2017068478A1 (en) 2015-10-22 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device including the semiconductor device
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
JP2021082653A (ja) * 2019-11-15 2021-05-27 富士通株式会社 スイッチ素子及びスイッチ素子の製造方法
CN113130744B (zh) * 2021-04-13 2023-04-07 湖北大学 一种基于铝掺杂氧化铌的选通器件及其制备方法
TWI775427B (zh) 2021-05-07 2022-08-21 財團法人工業技術研究院 鐵電記憶體
CN115966534A (zh) * 2021-10-08 2023-04-14 安徽寒武纪信息科技有限公司 多核芯片、集成电路装置、板卡及其制程方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1543652A (zh) * 2001-08-13 2004-11-03 �Ƚ�΢װ�ù�˾ 存储器单元

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63266063A (ja) * 1987-04-23 1988-11-02 Sharp Corp Ｉｔｏ膜作成方法
US5853905A (en) * 1997-09-08 1998-12-29 Motorola, Inc. Efficient single layer electroluminescent device
US7075610B2 (en) * 1997-09-16 2006-07-11 Michael Scalora Liquid crystal display device and light emitting structure with photonic band gap transparent electrode structures
JPH11307261A (ja) 1998-04-16 1999-11-05 Tdk Corp 有機ｅｌ素子
JP2000030870A (ja) 1998-07-14 2000-01-28 Tdk Corp 有機ｅｌ素子
KR100381028B1 (ko) 1999-06-28 2003-04-23 주식회사 하이닉스반도체 누설전류를 감소시킬 수 있는 캐패시터 제조 방법
JP2002026277A (ja) 2000-06-30 2002-01-25 Seiko Epson Corp メモリデバイス及びその駆動方法
AU2001265068A1 (en) * 2000-10-31 2002-05-15 The Regents Of The University Of California Organic bistable device and organic memory cells
JP4797272B2 (ja) * 2001-04-12 2011-10-19 住友化学株式会社 太陽電池用外装体
US6689950B2 (en) * 2001-04-27 2004-02-10 The Boeing Company Paint solar cell and its fabrication
KR20030022890A (ko) * 2001-06-21 2003-03-17 데이진 가부시키가이샤 근적외선 차폐 필름
JP2004042738A (ja) 2002-07-10 2004-02-12 Mitsubishi Alum Co Ltd ラッシングレール
JP2004047791A (ja) * 2002-07-12 2004-02-12 Pioneer Electronic Corp 有機薄膜スイッチングメモリ素子及びメモリ装置
US6847047B2 (en) * 2002-11-04 2005-01-25 Advanced Micro Devices, Inc. Methods that facilitate control of memory arrays utilizing zener diode-like devices
JP2004165405A (ja) * 2002-11-13 2004-06-10 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP4254228B2 (ja) 2002-12-20 2009-04-15 富士電機ホールディングス株式会社 スイッチング素子及びその製造方法
WO2004068534A2 (de) * 2003-01-29 2004-08-12 Polyic Gmbh & Co. Kg Organisches speicherbauelement und ansteuerungsschaltung dazu
JP2004272159A (ja) * 2003-03-12 2004-09-30 Pioneer Electronic Corp ディスプレイ装置及び表示パネルの駆動方法
US20050008052A1 (en) * 2003-07-01 2005-01-13 Ryoji Nomura Light-emitting device
JP4618131B2 (ja) * 2003-11-28 2011-01-26 富士電機ホールディングス株式会社 スイッチング素子
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP4893908B2 (ja) 2004-03-25 2012-03-07 独立行政法人産業技術総合研究所 情報記録素子
JP2006013167A (ja) * 2004-06-25 2006-01-12 Dainippon Printing Co Ltd 有機双安定性素子およびこれを用いた不揮発性メモリ装置
US20060028895A1 (en) * 2004-08-09 2006-02-09 Carl Taussig Silver island anti-fuse
TWI261483B (en) * 2004-10-15 2006-09-01 Ind Tech Res Inst Structure of anode applicable on inverted-type organic light emitting device
CN101676931B (zh) 2004-10-18 2012-06-27 株式会社半导体能源研究所 半导体器件以及防止用户伪造物体的方法
JP4767653B2 (ja) * 2004-10-22 2011-09-07 株式会社半導体エネルギー研究所 半導体装置及び無線チップ
CN100576557C (zh) * 2004-11-26 2009-12-30 株式会社半导体能源研究所 半导体器件及其制造方法
JP4912671B2 (ja) 2004-11-26 2012-04-11 株式会社半導体エネルギー研究所 半導体装置
EP1817796B1 (en) * 2004-11-30 2013-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2006101241A1 (en) 2005-03-25 2006-09-28 Semiconductor Energy Laboratory Co., Ltd. Memory element, memory device, and semiconductor device
JP4869613B2 (ja) 2005-03-25 2012-02-08 株式会社半導体エネルギー研究所 記憶装置、及び記憶装置の作製方法
US8030643B2 (en) * 2005-03-28 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
CN102222765B (zh) 2006-03-10 2012-12-12 株式会社半导体能源研究所 存储元件以及半导体器件
JP5201853B2 (ja) 2006-03-10 2013-06-05 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1543652A (zh) * 2001-08-13 2004-11-03 �Ƚ�΢װ�ù�˾ 存储器单元

Also Published As

Publication number Publication date
JP2014042040A (ja) 2014-03-06
CN102148229A (zh) 2011-08-10
KR20080011082A (ko) 2008-01-31
EP1883109B1 (en) 2013-05-15
CN101114695B (zh) 2011-04-06
TW200826280A (en) 2008-06-16
EP1883109A1 (en) 2008-01-30
TWI493692B (zh) 2015-07-21
US8664035B2 (en) 2014-03-04
JP5632945B2 (ja) 2014-11-26
KR101371264B1 (ko) 2014-03-07
US20080023696A1 (en) 2008-01-31
CN101114695A (zh) 2008-01-30

Similar Documents

Publication Publication Date Title
CN102148229B (zh) 存储元件及半导体装置
CN101097935B (zh) 半导体器件及其制造方法
CN101401209B (zh) 存储元件以及半导体器件
KR101280295B1 (ko) 반도체 장치 및 그 구동방법
JP5452959B2 (ja) 半導体記憶装置、及び半導体装置
CN1866568B (zh) 半导体装置
US8841642B2 (en) Memory element and method for manufacturing the same, and semiconductor device
US9006741B2 (en) Memory device in a programmed state having a memory layer comprising conductive nanoparticles coated with an organic film formed between two conductive layers
CN101064361B (zh) 存储元件以及半导体装置
CN101237029B (zh) 存储装置
JP5377839B2 (ja) 半導体装置
JP5201853B2 (ja) 半導体装置
JP2006352093A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130123

Termination date: 20180727

CF01 Termination of patent right due to non-payment of annual fee