CN1866568B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1866568B
CN1866568B CN2006100824670A CN200610082467A CN1866568B CN 1866568 B CN1866568 B CN 1866568B CN 2006100824670 A CN2006100824670 A CN 2006100824670A CN 200610082467 A CN200610082467 A CN 200610082467A CN 1866568 B CN1866568 B CN 1866568B
Authority
CN
China
Prior art keywords
conductive layer
semiconductor device
layer
organic compound
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100824670A
Other languages
English (en)
Other versions
CN1866568A (zh
Inventor
汤川干央
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1866568A publication Critical patent/CN1866568A/zh
Application granted granted Critical
Publication of CN1866568B publication Critical patent/CN1866568B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

半导体装置，本发明的目标在于提供这样的半导体装置，该半导体装置能够在除了制作期间之外的时间附加记录数据，并且防止由于重写等的伪造。此外，本发明的另一目标是提供廉价、非易失性、并且高可靠性的半导体装置。一种半导体装置，包括第一导电层、第二导电层和提供在第一导电层和第二导电层之间的有机化合物层，其中当通过向第一导电层和第二导电层之一或者两者施加特定电平或者超过特定电平的电势而产生库仑力时，有机化合物层可以使得第一导电层和第二导电层相互接触。

Description

半导体装置
技术领域
本发明涉及配置有存储元件的半导体装置。
背景技术
近年来，已经对其中多个电路集成在绝缘表面上的具有各种功能的半导体装置进行了研发。另外，研发了通过提供天线来无线地发送和接收数据的半导体装置。这样的半导体装置称为是无线芯片(还称作是ID标签、IC标签、IC芯片、RF(射频)标签、无线标签、电子标签或RFID(射频识别)标签)，并且在许多市场上已经出售这种无线芯片。
当前实际使用的这些半导体装置具有使用诸如硅(Si)的半导体衬底的电路(该电路还被称作是IC(集成电路))以及天线，并且该IC芯片包括存储电路(还称作是存储器)、控制电路等。特别是，当提供能够存储大量数据的存储电路时，可以提供更尖端和较高附加价值的半导体装置。另外，需要以低成本制作这些半导体装置，近年来，人们正在积极研发在控制电路、存储电路等中使用有机化合物的有机存储器、有机TFT等(例如，参见日本专利公开号No.2004-47791)。
存储电路是例如，DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、FeRAM(铁电随机存取存储器)、掩模ROM(掩模型只读存储器)、EPROM(电可编程只读存储器)、EEPROM(电可擦除和可编程只读存储器)和闪存等。在这些存储电路中，由于DRAM和SRAM是易失性的存储电路，其中当关断电源时数据被擦除，因此当每次接通电源时需要写入数据。同时，FeRAM是非易失性的存储电路。然而，由于FeRAM使用包括铁电层的电容器元件，使得制造步骤的数量增加。尽管掩模型只读存储器具有简单的结构，但是在制作步骤中需要写入数据，并且不能另外记录数据。EPROM、EEPROM和闪存是非易失性的存储电路；然而由于使用包括两个栅电极的元件因此使得制作步骤的数量增加。
发明内容
考虑到上述间题，本发明的目的在于提供具有非易失性存储元件的半导体装置，该非易失性存储元件在除了制作期间之外的时间是可附加记录的，并且可以防止通过重写等的伪造。此外，本发明的目标是提供具有高可靠性的廉价的半导体装置。
本发明的半导体装置具有一种存储元件，该存储元件包括第一导电层、第二导电层和提供在第一导电层和第二导电层之间的有机化合物层，其中在第一导电层和第二导电层之间通过产生特定电平或者超过特定电平的电压差，在第一导电层和第二导电层中产生电荷，并且其中至少部分第一导电层和第二导电层通过电荷的库仑力而相互接触。另外，在第一导电层和第二导电层之间通过产生特定电平或者超过特定电平的电压差，有机化合物层使得至少部分第一导电层和第二导电层相互接触。
另外，本发明的半导体装置具有一种存储元件，该存储元件包括第一导电层、第二导电层和提供在第一导电层和第二导电层之间的有机化合物层，其中通过向第一导电层和第二导电层施加特定电压电平或者超过特定电压电平的电压产生了由于有机化合物的反应或者分解造成的反应热，由于该反应热使得有机化合物层变形，从而至少部分第一导电层和第二导电层相互接触。
另外，本发明包括如下：
根据本发明一个方面的半导体装置具有一种存储元件，该存储元件包括第一导电层、第二导电层和提供在第一导电层和第二导电层之间的有机化合物层，其中当通过向第一导电层和第二导电层之一或者两者施加特定电平或者超过特定电平的电势而产生库仑力时，有机化合物层使得第一导电层和第二导电层相互接触。
根据本发明一个方面的半导体装置具有存储单元阵列和写入电路，在存储单元阵列中存储元件布置成矩阵，其中每个存储元件包括第一导电层、第二导电层和提供在第一导电层和第二导电层之间的有机化合物层，其中当通过向第一导电层和第二导电层之一或者两者施加特定电平或者超过特定电平的电势而产生库仑力时，有机化合物层使得第一导电层和第二导电层相互接触。
根据本发明一个方面的半导体装置具有存储单元阵列和写入电路，在存储单元阵列中存储单元布置成矩阵，其中每个存储单元包括晶体管和存储元件，其中存储元件包括第一导电层、第二导电层和提供在第一导电层和第二导电层之间的有机化合物层，其中当通过向第一导电层和第二导电层之一或者两者施加特定电平或者超过特定电平的电势而产生库仑力时，有机化合物层使得第一导电层和第二导电层相互接触。
根据本发明一个方面的半导体装置具有存储元件，该存储元件包括第一导电层、第二导电层和提供在第一导电层和第二导电层之间的有机化合物层，其中当通过向第一导电层和第二导电层之一或者两者施加特定电平或者超过特定电平的电势而产生反应热时，有机化合物层变形使得第一导电层和第二导电层相互接触。
根据本发明一个方面的半导体装置具有存储单元阵列和写入电路，在存储单元阵列中存储元件布置成矩阵，其中每个存储元件包括第一导电层、第二导电层和提供在第一导电层和第二导电层之间的有机化合物层，其中当通过向第一导电层和第二导电层之一或者两者施加特定电平或者超过特定电平的电势而产生反应热时，有机化合物层变形使得第一导电层和第二导电层相互接触。
根据本发明一个方面的半导体装置具有存储单元阵列和写入电路，在存储单元阵列中存储单元布置成矩阵，其中每个存储单元包括晶体管和存储元件，其中存储元件包括第一导电层、第二导电层和提供在第一导电层和第二导电层之间的有机化合物层，其中当通过向第一导电层和第二导电层之一或者两者施加特定电平或者超过特定电平的电势而产生反应热时，有机化合物层变形使得第一导电层和第二导电层相互接触。
上述半导体装置可以包括功能上作为天线的导电层和连接到该导电层的晶体管，此外，可以包括连接到第一导电层或第二导电层的二极管。
在上述半导体装置中，存储单元阵列和写入电路可以提供在玻璃衬底或者柔性衬底上，并且可以使用薄膜晶体管形成写入电路。
在上述半导体装置中，存储单元阵列和写入电路可以提供在单晶半导体衬底上，并且可以使用场效应晶体管形成写入电路。
此外，在上述半导体装置中，除了写入电路之外，还可以提供电源电路、时钟发生电路、数据解调/调制电路、控制电路以及接口电路中的一个或者多个。
通过应用本发明，有可能在制造芯片之外的时间写入(另外记录)数据，但是不能重写数据。因此，可以获得这样的半导体装置，该半导体装置能够防止由于重写而进行的伪造。另外，由于本发明的半导体装置具有简单结构的存储元件，其中有机化合物层夹在一对导电层之间，这样半导体装置比较廉价。此外，由于通过使用存储元件中产生的电场来执行本发明半导体装置中的写入，因此有可能降低在写入时的电流值。另外，通过减小存储元件的面积，有可能减小在写入时提供给存储元件的电流值。而且，通过降低存储元件中导电层之间的距离，可以降低写入电压。这样，可以改进存储元件的特性。最终，可以降低半导体装置的功耗。
附图说明
在附图中：
图1是说明本发明半导体装置的顶视图和截面视图。
图2A和2B是说明本发明半导体装置的截面视图。
图3A到3C是说明本发明半导体装置的截面视图。
图4A到4C是说明本发明半导体装置的截面视图。
图5A到5C是说明本发明半导体装置的视图。
图6A到6C是说明本发明半导体装置的视图。
图7A到7C是说明本发明半导体装置的顶视图和截面视图。
图8A和8B是说明本发明半导体装置的截面视图。
图9A和9B是说明本发明半导体装置的截面视图。
图10是说明本发明半导体装置的截面视图。
图11是说明存储元件和电阻元件的电流-电压特性的视图。
图12A到12C是说明本发明半导体装置的结构实例的视图。
图13是说明具有本发明半导体装置的电子设备的视图。
图14A到14F是说明本发明半导体装置用途的视图。
图15A到15D是说明本发明半导体装置的截面视图。
具体实施方式
实施例模式
参考附图将描述本发明的实施例模式和实施例。但是应当理解的是在没有背离本发明的精神和范围的情况下，各种修改对于本领域技术人员来讲都是显而易见的。此外，本发明不应该解释成局限在这些实施例模式和实施例。应当注意的是，在下文中具有相似功能的相同部分在不同的附图中用相同的附图标记表示。
实施例模式1
实施例模式1将参考附图说明本发明半导体装置中的存储元件的结构实例。更具体的说，将描述无源矩阵半导体装置的情况。
图5A示出了该实施例模式的存储元件的一个结构实例，该存储元件包括：其中存储单元21布置成矩阵的存储单元阵列22；具有列解码器26a、读取/写入电路26b以及选择器26c的位线驱动电路26；具有行解码器24a和电平移动器24b的字线驱动电路24；以及包括写入电路等并且与外界通信的接口23。这里示出的存储电路16的结构仅仅是一个实例，该存储电路16可以具有其它的电路诸如读出放大器、输出电路以及缓冲器，并且在位线驱动电路中可以提供写入电路。
存储单元21具有构成位线Bx(1≤x≤m)的第一导电层、构成字线Wy(1≤y≤n)的第二导电层、以及与第一导电层接触的有机化合物层。有机化合物层是作为第一导电层和第二导电层之间的单层或者叠层结构来提供的。
图1A和1B是说明存储单元阵列22的顶表面结构和截面结构的实例。图1A示出了存储单元阵列22的顶表面结构，图1B示出了沿着图1A中的线A-B的截面结构。在图1A中省略了绝缘层27。
在存储单元阵列22中，存储单元21布置成矩阵(参考图1A)。存储单元21具有存储元件80(参考图1B)。存储元件80具有位于衬底30上的沿着第一方向延伸的第一导电层31、覆盖第一导电层31的有机化合物层29、以及沿着垂直于第一方向的第二方向延伸的第二导电层28。在数据写入之前，有机化合物层29保持第一导电层31和第二导电层28之间的距离恒定。然后，提供在功能上作为保护薄膜的绝缘层27以便覆盖第二导电层28。
在本发明的存储元件80中，以这样的方式执行数据写入，使得通过向第一导电层31和第二导电层28施加电压而在存储元件中产生电场来使得第一导电层31和第二导电层28短路。
如在图2A和2B中所示，当向存储元件80中的第一导电层31和第二导电层28施加电压以产生电场时，在每个导电层中产生电荷。在图2A中，在第一导电层31中产生空穴，在第二导电层28a中产生电子。在这样的状态中，在第一导电层31和第二导电层28a中产生库仑力。当特定电平的电压或者超过特定电平的电压施加到第一导电层和第二导电层时，至少部分第一导电层31和第二导电层28b相互接触(短路)，使得第一导电层31更靠近第二导电层28a，或者使得第二导电层28a更靠近第一导电层31，如图2A中的箭头所示。这样，改变了存储元件80的电阻。即，第一导电层31和第二导电层28a中电荷的库仑力是使得第一导电层31和第二导电层28a短路的一个因素。采用这样的方式，使用通过施加电压产生的电场，通过改变两个导电层之间的电阻执行数据写入。在图2B中，附图标记29b表示变形的有机化合物层，附图标记45表示第一导电层31和第二导电层28b短路的区域。在存储单元中写入数据的情况下，施加正向电压。可替换的方案是，可以施加反向电压。
如图3A所示，当通过向第一导电层31和第二导电层28a施加特定电平的电压或者超过特定电平的电压而产生电场时，在部分有机化合物层29a中有机化合物反应或者分解。最终，如在图3B中所示，形成了包括有机化合物29e的区域29c，该有机化合物29e不同于另一存储元件81的有机化合物层29a中的有机化合物。同时，在大约玻璃转变点或者玻璃转变点以上通过反应热使得包括不同有机化合物的区域29c加热、具有流动性、并且变形，因此具有不均匀的薄膜厚度。因此，如在图3C中所示，第一导电层31和第二导电层28b短路，从而改变了存储元件的电阻。换句话说，由于有机化合物的反应热使得有机化合物层变形是使得第一导电层和第二导电层短路的一个因素。在图3C中，附图标记29d表示变形的有机化合物层，附图标记45表示第一导电层和第二导电层短路的区域。在存储单元中写入数据的情况下，施加正向电压。可替换的方案是，可以施加反向电压。
当第一导电层31和第二导电层28a之间的距离变短时，有机化合物层29a的电场强度变大。最终，有机化合物层29a中的反应进行，容易产生反应热，并且在每个导电层中产生的电荷的库仑力增大。从而，有可能以低的电压进行写入。
另外，由于库仑力使得第一导电层和第二导电层之间短路和通过层(包含来自其它存储元件的有机化合物层的不同的有机化合物)的流动性使得导电层之间短路，可以容易执行写入。换句话说，通过施加电压使得包含不同有机化合物的层具有流动性，同时，产生导电层中电荷的库仑力，从而使得第一导电层和第二导电层容易短路。
在向存储元件的第一导电层和第二导电层施加电压的情况下，优选的是电阻器串联连接到存储元件。该电阻器优选的具有存储元件的5％的电阻值或者低于存储元件的电阻值。因此，在短路的存储元件中，可以防止过电流。这样，有可能防止由于过电流使得存储元件击穿。
由于通过使用在存储元件中产生的电场来执行本发明的存储元件中的写入，因此有可能减小在写入时的电流值。另外，通过减小存储元件的面积以及存储元件中导电层之间的距离，可以降低写入电压。因此，可以增大存储元件的特性。
接下来，描述存储元件的结构。在上述存储元件80的结构中，衬底30可以是除了玻璃衬底和柔性衬底之外的石英衬底、硅衬底、金属衬底、不锈钢衬底、由纤维材料制成的纸等中的任一种。柔性衬底是可以弯曲的衬底，例如由聚碳酸酯、多芳基化合物、聚醚砜等制成的塑料衬底。另外，可以使用具有热塑性树脂层(由聚丙烯、聚酯、乙烯基、聚氟乙烯、氯乙烯等制成)的薄膜。另外，存储单元阵列22可以提供在场效应晶体管(FET)上或者提供在薄膜晶体管(TFT)上，该场效应晶体管(FET)是形成在由硅等制成的半导体衬底上，而该薄膜晶体管(TFT)是形成在由玻璃等制成的衬底上。
使用金属、合金、化合物等可以将第一导电层31和第二导电层28形成为单层结构或者每个都具有高电导率的多层结构。典型的，可以使用金属、合金、导电化合物或者这些材料的混合物，其中每种材料具有高的功函数(具体的是4.0eV或者更高)；金属、合金、导电化合物或者这些材料的混合物，其中每种材料具有低的功函数(具体的是3.8eV或者更低)；或者类似的材料。
作为具有高功函数(具体的是4.0eV或者更高)的金属、合金和导电化合物的典型实例，可以给出铟锡氧化物(以后称作是ITO)、包含硅的铟锡氧化物、包含2-20％氧化锌(ZnO)的氧化铟等。另外，有可能使用钛(Ti)、金(Au)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、金属材料的氮化物(诸如氮化钛(TiN)、氮化钨(WN)或者氮化钼(MoN))等。
作为具有低功函数(具体的是3.8eV或者更低)的金属、合金和导电化合物的典型实例，可以给出元素周期表中的第1族或者第2族的金属，即诸如锂(Li)或者铯(Cs)的碱金属；诸如镁(Mg)、钙(Ca)或者锶(Sr)的碱土金属；包含这些金属的合金(诸如MgAg或者AlLi)；诸如铕(Er)或者镱(Yb)的稀土金属；包含这些元素的合金等。
当使用第一导电层31和第二导电层28来形成用于向有机化合物层注入空穴的电极即阳极时，优选的是使用具有高功函数的材料。对此对照的是，当使用第一导电层31和第二导电层28来形成用于向有机化合物层注入电子的电极时，优选的是使用具有低功函数的材料。
通过蒸发方法、溅射方法、CVD方法、印刷方法、电解电镀方法、无电电镀方法等来形成第一导电层31。
可以通过蒸发方法、溅射方法、CVD方法、印刷方法等来形成第二导电层28。这里，微滴排放方法是这样的一种方法，其中从小喷嘴排放包含合成物(该合成物包含颗粒)的微滴以形成具有预定形状的图案。
这里，通过溅射方法形成具有50到200nm厚度的钛薄膜，并且通过光刻方法将该钛薄膜刻蚀成需要的形状来形成第一导电层31。另外，通过蒸发方法形成厚度50到200nm的铝薄膜来作为第二导电层28。
使用通过向第一导电层和第二导电层施加电压改变其结晶条件、电导率、和形状的有机化合物来形成有机化合物层29。有机化合物层29可以以单层结构形成，或者通过堆叠使用不同有机化合物的层的多层结构来形成有机化合物层29。
有机化合物层29以这样的厚度形成，使得通过从外界施加电压改变存储元件的电阻。有机化合物层29的典型的薄膜厚度范围是从5到100nm，优选的是从10到60nm。
可以使用具有空穴传输性质的有机化合物或者具有电子传输性质的有机化合物来形成有机化合物层29。
作为具有空穴传输性质的有机化合物，例如可以使用芳族胺化合物(即，具有苯环-氮键的化合物)，酞菁(简写为H2Pc)或者诸如铜酞菁(简写为CuPc)或氧钒基酞菁(简写为VOPc)的酞菁化合物。芳族胺化合物是诸如4，4’-二[N-(1-萘基)-N-苯基-氨基]-联苯(简写为α-NPD)；4，4’-二[N-(3-甲基苯基)-N-苯基-氨基]-联苯(简写为TPD)；4，4’，4”-三(N，N-二苯基-氨基)-三苯胺(简写为TDATA)；4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯胺(简写为MTDATA)；和4，4’，-二(N-(4-(N，N-二-m-甲苯基氨基)苯基)-N-苯基氨基)-联苯(简写为DNTPD)等。这里提到的物质主要是具有空穴迁移率为10-6cm2/Vs或者更大的物质。
作为具有电子传输性质的有机化合物，可以使用由具有喹啉骨架或者苯并喹啉骨架的金属合成物制成的材料：三(8-羟基喹啉)铝(简写为Alq3)，三(4-甲基-8-羟基喹啉)铝(简写为Almq3)，二(10-羟基苯并[h]-喹啉)铍(简写为BeBq2)或二(2-甲基-8-羟基喹啉)-4-苯基吡啶基-铝(简写为BAlq)等。另外，可以使用具有恶唑基或者噻唑基的配合基的金属合成物，诸如二[2-(2-羟苯基)benzoxazolato]锌(简写为Zn(BOX)2)或者二[2-(2-羟苯基)benzothiazolato]锌(简写为Zn(BTZ)2)等。另外，除了金属合成物之外，可以使用2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4恶二唑(简写为PBD)；1，3-二[5-(p-叔丁基苯基)-1，3，4恶二唑-2-基]苯(简写为OXD-7)；3-(4-叔丁基苯基)-4-苯基-5-(4-联苯基)-1，2，4噻唑(简写为TAZ)；3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4噻唑(简写为p-EtTAZ)；红菲绕啉(简写为BPhen)；浴铜灵(简写为BCP)等。这里提到的物质主要是具有电子迁移率为10-6cm2/Vs或者更大的物质。
可以通过蒸发方法、电子束蒸发方法、溅射方法、CVD方法等来形成有机化合物层29。另外，作为用于形成有机化合物层29的另一方法，可以使用旋涂方法、溶胶-凝胶方法、印刷方法、微滴排放方法等，并且这些方法可以与上述方法结合使用。
为了改变有机化合物层29的空穴传输性质或者电子传输性质，可以形成包括具有不同电荷传输性质的多种有机化合物的有机化合物层29。通过共蒸发具有不同电荷传输性质的有机化合物可以形成这样的有机化合物层。
另外，为了改变有机化合物层29的空穴传输性质或者电子传输性质，可以使用有机化合物和绝缘体来形成有机化合物层29。这样的有机化合物层可以通过共蒸发有机化合物和绝缘体来形成或者通过将绝缘体添加到有机化合物层来形成。作为绝缘体，给出了具有绝缘性质的氧化物，如MgO、CaO、SrO、BaO、Sc2O3、ZrO2、Fe2O3、CoO、PdO、Ag2O、Al2O3等；具有绝缘性质的氟化物，如LiF、KF、CaF2等；具有绝缘性质的氯化物，如LiCl、NaCl、KCl、BeCl2、CaCl2、BaCl2等；具有绝缘性质的溴化物，如KBr、CsBr、AgBr等；具有绝缘性质的碘化物，如NaI、KI、BaI2等；具有绝缘性质的碳酸盐，如MgCO3、CaCO3、SrCO3、BaCO3、MnCO3、FeCO3、CoCO3等；具有绝缘性质的硫酸盐，如Li2SO4、K2SO4、Na2SO4、MgSO4、CaSO4、SrSO4、BaSO4等；具有绝缘性质的氮化物，如AlN或者SiN。
在存储元件中，可以在有机化合物层29下方提供具有整流性质的元件，第一导电层31夹在它们之间(图4A)。作为具有整流性质的元件，给出了其中栅电极连接到漏电极的晶体管或者二极管。这里具有第三导电层41和半导体层42的二极管44被提供成与第一导电层31接触。具有整流性质的元件可以提供在有机化合物层的上方，第二导电层夹在它们之间。另外，具有整流性质的元件可以提供在有机化合物层29和第一导电层31之间或者位于有机化合物层29和第二导电层28之间。作为二极管的典型实例，给出了PN结二极管、PIN结二极管、雪崩二极管等。可替换的方案是，可以使用具有另一结构的二极管。通过提供具有整流性质的元件，电流仅仅沿着一个方向流动，从而降低误差并且提高了读取容限。在二极管之间提供绝缘层43。
薄膜晶体管(TFT)可以提供在绝缘衬底上，存储元件80可以提供在薄膜晶体管上。可替换的方案是，场效应晶体管(FET)可以提供在由硅等制成的半导体衬底上或者SOI衬底上来代替绝缘衬底，存储元件80可以提供在场效应晶体管上。尽管这里示出了其中存储元件形成在薄膜晶体管或者场效应晶体管上的实例，但是可以以这样的方式提供存储元件，使得存储元件被粘贴到薄膜晶体管或者场效应晶体管上。在后一种情况下，在单独的步骤中制作存储元件部分和薄膜晶体管或者场效应晶体管，之后，使用导电薄膜、各向异性的导电粘附剂等使得存储元件部分和薄膜晶体管或者场效应晶体管互相粘贴。另外，任意已知的结构都可以作为薄膜晶体管或者场效应晶体管的结构。
如果考虑到相邻存储元件之间横向方向中的电场效应，可以在提供在相应存储元件中的有机化合物层之间提供间隔壁(绝缘层)，以便将提供在相应存储元件中的有机化合物层分离。换句话说，对于每个存储单元，可以选择性地提供有机化合物层。
另外，当有机化合物层29覆盖第一导电层31时，可以在第一导电层31之间提供间隔壁(绝缘层)39以便防止存储单元之间横向方向中的电场效应或者防止由于第一导电层31的台阶造成有机化合物层29的断开(图4B)。在间隔壁(绝缘层)39的截面部分中，间隔壁(绝缘层)39的侧表面相对于第一导电层31的表面具有10到60°的倾斜角，优选的是25到45°。此外，优选的是间隔壁(绝缘层)39的上端部分是弯曲的。之后，形成有机化合物层29、第二导电层28以及绝缘层27，以便覆盖第一导电层31和间隔壁(绝缘层)39。
代替间隔壁(绝缘层)39，覆盖部分第一导电层31的层间绝缘层40a和提供在该层间绝缘层40a上的间隔壁(绝缘层)40b可以形成在衬底30上沿着第一方向延伸的第一导电层31上(图4C)。图4C是图1A的沿着线C-D的截面视图。
覆盖部分第一导电层31的层间绝缘层40a具有用于每个存储元件80的开口部分。另外，间隔壁(绝缘层)40b提供在没有形成开口部分的层间绝缘层的区域中。间隔壁(绝缘层)40b沿着类似于第二导电层28的第二方向延伸。间隔壁(绝缘层)40b的侧壁的截面部分相对于层间绝缘层40a的表面具有95°或者更大和135°或者更小的倾斜角。
使用正光敏树脂(其中未曝光的部分保留)来形成间隔壁(绝缘层)40b，采用这样的方式调整曝光量和显影时间，以便通过光刻方法更多地刻蚀图案的下面部分。此外，间隔壁(绝缘层)40b的高度设置成大于有机化合物层29和第二导电层28的厚度。最终，仅仅通过在衬底30的整个表面上蒸发有机化合物层29和第二导电层28的步骤，可以形成被划分成多个区域(在电学上独立)并且沿着与第一方向相交的方向延伸的条形有机化合物层29和第二导电层28。从而，可以减少步骤数量。尽管有机化合物层29c和导电层28c是形成在间隔壁(绝缘层)40b上，但是有机化合物层29c和导电层28c是与有机化合物层29和导电层28分开的。
接下来，描述在有机存储器中写入数据的操作。描述了通过施加电压来执行数据写入的情况(参考图5A到5C)。
在通过施加电压执行数据写入时，通过行解码器24a、列解码器26a和选择器26c来选择一个存储单元21，从而通过使用写入电路将数据写入到存储单元21(参考图5A)。
通过改变存储单元的电特性执行写入。假设处于初始状态(其中没有添加电操作的状态)的存储单元具有数据“0”，处于电特性已经改变状态的存储单元具有数据“1”。
在向存储单元21写入数据“1”的情况下，首先通过行解码器24a、列解码器26a以及选择器26c选择存储单元21。特别的，通过行解码器24a将预定电压V2施加到与存储单元21连接的字线W3。另外，通过列解码器26a以及选择器26c，连接到存储单元21的位线B3连接到读取/写入电路26b。然后，来自读取/写入电路26b的写入电压V1输出到位线B3。这样，在构成存储单元21的第一导电层31和第二导电层28之间施加电压Vw＝V1-V2。通过适当选择电压Vw，物理或者电学地改变了导电层之间提供的有机化合物层29，以便写入数据“1”。特别的，可以改变有机化合物层29，使得在读操作电压处，处于具有数据“1”状态的第一导电层和第二导电层之间的电阻远小于具有数据“0”状态的第一导电层和第二导电层之间的电阻。例如，可以在范围(V1，V2)＝(0V，5到15V)或者(3到5V，-12到-2V)中适当地选择。电压Vw可以设置在5到15V，或者-5到-15V的范围。
控制所述电压，使得数据“1”没有被写入与未选择的字线和未选择的位线连接的存储单元。例如，该未选择的字线和未选择的位线可以处于浮动状态。构成存储单元的第一导电层31和第二导电层28具有安全选择性是必要的，诸如二极管特性。
另一方面，在将数据“0”写入到存储单元21的情况下，没有向存储单元的第一导电层31和第二导电层28施加电压。在电路操作时，采用与写入数据“1”的情况类似的方式，通过行解码器24a、列解码器26a以及选择器26c选择存储单元21；然而从读取/写入电路26b输出到位线B3的输出电势设置成近似于选择字线W3的电势或者未选择字线的电势，并且没有改变存储单元21的电特性的电压(例如，-5到5V)可以被施加到构成存储单元21的第一导电层31和第二导电层28之间。
例如，如果没有施加电压的有机化合物层具有数据“0”，为了短路，通过向需要的存储元件的导电层之间选择性地施加高电压以降低电阻，从而可以写入数据“1”。
随后，描述从有机存储器中读取数据的操作(图5B)。在构成存储单元的第一导电层和第二导电层之间的电特性中，通过利用具有数据“0”的存储单元和具有数据“1”的存储单元之间的差异来执行数据读取。例如，基于下面假设来描述通过利用电阻中的差进行数据读取的方法，假设构成具有数据“0”的存储单元的第一导电层和第二导电层之间的有效电阻(以后有效电阻简单地称作是存储单元的电阻)在读电压时是R0，具有数据“1”的存储单元的电阻在读电压时是R1。注意，R1＜＜R0。这里，读取电路26b包括电阻元件46和读出放大器47，电阻元件46具有电阻值Rr，并且R1＜Rr＜R0。然而，读取电路26b的结构并不限于上述的结构，可以具有任意结构。例如，可以提供晶体管48来代替电阻元件46，可以使用钟控的反相器49来代替读出放大器47(图5C)。输入信号Φ或者反相信号Φ被输入到钟控的反相器49，该信号Φ或者反相信号Φ在执行读取时变成Hi，在没有执行读取时变成Lo。
在读取数据时，通过行解码器24a、列解码器26a以及选择器26c来选择存储单元21。特别的，通过行解码器24a，预定电压Vy施加到与存储单元21连接的字线Wy。另外，通过列解码器26a以及选择器26c，与存储单元21连接的位线Bx被连接到读取/写入电路26b的端子P。最终，端子P的电势Vp变成通过电阻元件46(电阻值Rr)和存储单元21(电阻值R0或者R1)的分阻确定的值。从而，当存储单元21具有数据“0”时，Vp0＝Vy+(V0-Vy)×R0(R0+Rr)。当存储单元21具有数据“1”时，Vp1＝Vy+(V0-Vy)×R1(R1+Rr)。从而，选择Vref使得位于图9A中的Vp0和Vp1之间，选择钟控反相器的变化点使得位于图9B中的Vp0和Vp1之间。这样，根据数据“0”/“1”，输出Lo/Hi(或者Hi/Lo)作为输出电势Vout，从而执行数据读取。
例如，差分放大器47工作在Vdd＝3V，Vy设置在0V，V0设置在3V并且Vref设置在1.5V。假设R0/Rr＝Rr/R1＝9，在存储单元的数据是“0”的情况下，Vp0＝2.7V，并且输出Hi作为Yout；在存储单元的数据是“1”的情况下，Vp1＝0.3V并且输出Lo作为Vout。这样，可以执行存储单元的数据读取。
如上所述，在通过施加电压写入数据的情况下，没有施加电压时的电阻值R0和通过施加电压而将两个导电层短路的电阻值R1之间满足R1＞R0。通过电学读取这种电阻值中的差，可以执行数据读取。
根据上述方法，通过利用电阻值中的差和分阻，使用电压值来读取有机化合物层29的电阻的状态。读取方法并不限于该方法。例如，除了使用电阻差的方法之外，还可以使用电流值差的读取方法。另外，在存储单元的电特性具有二极管性质的情况下，其中数据“0”和数据“1”之间的阈值电压不同，可以使用阈值电压中的差来进行读取。另外，还可以使用其中位线被预充电的方法。
在读取数据的情况下，施加正向电压。可替换的方案是，可以施加反向电压。
通过应用本发明，有可能在制造芯片之外的时间写入(另外记录)数据，但是不能重写数据。因此，可以获得这样的半导体装置，该半导体装置能够防止由于重写而进行的伪造。另外，由于本发明的半导体装置具有简单结构的存储元件，其中有机化合物层夹在一对导电层之间，这样半导体装置比较廉价。此外，由于通过使用存储元件中产生的电场来执行本发明半导体装置中的数据写入，因此有可能降低在写入时的电流值。通过减小存储元件的面积，有可能减小在写入时流进存储元件的电流值。而且，通过降低存储元件中的导电层之间的距离，可以降低写入电压。这样，可以改进存储元件的特性。从而，可以降低半导体装置的功耗。
实施例模式2
实施例模式2将描述具有不同于实施例模式1的结构的半导体装置。特别是，示出了有源矩阵半导体装置的情况。
图6A示出了在实施例模式2中描述的半导体装置的一个结构实例，提供了其中存储单元221布置成矩阵的存储单元阵列222；具有列解码器226a、读取/写入电路226b以及选择器226c的位线驱动电路226；具有行解码器224a和电平移动器224b的字线驱动电路224；以及包括写入电路等的接口223(用于与外界进行通信)。这里示出的存储电路216的结构仅仅是一个实例，该存储装置216还可以具有其它的电路诸如读出放大器、输出电路和缓冲器，并且写入电路可以提供在位线驱动电路中。
存储单元221具有构成位线Bx(1≤x≤m)的第一导线、构成字线Wy(1≤y≤n)的第二导线、晶体管240以及存储元件241。存储元件241具有其中有机化合物层被夹在一对导电层之间的结构。
接下来，参考图7A到7C中示出的顶视图和截面视图来描述具有上述结构的存储单元阵列222的实例。图7A示出了存储单元阵列222的顶视图，而图7B示出了沿着图7A中的线A-B的截面视图。在图7A中，省略了形成在第一导电层243上的间隔壁(绝缘层)249、有机化合物层244、第二导电层245以及绝缘层256。
在存储单元阵列222中，多个存储单元221形成为矩阵。在具有绝缘表面的衬底230上，存储单元221具有在功能上作为开关元件的晶体管240以及连接到晶体管240的存储元件241(参考图7A和7B)。存储元件241具有形成在绝缘层248上的第一导电层243、覆盖部分该第一导电层的间隔壁(绝缘层)249、覆盖第一导电层243和间隔壁(绝缘层)249的有机化合物层244以及第二导电层245。薄膜晶体管用作晶体管240。另外，提供了在功能上作为保护薄膜覆盖第二导电层245的绝缘层256。
参考图15A到15D描述了可以用作晶体管240的薄膜晶体管的模式。图15A示出了其中顶栅薄膜晶体管用作晶体管240的实例。绝缘层105提供在具有绝缘表面的衬底230上，薄膜晶体管提供在绝缘层105上。在薄膜晶体管中，半导体层1302是形成在绝缘层105上，在功能上作为栅绝缘层的绝缘层1303是提供在半导体层1302上。在绝缘层1303上，响应于半导体层1302来形成栅电极1304，在功能上作为保护层的绝缘层1305和在功能上作为层间绝缘层的绝缘层248提供在栅电极1304上。然后，形成将连接到半导体层的每个源区和漏区的第一导电层243。在第一导电层243上，可以形成在功能上作为保护层的绝缘层。
半导体层1302是使用具有晶体结构的半导体形成的层，可以使用非单晶半导体或者单晶半导体。特别是，优选的使用经由激光照射使得非晶或者微晶半导体晶化获得的结晶半导体、经由热处理通过晶化获得的结晶半导体或者经由激光照射和热处理的组合通过晶化获得的结晶半导体。在热处理中，可以应用使用金属元素(这些金属元素可以促进硅衬底的结晶)的结晶方法。
在通过激光照射进行晶化的情况下，可以通过使用连续波激光束或者具有重复速率为10MHz或者更高、脉冲宽度为1ns或者更短优选的是1到100ps的脉冲激光束来执行晶化，采用这样的方式，沿着激光束供给的方向连续地移动其中结晶半导体熔化的熔化区域。通过这样的晶化方法，可以得到这样的结晶半导体，其中晶粒边界沿着一个方向延伸并且晶粒直径变大。通过将载流子漂移的方向与晶粒边界延伸的方向匹配，可以增大晶体管的电场效应迁移率。例如，可以获得400cm2/V·sec或者更高的迁移率。
在玻璃衬底的上温度极限(大约600℃)或者低于该上温度极限下，将上述晶化步骤应用到晶化工艺时，这样可以使用大的玻璃衬底。因此，有可能在每个衬底上制作大量的半导体装置，从而降低制作成本。
在玻璃衬底的上温度极限或者高于该上温度极限下，经由热处理的晶化步骤可以形成半导体层1302。典型的，石英衬底用作具有绝缘表面的衬底230，在700℃或者更高的温度下加热非晶或者微晶的半导体以形成半导体层1302。最终可以形成具有优良结晶度的半导体。这样，可以提供具有有利特性诸如高响应速度、高迁移率并且可以高速操作的薄膜晶体管。
可以使用掺杂有赋予一种导电类型的杂质的多晶半导体或者金属来形成栅电极1304。在使用金属的情况下，可以使用钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铝(Al)等。此外，可以使用通过金属氮化获得的金属氮化物。可替换的方案是，可以堆叠包含金属氮化物的第一层和包含金属的第二层。在多层结构的情况下，这样的形状是可以应用的，即第一层的端部比第二层的端部向外部伸出的更远一些。通过使用金属氮化物形成第一层，该第一层可以是阻挡层金属。换句话说，第二层的金属可以被防止扩散到下面的绝缘层1303或者半导体层1302。
对于栅电极1304的侧表面，可以形成侧壁(侧壁间隔)1308。通过形成绝缘层，然后通过RIE(反应离子刻蚀)方法各向异性刻蚀该绝缘层可以形成每个侧壁，所述绝缘层是在衬底上通过CVD方法使用氧化硅来形成的。
对于通过结合半导体层1302、绝缘层1303、栅电极1304等形成的薄膜晶体管来讲，可以应用各种结构，诸如单漏结构、LDD(轻掺杂的漏)结构以及覆盖栅的漏结构。这里，示出了具有LDD结构的薄膜晶体管，其中在覆盖侧壁的部分半导体层中形成低浓度的杂质区域1310。此外，可以应用多栅结构或者双栅结构，在多栅结构中其中施加具有相同电势的栅电压的晶体管串联连接，在双栅结构中在栅电极上侧和下侧之间夹住一层半导体层。
使用诸如氧化硅或者氧氮化硅的无机绝缘材料、或者诸如丙烯酸树脂或聚酰亚胺树脂的有机绝缘材料来形成绝缘层248。在使用诸如旋涂或者辊式涂布的涂覆方法的情况下，在施加溶解在有机溶剂中的绝缘薄膜材料之后，对其执行热处理，从而形成绝缘层。例如，在通过涂覆方法形成包含硅氧烷键的薄膜之后，在200到400℃的温度下执行热处理，从而形成绝缘层。通过使用经由涂覆方法形成的绝缘层或者通过回流而被平坦化的绝缘层作为绝缘层248，有可能防止形成在该层上的导线断裂。此外，当形成多层导线时还可以有效地使用绝缘层。
可以提供形成在绝缘层248上的第一导电层243，使得与和栅电极1304形成在同一层中的导线相交，并且具有多层导线结构。通过在多个堆叠的绝缘层上形成导线可以获得多层导线结构，该多个堆叠的绝缘层具有类似于绝缘层248的功能。使用低电阻材料如铝(Al)和具有高熔点金属材料的阻挡层金属诸如钛(Ti)或钼(Mo)的结合，例如包含钛(Ti)和铝(Al)的多层结构、包含钼(Mo)和铝(Al)的多层结构等优选地形成第一导电层243。
图15B示出了应用底栅薄膜晶体管作为晶体管240的实例。绝缘层105形成在衬底230上，薄膜晶体管提供在绝缘层105上。在该薄膜晶体管中，提供栅电极1304、功能上作为栅绝缘层的绝缘层1303、半导体层1302、沟道保护层1309、功能上作为保护层的绝缘层1305、功能上作为层间绝缘层的绝缘层248。另外，在它们上面可以形成功能上作为保护层的绝缘层。第一导电层243可以形成在绝缘层1305或者绝缘层248上。在底栅薄膜晶体管的情况下，不需要形成绝缘层1305。
另外，当衬底230是柔性衬底时，该衬底的上温度极限低于非柔性衬底诸如玻璃衬底的上温度极限。从而，优选使用有机半导体来形成薄膜晶体管。
这里，参考图15C和15D来描述使用有机半导体的薄膜晶体管作为晶体管240的结构。图15C示出了施加交错的有机半导体晶体管的实例。有机半导体晶体管提供在衬底230上作为晶体管240。在有机半导体晶体管中，形成栅电极1402、功能上作为栅绝缘膜的绝缘层1403、与该栅电极和功能上作为栅绝缘膜的绝缘层1403重叠的半导体层1404、以及连接到半导体层1404的第一导电层243。注意，半导体层1404部分夹在第一导电层243和功能上作为栅绝缘膜的绝缘层1403之间。
可以使用类似于栅电极1304的材料和方法来形成栅电极1402。另外，栅电极1402可以使用微滴排放方法，然后干燥和烘烤来形成。此外，通过印刷方法在柔性衬底上通过印刷包含颗粒的浆料，然后干燥和烘烤该浆料来形成栅电极1402。作为颗粒的代表性的实例，可以使用主要包含金；铜；金和银的合金；金和铜的合金；银和铜的合金；或者金、银和铜的合金中任意种的颗粒。此外，所述颗粒可以包括导电氧化物作为其主要成分，如氧化铟锡(ITO)。
可以通过类似于绝缘层1303的材料和方法来形成功能上作为栅绝缘膜的绝缘层1403。然而，在施加溶解在有机溶剂中的绝缘膜材料之后通过热处理来形成绝缘层的情况下，热处理的温度将低于柔性衬底的上温度极限。
作为有机半导体晶体管的半导体层1404，可以给出多环芳香化合物、共轭双键化合物、酞菁、电荷转移合成物等。例如可以给出蒽、并四苯、并五苯、6T(六噻吩)、TCNQ(四氰基喹啉并二4苯基异氰酸甲烷)、PTCDA(二萘嵌苯羧酸无水化合物)、NTCDA(萘羧酸无水化合物)等。另外，作为有机半导体晶体管的半导体层1404的其它材料，可以给出π共轭高分子化合物，诸如有机高分子化合物、碳纳米管、聚乙烯吡啶、酞菁金属合成物等。特别是，优选使用其骨架包括共轭双键的π共轭高分子化合物，诸如聚乙炔、聚苯胺、聚吡咯、聚噻吩、聚噻吩衍生物、聚(3烷基噻吩)、聚对苯衍生物、或者聚对苯1，2亚乙烯基衍生物。
作为形成有机半导体晶体管的半导体层1404的方法，可以使用在衬底上形成具有均匀厚度的薄膜的方法。该厚度优选的是1nm或者更大和1000nm或者更小，更优选的是10nm或者更大和100nm或者更小。作为具体的方法，可以使用蒸发方法、涂覆方法、旋涂方法、外敷层方法、溶液涂布方法、浸渍方法、丝网印刷方法、辊式涂布方法或者微滴排放方法。
图15D示出了施加共面类型有机半导体晶体管的实例。有机半导体晶体管提供在衬底230上作为晶体管240。在有机半导体晶体管中，形成栅电极1402、功能上作为栅绝缘膜的绝缘层1403、第一导电层243、与该栅电极和功能上作为栅绝缘层的绝缘层重叠的半导体层1404。另外，第一导电层243部分夹在半导体层和功能上作为栅绝缘层的绝缘层之间。
此外，薄膜晶体管和有机半导体晶体管可以具有任意类型的结构，只要它们在功能上可以作为开关元件即可。
另外，可以使用单晶衬底或者SO I衬底来形成晶体管，存储元件可以提供在这些晶体管上。SOI衬底可以使用将晶片相互附着的方法或者称作是SIMOX的方法来形成，在所述SIMOX方法中，通过将氧离子注入到Si衬底中而在内部形成绝缘层。如在图7C中所示，存储元件241连接到提供在单晶半导体衬底260上的场效应晶体管262。此外，提供绝缘层250以便覆盖场效应晶体管262的导线263，并且存储元件241提供在绝缘层250上。另外，形成用于分离场效应晶体管262的绝缘层261。
由于使用单晶半导体形成的晶体管具有有利的性质，诸如高响应速度和高迁移率，因此晶体管可以高速工作。另外，晶体管的特性具有很小的波动，从而可以提供具有高可靠性的半导体装置。此外，由于使用单晶半导体形成的晶体管可以处理成小的尺寸，有可能实现半导体装置的高度集成以及尺寸减小。
在绝缘层250上，存储元件241具有第一导电层264或者第一导电层243、有机化合物层244以及第二导电层245。另外，第一导电层部分被间隔壁(绝缘层)249覆盖。可以在第一导电层264和有机化合物层244之间形成厚度为1nm或者更大和4nm或者更小的绝缘层。
通过使用这样方式提供的绝缘层250来形成存储元件241，可以任意地布置第一导电层264。换句话说，在图7A和7B所示的结构中，有必要在晶体管240的导线之外的区域中提供存储元件241；然而，通过上述结构，例如有可能在具有晶体管的层251中提供的晶体管240上形成存储元件241。这样有可能实现存储电路216的较高集成。
尽管7B和7C示出了这样的实例，其中有机化合物层244提供在衬底的整个表面上，但是有机化合物层244可以选择性的仅仅提供在每个存储单元中。在这样的情况下，通过微滴排放方法等来排放有机化合物并且烘烤来选择性地提供有机化合物层的方式，可以提高材料的利用效率。
第一导电层243和264以及第二导电层245的材料和形成方法类似于在实施例模式1中示出的材料和方法。
通过使用在实施例模式1中示出的类似于有机化合物层29的材料和形成方法可以提供有机化合物层244。
具有整流性质的元件可以提供在第一导电层243和264以及有机化合物层244之间。具有整流性质的元件是其中栅电极和漏电极相互连接的晶体管或者是二极管。注意，具有整流性质的元件可以提供在有机化合物层244和第二导电层245之间。
另外，通过在衬底230上提供剥离层并且在该剥离层上提供存储元件241和具有晶体管的层253之后，可以从该剥离层中剥离存储元件241和具有晶体管的层253，然后存储元件241和具有晶体管的层253通过粘附层462附着到衬底461(参考图10)。作为剥离方法，可以使用下面的方法等：(1)在具有高耐热性的衬底230和具有晶体管的层253之间通过提供金属氧化物层作为剥离层，通过晶化使得该金属氧化物层变软，然后通过物理方式剥离具有晶体管的层253的剥离方法；(2)在具有高耐热性的衬底230和具有晶体管的层253之间通过提供包含氢的非晶硅薄膜作为剥离层，然后经由激光照射从非晶硅薄膜中释放氢气来剥离具有高耐热性的衬底，或者通过提供非晶硅薄膜作为剥离层来剥离具有晶体管的层253，并且除去该非晶硅薄膜的剥离方法；(3)通过机械除去具有高耐热性的衬底230(其中形成具有晶体管的层253)，或者使用诸如NF3、BrF3或者ClF3的卤素氟化物气体或者溶液来刻蚀掉衬底230的方法；或者(4)在具有高耐热性的衬底230和具有晶体管的层253之间通过提供金属层和金属氧化物层作为剥离层，然后通过晶化使得该金属氧化物层变软，并且使用诸如NF3、BrF3或者ClF3的卤素氟化物气体或者溶液来刻蚀掉部分金属层，以物理地剥离该变软的金属氧化物层的剥离方法。
通过使用在实施例模式1中作为衬底30示出的柔性衬底，具有热塑性树脂的薄膜、由纤维材料制成的纸等作为衬底461，有可能减小尺寸、厚度以及半导体装置的重量。
随后，描述在存储电路216中写入数据的操作(参考图6A到6C)。
首先，描述了通过施加电压写入数据的操作。这里，描述了对位于列m、行n中的存储单元221写入数据的情况。在这样的情况下，通过行解码器224a将预定电压V22施加到与存储单元221连接的字线Wn。另外，通过列解码器226a和选择器226c，将与存储单元221连接的位线Bm连接到读取/写入电路226b，写入电压V21输出到位线Bm。选择列m中的位线Bm和行n中的字线Wn，以导通包含在列m、行n中的存储单元221中的晶体管240。随后位线被电连接到存储元件241，并且施加大约Vw＝Vcom-V21的电压。注意，存储元件241的一个电极连接到具有电势Vcom的公共电极。通过适当地选择电压Vw，物理或者电学地改变了提供在导电层之间的有机化合物层29，从而写入数据“1”。具体的是，在读操作电压处，可以改变有机化合物层29，使得在具有数据“1”的状态中第一导电层和第二导电层之间的电阻与具有数据“0”的状态中的情况相比非常的低，或者简单地使得第一导电层和第二导电层短路。电势可以适当地选自范围(V21，V22，Vcom)＝(5到15V，5到15V，0V)或者(-12到0V，-12到0V，3到5V)。电压Vw可以选自5到15V或者-5到-15V的范围。
控制所述电压，使得数据“1”没有被写入到与未选择的字线和未选择的位线连接的存储单元。具体地，可以施加用于将连接到未选择字线的存储单元中的晶体管截止的电势(例如0V)；使得将未选择的位线置于浮动状态，或者可以施加类似于Vcom的电势。
例如，列m中的位线Bm连接到所选择存储元件241中的第一导电层243，从而在第一导电层243和第二导电层245之间产生电势差(参考图7B)。然后，第一导电层243和第二导电层245被短路以改变存储元件的电阻。
同时，在存储单元221中写入数据“0”的情况下，没有向存储单元221施加电操作。在电路操作时，例如，类似于写入数据“1”的情况，通过行解码器224a、列解码器226a和选择器226c来选择存储单元221，但是从读取/写入电路226b输出到位线Bm的输出电势设置成类似于Vcom或者位线Bm设置在浮动状态。因此，向存储单元241施加了小电压(例如-5到5V)或者没有向存储元件241施加电压，从而没有改变电特性并且实现了数据“0”的写入。
接下来，对于通过施加电压来读取数据的操作进行描述(参考图6A到6C以及图7A到7C)。通过利用具有数据“0”的存储单元和具有数据“1”的存储单元之间的存储元件241的电特性中的差来执行数据读取。例如，描述了通过利用电阻中的差进行读取的方法，假设构成具有数据“0”的存储单元的存储元件的电阻在读电压时是R0，并且构成具有数据“1”的存储单元的存储元件的电阻在读电压时是R1。注意，R1＜＜R0。这里，读取/写入电路226b包括电阻元件246和作为读取部分结构的读出放大器247。电阻元件具有电阻值Rr，并且满足R1＜Rr＜R0。可以使用晶体管254来代替电阻元件246，并且使用钟控的反相器255来代替读出放大器(图6C)。电路结构并不限于图6C中所示的情况。
通过在第一导电层243和第二导电层245之间施加电压并且读取有机化合物层244的电阻来执行数据读取。例如从存储单元阵列222中的多个存储单元221中，在列m、行n中的存储单元221中读取数据时，首先通过行解码器224a、列解码器226a以及选择器226c来选择列m中的位线Bm和行n中的字线Wn。具体地，通过行解码器224a，将预定电压V24施加到与存储单元221连接的字线Wy，从而晶体管240导通。另外，通过列解码器226a以及选择器226c，连接到存储单元221的位线Bx被连接到读取/写入电路226b的端子P。因此，端子P具有通过Vcom和V0获得的电势Vp。Vcom和V0是通过电阻元件246(电阻值Rr)和存储元件241(电阻值R0或者R1)的分阻来确定。从而，如果存储单元221具有数据“0”，则Vp0＝Vcom+(V0-Vcom)×R0(R0+Rr)。如果存储单元221具有数据“1”，则Vp1＝Vcom+(V0-Vcom)×R1(R1+Rr)。最终，通过选择Vref使得位于图6B中的Vp0和Vp1之间；并且通过选择钟控的反相器的变化点使得位于Vp0和Vp1之间，根据数据“0”/“1”输出Lo/Hi(或者Hi/Lo)作为输出电势Vout，并且可以执行读取。
例如，读出放大器工作在Vdd＝3V，其中Vcom设置在0V，V0设置在3V并且Vref设置在1.5V。假设R0/Rr＝Rr/R1＝9并且晶体管240的导通电阻可以忽略，则当存储单元具有数据“0”时，Vp0＝2.7V，输出Hi作为Vout；当存储单元具有数据“1”时，Vp1＝0.3V，输出Lo作为Vout。这样，可以执行从存储单元中的读取。
接下来，给出图11中的具体实例，将描述在使用晶体管作为电阻元件的情况下，通过施加电压在存储元件中读取数据的操作。
图11示出了具有数据“0”的存储元件的电流-电压特性951，具有数据“1”的存储元件的电流-电压特性952，电阻元件246的电流-电压特性953。这里，使用晶体管作为电阻元件246。
在图11中，在具有其中没有执行写入的存储元件(即存储元件具有数据“0”)的存储单元中，存储元件的电流-电压特性951和电阻器的电流-电压特性953的交点954作为操作点，并且在这个时刻节点P的电势是V2(V)。该节点P的电势被提供给读出放大器247，并且在读出放大器247中，存储在存储单元中的数据被判断为“0”。
另一方面，在使用具有数据“1”的存储元件的存储单元中，存储元件的电流-电压特性952和电阻器的电流-电压特性953的交点955作为操作点，并且在这个时刻节点P的电势是V1(V)(V1＜V2)。该节点P的电势被提供给读出放大器247，并且在读出放大器247中，存储在存储单元中的数据被判断为“1”。
采用这样的方式，根据存储元件241的电阻值通过读取分阻电势，可以判断存储在存储单元中的数据。
根据上述方法，通过利用存储元件241的电阻值中的差和分阻，使用电压值来执行数据读取。然而存储元件241中的信息可以通过电流值来进行读取。
该实施例模式可以与上述实施例模式任意地组合。
通过应用本发明，有可能在制造芯片之外的时间写入(另外记录)数据，但是不能重写数据。因此，可以提供这样的半导体装置，该半导体装置能够防止由于重写而进行的伪造。另外，由于本发明的半导体装置具有简单结构的存储元件，其中有机化合物层夹在一对导电层之间，这样半导体装置比较廉价。此外，由于通过使用存储元件中产生的电场来执行本发明半导体装置中的数据写入，因此有可能降低在写入时的电流值。通过减小存储元件的面积，有可能减小在写入时流进存储元件的电流量。而且，通过降低存储元件中的导电层之间的距离，可以降低写入电压。这样，可以改进存储元件的特性。因此，可以降低半导体装置的功耗。
实施例模式3
参考附图，实施例模式3将描述在没有接触情况下能够读取和写入数据的半导体装置的实例。
在该实施例模式中描述的半导体装置中，有可能在没有接触的情况下读取和写入数据。数据传输格式大致划分成三种类型：使用布置在相对位置的一对线圈通过互感进行通信的电磁耦合类型；通过感应场进行通信的电磁感应类型；以及通过使用电波进行通信的电波类型。可以使用这些类型中的任一种类型。可以采用两种方法来提供用于传输数据的天线：一种方法是在配置有晶体管和存储元件的衬底上提供天线，另一种方法是在配置有晶体管和存储元件的衬底上提供端子部分，并且将提供在另一衬底上的天线连接到所述端子部分。
参考图8A和8B描述在配置有多个元件和存储元件的衬底上提供天线的情况下半导体装置的一个结构实例。
图8A示出了包括作为无源矩阵类型形成的存储电路的半导体装置。该半导体装置包括：具有形成在衬底350上的晶体管451和452的层351；形成在具有晶体管的层351上的存储元件部分352；以及在功能上作为天线的导电层353。
尽管这里示出的是在具有晶体管的层351上形成功能上作为天线的导电层353和存储元件部分325的情况，然而本发明并不限于这样的结构，可以在具有晶体管的层351下方或者是在具有晶体管的层351的同一层中提供功能上作为天线的导电层353或存储元件部分352。
存储元件部分325包括多个存储元件352a和352b。存储元件352a包括形成在绝缘层252上的第一导电层361；覆盖第一导电层361和间隔壁(绝缘层)374的有机化合物层362a；第二导电层363a。第一导电层被间隔壁(绝缘层)374部分覆盖。另外，在第一导电层361和有机化合物层362a之间可以形成具有厚度1nm或者更大和4nm或者更小的绝缘层。
此外，存储元件352b包括形成在绝缘层252上的第一导电层361；覆盖第一导电层361和间隔壁(绝缘层)374的有机化合物层362b；第二导电层363b。部分第一导电层被间隔壁(绝缘层)374覆盖。
形成功能上作为保护薄膜的绝缘层366来覆盖第二导电层363a和363b以及功能上作为天线的导电层353。另外，形成存储元件部分352的第一导电层361连接到晶体管452的导线。可以通过类似于在上述实施例模式中示出的存储元件的材料和制造方法来形成存储元件部分352。
在存储元件部分352中，如在前述实施例模式中所示的，具有整流性质的元件可以提供在第一导电层361与有机化合物层362a和362b之间，或者提供在有机化合物层362a和362b与第二导电层363a和363b之间。作为具有整流性质的元件，可以使用如在实施例模式1中所述的元件。
这里，作为天线的导电层353是提供在与第二导电层363a和363b形成在同一层中的导电层360之上。导电层360还在功能上作为天线。在功能上作为天线的导电层可以与第二导电层363a和363b形成在同一层中。在功能上作为天线的导电层353连接到晶体管451的源导线或者漏导线。
在功能上作为天线的导电层353可以具有矩形线圈、环形线圈、矩形回线、环形回线、线性偶极子、弯曲的偶极子等的形状。
在功能上作为天线的导电层353可以使用选自金(Au)、铂(Pt)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、铜(Cu)、铝(Al)、锰(Mn)、钛(Ti)等的一种元素；包含多种元素的合金等来形成。另外，在功能上作为天线的导电层353的形成方法，可以使用蒸发方法、溅射方法、CVD方法、诸如丝网印刷和照相凹版印刷的各种印刷方法、微滴排放方法等。
作为包含在具有晶体管的层351中的晶体管451和452，可以适当使用在实施例模式2中示出的晶体管240和262。
在剥离层之后，具有晶体管的层351、存储元件部分352、在功能上作为天线的导电层353形成在衬底上，通过适当使用在实施例模式2中示出的剥离方法可以剥离具有晶体管的层351、存储元件部分352、在功能上作为天线的导电层353，并且通过粘附层粘贴到衬底上。作为后一种衬底，使用在实施例模式1中通过衬底30示出的柔性衬底、具有热塑性树脂层的薄膜、由纤维材料制成的纸、基底材料薄膜等，这样有可能减小半导体装置的尺寸、厚度以及重量。
图8B示出了具有有源矩阵存储电路的半导体装置的实例。参考图8B，描述了不同于图8A的部分。
在图8B中示出的半导体装置包括：具有位于衬底350上的晶体管451和452的层351，以及位于具有晶体管的层351上的存储元件部分356和在功能上作为天线的导电层353。尽管这里示出的情况是，半导体装置包括：与晶体管451在同一层中的在功能上作为存储元件部分356的开关元件的晶体管452，并且包括位于具有晶体管的层351上的存储元件部分356和功能上作为天线的导电层353，但是该结构并不限于此，晶体管452可以形成在具有晶体管的层351之上或者之下，或者存储元件部分356和功能上作为天线的导电层353可以提供在具有晶体管的层351之下或者与具有晶体管的层351在同一层中。
通过使用存储元件356a和356b来形成存储元件部分356。存储元件356a包括形成在绝缘层252上的第一导电层371a；覆盖间隔壁(绝缘层)374的有机化合物层372；第二导电层373。部分第一导电层371a被间隔壁(绝缘层)374覆盖。
存储元件356b包括形成在绝缘层252上的第一导电层371b；覆盖间隔壁(绝缘层)374的有机化合物层372；和第二导电层373。部分第一导电层371b被间隔壁(绝缘层)374覆盖。
这里，第一导电层371a和371b连接到晶体管的相应的导线。换句话说，每个存储元件连接到开关晶体管。
另外，通过适当使用在实施例模式1和2中示出的材料和制作方法可以形成存储元件356a和356b。另外，在存储元件356a和356b中，如上所述的，具有整流性质的元件可以提供在第一导电层371a和371b与有机化合物层372之间，或者提供在有机化合物层372与第二导电层373之间。
可以通过蒸发方法、溅射方法、CVD方法、印刷方法、微滴排放方法等来形成具有晶体管的层351、存储元件部分356和功能上作为天线的导电层353。根据位置可以使用不同的方法。
另外，在剥离层之后，具有晶体管的层351、存储元件部分356、在功能上作为天线的导电层353形成在衬底上，可以剥离具有晶体管的层351、存储元件部分356、在功能上作为天线的导电层353，并且通过使用粘附层粘贴到衬底上。
注意，可以提供连接到晶体管的传感器。作为传感器来讲，可以给出通过物理或者化学装置来检测温度、湿度、亮度、气体、重力、压力、声音(振动)、加速度以及其它性质的元件。所述传感器通常通过诸如电阻元件的半导体元件、电容耦合元件、电感耦合元件、光电元件、光电转换元件、热电动势元件、晶体管、热敏电阻器、二极管、电容类型元件或者压电元件来形成。
接下来，参考图9A和9B描述半导体装置的一个结构实例，该半导体装置包括：具有晶体管的层、连接到该晶体管的端子部分、具有存储元件的第一衬底以及天线连接到端子部分的第二衬底。对于不同于在图8A和8B中所示的部分进行了描述。
图9A示出了无源矩阵半导体装置。该半导体装置包括形成在衬底350上的具有晶体管的层351，形成在具有晶体管的层351上的存储元件部分352，连接到晶体管的接线端子367，以及其中形成功能上作为天线的导电层357的衬底365。导电层357和接线端子367通过导电颗粒连接。保护薄膜376暴露了部分接线端子367。这里尽管示出了存储元件部分352提供在具有晶体管的层351上的情况，但是本发明并不限于这样的结构，存储元件部分356可以与具有晶体管的层351提供在同一层中或者位于具有晶体管的层351之下。
存储元件部分352可以与图8A中示出的存储元件部分352具有相同的结构。
使用具有粘附性的树脂375，将包括具有晶体管的层351和存储元件部分352的衬底粘贴到其中提供有功能上作为天线的导电层357的衬底365。然后，连接到晶体管和导电层357的接线端子367通过包含在树脂375中的导电颗粒359而被电连接。另外，可以使用诸如金浆、银浆、铜浆或者碳浆的导电粘附剂或者使用焊料结合的方法，将包括具有晶体管的层351和存储元件部分352的衬底粘贴到其中提供有功能上作为天线的导电层357的衬底365。
图9B示出了实施例模式2中示出的半导体装置的一个结构，包括：形成在衬底350上的具有晶体管451和452的层351，形成在具有晶体管的层351上的存储元件部分356，连接到晶体管的接线端子367，以及其中形成功能上作为天线的导电层357的衬底365，其中导电层357和接线端子通过导电颗粒连接。尽管晶体管452与具有晶体管的层351中的晶体管451是形成在同一层中，并且功能上作为天线的导电层357是提供在具有晶体管的层351上，但是本发明并不限于这样的结构，存储元件部分356可以与具有晶体管的层351形成在同一层中或者位于具有晶体管的层351之下。
通过使用具有图8B中所示结构的存储元件356a和356b可以形成存储元件部分356。
甚至于在图9B中，使用包含导电颗粒359的树脂375，将包括具有晶体管的层351和存储元件部分356的衬底粘贴到其中提供有功能上作为天线的导电层357的衬底365。此外，通过导电颗粒359将导电层357和接线端子367相互连接。
可替换的方案是，剥离层、具有晶体管的层351和存储元件部分356可以形成在衬底上；通过适当使用在实施例模式2中示出的剥离方法可以剥离具有晶体管的层351和存储元件部分356；然后通过使用粘附层，将具有晶体管的剥离层351和存储元件部分356粘贴到衬底上。
此外，可以在其中提供有功能上作为天线的导电层357的衬底365上提供存储元件部分352和356。即，通过包含导电颗粒的树脂，将其中形成有具有晶体管的层351的第一衬底粘贴到其中形成有存储元件部分352和356以及功能上作为天线的导电层357的第二衬底365上。此外，类似于在图8A和8B中示出的半导体装置，可以提供传感器以与晶体管连接。
该实施例模式可以与上述实施例模式任意地组合。
通过应用本发明，有可能在制造芯片之外的时间写入(另外记录)数据，但是不能重写数据。因此，可以提供这样的半导体装置，该半导体装置能够防止由于重写而进行的伪造。另外，由于本发明的半导体装置具有简单结构的存储元件，其中有机化合物层夹在一对导电层之间，这样半导体装置可能比较廉价。此外，由于通过使用存储元件中产生的电场来执行本发明半导体装置中的数据写入，因此有可能降低在写入时的电流值。通过减小存储元件的面积，有可能减小在写入时流进存储元件的电流值。而且，通过降低存储元件中的导电层之间的距离，可以降低写入电压。这样，可以改进存储元件的特性。因此，可以降低半导体装置的功耗。
实施例1
这里，参考图12A到12C描述本发明半导体装置的结构。如在图12A中所示，本发明的半导体装置20在没有接触的情况下具有发送和接收数据的功能，并且还具有电源电路11；时钟发生电路12；数据调制/解调电路13；控制其它电路的控制电路14；接口电路15；存储电路16；总线17以及天线18。
另外，如图12B中所示，本发明的半导体装置20除了具有电源电路11；时钟发生电路12；数据调制/解调电路13；控制其它电路的控制电路14；接口电路15；存储电路16；总线17以及天线18之外，还具有在没有接触的情况下发送和接收数据的功能并且可以具有中央处理单元51。
此外，如图12C中所示，本发明的半导体装置20在没有接触的情况下具有发送和接收数据的功能，并且可以具有包括检测元件53和检测控制电路54的检测部分52；以及电源电路11；时钟发生电路12；数据调制/解调电路13；控制其它电路的控制电路14；接口电路15；存储电路16；总线17；天线18和中央处理单元51。
在本发明的半导体装置中，通过使用具有晶体管的层中的晶体管，除了电源电路11；时钟发生电路12；数据调制/解调电路13；控制其它电路的控制电路14；接口电路15；存储电路16；总线17；天线18和中央处理单元51之外，还形成包括检测元件53和检测控制电路54等的检测部分52。该结构可以形成能够发送和接收电波以及具有感测功能的紧凑的半导体装置。
电源电路11是基于从天线18输入的交流信号，用于产生提供给半导体装置20内的各个电路的各种电源的电路。时钟发生电路12是基于从天线18输入的交流信号，用于产生提供给半导体装置20内的各个电路的各种时钟信号的电路。数据调制/解调电路13具有调制/解调发送到阅读器/写入器19或者从阅读器/写入器19接收的数据的功能。控制电路14具有控制存储电路16的功能。天线18具有发送和接收电磁波或者电波的功能。阅读器/写入器19与半导体装置交换数据，控制该半导体装置并且控制对发送到该半导体装置或者从该半导体装置接收的数据进行的处理。半导体装置并不限于上述的结构，例如该结构可以添加有另一元件，诸如电源电压的限幅电路或者专用于处理代码的硬件。
存储电路16具有选自实施例模式1或者2中示出的存储元件的一个或者多个元件。同时，具有有机化合物层的存储元件可以实现尺寸缩小、薄膜变薄、和容量增加；从而，当通过使用具有有机化合物层的存储元件来提供存储电路16时，可以实现半导体装置的尺寸缩小、重量降低。
检测部分52可以通过物理或者化学装置来检测温度、压力、流速、光、磁性、声音(振动)、加速度、湿度、亮度、气体成分、液体成分、以及其它性质。此外，检测部分52具有用于检测物理量或者化学量的检测元件53和用于将检测元件53检测的物理量或者化学量转换成适当信号诸如电信号的检测控制电路54。作为检测元件53，有可能使用电阻元件、电容耦合元件、电感耦合元件、光电元件、光电转换元件、热电动势元件、晶体管、热敏电阻器、二极管、静电电容元件、压电元件等。检测部分52的数量可能是一个以上，采用这样的方式，有可能同时检测多个物理量或者化学量。
这里描述的物理量是指温度、压力、流速、光、磁性、声音(振动)、加速度、湿度等，这里描述的化学量是指诸如气体成分或者包含在液体中的成分诸如离子等的化学物质。另外，还包括诸如包含在血液、汗、尿等中的特定的生物物质(例如血液中的血糖含量)的有机化合物。特别是，在检测化学量的情况下，由于根据需要来选择性地检测特定的物质，因此可以在检测元件53中预先提供将与待检测的物质选择性反应的物质。例如，在检测生物物质的情况下，优选的是在聚合物等中固定将与检测元件53检测的生物物质选择性反应的酶、电阻器分子(resistor molecule)、微生物细胞等。
实施例2
根据本发明可以形成功能上作为无线芯片的半导体装置。该无线芯片适用在较宽的范围。例如，功能上作为无线芯片的半导体装置20可以应用在钞票、硬币、有价值的文件、未登记的债券、身份证件(驾照、居住证等，参考图14A)、用于包装的容器(包装纸、瓶子等，参考图14C)、记录媒体(DVD软件、录像带等，参考图14B)、车辆(自行车等，参考图14D)、个人物品(袋子、眼镜等)、食品、植物、衣物、生活用具、电子设备、行李标签(参考图14E和14F)等。另外，可以向动物和人提供半导体装置。电子设备包括液晶显示装置、EL(电致发光)显示装置、电视装置(还简单地称作TV、TV接收机或者电视接收机)、移动电话等。
通过将半导体装置20粘贴到产品的表面或者将其嵌入在产品内部，可以将本发明的半导体装置20固定到产品上。例如，如果所述产品是书籍的话，通过将半导体装置20嵌入在纸张内从而将其固定到书籍中，如果所述产品是由有机树脂制成的包裹，则通过将半导体装置20嵌入在有机树脂的内部而将半导体装置20固定到包裹中。由于本发明的半导体装置20可以做的紧凑、薄、而且重量轻，甚至于在将半导体装置20固定到产品上之后，产品本身的设计质量没有恶化。通过将半导体装置20应用在钞票、硬币、有价值的文件、未登记的债券、身份证件等上，可以提供鉴别功能并且通过使用该鉴别功能可以防止伪造。此外，当本发明的半导体装置提供在用于包装的容器、记录媒体、个人物品、食品、衣物、生活用具、电子设备等中时，诸如检查系统的系统变得更加有效。
接下来，将参考附图描述安装有本发明半导体装置的电子设备的模式。这里典型示出的电子设备是移动电话，包括机壳2700和2706、面板2701、机架2702、印刷线路衬底2703、操作按钮2704、电池2705等(参考图13)。面板2701可拆卸地包含在机壳2702中，并且机壳2702适合于印刷线路衬底2703。根据其中将包含面板2701的电子设备，适当地改变机架2702的形状和尺寸。在印刷线路衬底2703上，安装有多个封装的半导体装置。本发明的半导体装置可以作为该封装的半导体装置的其中之一。将被安装在印刷线路衬底2703上的该多个半导体装置具有下述功能中的任一种功能：控制器、中央处理单元(CPU)、存储器、电源电路、音频处理电路、发送/接收电路等。
面板2701通过连接薄膜2708连接到印刷线路衬底2703。上述面板2701、机架2702以及印刷线路衬底2703是与操作按钮2704和电池2705一起安装在机壳2700和2706内。提供面板2701中的像素区域2709，使得从提供在机壳2700中的开口窗口可以见到该像素区域。
如所描述的，本发明的半导体装置比较紧凑、薄并且重量轻。这样可以高效地使用电子设备的机壳2700和2706中的有限空间。
由于本发明的半导体装置具有简单结构的存储元件，其中通过从外界向有机化合物层施加电压而改变的该有机化合物层夹在一对导电层之间，这样可以提供使用廉价半导体装置的电子设备。此外，由于使用本发明的半导体装置容易实现高度集成，因此可以提供具有大容量存储电路的半导体装置的电子设备。
另外，通过从外界施加电压在本发明的半导体装置中写入数据，因此半导体装置是非易失性和可附加记录的。这样可以防止由于向该半导体装置重写和另外写入新数据而进行的伪造。这样，可以提供使用尖端以及高附加值的半导体装置的电子设备。
注意，机壳2700和2706的形状仅仅是移动电话的外部形状的实例，根据功能和所需要的目的，本发明的电子设备可以修改为各种模式。
该申请是基于在2005年5月20日在日本专利局提交的日本专利申请序列号No.2005-148821的申请，其全部内容包含在此作为参考。

Claims (26)

1.一种半导体装置，包括：
存储单元，该存储单元包括存储元件，
其中，该存储元件包括第一导电层、第二导电层和位于第一导电层和第二导电层之间的有机化合物层，
其中当通过向第一导电层和第二导电层之一或者两者施加特定电平或者超过特定电平的电势而产生库仑力时，在有机化合物层中第一导电层和第二导电层能够相互接触，
其中，所述有机化合物层的厚度范围是从5到100nm，及
其中，所述有机化合物层由具有10-6cm2/Vs或更高的空穴迁移率或电子迁移率的有机化合物形成。
2.根据权利要求1的半导体装置，还包括：
功能上作为天线的导电层；和
连接到该导电层的晶体管。
3.根据权利要求1的半导体装置，还包括：
连接到第一导电层或第二导电层的二极管。
4.根据权利要求1的半导体装置，其中所述有机化合物层包括由不同的有机化合物形成的多个层。
5.根据权利要求1的半导体装置，其中所述第一导电层由厚度为50-200nm的钛膜形成。
6.根据权利要求1的半导体装置，其中所述第二导电层由厚度为50-200nm的铝膜形成。
7.一种半导体装置，包括：
其中存储元件布置成矩阵的存储单元阵列；和
写入电路，
其中每个存储元件包括第一导电层、第二导电层和提供在第一导电层和第二导电层之间的有机化合物层，
其中当通过向第一导电层和第二导电层之一或者两者施加特定电平或者超过特定电平的电势而产生库仑力时，在有机化合物层中第一导电层和第二导电层能够相互接触，
其中，所述有机化合物层的厚度范围是从5到100nm，及
其中，所述有机化合物层由具有10-6cm2/Vs或更高的空穴迁移率或电子迁移率的有机化合物形成。
8.根据权利要求7的半导体装置，还包括：
功能上作为天线的导电层；和
连接到该导电层的晶体管。
9.根据权利要求7的半导体装置，还包括：
连接到第一导电层或第二导电层的二极管。
10.根据权利要求7的半导体装置，存储单元阵列和写入电路提供在玻璃衬底或者柔性衬底上。
11.根据权利要求10的半导体装置，
其中使用晶体管形成写入电路。
12.根据权利要求7的半导体装置，
其中存储单元阵列和写入电路提供在单晶半导体衬底上。
13.根据权利要求12的半导体装置，
其中使用场效应晶体管形成写入电路。
14.根据权利要求7的半导体装置，其中所述有机化合物层包括由不同的有机化合物形成的多个层。
15.根据权利要求7的半导体装置，其中所述第一导电层由厚度为50-200nm的钛膜形成。
16.根据权利要求7的半导体装置，其中所述第二导电层由厚度为50-200nm的铝膜形成。
17.一种半导体装置，包括：
其中存储单元布置成矩阵的存储单元阵列；和
写入电路，
其中每个存储单元包括晶体管和存储元件，
其中存储元件包括第一导电层、第二导电层和提供在第一导电层和第二导电层之间的有机化合物层，
其中当通过向第一导电层和第二导电层之一或者两者施加特定电平或者超过特定电平的电势而产生库仑力时，在有机化合物层中第一导电层和第二导电层能够相互接触，
其中，所述有机化合物层的厚度范围是从5到100nm，及
其中，所述有机化合物层由具有10-6cm2/Vs或更高的空穴迁移率或电子迁移率的有机化合物形成。
18.根据权利要求17的半导体装置，还包括：
功能上作为天线的导电层；和
连接到该导电层的晶体管。
19.根据权利要求17的半导体装置，还包括：
连接到第一导电层或第二导电层的二极管。
20.根据权利要求17的半导体装置，其中，存储单元阵列和写入电路提供在玻璃衬底或者柔性衬底上。
21.根据权利要求20的半导体装置，
其中使用晶体管形成写入电路。
22.根据权利要求17的半导体装置，
其中存储单元阵列和写入电路提供在单晶半导体衬底上。
23.根据权利要求22的半导体装置，
其中通过使用场效应晶体管形成写入电路。
24.根据权利要求17的半导体装置，其中所述有机化合物层包括由不同的有机化合物形成的多个层。
25.根据权利要求17的半导体装置，其中所述第一导电层由厚度为50-200nm的钛膜形成。
26.根据权利要求17的半导体装置，其中所述第二导电层由厚度为50-200nm的铝膜形成。
CN2006100824670A 2005-05-20 2006-05-22 半导体装置 Expired - Fee Related CN1866568B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-148821 2005-05-20
JP2005148821 2005-05-20
JP2005148821 2005-05-20

Publications (2)

Publication Number Publication Date
CN1866568A CN1866568A (zh) 2006-11-22
CN1866568B true CN1866568B (zh) 2012-07-11

Family

ID=37425516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100824670A Expired - Fee Related CN1866568B (zh) 2005-05-20 2006-05-22 半导体装置

Country Status (2)

Country Link
US (1) US7700984B2 (zh)
CN (1) CN1866568B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI267850B (en) * 2005-12-30 2006-12-01 Ind Tech Res Inst Bit cell of organic memory
DE102006033713A1 (de) * 2006-05-30 2007-12-06 Osram Opto Semiconductors Gmbh Organisches lichtemittierendes Bauelement, Vorrichtung mit einem organischen lichtemittierenden Bauelement und Beleuchtungseinrichtung sowie Verfahren zur Herstellung eines organischen lichtemittierenden Bauelements
JP2008251872A (ja) * 2007-03-30 2008-10-16 Nippon Telegr & Teleph Corp <Ntt> 複合型有機発光トランジスタ素子およびその製造方法
US8525287B2 (en) 2007-04-18 2013-09-03 Invisage Technologies, Inc. Materials, systems and methods for optoelectronic devices
EP2143141A4 (en) 2007-04-18 2011-04-13 Invisage Technologies Inc MATERIAL SYSTEMS AND METHOD FOR OPTOELECTRONIC ARRANGEMENTS
US20100044676A1 (en) 2008-04-18 2010-02-25 Invisage Technologies, Inc. Photodetectors and Photovoltaics Based on Semiconductor Nanocrystals
JP5164745B2 (ja) * 2007-09-03 2013-03-21 株式会社半導体エネルギー研究所 記憶装置
US8138567B2 (en) * 2008-04-18 2012-03-20 Invisage Technologies, Inc. Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
US8203195B2 (en) 2008-04-18 2012-06-19 Invisage Technologies, Inc. Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
WO2011125455A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor memory device
US8916947B2 (en) 2010-06-08 2014-12-23 Invisage Technologies, Inc. Photodetector comprising a pinned photodiode that is formed by an optically sensitive layer and a silicon diode
US8409937B2 (en) * 2011-01-07 2013-04-02 Eastman Kodak Company Producing transistor including multi-layer reentrant profile
KR20140143646A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치 및 그 제조 방법
DE102014207174A1 (de) * 2014-04-15 2015-10-29 Siemens Aktiengesellschaft Kurzschlussvorrichtung zum automatischen Kurzschließen eines Transistors und Verfahren zu einem solchen Kurzschließen
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP3408877A1 (en) * 2016-01-29 2018-12-05 Wake Forest University Laser printable organic semiconductor compositions and applications thereof
CN106991990A (zh) * 2017-05-27 2017-07-28 上海天马有机发光显示技术有限公司 显示面板及显示装置
WO2023018893A1 (en) * 2021-08-11 2023-02-16 The University Of Chicago Optically controllable mesoscopic spin order in semiconductors
CN113409994B (zh) * 2021-08-20 2021-12-14 江苏软讯科技有限公司 一种导电膜、触控结构及触控结构的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4224635A (en) * 1977-07-29 1980-09-23 Siemens Aktiengesellschaft Dynamic storage element having static storage element behavior
US4959748A (en) * 1988-03-30 1990-09-25 Matsushita Electric Industrial Co., Ltd. Film capacitor, method of and apparatus for manufacturing the same
US6184550B1 (en) * 1998-08-28 2001-02-06 Advanced Technology Materials, Inc. Ternary nitride-carbide barrier layers
US6468848B1 (en) * 1998-07-31 2002-10-22 Texas Instruments Incorporated Method of fabricating electrically isolated double gated transistor

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585467A (en) * 1969-08-11 1971-06-15 Spraque Electric Co Capacitor with microstippled dielectric
US3833894A (en) 1973-06-20 1974-09-03 Ibm Organic memory device
JP2621181B2 (ja) * 1987-06-12 1997-06-18 日本電気株式会社 Ｍｉｓ型半導体記憶装置
US5917211A (en) * 1988-09-19 1999-06-29 Hitachi, Ltd. Semiconductor integrated circuit, method of fabricating the same and apparatus for fabricating the same
JPH02222571A (ja) * 1989-02-23 1990-09-05 Sharp Corp 半導体記憶装置
US5111259A (en) * 1989-07-25 1992-05-05 Texas Instruments Incorporated Trench capacitor memory cell with curved capacitors
CA2022929C (en) 1989-08-10 1995-02-07 Hisaaki Kawade Organic recording medium with electrodes
US5989943A (en) 1989-09-07 1999-11-23 Quicklogic Corporation Method for fabrication of programmable interconnect structure
US5119154A (en) * 1990-12-03 1992-06-02 Micron Technology, Inc. Ferroelectric capacitor and method for forming local interconnect
JP2794348B2 (ja) 1991-06-21 1998-09-03 キヤノン株式会社 記録媒体、その製造方法、情報処理装置
US5434742A (en) * 1991-12-25 1995-07-18 Hitachi, Ltd. Capacitor for semiconductor integrated circuit and method of manufacturing the same
US5375250A (en) 1992-07-13 1994-12-20 Van Den Heuvel; Raymond C. Method of intelligent computing and neural-like processing of time and space functions
JP3170101B2 (ja) 1993-04-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法
JPH0722669A (ja) 1993-07-01 1995-01-24 Mitsubishi Electric Corp 可塑性機能素子
US6340588B1 (en) 1995-04-25 2002-01-22 Discovery Partners International, Inc. Matrices with memories
JPH11504749A (ja) 1996-02-16 1999-04-27 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 共役ポリマーまたはオリゴマーのライトワンスリードメニー電気的記憶素子
US5990507A (en) * 1996-07-09 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor structures
JP3602939B2 (ja) * 1996-11-19 2004-12-15 松下電器産業株式会社 半導体記憶装置
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US20010013660A1 (en) * 1999-01-04 2001-08-16 Peter Richard Duncombe Beol decoupling capacitor
US6136643A (en) * 1999-02-11 2000-10-24 Vanguard International Semiconductor Company Method for fabricating capacitor-over-bit-line dynamic random access memory (DRAM) using self-aligned contact etching technology
US6288437B1 (en) 1999-02-26 2001-09-11 Micron Technology, Inc. Antifuse structures methods and applications
US6723396B1 (en) 1999-08-17 2004-04-20 Western Washington University Liquid crystal imprinting
JP2001345431A (ja) 2000-05-31 2001-12-14 Japan Science & Technology Corp 有機強誘電体薄膜及び半導体デバイス
DE10045192A1 (de) 2000-09-13 2002-04-04 Siemens Ag Organischer Datenspeicher, RFID-Tag mit organischem Datenspeicher, Verwendung eines organischen Datenspeichers
US6486530B1 (en) * 2000-10-16 2002-11-26 Intarsia Corporation Integration of anodized metal capacitors and high temperature deposition capacitors
EP1344223A4 (en) 2000-10-31 2005-05-25 Univ California BISTABLE ORGANIC DEVICE AND ORGANIC MEMORY CELLS
US6498056B1 (en) 2000-10-31 2002-12-24 International Business Machines Corporation Apparatus and method for antifuse with electrostatic assist
US7087975B2 (en) 2000-12-28 2006-08-08 Infineon Technologies Ag Area efficient stacking of antifuses in semiconductor device
US6717181B2 (en) * 2001-02-22 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Luminescent device having thin film transistor
US6734463B2 (en) * 2001-05-23 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a window
JP2003007982A (ja) 2001-06-22 2003-01-10 Nec Corp 磁気記憶装置及び磁気記憶装置の設計方法
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
JP4896318B2 (ja) * 2001-09-10 2012-03-14 株式会社半導体エネルギー研究所 発光装置の作製方法
US6465282B1 (en) 2001-09-28 2002-10-15 Infineon Technologies Ag Method of forming a self-aligned antifuse link
US6768348B2 (en) * 2001-11-30 2004-07-27 Semiconductor Energy Laboratory Co., Ltd. Sense amplifier and electronic apparatus using the same
US20050259068A1 (en) * 2001-12-10 2005-11-24 Norio Nihei Image display
US7196422B2 (en) 2001-12-14 2007-03-27 Intel Corporation Low-dielectric constant structure with a multilayer stack of thin films with pores
JP2003243631A (ja) 2002-02-18 2003-08-29 Mitsubishi Electric Corp 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム
US6683322B2 (en) 2002-03-01 2004-01-27 Hewlett-Packard Development Company, L.P. Flexible hybrid memory element
US6943065B2 (en) 2002-03-25 2005-09-13 Micron Technology Inc. Scalable high performance antifuse structure and process
JP3940014B2 (ja) 2002-03-29 2007-07-04 富士通株式会社 半導体集積回路、無線タグ、および非接触型ｉｃカード
JP4539007B2 (ja) 2002-05-09 2010-09-08 日本電気株式会社 半導体記憶装置
US6828685B2 (en) 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JP2004047791A (ja) 2002-07-12 2004-02-12 Pioneer Electronic Corp 有機薄膜スイッチングメモリ素子及びメモリ装置
JP2004128471A (ja) 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
JP4808966B2 (ja) * 2002-09-19 2011-11-02 シャープ株式会社 抵抗変化機能体並びにそれを備えたメモリおよび電子機器
US20050063135A1 (en) * 2003-09-18 2005-03-24 Borland William J. High tolerance embedded capacitors
US6847047B2 (en) 2002-11-04 2005-01-25 Advanced Micro Devices, Inc. Methods that facilitate control of memory arrays utilizing zener diode-like devices
US20040100007A1 (en) * 2002-11-21 2004-05-27 Nikon Corporation Vibration damping devices and methods
US7220985B2 (en) 2002-12-09 2007-05-22 Spansion, Llc Self aligned memory element and wordline
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
US7236291B2 (en) * 2003-04-02 2007-06-26 Bridgestone Corporation Particle use for image display media, image display panel using the particles, and image display device
US7200050B2 (en) 2003-05-26 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Memory unit and semiconductor device
US7179508B2 (en) * 2003-05-30 2007-02-20 The Board Of Trustees Of The University Of Illinois Conducting polymer films and method of manufacturing the same by surface polymerization using ion-assisted deposition
US6977389B2 (en) 2003-06-02 2005-12-20 Advanced Micro Devices, Inc. Planar polymer memory device
US6750530B1 (en) 2003-06-03 2004-06-15 International Business Machines Corporation Semiconductor antifuse with heating element
US20050006640A1 (en) 2003-06-26 2005-01-13 Jackson Warren B. Polymer-based memory element
US6876054B2 (en) * 2003-07-29 2005-04-05 Agere Systems Inc. Integrable DC/AC voltage transformer/isolator and ultra-large-scale circuit incorporating the same
US7050326B2 (en) 2003-10-07 2006-05-23 Hewlett-Packard Development Company, L.P. Magnetic memory device with current carrying reference layer
DE10355561A1 (de) 2003-11-28 2005-06-30 Infineon Technologies Ag Halbleiteranordnung mit nichtflüchtigen Speichern
JP2005183619A (ja) 2003-12-18 2005-07-07 Canon Inc 不揮発メモリ装置
KR100573132B1 (ko) * 2004-02-14 2006-04-24 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법
US7630233B2 (en) 2004-04-02 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
EP1812893A4 (en) 2004-10-18 2008-12-10 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND CONTROL METHOD THEREFOR
WO2006043611A1 (en) 2004-10-22 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101219749B1 (ko) 2004-10-22 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US9734901B2 (en) 2004-10-29 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Display device with semiconductor memory cell
US7795617B2 (en) 2004-10-29 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, IC card, IC tag, RFID, transponder, paper money, valuable securities, passport, electronic device, bag, and clothes
KR101187400B1 (ko) 2004-11-26 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101219750B1 (ko) 2004-12-07 2013-01-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
US7177191B2 (en) * 2004-12-30 2007-02-13 Sandisk 3D Llc Integrated circuit including memory array incorporating multiple types of NAND string structures
US7768014B2 (en) 2005-01-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
TWI467702B (zh) 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
TWI395321B (zh) 2005-03-31 2013-05-01 Semiconductor Energy Lab 半導體裝置及其驅動方法
US7679107B2 (en) 2005-04-28 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Memory device that utilizes organic layer with a compound that can photoisomerize between conductive layers; at least one of which is light transmitting
EP1717862A3 (en) 2005-04-28 2012-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US7791066B2 (en) 2005-05-20 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof and method for writing memory element
US8188461B2 (en) 2005-05-31 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Organic memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4224635A (en) * 1977-07-29 1980-09-23 Siemens Aktiengesellschaft Dynamic storage element having static storage element behavior
US4959748A (en) * 1988-03-30 1990-09-25 Matsushita Electric Industrial Co., Ltd. Film capacitor, method of and apparatus for manufacturing the same
US6468848B1 (en) * 1998-07-31 2002-10-22 Texas Instruments Incorporated Method of fabricating electrically isolated double gated transistor
US6184550B1 (en) * 1998-08-28 2001-02-06 Advanced Technology Materials, Inc. Ternary nitride-carbide barrier layers

Also Published As

Publication number Publication date
US7700984B2 (en) 2010-04-20
US20060261331A1 (en) 2006-11-23
CN1866568A (zh) 2006-11-22

Similar Documents

Publication Publication Date Title
CN1866568B (zh) 半导体装置
US7956352B2 (en) Memory element comprising an organic compound and an insulator
US8421061B2 (en) Memory element and semiconductor device including the memory element
CN101114695B (zh) 存储元件及半导体装置
CN1866570B (zh) 存储器件和半导体器件及驱动存储器件的方法
US7688624B2 (en) Semiconductor device
US7923719B2 (en) Semiconductor memory device wherein wiring contact is made through an opening in an organic compound layer
CN101064361B (zh) 存储元件以及半导体装置
JP5089074B2 (ja) 記憶装置
JP5201853B2 (ja) 半導体装置
JP5377839B2 (ja) 半導体装置
JP2006352093A (ja) 半導体装置
JP4974555B2 (ja) 記憶素子
JP5230119B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120711

Termination date: 20180522