CN102148052A - 存储器电路及其控制电路装置 - Google Patents

存储器电路及其控制电路装置 Download PDF

Info

Publication number
CN102148052A
CN102148052A CN2010102436619A CN201010243661A CN102148052A CN 102148052 A CN102148052 A CN 102148052A CN 2010102436619 A CN2010102436619 A CN 2010102436619A CN 201010243661 A CN201010243661 A CN 201010243661A CN 102148052 A CN102148052 A CN 102148052A
Authority
CN
China
Prior art keywords
word line
grid
address signal
line driver
level shifter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102436619A
Other languages
English (en)
Other versions
CN102148052B (zh
Inventor
陆崇基
李政宏
廖宏仁
陈旭顺
郑宏正
吴重毅
乌普·夏拉斯·钱德拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102148052A publication Critical patent/CN102148052A/zh
Application granted granted Critical
Publication of CN102148052B publication Critical patent/CN102148052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

本发明提供一种电路装置，包括一区域控制电路，具有一电平偏移器，其中该电平偏移器将该第一地址信号由一第一电压电平偏移至一第二电压电平，以回应所接受的一第一地址信号，该区域控制电路可提供一准偏移过的第一地址信号；以及一字线驱动器，具有至少一输入以及一输出，该至少一输入用以接收多个地址信号，其中该至少一输入包括一第一输入，用以耦接至该区域控制电路以接收该准偏移过的第一地址信号，而该输出电性耦接至一存储器单元阵列的一字线。本发明透过在区域控制电路上使用电平偏移器，可减少双电源存储器装置中使用电平偏移器的数量。

Description

存储器电路及其控制电路装置
技术领域
本发明大体涉及电子电路，尤其涉及具有字线驱动器与电平偏移器的存储器电路。
背景技术
一般来说，存储器的字线驱动器具有多重电压电平，可与电平偏移器配合以对存储器中的存储器单元进行读取或写入。存储器单元与字线驱动器会采用较存储器中其他电子元件高的电压，目的在达成高速性能及数据可靠度。存储器的其他电子元件会采用较存储器单元与字线驱动器低的电压，目的在减少漏电流造成的损耗。
传统上，电平偏移器与字线驱动器存在两种实施方式。第一种方式，是在各个字线驱动器上使用一电平偏移器，而第二种方式，是在存储器进行主要控制时采用电平偏移器。两种方式皆需在存储器中采用大量的电平偏移器，因而占用较大的面积。此外，这些方法仍会因为电平偏移器的栅延迟以及漏电流损耗的关系而遭遇速度效能不佳的问题。
因此，业界需要一种改良的字线驱动器结构。
发明内容
为克服上述现有技术的缺陷，本发明提供一种电路装置，包括：一区域控制电路，具有一电平偏移器，其中该电平偏移器将该第一地址信号由一第一电压电平偏移至一第二电压电平，以回应所接受的一第一地址信号，该区域控制电路可提供一准偏移过的第一地址信号；以及一字线驱动器，具有至少一输入以及一输出，该至少一输入用以接收多个地址信号，其中该至少一输入包括一第一输入，用以耦接至该区域控制电路以接收该准偏移过的第一地址信号，而该输出电性耦接至一存储器单元阵列的一字线。
本发明另提供一种存储器电路包括：一区域控制电路，具有一电平偏移器，其中该电平偏移器将该第一地址信号由一第一电压电平偏移至一第二电压电平，以回应所接受的一第一地址信号，该区域控制电路可提供一准偏移过的第一地址信号；一字线驱动器，具有至少一输入，用以接收多个地址信号，其中该至少一输入包括一第一输入，该第一输入用以自该电平偏移器接收该准偏移过的地址信号；以及一存储器单元阵列，具有一字线，其耦接至该字线驱动器的一输出。
本发明另提供一种字线驱动器包括：至少一输入，用以接收多个地址信号，其中该至少一输入以及一输出，该至少一输入包括一第一输入，其耦接至一区域控制电路以接收一准偏移过的第一地址信号，而该输出电性耦接至一存储器单元阵列的一字线，其中该区域控制电路包括一电平偏移器，其中该电平偏移器将该第一地址信号由一第一电压电平偏移至一第二电压电平，以回应所接受的一第一地址信号，进而提供一准偏移过的第一地址信号。
本发明的电路结构透过在区域控制电路上使用电平偏移器，可减少双电源存储器装置中使用电平偏移器的数量。
附图说明
图1为依照本发明一实施例具有一字线驱动器125的系统100的方框图。
图2为依照本发明一实施例，在区域控制电路220、225上具有电平偏移器210、215的存储器115的方框图。
图3为依照本发明一实施例，在区域控制电路220、225上具有电平偏移器210、215的存储器115的方框图。
图4为依照本发明一实施例的一存储器电路图，该存储器在区域控制电路225与双栅延迟字线驱动器405、410、415上具有电平偏移器215。
图5为依照本发明一实施例的存储器的电路图，该存储器在区域控制电路225上具有电平偏移器215，并具有一四栅延迟字线驱动器570。
其中，附图标记说明如下：
100～系统；
110～处理装置；
115～存储器；
120～使用者界面装置；
125～字线驱动器；
150～区域界面；
205～主控制器；
210～电平偏移器；
215～电平偏移器；
220、225～区域控制电路；
230、235～字线驱动器阵列；
260、265、270、275～存储器单元阵列；
280、285～区域输入输出阵列；
290、295～输入输出阵列；
305～解码级；
405、410、415～字线驱动器；
420、425～存储器单元；
430、435、440、445、450、455～存储器单元；
505、510～PMOS晶体管；
515、520～NMOS晶体管；
525～PMOS晶体管；
530、540、550、565～NMOS晶体管；
535、545、555、560～PMOS晶体管。
具体实施方式
下文为介绍本发明的最佳实施例。各实施例用以说明本发明的原理，但非用以限制本发明。本发明的范围当以随附的权利要求为准。
首先，本文将以附图说明本发明的范例系统。虽然本文将详细地介绍这些系统，但此举仅为方便说明，系统仍可存在其他的变型。在介绍范例系统后，将继续说明区域控制电路中具有电平偏移器的电路。
图1为依照本发明一实施例具有一字线驱动器125的系统100的方框图。系统100可为一般计算机上所使用的结构。该系统100包括一处理装置110、存储器115、以及一个至多个使用者界面装置120，皆连接至一区域界面150(例如一总线)。处理装置110包括各种客制或商用处理器、中央处理器(central processing unit，CPU)、一般计算机上各处理器间的辅助处理器、微处理器所构成的半导体(以微芯片的形式存在)、或巨处理器。存储器115包括易失性存储器元件(例如随机存取存储器(RAM)：DRAM、SRAM等等))以及非易失性存储器元件(例如ROM、硬盘、磁带、CDROM等等)或上述的组合。
使用者(例如管理者)可利用使用者界面装置120与系统100互动。系统100可以是服务器计算机或相似装置，使用者界面装置包括一般个人计算机所使用的键盘或鼠标。
一般而言，存储器115存有各种程序(软件或固件)，包括操作系统(O/S)。该O/S控制程序的执行，并提供排程、输出入控制、文件与数据管理、存储器管理、通信控制以及相关服务。存储器115的结构包括字线驱动器125，本文将配合图2至图5进一步说明之。
图2与图3为依照本发明一实施例，在区域控制电路220、225上具有电平偏移器210、215的存储器115的方框图。在此例中，存储器115可为一SRAM。存储器115包括一主控制器205，其将信号wda[N:0]、wdb[M:0]、与wdc[L:0]传送至字线驱动器阵列230、235以及区域控制电路220、225。参照图3，wda[0]耦接至字线驱动器230A、230C、235A、235C的wda输入；wda[1]耦接至字线驱动器230B、230D、235B，235D的wda输入；wdb[0]耦接至字线驱动器230A、230B、235A、235B的wdb输入；wdb[1]耦接至字线驱动器230C、230D、235C、235D的wdb输入；wdC[0]耦接至字线驱动器230A、230B、230C、230D的wdb输入；而wdC[1]耦接至字线驱动器235A、235B、235C、235D的wdb输入。
一般来说，主控制器205的功能在于控制存储器115的运行，例如，读取/写入功能、字线驱动器的地址预解码、芯片使能/禁能、自定时产信号产生、以及主要输入/输出(I/O)阵列290、295与其他I/O阵列间的通信。区域控制电路220、225的功能在于控制区域输入/输出(I/O)阵列280、285进行区域位元线预充电、写入通道栅(write pass gate)，以及感测放大器的使能。
区域控制电路220、225具有电平偏移器210、215，用以将地址信号wdc[L:0]提升至较高的操作电压cvdd(图4)以回应所接收的高态信号(例如“1”态)。电平偏移器210、215将电平偏移过的地址信号wdclv提供至字线驱动器阵列230、235。字线驱动器阵列230、235对地址信号wda[N:0]、wdb[M:0]、wdc[L:0]、wdclv进行处理以将存储器单元阵列260、265、270、275的至少一字线予以解码。解码后的字线驱动器将字线开启以供存储器读写。字线驱动器阵列230、235更分别包括解码级305(图5)。下文将配合图4、图5进一步说明电平偏移器210、215与字线驱动器阵列230、235。
本文中，地址信号wdc[L:0]命令区域控制电路220、225与字线驱动器阵列230、235开启或关闭存储器单元阵列260、265、270、275。地址信号wda[N:0]、wdb[M:0]将使存储器单元阵列260，265中的字线被选取。虽然图2至图5仅以三个地址信号wda[N:0]、wdb[M:0]、wdc[L:0]为例，但本领域技术人员可了解到，本发明的电路及装置可采用任何数目的地址信号，例如使用8或16个地址信号。
区域控制电路220、225包括各个电平偏移器210、215。区域控制电路220、225采用区域输入输出阵列280、285以分别对存储器单元阵列260、265、270、275进行通信。输入输出阵列290、295用以接收储存于存储器单元阵列260、265、270、275的信息或将其传送至如处理装置110或使用者界面装置120(图1)等其他电子元件。此处仅简述系统中的区域输入输出阵列280、285与输入输出阵列290、295。本文现将着重说明字线驱动器阵列230、235中字线驱动器的实施例，其中，所述多个字线驱动器电性耦接至区域控制电路220、225的电平偏移器210、215。
图4为依照本发明一实施例的一存储器电路图，该存储器在区域控制电路225与双栅延迟(two-gate delay)字线驱动器405、410、415上具有电平偏移器215。图中，字线驱动器405为一双栅延迟字线驱动器，其一般用于高性能存储器，并且不会对双轨应用造成时脉冲击(time impact)。第一栅包括PMOS晶体管460、465与NMOS晶体管485、490、495。第二栅包括PMOS晶体管470、475与NMOS晶体管480。
PMOS晶体管460的源极电性耦接至一电压源cvdd。PMOS晶体管460、465与NMOS晶体管485、490及495彼此串联。PMOS晶体管460、465与NMOS晶体管485、490及495的栅极分别电性耦接至电平偏移器215的输出、地址信号wdc[L]、地址信号wda[N]，、地址信号wdb[M]，以及地址信号wdc[L]。PMOS晶体管475与NMOS晶体管480作为反相器之用，该反向器的输入与输出分别耦接至PMOS晶体管470的漏极与栅极。PMOS晶体管的源极470电性耦接至电压源cvdd。
当地址信号wda[N]、wdb[M]以及wdc[L]为高态信号(例如“1”态)时，PMOS晶体管460、465将回应高态信号而关闭，而NMOS晶体管485、490与495将回应高态信号的而开启，并将节点477下拉至一低态信号(例如“0”态)。由于PMOS晶体管465并未从电平偏移器215接收地址信号wdc，因此电平偏移器215对字线的上升缘的时脉冲击有限，甚至不会造成影响。然而，电平偏移器215的栅延迟将影响字线的下降缘。当节点477具有一低态信号时，字线驱动器405第二栅上的反相器会将该低态信号反相成一与电压源cvdd电平相同的高态信号(WL[N]上)，可用以开启存储器单元阵列260、265。
当字线驱动器405从地址信号wdc[L]接收一低态信号(例如“0”态)时，字线驱动器405会回应该低态信号而关闭，并使存储器单元阵列260、265因而关闭。电平偏移器215并未将地址信号wdc[L]的低态信号偏移至cvdd。相反地，电平偏移器215将该低态信号传递至PMOS晶体管460。PMOS晶体管460、465分别透过电平偏移器215以及主要控制器205而自地址信号wdc[L]上接收低态信号。因应所接收的高态信号，PMOS晶体管460，465将充电节点477而使其电平拉高至电压源cvdd。当节点477为高态时，，字线驱动器405第二栅的反相器会将高态信号反相成一低态信号存储器单元阵列260、265的字线(即WL[N])，可用以关闭存储器单元阵列260、265。
借由在区域控制电路225上使用一单一电平偏移器215，区域控制电路225可与字线驱动器阵列235的字线驱动器405、410、415以及其他字线驱动器进行沟通，以处理地址信号wda[N]、wdb[M]、wdc[L]而解码存储器单元阵列260、265的至少一字线。在此例中，字线驱动器405、410、415分别耦接至存储器单元430、435、440、445、450、455。值得注意的是，在此图中，存储器单元420、425并未耦接至任何字线驱动器405、410、415，但本领域技术人员仍可将存储器单元420、425耦接至字线驱动器阵列235的字线驱动器。
图5为依照本发明一实施例的存储器的电路图，该存储器在区域控制电路225上具有电平偏移器215，并具有一四栅延迟(four-gate delay)字线驱动器570。字线驱动器570为一四栅延迟字线驱动器，一般用于一种不会对双轨应用造成时脉冲击的存储器。解码级305包括第一级与四栅延迟字线驱动器570的第二级。第一级包括PMOS晶体管505、510，以及彼此串联的NMOS晶体管515、520。PMOS晶体管505、510的源极电性耦接至电压源vdd。PMOS晶体管505、510与NMOS晶体管515、520的栅极分别输入地址信号wda[N]与wdb[M]。
解码级305的第二级包括一反相器，其具有PMOS晶体管525与NMOS晶体管530。节点517电性耦接至第二级的该反相器的输入。本领域技术人员可以了解到，解码级305可解码两个以上的地址信号wda[N]、wdb[M]，如图5所示。解码级305可为任何使用电压源vdd的解码器电路，具有减少存储器115漏电流损耗的效果。一般来说，字线驱动器阵列的各个字线驱动器上皆具一解码级。解码器输入wda[N]与wdb[M]连接至信号wda[N:0]的一个以及信号wdb[M:0]的一个。
第二级上反相器的输出电性耦接至NMOS晶体管540的栅极。字线驱动器的第三级包括PMOS晶体管535、NMOS晶体管540，而反相器具有PMOS晶体管545与NMOS晶体管550。第三级上反相器的输入与输出分别耦接至信号wdclv与NMOS晶体管540的漏极。PMOS晶体管535的源极、栅极与漏极分别耦接至电压源cvdd、电平偏移器215的输出，以及NMOS晶体管540的漏极。字线驱动器570的第四级与图4字线驱动器405的第二级相似。因此，字线驱动器570的第四级包括PMOS晶体管555与一反相器，该反相器又具有PMOS晶体管560与NMOS晶体管565。
当地址信号wdc[L]为一高态信号时，具有PMOS晶体管545与NMOS晶体管550的反相器会将该高态信号反相成低态信号。解码级305接收地址信号wda[N]、wdb[M]并对其解码，以判断是否应该开启或关闭该NMOS晶体管540。若NMOS晶体管540被开启，则具有PMOS晶体管545与NMOS晶体管550的反相器会将低态信号输出至节点577。第四栅上的反相器会将该低态信号反相成节点WL[N]上的高态信号。若NMOS晶体管540被关闭时，则因WL[N]起初为低态之故，节点577将被PMOS晶体管555拉高至cvdd。
因为地址信号wdc[L]旁路(bypass)于解码级305，故地址信号wda、wdb将通过解码级305，并且，由于地址信号wdc[L]会在PMOS晶体管545与NMOS晶体管550组成的反相器上产生高态信号，字线驱动器570可回应的而将字线上升缘输出，故极少、甚至不会出现因电平偏移器215所造成的栅延迟。当该字线驱动器570进入关闭状态时，节点577将被充电而拉高至电压源cvdd，其中第四栅的反相器会将该高态信号反相成一低态信号。
本文所揭露的电路结构，透过在区域控制电路220、225上使用电平偏移器210、215，可减少双电源存储器装置中使用电平偏移器的数量。此外，借由将地址信号wdc[L]旁路至PMOS晶体管465(如图4所示)，以及将解码级305旁路至具有PMOS晶体管545与NMOS晶体管550的反相器(如图5所示)，可减少传统上电平偏移器210、215所造成的栅延迟。特别的是，字线驱动器405、570的输出上升缘极少因电平偏移器210、215而出现栅延迟，甚至不会有栅延迟；然而，字线驱动器405、570的输出的下降缘会因为电平偏移器210、215而延迟。
本发明虽以优选实施例揭示如上，然而其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的范围为准。

Claims (10)

1.一种用于存储器电路中的控制电路装置，包括：
一区域控制电路，具有一电平偏移器，其中该电平偏移器将该第一地址信号由一第一电压电平偏移至一第二电压电平，以回应所接受的一第一地址信号，该区域控制电路可提供一准偏移过的第一地址信号；以及
一字线驱动器，具有至少一输入以及一输出，该至少一输入用以接收多个地址信号，其中该至少一输入包括一第一输入，用以耦接至该区域控制电路以接收该准偏移过的第一地址信号，而该输出电性耦接至一存储器单元阵列的一字线。
2.如权利要求1所述的电路装置，其中该字线驱动器是一双栅延迟字线驱动器。
3.如权利要求2所述的电路装置，其中该双栅延迟字线驱动器包括一第一栅，其具有一第一晶体管以及一第二晶体管，该第一晶体管用以自该电平偏移器接收该准偏移过的第一地址信号，该第二晶体管用以接收该第一地址信号，可减少该电平偏移器造成的栅延迟，其中该第一栅输出一低态信号，以回应自该第一地址信号上接收的一高态信号。
4.如权利要求3所述的电路装置，其中该双栅延迟字线驱动器还包括一第二栅，其具有一反相器，用以接收该第一栅的输出，其中该第二栅的输出电性耦接至该存储器单元阵列的该字线。
5.如权利要求1所述的电路装置，其中该字线驱动器是一四栅延迟字线驱动器。
6.如权利要求5所述的电路装置，其中该四栅延迟字线驱动器包括一解码级，该解码级包括一第一栅以及第二栅，用以接收所述多个地址信号的第二与第三地址信号。
7.如权利要求6所述的电路装置，其中该四栅延迟字线驱动器还包括一第三栅，其具有一第一晶体管与一第一反相器，用以接收该准偏移过的第一地址信号，进而减少该电平偏移器造成的栅延迟，其中该第三栅输出一低态信号以回应自该第一地址信号上接收的一高态信号。
8.如权利要求7所述的电路装置，其中该四栅延迟字线驱动器还包括一第四栅，其具有一反相器，用以接收该第三栅的输出，其中该第四栅的输出电性耦接至该存储器单元阵列的该字线。
9.如权利要求1所述的电路装置，其中该字线驱动器更具有第二及第三输入，以接收所述多个地址信号的第二与第三地址信号。
10.一种存储器电路，包括：
一区域控制电路，具有一电平偏移器，其中该电平偏移器将该第一地址信号由一第一电压电平偏移至一第二电压电平，以回应所接受的一第一地址信号，该区域控制电路可提供一准偏移过的第一地址信号；
一字线驱动器，具有至少一输入，用以接收多个地址信号，其中该至少一输入包括一第一输入，其该第一输入用以自该电平偏移器接收该准偏移过的地址信号；以及
一存储器单元阵列，具有一字线，其耦接至该字线驱动器的一输出。
CN201010243661.9A 2010-02-09 2010-07-30 存储器电路及其控制电路装置 Active CN102148052B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/702,594 2010-02-09
US12/702,594 US8427888B2 (en) 2010-02-09 2010-02-09 Word-line driver using level shifter at local control circuit

Publications (2)

Publication Number Publication Date
CN102148052A true CN102148052A (zh) 2011-08-10
CN102148052B CN102148052B (zh) 2014-05-14

Family

ID=44353617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010243661.9A Active CN102148052B (zh) 2010-02-09 2010-07-30 存储器电路及其控制电路装置

Country Status (5)

Country Link
US (1) US8427888B2 (zh)
JP (1) JP5254377B2 (zh)
KR (1) KR101150560B1 (zh)
CN (1) CN102148052B (zh)
TW (1) TWI478172B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377692A (zh) * 2012-04-25 2013-10-30 联发科技股份有限公司 用于双功率存储器的预解码器及双功率存储器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214485B (zh) * 2010-04-02 2016-03-30 台湾积体电路制造股份有限公司 只读存储器与只读存储器操作方法
US8570791B2 (en) * 2011-10-05 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit and method of word line suppression
US9058858B2 (en) 2011-11-23 2015-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for dual rail SRAM level shifter with latching
US8787109B2 (en) * 2012-05-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Word line driver having a control switch
TWI488191B (zh) * 2012-10-01 2015-06-11 Macronix Int Co Ltd 動態驅動器電路
CN103871458B (zh) 2012-12-07 2018-05-01 三星电子株式会社 集成电路及其数据处理方法、解码器、存储器
US9123439B2 (en) 2013-11-22 2015-09-01 International Business Machines Corporation SRAM write-assisted operation with VDD-to-VCS level shifting
JP2017147005A (ja) * 2016-02-16 2017-08-24 ルネサスエレクトロニクス株式会社 フラッシュメモリ
US10109365B2 (en) * 2016-11-28 2018-10-23 Taiwan Semiconductor Manufacturing Company Limited Word line driver
US9881669B1 (en) 2017-03-01 2018-01-30 Globalfoundries Inc. Wordline driver with integrated voltage level shift function
CN110827900B (zh) * 2018-11-22 2021-08-13 武汉新芯集成电路制造有限公司 双侧存储阵列
US10482967B1 (en) * 2018-11-22 2019-11-19 Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. Layout structure of local x-decoder
US10803949B2 (en) * 2019-03-07 2020-10-13 Spin Memory, Inc. Master slave level shift latch for word line decoder memory architecture
US11594276B2 (en) * 2019-05-19 2023-02-28 Synopsys, Inc. Self-adjustable self-timed dual-rail SRAM

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774673B2 (en) * 2001-11-28 2004-08-10 Fujitsu Limited Level shifter
CN1747067A (zh) * 2004-07-13 2006-03-15 三星电子株式会社 驱动集成电路存储器的位线的电路和方法
US7023738B2 (en) * 2003-04-30 2006-04-04 Stmicroelectronics S.R.L. Full-swing wordline driving circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3267436B2 (ja) 1993-04-19 2002-03-18 三菱電機株式会社 半導体装置
JP3281208B2 (ja) 1994-01-31 2002-05-13 株式会社東芝 半導体記憶装置
US6462998B1 (en) * 1999-02-13 2002-10-08 Integrated Device Technology, Inc. Programmable and electrically configurable latch timing circuit
KR100657084B1 (ko) 2000-05-30 2006-12-15 주식회사 하이닉스반도체 로우 디코더
JP2005222659A (ja) 2004-02-09 2005-08-18 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP4247170B2 (ja) * 2004-09-02 2009-04-02 株式会社東芝 半導体記憶装置
JP4662437B2 (ja) * 2004-11-30 2011-03-30 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2006331501A (ja) * 2005-05-24 2006-12-07 Toshiba Corp 半導体記憶装置
CN101331552B (zh) * 2005-12-28 2012-03-28 国际商业机器公司 用于降低电流消耗的存储器系统及其方法
US7710796B2 (en) * 2007-11-06 2010-05-04 International Business Machines Corporation Level shifter for boosting wordline voltage and memory cell performance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774673B2 (en) * 2001-11-28 2004-08-10 Fujitsu Limited Level shifter
US7023738B2 (en) * 2003-04-30 2006-04-04 Stmicroelectronics S.R.L. Full-swing wordline driving circuit
CN1747067A (zh) * 2004-07-13 2006-03-15 三星电子株式会社 驱动集成电路存储器的位线的电路和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377692A (zh) * 2012-04-25 2013-10-30 联发科技股份有限公司 用于双功率存储器的预解码器及双功率存储器
CN103377692B (zh) * 2012-04-25 2016-01-20 联发科技股份有限公司 用于双功率存储器的预解码器及双功率存储器

Also Published As

Publication number Publication date
JP2011165307A (ja) 2011-08-25
CN102148052B (zh) 2014-05-14
KR101150560B1 (ko) 2012-06-11
US20110194362A1 (en) 2011-08-11
TW201128656A (en) 2011-08-16
JP5254377B2 (ja) 2013-08-07
US8427888B2 (en) 2013-04-23
TWI478172B (zh) 2015-03-21
KR20110093552A (ko) 2011-08-18

Similar Documents

Publication Publication Date Title
CN102148052B (zh) 存储器电路及其控制电路装置
US7239565B2 (en) Memory array with precharge control circuit
US7292485B1 (en) SRAM having variable power supply and method therefor
US6647470B1 (en) Memory device having posted write per command
CN101582292A (zh) 存储器电路与存储器电路操作方法
KR102662417B1 (ko) 반도체장치
CN102385905B (zh) 存储器写辅助
JP5114209B2 (ja) セル安定性を改善したｓｒａｍ及びその方法
CN101023237B (zh) 具有数据保持锁存器的存储器设备及其操作方法
JPH0670778B2 (ja) メモリ・システム
US7200020B2 (en) Storage element with clear operation and method thereof
US20160064070A1 (en) Low power sram
KR100298522B1 (ko) 다중포트메모리셀을구현하는데이타처리시스템및그방법
EP2002443B1 (en) Memory with clocked sense amplifier
US6876571B1 (en) Static random access memory having leakage reduction circuit
CN100565443C (zh) 一种基于ctgal的绝热fifo电路
JP2506420B2 (ja) 半導体記憶装置
CN107025930B (zh) 用于启用/停用sram中的突发模式读取的地址检测器
JPH03216892A (ja) 半導体メモリおよび半導体集積回路
US20140254290A1 (en) Local Evaluation Circuit for Static Random-Access Memory
SILIVERI FIR High Speed VLSI Design for Area Efficient Parallel Digital Filter Structure for Low Power CMOS Voltage Mode SRAM Cell
Yoon et al. A fast synchronous pipelined DRAM (SP-DRAM) architecture with SRAM buffers
Gordon-Ross et al. A Double Data Rate 8T-Cell SRAM Architecture for Systems-on-Chip
JPH09320275A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant