CN102385905B - 存储器写辅助 - Google Patents

存储器写辅助 Download PDF

Info

Publication number
CN102385905B
CN102385905B CN201110166158.2A CN201110166158A CN102385905B CN 102385905 B CN102385905 B CN 102385905B CN 201110166158 A CN201110166158 A CN 201110166158A CN 102385905 B CN102385905 B CN 102385905B
Authority
CN
China
Prior art keywords
word line
bit line
pass transistor
nmos pass
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110166158.2A
Other languages
English (en)
Other versions
CN102385905A (zh
Inventor
吴瑞仁
吕绍维
罗国鸿
李坤锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102385905A publication Critical patent/CN102385905A/zh
Application granted granted Critical
Publication of CN102385905B publication Critical patent/CN102385905B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种存储器包括存储器单元、两条与存储器单元相连接的字线、两条与存储器单元相连接的位线、以及写辅助单元。当一条字线用于写操作、另一条字线用于读操作、两条字线同时生效时，写辅助单元被配置为将处于写操作的一条位线的数据传送给处于读操作的另一条位线。

Description

存储器写辅助
技术领域
本公开总体涉及集成电路，更具体地，涉及存储器。
背景技术
传统的双端口存储器在一个端口处于写操作而另一个端口同时处于读操作的时候，会面临严重的最小VDD(最低工作电源电压)问题。在一些电路中，当字线上有时序偏差时，写操作就会失败，从而在写字线(A端口)和读字线(B端口)之间会出现时序重叠(读字线在写字线生效之后生效)。当两条字线同时生效(assert)时，写数据会被预充电中的读字线干扰。存储器的最小VDD也会受到通过两条字线在同一行中同步进行的A端口写访问和B端口读访问的限制。
发明内容
为解决上述问题，本发明提出了一种存储器，包括：存储器单元；与存储器单元相连接的第一字线；与存储器单元相连接的第二字线；与存储器单元相连接的第一位线；与存储器单元相连接的第二位线；以及写辅助单元，其中，当第一字线用于写操作、第二字线用于读操作、以及第一字线和第二字线同时生效时，写辅助单元被配置为将处于写操作中的第一位线的数据传送给处于读操作中的第二位线。
此外，本发明还提出了一种方法，包括：使与存储器单元相连接的第一字线生效，用于进行写操作；使与存储器单元相连接的第二字线生效，用于进行读操作；当第一字线和第二字线同时生效时，将与存储器单元相连接的处于写操作的第一位线的数据传送到与存储器单元相连接的处于读操作的第二位线。
其中，传送第一位线的数据包括，当第一位线是逻辑0时，拉低第二位线。
其中，拉低第二位线包括使用与第一位线相连接的反相器打开与第二位线相连接的第一NMOS晶体管。
其中，进一步包括，当第一字线和第二字线同时生效时，将与存储器单元相连接的处于写操作的第一位线条的数据传送给与存储器单元相连接的处于读操作的第二位线条。
其中，传送第一位线条的数据包括，当第一位线条处于逻辑0时，拉低第二位线条。
其中，拉低第二位线条包括使用与第一位线条相连接的反相器打开与第二位线条相连接的第一NMOS晶体管。
其中，进一步包括，检测第一字线和第二字线同时生效的时间。
其中，检测包括将第一字线和第二字线与NAND门相连接，以产生控制信号。
其中，进一步包括将控制信号发送给写辅助单元，以开始传送第一位线的数据。
此外，本发明还提出了一种存储器，包括：存储器单元；与存储器单元相连接的第一字线；与存储器单元相连接的第二字线；与存储器单元相连接的第一位线；与存储器单元相连接的第二位线；写辅助单元；以及字线检测电路，用于检测第一字线和第二字线同时生效的时间，以发送控制信号给写辅助单元，其中，写辅助单元包括与第一位线相连接的第一下拉电路和与第二位线相连接的第二下拉电路，当第一字线用于写操作、第二字线用于读操作、以及第一字线和第二字线同时生效时，写辅助单元被配置为将处于写操作中的第一位线的数据传送给处于读操作中的第二位线。
其中，第一下拉电路包括第一NMOS晶体管、第二NMOS晶体管、和反相器，其中，第一位线与反相器相连接，反相器与第一NMOS晶体管的栅极相连接，第一NMOS晶体管的源极接地，NMOS晶体管的源极与第一NMOS晶体管的漏极相连接，并且第二NMOS晶体管的源极与第二位线相连接。
其中，字线检测电路包括NAND门和反相器，并且其中，第一字线和第二字线与NAND门相连接。
附图说明
现在将结合附图所进行的以下描述作为参考，其中：
图1是示出了在其上可以根据一些实施例使用写辅助电路的示例性双端口存储器单元示意图；
图2是示出了根据一些实施例的示例性写辅助电路的示意图；
图3是示出了根据一些实施例的图2中的写辅助电路的示例性布图设计；以及
图4是根据一些实施例的图2中的写辅助电路的方法的流程图。
具体实施方式
下面，详细讨论本发明优选实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出制造和使用本发明的具体方式，而不用于限制本公开的范围。
图1是示出了在其上可以根据一些实施例使用写辅助电路的示例性双端口存储器单元示意图。PMOS晶体管P1和P2以及NMOS晶体管N1和N2保存存储器单元100中的数据。NMOS晶体管N3、N4、N5、和N6用作通过A位线(A_BL)、A位线条(A_BLB，A bit line bar)、B位线(B_BL)、以及B位线条(B_BLB)，为端口A和端口B访问存储器单元100。两条字线WLA和WLB与NMOS晶体管N3、N4、N5、和N6的栅极相连接，用来控制访问。
图2是示出了根据一些实施例的示例性写辅助电路200的示意图。写辅助电路200示出了字线检测电路202和写辅助单元204。字线检测电路202具有与反相器208相连接的NAND门206。NAND门206具有两条字线信号WLA和WLB、以及命中(Hit)信号作为其输入。
如果A端口行地址和B端口行地址相同，Hit信号生效(逻辑1)。因而，当双端口行地址相同(即，访问同一行)时，可以使能写辅助单元。这是因为当两个端口同时访问同一行时会产生写干扰问题。写辅助单元204具有八个晶体管，即六个NMOS晶体管(N11、N12、N13、N14，以及反相器210和212中的两条)和两条PMOS晶体管(反相器210和212中)。其他实施例可以具有不同数量的晶体管。
当WLA和WLB具有逻辑1时，来自字线检测电路202的信号214是逻辑1。例如，当在WLB上有小的时序偏差时该情况就会发生，其中，WLB在WLA生效用于写操作(通过A_BL)之后生效，用于读操作(通过B_BL)，这会导致同时生效的两条字线产生时序重叠。
当信号214是逻辑1时，NMOS晶体管N11和N13打开。假设位线A(A_BL)处于写0操作并且如信号218所示变为逻辑0，反相器212的输出如信号220所示变为逻辑1，并且打开NMOS晶体管N12并将与串联起来的NMOS晶体管N11和N12相连接的位线B(B_BL)拉低到逻辑0。因此，一条位线的写数据(即，A_BL上的逻辑0)被传输到另一位线(即，B_BL)，而不会再通过另一端口的读操作(即，B_BL)对于一个端口的写数据(即，A_BL上的逻辑0)进行干扰。
如果A_BL处于写1操作并且变为逻辑1，则反相器的输出变为逻辑0以关闭N12，这样，B_BL没有被拉低并且在用于B_BL读操作的预充电之后，继续保持逻辑1。如上所述，A_BLB和B_BLB的操作与A_BL和B_BL相似，除了A_BLB的逻辑值与A_BL相反，而B_BLB的逻辑值与B_BL相反。
写辅助单元204将A端口(例如，A_BL)的写数据驱动到B端口(例如，B_BL)，从而在读干扰写发生的任何时间，改进存储器的写入容限(writemargin)。写辅助单元204通过降低由同时的读操作导致的写操作干扰而改进(减小)最小VDD。例如，在一个实施例中，没有写辅助单元204的存储器中的最小VDD是大约1V，而具有写辅助单元204的存储器中的最小VDD是大约0.93V。在另一个实施例中，随着NMOS晶体管N 11、N12、N13、和N14的尺寸(例如，宽度)增加，最小VDD进一步降低。
图3是示出了根据一些实施例的用于图2中的写辅助电路的示例性布图设计。写辅助单元302和304与具有位线A_BL和B_BL以及位线条A_BLB和B_BLB的存储器阵列306相连接。当访问存储器阵列306时，复用器(MUX)308和310与位线信号和位线条信号相连接。
当与存储器阵列306的公共行(例如，当Hit信号生效时)相连接的两条字线(例如，WLA和WLB)同时生效时，表示检测的字线检测信号(WL det)与写辅助单元302和304相连接。当在B_BL(或者B_BLB)上写并且在A_BL(或者A_BLB)上读的时候，写辅助单元302降低了写干扰。当在A_BL(或者A_BLB)上写并且在B_BL(或者B_BLB)上读的时候，写辅助单元304降低了写干扰。
写辅助单元302和304置于两条位线(即，A_BL和B_BL)和两条位线条(即，A_BLB和B_BLB)(A端口和B端口)的列边缘(column edge)中。存储器300的最小VDD低于不具有写辅助单元302和304的传统电路，但是，因为在同一列中具有共同的位线和位线条的存储阵列306中的存储单元共用写辅助单元302和304，所以不会有巨大的面积危害(areapenalty)。写辅助单元302和304也可以设计为存储器布图设计中虚拟边缘单元(dummy edge cells)的一部分，以使得面积危害小于1％。
图4是根据一些实施例的用于图2中的写辅助电路的方法的流程图。在步骤402中，第一字线(例如，WLA，与存储器相连接)生效用于写操作(例如，写0操作)。在步骤404中，第二字线(例如，WLB，与存储器相连接)生效用于读操作。在步骤406中，当第一字线(例如，WLA)和第二字线(例如，WLB)同时生效时，第一位线(例如，A_BL，与处于写操作(例如，写0操作)中的存储器相连接)的数据传送到第二位线(例如，B_BL，与处于读操作的存储器相连接)。
在一些实施例中，第一位线(例如，A_BL)传送数据包括，当第一位线(例如，A_BL)处于逻辑0时，将第二位线(例如，B_BL)拉低。并且，将第二位线(例如，B_BL)拉低可以包括，使用与第一位线(例如，A_BL)相连接的反相器(例如，212)打开与第二位线(例如，B_BL)相连接的第一NMOS晶体管(例如，N12)。
在一些实施例中，该方法可以进一步包括当第一字线(例如，WLA)和第二字线(WLB)同时生效时，将与处于写操作中的存储器单元相连接的第一位线条(例如，A_BLB)中的数据传送到与处于读操作中的存储器单元相连接的第二位线条(例如，B_BLB)中。
在一些实施例中，第一位线条(例如，A_BLB)传送数据包括，当第一位线条(例如，A_BLB)处于逻辑0时，将第二位线条(例如，B_BLB)拉低。拉低第二位线条(例如，B_BLB)可以包括使用与第一位线条(例如，A_BLB)相连接的反相器(例如，210)打开与第二位线条(例如，B_BLB)相连接的第一NMOS晶体管(例如，N14)。
在一些实施例中，该方法可以进一步包括，当第一字线(例如，WLA)和第二字线(例如，WLB)同时生效时，进行检测。该检测可以包括将第一字线(例如，WLA)和第二字线(例如，WLB)与NAND门(例如，206)相连接，以产生控制信号。该方法可以进一步包括将控制信号发送给写辅助单元(例如，204)，以开始传送第一位线(例如，A_BL)的数据。
在一些实施例中，存储器包括存储器单元、与存储器单元相连接的两条字线、与存储器单元相连接的两条位线、以及写辅助单元。当一条字线用于写操作，另一条字线用于读操作，两条字线同时生效时，将写辅助单元配置为将处于写操作的一条位线的数据传送给处于读操作的另一条位线。
在一些实施例中，用于存储器的方法包括使得用于写操作的与存储器相连接的第一字线生效。使得用于读操作的与存储器相连接的第二子线生效。当第一字线和第二子线同时生效时，与处于读操作的存储器相连接的第一位线的数据传送到与处于写操作的存储器单元相连接的第二位线。
本领域普通技术人员将会了解，本公开的实施例会有许多变化。尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。
上述方法示出了示例性步骤，但是这些示例性步骤并不需要按顺序进行示出。步骤可以根据本公开的实施例的精神和范围，适当增加、替换、改变顺序、和/或删除。不同权利要求和/或不同实施例的组合实施例在本公开的范围内并且对于本领域普通技术人员来说，在阅读完本公开之后将会是显而易见的。

Claims (15)

1.一种存储器，包括：
存储器单元；
与所述存储器单元相连接的第一字线；
与所述存储器单元相连接的第二字线；
与所述存储器单元相连接的第一位线；
与所述存储器单元相连接的第二位线；以及
写辅助单元，所述写辅助单元包括与所述第一位线相连接的第一下拉电路，并且所述第二位线与所述第一下拉电路相连接，其中所述第一下拉电路包括第一NMOS晶体管和第一反相器，所述第一位线与所述第一反相器相连接，所述第一反相器的输出端与所述第一NMOS晶体管的栅极相连接，并且所述第一NMOS晶体管的源极接地；
其中，当所述第一字线用于写操作、所述第二字线用于读操作、以及所述第一字线和所述第二字线同时生效时，所述写辅助单元被配置为将处于写操作中的所述第一位线的数据传送给处于读操作中的所述第二位线。
2.根据权利要求1所述的存储器，其中，所述第一下拉电路进一步包括：第二NMOS晶体管，其中，所述第二NMOS晶体管的源极与所述第一NMOS晶体管的漏极相连接，并且所述第二NMOS晶体管的漏极与所述第二位线相连接，其中，第二NMOS晶体管的栅极与字线检测电路相连接。
3.根据权利要求1所述的存储器，其中，进一步包括与所述存储器单元相连接的第一位线条以及与所述第一位线条相连接的第二下拉电路，其中，所述第二下拉电路包括第三NMOS晶体管和第二反相器，所述第一位线条与所述第二反相器相连接，所述第二反相器的输出端与所述第三NMOS晶体管的栅极相连接，并且所述第三NMOS晶体管的源极接地。
4.根据权利要求3所述的存储器，其中，进一步包括第二位线条，其中，所述第二下拉电路进一步包括第四NMOS晶体管，所述第四NMOS晶体管的源极与所述第三NMOS晶体管的漏极相连接，并且所述第四NMOS晶体管的漏极与所述第二位线条相连接，所述第四NMOS晶体管的栅极与字线检测电路相连接。
5.根据权利要求1所述的存储器，其中，进一步包括字线检测电路，用于检测所述第一字线和所述第二字线同时生效的时间，以发送控制信号到所述写辅助单元。
6.根据权利要求5所述的存储器，其中，所述字线检测电路包括NAND门和第三反相器，所述第一字线和所述第二字线与所述NAND门相连接。
7.一种用于权利要求1的存储器的方法，包括：
使与存储器单元相连接的第一字线生效，用于进行写操作；
使与所述存储器单元相连接的第二字线生效，用于进行读操作；
当所述第一字线和所述第二字线同时生效时，将与所述存储器单元相连接的处于所述写操作的第一位线的数据传送到与所述存储器单元相连接的处于所述读操作的第二位线；
其中，传送所述第一位线的数据包括当所述第一位线是逻辑0时，拉低所述第二位线，并且拉低所述第二位线包括使用与所述第一位线相连接的第一反相器打开与所述第二位线相连接的第一NMOS晶体管。
8.根据权利要求7所述的方法，其中，进一步包括，当所述第一字线和所述第二字线同时生效时，将与所述存储器单元相连接的处于所述写操作的第一位线条的数据传送给与所述存储器单元相连接的处于所述读操作的第二位线条。
9.根据权利要求8所述的方法，其中，传送所述第一位线条的数据包括，当所述第一位线条处于逻辑0时，拉低所述第二位线条。
10.根据权利要求9所述的方法，其中，拉低所述第二位线条包括使用与所述第一位线条相连接的第二反相器打开与所述第二位线条相连接的第三NMOS晶体管。
11.根据权利要求7所述的方法，其中，进一步包括，检测所述第一字线和所述第二字线同时生效的时间。
12.根据权利要求11所述的方法，其中，所述检测包括将所述第一字线和所述第二字线与NAND门相连接，以产生控制信号。
13.根据权利要求12所述的方法，其中，进一步包括将所述控制信号发送给写辅助单元，以开始传送所述第一位线的数据。
14.一种存储器，包括：
存储器单元；
与所述存储器单元相连接的第一字线；
与所述存储器单元相连接的第二字线；
与所述存储器单元相连接的第一位线；
与所述存储器单元相连接的第二位线；
写辅助单元；以及
字线检测电路，用于检测所述第一字线和所述第二字线同时生效的时间，以发送控制信号给所述写辅助单元，
其中，所述写辅助单元包括与所述第一位线相连接的第一下拉电路并且所述第二位线与所述第一下拉电路相连接；
所述第一下拉电路包括第一NMOS晶体管、第二NMOS晶体管和第一反相器，所述第一位线与所述第一反相器相连接，所述第一反相器的输出端与所述第一NMOS晶体管的栅极相连接，所述第一NMOS晶体管的源极接地，所述第二NMOS晶体管的源极与所述第一NMOS晶体管的漏极相连接，并且所述第二NMOS晶体管的漏极与所述第二位线相连接；
当所述第一字线用于写操作、所述第二字线用于读操作、以及所述第一字线和所述第二字线同时生效时，所述写辅助单元被配置为将处于写操作中的所述第一位线的数据传送给处于读操作中的所述第二位线，其中，第二NMOS晶体管的栅极与字线检测电路相连接。
15.根据权利要求14所述的存储器，其中，所述字线检测电路包括NAND门和第二反相器，并且其中，所述第一字线和所述第二字线与所述NAND门相连接。
CN201110166158.2A 2010-08-31 2011-06-15 存储器写辅助 Expired - Fee Related CN102385905B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/872,135 US8675418B2 (en) 2010-08-31 2010-08-31 Memory write assist
US12/872,135 2010-08-31

Publications (2)

Publication Number Publication Date
CN102385905A CN102385905A (zh) 2012-03-21
CN102385905B true CN102385905B (zh) 2014-09-24

Family

ID=45697119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110166158.2A Expired - Fee Related CN102385905B (zh) 2010-08-31 2011-06-15 存储器写辅助

Country Status (2)

Country Link
US (2) US8675418B2 (zh)
CN (1) CN102385905B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8675418B2 (en) * 2010-08-31 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Memory write assist
US8773923B2 (en) 2012-07-30 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method for writing therefor
US8867263B2 (en) * 2013-01-14 2014-10-21 Freescale Semiconductor, Inc. Multiport memory with matching address and data line control
US8861289B2 (en) 2013-01-14 2014-10-14 Freescale Semiconductor, Inc. Multiport memory with matching address control
US9805779B2 (en) * 2013-11-20 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Writing to multi-port memories
US10176855B2 (en) 2013-11-21 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional (3-D) write assist scheme for memory cells
US9583180B2 (en) 2015-06-05 2017-02-28 Cisco Technology, Inc. Low-power row-oriented memory write assist circuit
US10840251B2 (en) 2018-10-25 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5862092A (en) * 1995-12-13 1999-01-19 Cypress Semiconductor Corp. Read bitline writer for fallthru in fifos
US5995433A (en) * 1998-05-22 1999-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Three-transistor type DRAM with a refresh circuit
CN1450558A (zh) * 2002-04-09 2003-10-22 富士通株式会社 半导体器件的控制方法以及半导体器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4802122A (en) * 1987-04-28 1989-01-31 Advanced Micro Devices, Inc. Fast flush for a first-in first-out memory
JP3776295B2 (ja) * 2000-06-26 2006-05-17 沖電気工業株式会社 シリアルアクセスメモリおよびデータライト／リード方法
US7206230B2 (en) * 2005-04-01 2007-04-17 Sandisk Corporation Use of data latches in cache operations of non-volatile memories
JP4940824B2 (ja) * 2006-08-18 2012-05-30 富士通セミコンダクター株式会社 不揮発性半導体メモリ
JP2011258270A (ja) * 2010-06-09 2011-12-22 Renesas Electronics Corp 半導体記憶装置
US8462542B2 (en) * 2010-06-24 2013-06-11 Texas Instruments Incorporated Bit-by-bit write assist for solid-state memory
US8675418B2 (en) * 2010-08-31 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Memory write assist

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5862092A (en) * 1995-12-13 1999-01-19 Cypress Semiconductor Corp. Read bitline writer for fallthru in fifos
US5995433A (en) * 1998-05-22 1999-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Three-transistor type DRAM with a refresh circuit
CN1450558A (zh) * 2002-04-09 2003-10-22 富士通株式会社 半导体器件的控制方法以及半导体器件

Also Published As

Publication number Publication date
CN102385905A (zh) 2012-03-21
US20120051151A1 (en) 2012-03-01
US20140146619A1 (en) 2014-05-29
US9117500B2 (en) 2015-08-25
US8675418B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
CN102385905B (zh) 存储器写辅助
US9142285B2 (en) Multi-port SRAM with shared write bit-line architecture and selective read path for low power operation
US10049709B2 (en) Port modes for use with memory
US9019753B2 (en) Two-port SRAM write tracking scheme
CN101582292B (zh) 存储器电路与存储器电路操作方法
GB2513701A (en) A memory device and method of controlling leakage current within such a memory device
US7561462B2 (en) Circuit and method for a high speed dynamic RAM
US9275710B2 (en) Three dimensional cross-access dual-port bit cell design
CN103871461B (zh) 一种适用于静态随机存储器的写复制电路
TW201209844A (en) Semiconductor memories and bitcells tracking scheme
US20180122459A1 (en) Word-line enable pulse generator, sram and method for adjusting word-line enable time of sram
TW202046305A (zh) 位元線預充電電路
US7355881B1 (en) Memory array with global bitline domino read/write scheme
US10755774B2 (en) Coupling compensation circuitry
JP2009140558A (ja) 半導体記憶装置
US11222670B2 (en) Circuit architecture to derive higher mux from lower mux design
US7221607B1 (en) Multi-port memory systems and methods for bit line coupling
US8437204B2 (en) Memory array with corresponding row and column control signals
CN101840728A (zh) 一种双端sram单元
US6292427B1 (en) Hierarchical sense amp and write driver circuitry for compilable memory
US9779801B2 (en) Method and control circuit for memory macro
US9208841B2 (en) Tracking circuit
CN107481754A (zh) 一种多路选择电路、静态随机存取存储器以及电子装置
US11967365B2 (en) Bitcell architecture with time-multiplexed ports
US20230410928A1 (en) Design for Testability Circuit and Read and Write Path Decoupling Circuit of SRAM

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140924