KR100657084B1 - 로우 디코더 - Google Patents

로우 디코더 Download PDF

Info

Publication number
KR100657084B1
KR100657084B1 KR1020000029348A KR20000029348A KR100657084B1 KR 100657084 B1 KR100657084 B1 KR 100657084B1 KR 1020000029348 A KR1020000029348 A KR 1020000029348A KR 20000029348 A KR20000029348 A KR 20000029348A KR 100657084 B1 KR100657084 B1 KR 100657084B1
Authority
KR
South Korea
Prior art keywords
word line
signal
selection signal
row
address
Prior art date
Application number
KR1020000029348A
Other languages
English (en)
Other versions
KR20010109572A (ko
Inventor
이창혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000029348A priority Critical patent/KR100657084B1/ko
Publication of KR20010109572A publication Critical patent/KR20010109572A/ko
Application granted granted Critical
Publication of KR100657084B1 publication Critical patent/KR100657084B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802—Address decoder

Landscapes

  • Dram (AREA)

Abstract

본 발명은 로우 디코더에 관한 것으로, 특히 테스트 시간을 줄일 수 있는 반도체 메모리 장치의 테스트 회로에 관한 것으로, 프리차지 신호, 블록 선택신호 및 로우 어드레스 신호가 인가되어 로우 어드레스 신호를 프리디코딩하는 어드레스 디코딩 수단과, 상기 어드레스 디코딩 수단으로부터 출력된 워드라인 선택 신호를 레벨 시프트하는 레벨 시프팅 수단과, 상기 레벨 시프팅 수단에 의해 레벨 시프팅된 워드라인 선택 신호에 의해 선택된 워드라인을 구동하는 워드라인 드라이버를 포함하여 구성된 복수개의 단위 로우 디코딩 수단을 포함하여 구성된 로우 디코더에 있어서, 상기 블록선택신호에 의해 상위 로우 어드레스 신호에 상관 없이 동일한 블록내의 모든 워드라인이 선택되어 구동되도록 구성된다.

Description

로우 디코더{Row decoder}
도 1 은 종래 기술의 로우 디코더를 보인 블록도.
도 2 는 상기 도 1 의 블록도에서 단위 로우 디코더의 상세 회로도.
도 3 은 본 발명의 로우 디코더를 보인 블록도.
도 4 는 상기 도 3 의 블록도에서 단위 로우 디코더의 상세 회로도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 어드레스 디코딩부
20 : 레벨 시프팅부
30 : 워드라인 드라이버
PM1-PM4 : 제1-제4 피모스 트랜지스터
NM1-NM6 : 제1-제6 엔모스 트랜지스터
XDEC11-XDEC14 : 제1-제4 단위 로우 디코더
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 테스트 시간을 줄일 수 있는 반도체 메모리 장치의 테스트 회로에 관한 것이다.
일반적으로 반도체 메모리 장치, 예를 들어 디램(DRAM)의 셀과 셀 사이의 누설 전류를 테스트 하는 방법 중에서 특정 로우(row)에 해당하는 셀들에 특정 데이터를 쓰고 인접한 로우(row)에 상기 특정 데이터와 반대 극성을 갖는 데이터를 기억시킨 후, 일정 시간 활성화시키는(activation) 테스트(스페셜 테스트(special test))를 널리 사용하고 있다.
상기와 같은 테스트를 수행할 때, 상기 인접한 로우(row)의 활성화 시간은 최소한 디램의 리프레시 스펙(spec)인 64msec 이상을 보장하여야 하므로 4K 로우(row)인 경우, 칩 하나 당 256초 정도의 테스트 시간을 소모하게 된다.
도 1은 종래 기술의 4비트 로우 디코더를 보인 블록도로써, 이에 도시된 바와 같이, 로우 어드레스(AX23<0:3>)와 프리차지 신호(WLC)가 인가되고, 공통 단자(COM)를 가지며, 상기 로우 어드레스(AX23<0:3>)에 의해 서브 로우 드라이버(미도시)의 입력(SUBXB<0:3>)을 출력하는 제1-제4 단위 로우 디코더(XDEC1-XDEC4)와, 상기 공통 단자(COM)와 접지전압 사이에 직렬 연결되고, 게이트에 블록 로우 어드레스 신호(AX45, AX678)가 각각 인가되는 제1, 제2 엔모스 트랜지스터(NM1, NM2)를 포함하여 구성된다.
상기 단위 로우 디코더(XDEC)는 도 2에 도시된 바와 같이, 승압전압(VPP)과 공통 단자(COM) 사이에 직렬 연결되고, 게이트에 각각 프리차지신호(WLC) 및 로우 어드레스 신호(AX23<0:3>)가 인가되는 제1 피모스 트랜지스터(PM1) 및 제3 엔모스 트랜지스터(NM3)로 구성된 어드레스 디코딩부(1)와, 벌크와 소오스에 승압전압(VPP)이 인가되고, 게이트가 서로의 드레인에 연결된 제2, 제3 피모스 트 랜지스터(PM2, PM3)와, 상기 제3 피모스 트랜지스터(PM3)의 드레인과 접지전압 사이에 연결되고, 게이트가 상기 제1 피모스 트랜지스터(PM1) 및 제3 엔모스 트랜지스터(NM3)의 공통 연결된 드레인이 연결된 제4 엔모스 트랜지스터(NM4)로 구성된 시프팅부(2)와, 승압전압(VPP)과 접지전압(VSS) 사이에 직렬 연결되고, 게이트가 공통 연결되어 상기 제3 피모스 트랜지스터(PM3) 및 제4 엔모스 트랜지스터(NM4)의 공통 연결된 드레인에 연결되고, 공통 연결된 드레인에서 출력신호(SUBXB)가 출력되는 제4 피모스 트랜지스터(PM4) 및 제5 엔모스 트랜지스터(NM5)로 구성된 워드라인 드라이버(3)를 포함하여 구성되며, 상기 제2 피모스 트랜지스터(PM2)의 드레인은 상기 제1 피모스 트랜지스터(PM1) 및 제3 엔모스 트랜지스터(NM3)의 공통 연결된 드레인에 연결된다.
이와 같이 구성된 종래 기술의 4 비트 로우 디코더의 동작을 설명하면 다음과 같다.
먼저, 어드레스 디코딩부(1)에 의해 외부 입력 로우 어드레스 신호(AX23, AX45, AX678)를 프리디코딩하여 워드라인을 선택하기 위한 워드라인 선택신호(WLSEL)를 발생하게 된다.
이어서, 상기 워드라인 선택신호(WLSEL)는 시프팅부(2)에 의해 시프팅되어 워드라인 드라이버(3)에 인가된다.
여기서, 상기 제1 피모스 트랜지스터(PM1)는 프리차지 신호(WLC)에 의해 제어되어 상기 워드라인 선택신호(WLSEL)를 프리차지 한다.
상기 워드라인 드라이버(3)는 상기 워드라인 선택신호(WLC)에 의해 선택된 워드라인을 구동한다.
이와 같이 종래 기술의 로우 디코더는 각각의 워드라인을 일일이 테스트를 수행하기 때문에 4K 로우(row)인 경우, 칩 하나 당 256초 정도의 테스트 시간을 소모하게 되는 문제점이 발생 된다.
이와 같은 문제점을 해결하기 위한 본 발명의 목적은, 동일한 뱅크내의 모든 서브 워드라인을 동시에 인에이블 시켜 테스트 시간을 감소시킬 수 있는 로우 디코더를 제공하는 것이다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
상기 목적을 달성하기 위한 본 발명의 로우 디코더는, 프리차지 신호, 뱅크 선택신호 및 로우 어드레스 신호가 인가되어 로우 어드레스 신호를 프리디코딩하는 어드레스 디코딩 수단과, 어드레스 디코딩 수단으로부터 출력된 워드라인 선택 신호를 레벨 시프트하는 레벨 시프팅 수단과, 레벨 시프팅 수단에 의해 레벨 시프팅된 워드라인 선택 신호에 의해 선택된 워드라인을 구동하는 워드라인 드라이버를 포함하여 구성된 복수개의 단위 로우 디코딩 수단을 포함하여 구성되어, 뱅크 선택신호에 의해 상위 로우 어드레스 신호에 상관없이 동일한 블록내의 모든 워드라인이 선택되어 구동되는 것을 특징으로 한다.
상술한 목적과 본 발명의 특징 및 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 분명해질 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3 은 본 발명의 4 비트 로우 디코더를 보인 블록도로써, 이에 도시된 바와 같이, 로우 어드레스(AX23<0:3>), 프리차지 신호(WLC) 및 뱅크 선택신호(BKEN)가 인가되고, 공통 단자(COM)를 가지며, 상기 로우 어드레스(AX23<0:3>)에 의해 서브 로우 드라이버(미도시)의 입력(SUBXB<0:3>)을 출력하는 제1-제4 단위 로우 디코더(XDEC11-XDEC14)와, 상기 공통 단자(COM)와 접지전압 사이에 직렬 연결되고, 게이트에 블록 로우 어드레스 신호(AX45, AX678)가 각각 인가되는 제1, 제2 엔모스 트랜지스터(NM11, NM12)를 포함하여 구성된다.
상기 단위 로우 디코더(XDEC)는 도 4 에 도시된 바와 같이, 승압전압(VPP)과 공통 단자(COM) 사이에 직렬 연결되고, 게이트에 각각 프리차지신호(WLC) 및 로우 어드레스 신호(AX23<0:3>)가 인가되는 제1 피모스 트랜지스터(PM11) 및 제3 엔모스 트랜지스터(NM13)와, 상기 제3 엔모스 트랜지스터(NM13)와 병렬로 연결되어 게이트에 뱅크 선택신호(BKEN)가 인가되는 제6 엔모스 트랜지스터(NM16)로 구성된 어드레스 디코딩부(10)와, 벌크와 소오스에 승압전압(VPP)이 인가되고, 게이트가 서로의 드레인에 연결된 제2, 제3 피모스 트랜지스터(PM12, PM13)와, 상기 제3 피모스 트랜지스터(PM13)의 드레인과 접지전압 사이에 연결되고, 게이트가 상기 제1 피모스 트랜지스터(PM11) 및 제3 엔모스 트랜지스터(NM13)의 공통 연결된 드레인이 연결된 제4 엔모스 트랜지스터(NM14)로 구성된 시프팅부(20)와, 승압전압(VPP)과 접지전압(VSS) 사이에 직렬 연결되고, 게이트가 공통 연결되어 상기 제3 피모스 트랜지스터(PM13) 및 제4 엔모스 트랜지스터(NM14)의 공통 연결된 드레인에 연결되고, 공통 연결된 드레인에서 출력신호(SUBXB)가 출력되는 제4 피모스 트랜지스터(PM14) 및 제5 엔모스 트랜지스터(NM15)로 구성된 워드라인 드라이버(30)를 포함하여 구성되며, 상기 제2 피모스 트랜지스터(PM12)의 드레인은 상기 제1 피모스 트랜지스터(PM11) 및 제3 엔모스 트랜지스터(NM13)의 공통 연결된 드레인에 연결된다.
이와 같이 구성된 본 발명의 4 비트 로우 디코더의 동작을 설명하면 다음과 같다.
먼저, 어드레스 디코딩부(10)에 의해 외부 입력 로우 어드레스 신호(AX23, AX45, AX678)를 프리디코딩하여 워드라인을 선택하기 위한 워드라인 선택신호(WLSEL)를 발생하게 된다.
이어서, 상기 워드라인 선택신호(WLSEL)는 시프팅부(20)에 의해 시프팅되어 워드라인 드라이버(30)에 인가된다.
여기서, 상기 제1 피모스 트랜지스터(PM11)는 프리차지 신호(WLC)에 의해 제어되어 상기 워드라인 선택신호(WLSEL)를 프리차지 한다.
상기 워드라인 드라이버(30)는 상기 워드라인 선택신호(WLC)에 의해 선택된 워드라인을 구동한다.
여기서, 상기 뱅크 선택 신호(BKEN)는 스페셜 코드 명령이 입력되고, 블록 어드레스(AX9AB)가 입력되어, 스페셜 코드 명령과 블록 어드레스(AX9AB)가 매치(match)될 경우 하이레벨로 인에이블되는 신호이다.
상기 뱅크 선택신호(BKEN)가 하이레벨이 되면, 동일한 블록 내의 모든 서브 워드라인이 로우 레벨이 되어 프리디코딩 신호(PX)가 선택되는 경우 블록의 워드라인 들의 1/4이 선택되게 된다. 여기서는 프리디코딩 신호(PX)가 4개일 경우를 예를 들어 설명하였다.
따라서, 4 번의 스페셜 모드 동작 만으로 동일한 블록의 셀들에 모드 반대 데이터의 스트레스를 가할 수 있게 되어 스페셜 테스트를 수행할 수 있다. 즉, 8개의 블록으로 구성된 경우 하나의 칩의 테스트에 1.8 초 정도의 시간(8(block) * 4 * 64ms = 1.8s)으로 종래 기술에서 256 초 정도의 테스트와 동일한 스크린 효과를 얻을 수 있다.
상기에서 설명한 바와 같이, 본 발명은 블록 선택 어드레스와 스페셜 테스트 코드 명령에 의해 제어되어 동일한 블록 내의 모든 서브 워드라인을 동시에 인에이블 시킬 수 있도록 하여 테스트 시간을 줄일 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (3)

  1. 프리차지 신호, 뱅크 선택신호 및 로우 어드레스 신호가 인가되어 로우 어드레스 신호를 프리디코딩하는 어드레스 디코딩 수단과,
    상기 어드레스 디코딩 수단으로부터 출력된 워드라인 선택 신호를 레벨 시프트하는 레벨 시프팅 수단과,
    상기 레벨 시프팅 수단에 의해 레벨 시프팅된 워드라인 선택 신호에 의해 선택된 워드라인을 구동하는 워드라인 드라이버를 포함하여 구성된 복수개의 단위 로우 디코딩 수단을 포함하여 구성되어,
    상기 뱅크 선택신호에 의해 상위 로우 어드레스 신호에 상관없이 동일한 블록내의 모든 워드라인이 선택되어 구동되는 것을 특징으로 하는 로우 디코더.
  2. 제 1항에 있어서, 상기 뱅크 선택신호는 스페셜 테스트 코드 명령 및 블록 선택 어드레스의 조합에 의해 발생하는 것을 특징으로 하는 로우 디코더.
  3. 제 1항에 있어서, 상기 복수개의 단위 로우 디코딩 수단 각각은,
    승압전압과 접지전압 사이에 직렬 연결되고, 게이트에 각각 프리차지 신호 및 로우 어드레스 신호가 인가되는 제1 피모스 트랜지스터 및 제3 엔모스 트랜지스터와, 상기 제3 엔모스 트랜지스터와 병렬로 연결되어 게이트에 상기 뱅크 선택신호가 인가되는 제 6엔모스 트랜지스터를 포함하여 구성된 어드레스 디코딩 수단과,
    승압전압에 의해 구동되어, 서로의 게이트가 크로스 커플드 연결된 제2, 제3 피모스 트랜지스터와, 상기 어드레스 디코딩 수단으로부터 출력된 워드라인 선택신호에 의해 제어되어 출력신호를 풀다운시키는 제 4엔모스 트랜지스터를 포함하여 구성된 레벨 시프팅 수단과,
    승압 전압과 접지전압 사이에 직렬 연결되어, 공통 연결된 게이트에 상기 레벨 시프팅 수단에 의해 시프팅된 워드라인 선택신호가 인가되고, 공통 연결된 드레인에서 출력신호가 출력되는 제 4피모스 트랜지스터 및 제 5엔모스 트랜지스터를 포함하여 구성된 워드라인 드라이버를 포함하여 구성된 것을 특징으로 하는 로우 디코더.
KR1020000029348A 2000-05-30 2000-05-30 로우 디코더 KR100657084B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000029348A KR100657084B1 (ko) 2000-05-30 2000-05-30 로우 디코더

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000029348A KR100657084B1 (ko) 2000-05-30 2000-05-30 로우 디코더

Publications (2)

Publication Number Publication Date
KR20010109572A KR20010109572A (ko) 2001-12-12
KR100657084B1 true KR100657084B1 (ko) 2006-12-15

Family

ID=41756030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000029348A KR100657084B1 (ko) 2000-05-30 2000-05-30 로우 디코더

Country Status (1)

Country Link
KR (1) KR100657084B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772110B1 (ko) 2006-06-30 2007-11-01 주식회사 하이닉스반도체 로우 어드레스 제어 장치
US8427888B2 (en) * 2010-02-09 2013-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Word-line driver using level shifter at local control circuit

Also Published As

Publication number Publication date
KR20010109572A (ko) 2001-12-12

Similar Documents

Publication Publication Date Title
US7012851B2 (en) Nonvolatile ferroelectric memory device with split word lines
US6111808A (en) Semiconductor memory device
US6288950B1 (en) Semiconductor memory device capable of generating offset voltage independent of bit line voltage
US6850453B2 (en) Deep power down control circuit
US20060083062A1 (en) Block switch in flash memory device
CN101119113A (zh) 降低栅致漏极泄漏电流的集成电路驱动电路及操作方法
US5574691A (en) Semiconductor memory device having circuit for activating predetermined rows of memory cells upon detection of disturb refresh test
KR100425160B1 (ko) 불휘발성 강유전체 메모리 장치의 승압전압 발생회로 및그 발생방법
US7206252B2 (en) Circuit and method for generating word line control signals and semiconductor memory device having the same
KR950009074B1 (ko) 다이너믹형 반도체 기억장치
KR100234714B1 (ko) 페이지 카피 모드를 갖는 디램
EP2793231A2 (en) Semiconductor memory device
US5519659A (en) Semiconductor memory device having circuit for activating predetermined rows of memory cells upon detection of disturb refresh test
KR100657084B1 (ko) 로우 디코더
KR100295641B1 (ko) 글로벌워드라인드라이버
US7110279B2 (en) Memory
JP4284614B2 (ja) 強誘電体メモリ装置
JPH06333386A (ja) 半導体記憶装置
KR100567023B1 (ko) 반도체 메모리의 워드라인 구동 회로
GB2348723A (en) A semiconductor memory device having sequentially disabling activated word lines
JP4119412B2 (ja) 集積回路装置及びその試験方法
KR100239724B1 (ko) 메모리셀의 이중 워드라인 디코딩 회로
KR100205008B1 (ko) 불휘발성 반도체 메모리 장치
KR950009235B1 (ko) 반도체 메모리 장치의 워드라인 구동회로
KR100361866B1 (ko) 반도체 메모리 소자의 워드라인 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee