KR100239724B1

KR100239724B1 - 메모리셀의 이중 워드라인 디코딩 회로

Info

Publication number: KR100239724B1
Application number: KR1019970009803A
Authority: KR
Inventors: 심재광; 이상호
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1997-03-21
Filing date: 1997-03-21
Publication date: 2000-01-15
Also published as: JPH10269769A; KR19980074125A; DE19800344A1; JP3032968B2

Abstract

본 발명은 메모리셀을 억세스하기 위한 워드라인의 구동기술에 관한 것으로, 종래의 이중 워드라인 디코딩회로에 있어서는 별도의 부스팅용 모스트랜지스터를 사용하게 되어 있어 억세스시간이 많이 소요되는 결함이 있고, 누설전류에 의해 하강된 전위를 복구할 수 없어 억세스동작이 불안정해지는 결함이 있었다.

따라서, 본 발명은 이를 해결하기 위하여, 메인워드라인 구동부(33)에서 프리챠지신호 및 소정의 어드레스신호에 따라 메인워드라인구동신호(MWL),(MWLB)를 출력할 때, 일정 레벨(Vtn) 이상으로 상승시켜 출력하고, 서브워드라인 구동부1(34A) 및 서브워드라인 구동부2(34B)에서는 그 상승된 메인워드라인구동신호(MWL),(MWLB)의 제어를 받아 별도의 부스팅동작을 수행하지 않고 서브워드라인구동신호(RA1),(RA2)를 셀어레이(35)의 할당된 서브워드라인(SWL)에 공급하도록 하였다.

Description

메모리셀의 이중 워드라인 디코딩 회로

본 발명은 메모리셀을 억세스하기 위한 워드라인의 구동기술에 관한 것으로, 특히 하나의 메인 워드라인에 다수의 서브 워드라인이 수용되어 그 서브라인의 구동에 의해 메모리셀이 억세스되는 워드라인 회로에 있어서, 서브워드라인 구동부를 간단하게 구성하고 구동출력 속도를 향상시키는데 적당하도록한 메모리셀의 이중 워드라인 디코딩회로에 관한 것이다.

통상적으로, 메모리셀을 억세스할 때 해당 메모리셀을 구동하기 위한 디코딩된 워드라인 구동신호를 발생하고 워드라인 구동부에서는 그 워드라인 구동신호에 따라 해당 워드라인을 구동시키게 된다. 상기 워드라인을 구동시키는 방식으로서 두가지의 구동방식을 들 수 있는데, 그 중에서 하나는 하나의 워드라인 구동부를 이용하여 직접 워드라인을 구동시키는 방식을 말하며, 다른 하나는 하나의 메인 워드라인 구동부에 다수의 서브 워드라인 구동부를 두어 그 메인 워드라인 구동부 및 서브 워드라인 구동부를 통해 해당 워드라인을 구동시키는 방식을 말하는데 이 방식이 적용되는 것이 이중 워드라인 디코딩회로이다.

도 1은 종래의 기술에 의한 메모리셀의 이중 워드라인 디코딩회로도로서 이에 도시한 바와 같이, 어드레스신호 및 반전프리챠지신호에 따라 디코딩된 서브워드라인구동신호(RA1),(RA2)를 발생하는 디코더1(11) 및 디코더2(12)와; 프리챠지신호(PC) 및 어드레스신호(AX1-AX4)에 따라 메인워드라인구동신호(MWL),(MWLB)를 출력하는 메인워드라인 구동부(13)와; 상기 메인워드라인구동신호(MWL),(MWLB)의 제어를 받아 상기 서브워드라인구동신호(RA1),(RA2)를 셀어레이(15)의 할당된 서브워드라인(SWL) 에 공급하는 서브워드라인 구동부1(14A) 및 서브워드라인 구동부2(14B)를 포함하여 구성된 것으로, 이와 같이 구성된 디코딩회로의 작용을 도 2를 참조하고, 셀어레이(15)에서 메모리셀(CELL_2.1-CELL_2.n)의 서브워드라인(SWL)을 구동하여 그 메모리셀(CELL_2.1-CELL_2.n)을 리드하거나 라이트하는 과정을 예로하여 설명하면 다음과 같다.

메인워드라인 구동부(13)의 엔모스(NM4)의 게이트에 공급되는 프리챠지신호(PC)가 "하이"로 액티브되면 이에 의해 그 엔모스(NM4) 및 피모스(PM5)가 온되고, 이때, 어드레스신호(AX1-AX4)가 도 2에서와 같이 전원단자전압(V_DD) 레벨로 상승되면 이에 의해 엔모스(NM5-NM8)가 온된다. 이에 따라 전원단자전압(V_PP)이 상기 피모스(PM5) 및 엔모스(NM5-NM8)를 통해 접지단자(V_SS)로 흐르게 되므로 피모스(PM6) 및 엔모스(NM9)의 게이트에 "로우"가 공급되어 그 피모스(PM6)가 온되는 반면 엔모스(NM9)가 오프되어 메인워드라인신호(MWL)가 도 2에서와 같이 전원단자전압(V_PP) 레벨로 천이되고, 이때, 그 메인워드라인신호(MWL)가 다른 한편으로는 피모스(PM7) 및 엔모스(NM10)에 의해 반전되어 반전메인워드라인신호(MWLB)가 "로우"로 출력된다.

상기 전원단자전압(V_PP) 레벨로 천이된 메인워드라인신호(MWL)가 엔모스(NM11)의 드레인에 공급되고 이의 게이트에 전원단자전압(V_PP)이 공급되므로 이에 의해 부트노드 즉, 엔모스(NM12)의 콘트롤 게이트 전위가 도 2에서와 같이 최대 V_PP-Vtn 레벨로 챠지되어 엔모스(NM11)의 도전상태가 컷오프 영역에 도달되고, 이로 인하여 엔모스(NM12)의 콘트롤 게이트와 메인워드라인(MWL)은 하이 임피던스 상태로 전환된다. 여기서, vtn은 엔모스(NM12)의 드레쉬홀드전압을 일컫는다.

이때, 반전프리챠지신호(PCB) 및 어드레스신호(AX5),(AX6)에 의해 낸드게이트(ND1)에서 "로우"가 출력되면 이는 인버터(I1)를 통해 "하이"로 반전되어 엔모스(NM2)의 게이트에 공급되므로 이에 의해 그 엔모스(NM2)가 온된다. 이에 따라 피모스(PM3) 및 엔모스(NM3)의 게이트에 "로우"가 공급되어 그 피모스(PM3)가 온되는 반면 엔모스(NM3)가 오프되고, 이로 인하여 디코딩된 서브워드라인구동신호(RA2)가 도 2에서와 같이 전원단자전압(V_PP)으로 천이된다.

상기 서브워드라인구동신호(RA2)가 전원단자전압(V_PP) 레벨로 천이 될 때, 엔모스(NM12)의 콘트롤 게이트가 셀프 부스팅(Self Boosting)되어 도 2에서와 같이 서브워드라인구동신호(RA2)의 레벨이 변동되지 않고 메모리셀(CELL_2.1-CELL_2.n)의 서브워드라인(SWL)에 전달된다.

이에 따라, 메모리셀(CELL_2.1-CELL_2.n)을 리드하거나 라이트할 수 있게 되는데, 예로써, 리드모드인 경우 상기 메모리셀(CELL_2.1-CELL_2.n)에서 리드된 데이터가 비트라인(BL)을 통해 센스앰프(SA₀),(SA_n)를 통해 증폭되어 외부로 출력된다.

한편, 상기 프리챠지신호(PC) 및 어드레스신호(AX1-AX4)에 의해 반전메인워드라인신호(MWLB)가 "하이"로 될 때 엔모스(NM13)가 온되어 상기 메모리셀(CELL_2.1-CELL_2.n)의 서브워드라인(SWL)이 그 엔모스(NM13)를 통해 접지단자(V_SS)에 연결되므로 그 서브워드라인(SWL)은 비선택상태로 된다.

참고로, 상기 각각의 서브워드라인(SWL)은 각각의 서브워드라인 구동부(14A), (14B),(24A),(24B)에 의해 물리적으로 격리되어 있다.

그러나, 이와 같은 종래의 이중 워드라인 디코딩회로에 있어서, 셀프 부스팅 동작을 위해 서브워드라인 구동부내의 제2 엔모스의 콘트롤 게이트가 메인워드라인에 의해 V_PP-Vtn 레벨에 도달하여 제1 엔모스의 도전상태가 하이 임피던스 상태가 될 때까지 기다린 후 디코딩된 서브워드라인구동신호를 구동시켜야 하며, 만약 그 이전에 구동시키는 경우 서브워드라인에 충분한 하이 레벨의 구동신호가 전달되지 않아 후속되는 리드 또는 라이트동작이 정상적으로 수행되지 않으므로 결과적으로, 억세스시간이 많이 소요되는 결함이 있었다. 또한, 제2 엔모스의 콘트롤 게이트의 셀프 부스팅이 완료된 후에는 전기적으로 플로팅상태로 전환되고 시간이 경과됨에 따라 누설전류에 의해 그 부스팅된 전위가 점차 하강되는데, 이후에 그 하강된 전위를 복구할 수 없어 억세스동작이 불안정해지는 결함이 있었다.

따라서, 본 발명의 목적은 서브워드라인 구동부내에서 별도의 셀프 부스팅 동작을 수행하지 않고, 이미 일정 레벨로 상승된 전압을 공급받아 디코딩된 서브워드라인구동신호를 서브워드라인에 공급하는 메모리셀의 이중 워드라인 디코딩 회로를 제공함에 있다.

도 1은 일반적인 메모리셀의 이중 워드라인 디코딩 회로도.

도 2는 도 1에서 각부의 출력 타이밍도.

도 3은 본 발명에 의한 메모리셀의 이중 워드라인 디코딩 회로도.

도 4는 도 3에서 각부의 출력 타이밍도.

도 5는 도 3에 적용되는 전원출력수단의 일실시 예시 블록도.

***도면의 주요 부분에 대한 부호의 설명***

31,32,41,42 : 디코더

33 : 메인워드라인 구동부

34A,34B,44A,44B : 서브워드라인 구동부

35 : 셀어레이

도 3은 상기의 목적을 달성하기 위한 본 발명 메모리셀의 이중 워드라인 디코딩 회로의 일실시 예시도로서 이에 도시한 바와 같이, 어드레스신호 및 반전프리챠지신호에 따라 디코딩된 서브워드라인구동신호(RA1),(RA2)를 발생하는 디코더1(31) 및 디코더2(32)와; 프리챠지신호(PC) 및 어드레스신호(AX1-AX4)에 따라 메인워드라인구동신호(MWL),(MWLB)를 출력함에 있어서, 서브워드라인 구동부1(14A)에서 셀프 부스팅동작을 생략할 수 있도록 일정 레벨 이상으로 출력하는 메인워드라인 구동부(33)와; 상기 메인워드라인구동신호(MWL),(MWLB)의 제어를 받아 상기 서브워드라인구동신호(RA1),(RA2)를 셀어레이(35)의 할당된 서브워드라인에 공급할 때 별도의 셀프 부스팅동작을 수행하지 않는 서브워드라인 구동부1(34A) 및 서브워드라인 구동부2(34B)와; 상기 서브워드라인 구동부1(34A) 및 서브워드라인 구동부2(34B)와 동일하게 구성되어 상기 셀어레이(35)의 나머지 서브워드라인(SWL)에 서브워드라인구동신호(RA3),(RA3)를 출력하는 서브워드라인 구동부3(44A) 및 서브워드라인 구동부2(44B)를 포함하여 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 도 4 및 도 5를 참조하고, 셀어레이(15)에서 메모리셀(CELL_2.1-CELL_2.n)의 서브워드라인(SWL)을 구동하여 그 메모리셀(CELL_2.1-CELL_2.n)을 리드하거나 라이트하는 과정을 예로하여 상세히 설명하면 다음과 같다.

디코더2(32) 및 메인워드라인 구동부(33)의 작용은 종래의 기술 도 1에서 디코더2(12) 및 메인워드라인 구동부(13)의 작용과 거의 유사하다.

즉, 메인워드라인 구동부(33)의 엔모스(NM34)의 게이트에 공급되는 프리챠지신호(PC)가 "하이"로 액티브되면 이에 의해 그 엔모스(NM34) 및 피모스(PM35)가 온되고, 이때, 어드레스신호(AX1-AX4)가 도 4에서와 같이 전원단자전압(V_DD) 레벨로 상승되면 이에 의해 엔모스(NM35-NM38)가 온된다.

이에 따라 전원단자전압(V_PP1)이 상기 피모스(PM35) 및 엔모스(NM35-NM38)를 통해 접지단자(V_SS)로 흐르게 되므로 피모스(PM36) 및 엔모스(NM39)의 게이트에 "로우"가 공급되어 그 피모스(PM36)가 온되는 반면 엔모스(NM39)가 오프되어 메인워드라인신호(MWL)가 도 4에서와 같이 전원단자전압(V_PP1) 레벨로 천이되고, 이때, 그 메인워드라인신호(MWL)가 다른 한편으로는 피모스(PM37) 및 엔모스(NM40)에 의해 반전되어 반전메인워드라인신호(MWLB)가 "로우"로 출력된다.

상기 메인워드라인신호(MWL)가 전원단자전압(V_PP1) 레벨로 천이되기 시작하는 시점(t1)에서, 반전프리챠지신호(PCB) 및 어드레스신호(AX5),(AX6)에 의해 낸드게이트(ND31)에서 "로우"가 출력되면 이는 인버터(I31)를 통해 "하이"로 반전되어 엔모스(NM32)의 게이트에 공급되므로 이에 의해 그 엔모스(NM32)가 온된다. 이에 따라 피모스(PM33) 및 엔모스(NM33)의 게이트에 "로우"가 공급되어 그 피모스(PM33)가 온되는 반면 엔모스(NM33)가 오프되고, 이로 인하여 디코딩된 서브워드라인구동신호(RA2)가 도 4에서와 같이 전원단자전압(V_PP2)으로 천이된다.

그런데, 상기의 설명에서와 같이 메인워드라인 구동부(33)에서 메인워드라인신호(MWL)를 출력할 때 종래의 기술에서와 같이 전원단자전압(V_PP)의 레벨로 상승시켜 출력한 다음 별도의 엔모스를 통해 셀프 부스팅(Self Boosting)을 하지 않고 셀프 부스팅된 레벨 즉, 전원단자전압(V_PP1)의 레벨로 상승시켜 메인워드라인에 출력함과 아울러, 서브워드라인 구동부1(34A)의 엔모스(NM41)의 게이트에 직접 공급한다.

따라서, 상기 서브워드라인 구동부1(34A)의 엔모스(NM41)에서 서브워드라인구동신호(RA2)를 공급받아 메모리셀(CELL_2.1-CELL_2.n)의 서브워드라인(SWL)에 전달할 때 도 4에서와 같이 지연시간을 거의 발생하지 않고 전달할 수 있게 된다.

이와 같이 서브워드라인(SWL)에 서브워드라인구동신호(RA2)를 전달하는 시간이 단축되므로 상기 메모리셀(CELL_2.1-CELL_2.n)에서 데이터를 리드한 후 비트라인(BL)을 통해 센스앰프(SA₀),(SA_n)를 통해 증폭하여 외부로 출력하거나, 반대의 경로를 통해 라이트하는 시간도 그만큼 단축된다.

참고로, 도 4에서와 같이, 상기 메인워드라인 구동부(33)의 전원단자전압(V_PP1)은 상기 서브워드라인 구동부1(34A)의 전원단자전압(V_PP1)보다 Vtn만큼 높게 설정하여 상기 엔모스(NM41)를 통해 서브워드라인구동신호(RA2)를 전달할 때 Vtn만큼의 전압강하가 발생되지 않도록 하였으며, 여기서 Vtn은 엔모스(NM41)의 드레쉬홀드전압을 의미한다.

도 5는 상기 전원단자전압(V_PP1),(V_PP2)을 발생하는 전원발생수단의 일실시 예를 보인 것으로 이의 작용을 설명하면 다음과 같다.

인에이블신호(EN1),(EN2)가 공급되면, 이에 의해 발진기1(51A), 발진기2(51B)가 각기 구동되어 이들로 부터 소정 주파수의 발진신호가 각각 출력된다. 이때, 챠지펌프(52A)는 그 발진기1(51A)의 발진출력으로 전원단자전압(V_CC)을 펌핑하여 전원단자전압(V_PP2)을 생성한다. 또한, 챠지펌프(52B)는 상기 발진기2(51B)의 발진출력으로 상기 전원단자전압(V_PP2)을 펌핑하여 그 전원단자전압(V_PP2)보다 Vtn만큼 더 높은 전원단자전압(V_PP1)을 생성한다.

이상에서 상세히 설명한 바와 같이, 본 발명은 서브워드라인 구동부내에서 별도의 셀프 부스팅 동작을 수행하지 않고 이미 일정 레벨로 상승된 전압을 공급받아 디코딩된 서브워드라인구동신호를 서브워드라인에 공급함으로써 메모리셀의 리드/라이트동작 속도를 한층 향상시킬 수 있는 효과가 있고, 서브워드라인 구동부에서 셀프 부스팅용 모스트랜지스터가 생략되므로 시스템 전체적으로 볼 때 많은 개수의 모스트랜지스터가 생략되어 구성이 간단해 지고 원가가 절감되는 효과가 있다.

Claims

소정의 어드레스신호 및 반전프리챠지신호에 따라 디코딩된 서브워드라인구동신호(RA1),(RA2)를 발생하는 디코더1(31) 및 디코더2(32)와; 프리챠지신호 및 소정의 어드레스신호에 따라 메인워드라인구동신호(MWL),(MWLB)를 출력할 때, 서브워드라인 구동부1(14A)에서 셀프 부스팅동작을 생략할 수 있도록 일정 레벨 이상으로 출력하는 메인워드라인 구동부(33)와; 상기 메인워드라인구동신호(MWL),(MWLB)의 제어를 받아 별도의 부스팅동작을 수행하지 않고 상기 서브워드라인구동신호(RA1), (RA2)를 셀어레이(35)의 할당된 서브워드라인(SWL)에 공급하는 서브워드라인 구동부1(34A) 및 서브워드라인 구동부2(34B)를 포함하여 구성한 것을 특징으로 하는 메모리셀의 이중 워드라인 디코딩 회로.
제1항에 있어서, 메인워드라인 구동부(33)의 전원단자전압(V_PP1)은 상기 디코더1(31) 및 디코더2(32)의 전원단자전압(V_PP2)에 비하여 모스트랜지스터의 드레쉬홀드전압(Vtn)만큼 높게 설정하여 출력하는 전원발생수단을 포함하여 구성한 것을 특징으로 하는 메모리셀의 이중 워드라인 디코딩 회로.
제2항에 있어서, 전원발생수단은 소정의 발진출력으로 전원단자전압(V_CC)을 펌핑하여 전원단자전압(V_PP2)을 생성하는 챠지펌프(52A)와; 소정의 발진출력으로 상기 전원단자전압(V_PP2)을 재차 펌핑하여 그 전원단자전압(V_PP2)보다 Vtn만큼 더 높은 전원단자전압(V_PP1)을 생성하는 챠지펌프(52B)를 포함하여 구성한 것을 특징으로 하는 메모리셀의 이중 워드라인 디코딩 회로.
제1항에 있어서, 서브워드라인 구동부1(34A)는 메인워드라인구동신호(MWL),(MWLB)가 엔모스(NM41),(NM42)의 게이트에 직접 공급되고, 서브워드라인구동신호(RA1)가 그 엔모스(NM41)의 드레인에 공급되며, 상기 엔모스(NM41)의 드레인 및 엔모스(NM42)의 소오스 접속점이 서브워드라인(SWL)에 접속되고, 상기 엔모스(NM42)의 소오스가 접지되어 구성된 것을 특징으로 하는 메모리셀의 이중 워드라인 디코딩 회로.
제1항 또는 제4항에 있어서, 서브워드라인 구동부1(34A)는 서브워드라인(SWL)의 수만큼 복수개 구비된 것을 특징으로 하는 메모리셀의 이중 워드라인 디코딩 회로.