KR100295641B1 - 글로벌워드라인드라이버 - Google Patents

글로벌워드라인드라이버 Download PDF

Info

Publication number
KR100295641B1
KR100295641B1 KR1019980002016A KR19980002016A KR100295641B1 KR 100295641 B1 KR100295641 B1 KR 100295641B1 KR 1019980002016 A KR1019980002016 A KR 1019980002016A KR 19980002016 A KR19980002016 A KR 19980002016A KR 100295641 B1 KR100295641 B1 KR 100295641B1
Authority
KR
South Korea
Prior art keywords
word line
global word
node
reset
signal
Prior art date
Application number
KR1019980002016A
Other languages
English (en)
Other versions
KR19990066249A (ko
Inventor
김대정
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980002016A priority Critical patent/KR100295641B1/ko
Priority to US09/198,274 priority patent/US6021088A/en
Publication of KR19990066249A publication Critical patent/KR19990066249A/ko
Application granted granted Critical
Publication of KR100295641B1 publication Critical patent/KR100295641B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 반도체메모리의 SDRAM에 관한 것으로서, 특히 병합된 뱅크구조(MBA : Merged Bank Architecture)에 적합한 글로벌 워드라인 드라이버에 관한 것이다.
이를위하여 본 발명은 X-어드레스 프리디코더(미도시)에서 출력된 상위,중간,하위코딩신호를 입력받아 워드라인드라이버를 세트시키는 세트부와, 프리차지명령에 제어되는 리세트신호(RST)에 따라 워드라인드라이버를 리세트시키는 리세트부와, 상기 세트부/리세트부의 동작에 따라 글로벌워드라인을 인에이블/디스에이블시키는 구동부와, 상기 글로벌워드라인의 인에이블/디스에이블상태를 래치하는 래치부로 구성된다.
따라서, 본 발명은 글로벌워드라인 자체에 래치를 구비하여 글로벌워드라인의 인에이블상태를 래치함으로써, X-어드레스 프리디코더를 공유하는 MBA구조에 효과적이다.

Description

글로벌 워드라인 드라이버{A GLOBAL WORD LINE DRIVER}
본 발명은 반도체메모리의 SDRAM에 관한 것으로, 특히 병합된 뱅크구조(MBA : Merged Bank Architecture)에 적합한 글로벌 워드라인 드라이버에 관한 것이다.
SDRAM의 고집적화가 진행됨에 따라, 메모리를 4뱅크(Bank)이상의 다수 뱅크구조로 나누고, 나뉘어진 뱅크별로 X-어드레스 프리디코더 또는 제어블럭을 공유하여 칩면적을 최적화하는 MBA구조는 이제 필수불가결한 요소가 되었다.
X-어드레스 프리디코더(미도시)는 액티브명령(Active Command)에 따라, 외부의 로우어드레스(X-어드레스)를 디코딩하여 디코딩신호를 출력한다. 즉, 12비트(B0-B11)의 X-어드레스중에서, 예를들면 B8-B11을 디코딩하여 상위코딩신호(XP1), B5-B7을 디코딩하여 중간코딩신호(XP2), B0-B4을 디코딩하여 하위코딩신호(XP3)를 출력한다.
도 1은 종래인 글로벌 워드라인 드라이버의 회로구성도이다.
도 1에서, 피모스트랜지스터(PM1),(PM2)는 승압전압(Vpp)의 공급을 스위칭하는 역할을 하고, 피모스트랜지스터(PM1)와 인버터(IN1)는 글로벌워드라인의 디스에이블상태를 래치하는 역할을 수행한다.
엔모스트랜지스터(NM1),(NM3)는 각각 글로벌 워드라인 드라이버를 세트/리세트시키는 트랜지스터들이며, 피모스트랜지스터(PM2)와 엔모스트랜지스터(NM2)는 글로벌 워드라인을 구동하는 구동트랜지스터들이다.
이와같은 종래 글로벌 워드라인 드라이버의 동작은 다음과 같다.
먼저, 액티브명령이 입력되어 X-어드레스 프리디코더(미도시)가 세트되면, X-어드레스 프리디코더(미도시)는 입력된 X-어드레스를 디코딩하여 각각 로우,로우,하이레벨의 상위,중간,하위 코딩신호(XP1),(XP2),(XP3)를 출력한다. 그 결과, 하이레벨의 코딩신호(XP3)에 의해 엔모스트랜지스터(NM1)가 턴온되어, 노드(A)의 전압은 상기 코딩신호(XP2)에 따른 로우레벨이 되고, 이 로우레벨은 인버터(IN1)를 통해 하이레벨로 반전되므로 노드(B)의 전압은 하이레벨이 되고, 이 하이레벨에 의해 피모스 트랜지스터(PM2)가 턴오프되고, 엔모스트랜지스터(NM2)가 턴온되어 글로벌워드라인신호(GWLB)는 인에이블 상태인 로우레벨로 된다.
이후, 프리차지명령이 입력되어 X-어드레스 프리디코더(미도시)가 리세트되면, X-어드레스 프리디코더(미도시)에서 출력되는 상위,중간,하위 코딩신호(XP1),(XP2),(XP3)는 각각 하이,하이,로우레벨이 된다.
따라서, 엔모스트랜지스터(NM1)는 턴오프되고, 엔모스트랜지스터(NM3)는 턴온되어, 노드(B)는 접지전압 (Vss)에 따른 로우레벨이 되며, 이 로우레벨에 의해 피모스트랜지스터(PM2)가 턴온되고, 엔모스 트랜지스터(NM2)가 턴오프되어 글로벌워드라인신호(GWLB)는 디스에이블상태인 하이레벨로 되며, 글로벌워드라인의 디스에이블상태는 피모스트랜지스터(PM1) 및 인버터(IN1)에 의해 래치된다.
즉, 상기 노드(B)의 로우레벨에 의해 피모스트랜지스터(PM1)가 턴온되어, 노드( A)가 하이레벨이 되고, 이 하이레벨은 인버터(IN1)를 통해 로우레벨로 반전되어 상기 노드(B)를 로우레벨로 유지시키므로, 글로벌워드라인의 디스에이블상태를 래치한다.
그러나, 종래의 글로벌 워드라인 드라이버는, 글로벌워드라인이 디스에이블될 때 디스에이블상태를 래치하는 피모스트랜지스터(PM1)와 인버터(IN1)를 구비하고 있지만, 글로벌워드라인이 인에이블될 때는 드라이버 자체에 인에이블상태를 래치하는 래치를 가지고 있지 않다.
따라서, 글로벌워드라인이 인에이블될 경우는 X-어드레스 프리디코더(미도시)에서 출력된 코딩신호를 계속 인가해 주어야 하기 때문에, 종래의 기술은 X-어드레스 프리디코더를 공유하는 MBA구조에는 적합하지 않은 단점이 있었다.
따라서, 본 발명의 목적은 글로벌워드라인의 인에이블/디스에이블상태를 래치하여 X-어드레스 프리디코더를 공유하는 MBA구조에 적합한 글로벌 워드라인 드라이버를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은 X-어드레스 프리디코더(미도시)에서 출력된 상위,중간,하위코딩신호를 입력받아 워드라인드라이버를 세트시키는 세트부와, 프리차지명령에 제어되는 리세트신호(RST)에 따라 워드라인드라이버를 리세트시키는 리세트부와, 상기 세트부/리세트부의 동작에 따라 글로벌워드라인을 인에이블/디스에이블시키는 구동부와, 상기 글로벌워드라인의 인에이블/디스에이블상태를 래치하는 래치부를 포함하는 것을 특징으로 한다.
도 1은 종래 글로벌 워드라인 드라이버의 회로구성도.
도 2는 본 발명에 따른 글로벌 워드라인 드라이버의 회로구성도.
도 3은 도 2에 있어서, 각 부의 입출력 타이밍도.
***** 도면의주요부분에대한부호설명*****
10 : 세트부 11 : 리세트부
12 : 래치부 13 : 구동부
도 2는 본 발명에 따른 글로벌워드라인 드라이버의 회로구성도이다.
세트부(10) 및 리세트부(11)는 글로벌워드라인을 세트 및 리세트하고, 래치부(12)는 글로벌워드라인의 인에이블/디스에이블상태를 래치하며, 구동부(13)는 래치부(12)의 출력에 따라 글로벌워드라인을 구동한다.
세트부(10)는 노드(A)와 접지사이에 직렬연결되고, X-어드레스 프리디코더(미도시)에서 출력된 상위,중간,하위 코딩신호(XP11),(XP12),(XP13)를 각각 입력받는 엔모스트랜지스터(NM10),(NM11),(NM12)로 구성되고, 리세트부(11)는 노드(B)와 접지사이에 접속된 엔모스트랜지스터(NM15)로 구성된다.
세트부(10) 및 리세트부(11)의 각각의 트랜지스터들은 래치부(12)에 래치된 데이터값을 결정하기 위하여, 래치부(12)내의 인버터(IN11)의 트랜지스터보다 큰 구동능력을 갖는 큰 사이즈(W/L)의 트랜지스터를 사용한다.
래치부(12)는 승압전압단자(Vpp)와 접지사이에 직렬접속되어 그 직렬접속점이 노드(A)로 됨과 아울러 게이트가 노드(B)에 접속되어 인버터역할을 수행하는 피모스트랜지스터(PM10) 및 엔모스트랜지스터(NM13)와, 상기 노드(A),(B) 사이에 접속된 인버터(IN11)로 구성되고, 구동부(13)는 승압전압단자(Vpp)와 접지사이에 직렬 연결되고, 게이트가 상기 노드(B)에 접속된 피모스트랜지스터(PM11) 및 엔모스트랜지스터(NM14)로 구성된다.
래치부(12)의 트랜지스터들은 글로벌워드라인드라이버의 래치동작을 수행하기 때문에 작은 사이즈(W/L)로 구성되고, 구동부(13)의 트랜지스터들은 복수의 서브워드라인을 구동하기 위해 큰 사이즈(W/L)의 트랜지스터를 사용한다.
이와같이 구성된 본 발명에 따른 글로벌워드라인 드라이버의 동작은 다음과 같다.
액티브명령이 입력되면, X-어드레스 프리디코더(미도시)는 입력된 12비트의 X-어드레스(B0-B11)중에서 일정 비트씩디코딩하여, 각각 일정레벨의 상위코딩신호(XP11), 중간코딩신호(XP12) 및 하위코딩신호(XP13)를 출력한다. 이때, 상위코딩신호(XP11)는 뱅크어드레스를 포함한 상위비트(B8-B11)신호를 디코딩한 신호이고, 중간코딩신호(XP12)는 중간비트(B5-B7)신호를 디코딩한 신호이며, 하위코딩신호(XP13)는 하위비트(B2-B4)신호를 디코딩한 신호이다. 그리고, 리세트신호(RST)는 프리차지명령에 의해 하이레벨로 세트되고 상위코딩신호(XP11)에 의해 리세트되는 신호이며, 상위코딩신호(XP11)는 뱅크어드레스의 영향을 받아 선택된 뱅크에 대해서만 인에이블된다.
먼저, 액티브명령에 따라 X-어드레스 프리디코더(미도시)로부터 시간(a)에서, 도3의 (A),(B)와 같은 하이레벨의 중간,하위 코딩신호(XP12),(XP13)가 입력되고, 소정시간 후 도3의 (C)와 같이 시간(△t)동안 펄스형태를 갖는 하이레벨의 상위코딩신호(XP11)가 입력되면, 상기 상위코딩신호(XP11)에 의해 리세트신호(RST)는 도 3의(D)와 같이 로우레벨이 된다.
그리고, 상기 하이레벨의 상위,중간,하위 코딩신호(XP11),(XP12),(XP13)에 의해 세트부(10)의 트랜지스터(NM10-NM12)는 턴온되어, 노드(A)의 전압은 도3의(F)와 같이 접지전압(Vss)인 로우레벨로 떨어지고, 플로팅상태에 있던 노드(C)의 전압은 도 3의(E)와 같이 엔모스트랜지스터(NM10)가 턴온될 때 순간적으로 전압이 상승했다가 다시 로우레벨로 떨어진다.
따라서, 상기 노드(A)에 나타난 로우레벨은 인버터(IN11)를 통해 하이레벨로 반전되어 노드(B)에 출력되고, 그 노드(B)의 하이레벨에 의해 피모스 트랜지스터(PM11)가 턴오프되고 엔모스트랜지스터(NM4)가 턴온됨에 의해 글로벌워드라인신호(GWLB)는 인에이블 상태인 로우레벨로 된다. 그리고, 이때 상기 노드(B)에 나타난 하이레벨에 의해 래치부(12)의 피모스 트랜지스터(PM10)가 턴오프되고 엔모스트랜지스터(NM13)가 턴온되어 상기 노드(A)는 로우레벨로 유지되고, 이에따라 인버터(IN11)의 출력인 노드(B)는 하이레벨로 유지되기 때문에, 글로벌워드라인신호(GWLB)는 △t시간 후 상위코딩신호(XP11)가 리세트되더라도 인에이블 상태인 로우레벨로 유지된다.
즉, 상위코딩신호(XP11)가 리세트되어도 글로벌워드라인의 인에이블상태가 래치됨으로써, 상위코딩신호(XP11)를 다른 뱅크를 선택하는데 사용할 수 있게 된다.
이후, 프리차지명령이 입력되어 시간(b)에서 리세트신호(RST)가 하이레벨로 세트되면, 리세트부(11)의 엔모스 트랜지스터(NM15)가 턴온되어 노드(B)는 로우레벨로 되고, 이 노드(B)의 로우레벨에 의해 피모스트랜지스터(PM11)가 턴온되고 엔모스 트랜지스터(NM14)가 턴오프되어 글로벌워드라인신호(GWLB)는 디스에이블 상태인 하이레벨로 되며, 글로벌워드라인신호(GWLB)의 디스에이블상태는 인버터(IN11)와 피모스트랜지스터(PM10)에 의해 래치된다. 즉, 상기 노드(B)의 로우레벨에 의해 래치부(12)의 피모스 트랜지스터(PM10)는 턴온되고 엔모스 트랜지스터(NM13)는 턴오프되어 노드(A)가 하이레벨로 유지되고, 이에따라 인버터(IN11)의 출력인 노드(B)는 로우레벨로 유지되기 때문에 상기 디스에이블 상태가 유지된다.
이와같이 본 발명은 X-어드레스 프리디코더를 리세트시켜 글로벌워드라인을 디스에이블시키지 않고, 프리차지명령에 의해 제어되는 리세트신호(RST)를 이용하여 글로벌워드라인을 디스에이블시킴으로써, 종래 X-어드레스 프리디코더를 리세트시키는 구조보다 로딩(Loading)이 작아 워드라인을 빠르게 리세트시킬 수 있다.
그리고, 본 발명에서 선행된 실시예들은 단지 한 예로서 청구범위를 한정하는 것은 아니며, 여러가지의 대안, 수정 및 변경들이 통상의 지식을 갖춘자에게 자명한 것이 될 것이다.
상술한 바와같이, 본 발명은 글로벌워드라인 자체에 래치를 구비하여 글로벌워드라인의 인에이블상태를 래치함으로써, 코딩신호를 다른 뱅크의 선택에 사용할 수 있다.
또한, 본 발명은 프리차지명령에 의해 제어되는 리세트신호(RST)로 글로벌워드라인의 리세트동작을 수행함으로써, 워드라인을 빠르게 리세트시킬 수 있는 효과가 있다.
또한, 본 발명은 래치부를 이용하여 글로벌워드라인의 인에이블 및 디스에이블상태를 래치하고, 코딩신호는 다른 뱅크의 선택에 사용함으로써 X-어드레스 프리디코더를 공유하는 MBA구조에 효과적이다.

Claims (2)

  1. X-어드레스 프리디코더에서 코딩된 상위,중간,하위코딩신호를 입력받아 워드라인드라이버를 세트시키는 세트부(10)와;
    프리차지명령과 상위코딩신호에 의해 제어되는 리세트신호(RST)에 따라 워드라인드라이버를 리세트시키는 리세트부(11)와;
    상기 세트부/리세트부의 동작에 따라 글로벌워드라인을 인에이블/디스에이블시키는 구동부(13)와;
    상기 글로벌워드라인의 인에이블/디스에이블상태를 래치하는 래치부(12)로 구성된 것을 특징으로 하는 글로벌워드라인 드라이버.
  2. 제1항에 있어서, 상기 세트부(10)는 제1노드(A)와 접지사이에 직렬 연결된 제1-제3엔모스트랜지스터(NM10-NM12)로 구성되고,
    래치부(12)는 상기 제1노드(A)의 전압을 반전시키는 인버터(IN11)와, 승압전압단자와 접지사이에 직렬 연결되어 공통드레인이 제1노드(A)를 형성하고, 상기 인버터(IN11)의 출력 및 상기 구동부(13)의 입력인 제2노드(B)에 게이트가 공통으로 접속된 제1피모스트랜지스터(PM10) 및 제4엔모스트랜지스터(NM13)로 구성되며,
    리세트부(11)는 상기 제2노드(B)와 접지사이에 접속된 제5엔모스트랜지스(NM15)로 구성된 것을 특징으로 하는 글로벌워드라인 드라이버.
KR1019980002016A 1998-01-23 1998-01-23 글로벌워드라인드라이버 KR100295641B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980002016A KR100295641B1 (ko) 1998-01-23 1998-01-23 글로벌워드라인드라이버
US09/198,274 US6021088A (en) 1998-01-23 1998-11-24 Global wordline driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980002016A KR100295641B1 (ko) 1998-01-23 1998-01-23 글로벌워드라인드라이버

Publications (2)

Publication Number Publication Date
KR19990066249A KR19990066249A (ko) 1999-08-16
KR100295641B1 true KR100295641B1 (ko) 2001-08-07

Family

ID=19531989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980002016A KR100295641B1 (ko) 1998-01-23 1998-01-23 글로벌워드라인드라이버

Country Status (2)

Country Link
US (1) US6021088A (ko)
KR (1) KR100295641B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19928454B4 (de) * 1998-06-29 2010-01-21 Fujitsu Microelectronics Ltd. Speichervorrichtung mit Reihendecodierer
KR100339413B1 (ko) * 1999-08-16 2002-05-31 박종섭 불휘발성 강유전체 메모리 소자의 구동회로
KR100655279B1 (ko) * 2000-12-14 2006-12-08 삼성전자주식회사 불휘발성 반도체 메모리 장치
JP2002298577A (ja) * 2001-03-30 2002-10-11 Internatl Business Mach Corp <Ibm> Ｄｒａｍ
US6469953B1 (en) * 2001-08-08 2002-10-22 Intel Corporation Latch circuit
TWI626655B (zh) * 2017-03-08 2018-06-11 旺宏電子股份有限公司 記憶體裝置、字元線解碼器及記憶體裝置之操作方法
US10115441B1 (en) 2017-07-20 2018-10-30 Macronix International Co., Ltd. Row decoder and memory system using the same
CN110148433B (zh) * 2019-06-13 2024-04-02 苏州汇峰微电子有限公司 一种dram全局字线驱动电路及其降低漏电的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2895488B2 (ja) * 1988-04-18 1999-05-24 株式会社東芝 半導体記憶装置及び半導体記憶システム
US5513148A (en) * 1994-12-01 1996-04-30 Micron Technology Inc. Synchronous NAND DRAM architecture
JPH09288614A (ja) * 1996-04-22 1997-11-04 Mitsubishi Electric Corp 半導体集積回路装置、半導体記憶装置およびそのための制御回路
US5774413A (en) * 1996-12-12 1998-06-30 Cypress Semiconductor Corporation Sensed wordline driver
US5875149A (en) * 1997-02-06 1999-02-23 Hyndai Electronics America Word line driver for semiconductor memories

Also Published As

Publication number Publication date
US6021088A (en) 2000-02-01
KR19990066249A (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
US5592419A (en) Flash memory with improved erasability and its circuitry
US7012851B2 (en) Nonvolatile ferroelectric memory device with split word lines
KR20040015901A (ko) 레이아웃 면적을 줄이고 뱅크 마다 독립적인 동작을수행할 수 있는 디코더를 갖는 플레쉬 메모리 장치
US6111808A (en) Semiconductor memory device
KR100898661B1 (ko) 플래시 메모리 소자의 블럭 디코더
KR100965066B1 (ko) 플래시 메모리 소자 및 그 블록 선택 회로
US6055206A (en) Synchronous semiconductor memory device capable of reducing power dissipation by suppressing leakage current during stand-by and in active operation
KR100220939B1 (ko) 반도체 메모리 장치의 워드라인 구동방법
KR100295641B1 (ko) 글로벌워드라인드라이버
KR950009074B1 (ko) 다이너믹형 반도체 기억장치
US7426151B2 (en) Device and method for performing a partial array refresh operation
KR100311041B1 (ko) 대기 상태시 누설전류가 발생되지 않는 로우 디코더들 및 칼럼디코더들을 갖는 반도체 메모리장치
US6111792A (en) Non-volatile semiconductor memory device for selective cell flash erasing/programming
KR100280468B1 (ko) 반도체 메모리장치의 워드라인 드라이버
US6456558B1 (en) Column decoding apparatus for use in a semiconductor memory device
KR100385463B1 (ko) 반도체 메모리 장치의 워드라인 제어회로
GB2348723A (en) A semiconductor memory device having sequentially disabling activated word lines
US6973007B2 (en) Main row decoder in a semiconductor memory device
KR100361863B1 (ko) 반도체 메모리 장치
KR20080040207A (ko) 반도체 메모리 장치
US6580656B2 (en) Semiconductor memory device having memory cell block activation control circuit and method for controlling activation of memory cell blocks thereof
KR100250752B1 (ko) 플래쉬 메모리에서의 디코더회로
KR100250754B1 (ko) 플래쉬 메모리에서의 디코더 회로
JPH087574A (ja) 低消費電力型スタティックｒａｍ
KR100657084B1 (ko) 로우 디코더

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170418

Year of fee payment: 17

EXPY Expiration of term