CN102137959B - 晶体制造装置、使用该晶体制造装置制造的半导体设备以及使用该晶体制造装置制造半导体设备的方法 - Google Patents

晶体制造装置、使用该晶体制造装置制造的半导体设备以及使用该晶体制造装置制造半导体设备的方法 Download PDF

Info

Publication number
CN102137959B
CN102137959B CN200980134165.5A CN200980134165A CN102137959B CN 102137959 B CN102137959 B CN 102137959B CN 200980134165 A CN200980134165 A CN 200980134165A CN 102137959 B CN102137959 B CN 102137959B
Authority
CN
China
Prior art keywords
substrate
drop
silicon
temperature
crystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980134165.5A
Other languages
English (en)
Other versions
CN102137959A (zh
Inventor
东清一郎
木庭直浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NAT UNIVERSITY OF CORP HIROSHI
Original Assignee
NAT UNIVERSITY OF CORP HIROSHI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NAT UNIVERSITY OF CORP HIROSHI filed Critical NAT UNIVERSITY OF CORP HIROSHI
Publication of CN102137959A publication Critical patent/CN102137959A/zh
Application granted granted Critical
Publication of CN102137959B publication Critical patent/CN102137959B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/04—Production of homogeneous polycrystalline material with defined structure from liquids
    • C30B28/06—Production of homogeneous polycrystalline material with defined structure from liquids by normal freezing or freezing under temperature gradient
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B35/00—Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Photovoltaic Devices (AREA)
  • Silicon Compounds (AREA)

Abstract

本发明提供能够在基板上的期望位置制造晶体的晶体制造装置。弹簧(2)具有固定在支架(1)上的一端和连接至磁性体(3)的另一端。所述磁性体(3)具有连接至所述弹簧的一端和连接至活塞(6)的另一端。线圈(4)围绕磁性体(3)缠绕并且在电源回路(5)和接地节点(GND)之间电连接。活塞(6)具有插入圆筒(7)的直线构件(61)。圆筒(7)具有中空柱形和在底面(7B)上的小孔(71)。所述圆筒(7)保持硅熔体(13)。基板(11)由XY平台(12)支持以相对于所述圆筒(7)的所述小孔(71)。所述电源回路(5)传送脉冲状电流通过线圈(4)以朝上下方向(DR1)移动所述活塞(6)。结果，液滴(14)以初始速度为1.02m/s从所述小孔(71)向所述基板(11)排出。

Description

晶体制造装置、使用该晶体制造装置制造的半导体设备以及使用该晶体制造装置制造半导体设备的方法
技术领域
本发明涉及晶体制造装置、使用该晶体制造装置制造的半导体设备和使用该晶体制造装置制造半导体设备的方法。更具体地，本发明涉及使用半导体构成元素的熔化物制造结晶半导体的晶体制造装置、使用该晶体制造装置制造的半导体设备和使用该晶体制造装置制造半导体设备的方法。
背景技术
制造晶体材料的已知方法为通过使部分包含金属的材料的熔化物自由下落(其是指从初始速度为零下落)通过在容器底部提供的小孔，并使液滴撞击在冷却构件上，由此将所述晶体材料凝固(专利文献1)。
在这种情况下，包含金属的材料的实例包括诸如钛和铁的金属，诸如钛-镍、铜-铝和铜-铟的合金，诸如锗、硅、铟-锑、铁-硅和铜-铟-硒的半导体和诸如铝-石榴石复合材料的陶瓷。
冷却材料的实例包括诸如铜和铁的金属和诸如玻璃和氮化铝的陶瓷。
液滴的直径为0.1mm至50mm，优选为2mm至10mm。
将自由下落的距离设置为一定距离以使液滴直到其撞击在冷却构件上才凝固，并该距离在垂直方向上是液滴长度(直径)的约1至50000倍。
在制造晶体材料的常规方法中，将石英玻璃板垂直放置在小孔下面6.5m的位置用于使液滴自由下落并使液滴自由下落通过小孔，目的是在石英玻璃板上制造晶体。
专利文献1：日本国专利申请“特开JP 2001-89292 A号公报”
非专利文献：T.Okada，S.Higashi.H.Kaku，H.Murakami和S.Miyazaki的“Analysis of Transient temperature Profile During Thermal Plasma JetAnnealing of Si Films on Quartz Substrate(在石英基板上Si膜的热等离子流退火过程中的瞬时温度曲线分析)”，Jpn.J.Appl.Phys.45(2006)第4355-4357页。
发明内容
然而，在制造晶体材料的常规方法中，将液滴从初始速度为零自由下落，这很难在基板上的期望位置制造晶体。
在制造晶体材料的常规方法中，由于不考虑当液滴撞击在冷却构件上时液滴的量和冷却构件的温度之间的关系，因此根据自由下落液滴的量，所述冷却构件可能被熔化。
因此，本发明涉及上述问题的解决，并且本发明的目的为提供能够在基板上的期望位置制造晶体的晶体制造装置。
本发明的另一目的为提供用于在基板上制造晶体的晶体制造装置同时防止基板熔化。
本发明的另一目的为提供通过在期望位置上制造晶体的制造半导体设备的方法，所述方法具有减少的步骤数。
本发明的另一目的为提供由晶体制造装置制造的半导体设备，所述晶体制造装置在基板上制造晶体同时防止基板熔化。
根据本发明，晶体制造装置包含基板、熔化物保持器和排出单元。所述熔化物保持器具有面对基板提供的排出口并保持包含半导体构成元素的熔化物。排出单元布置为以期望的初始速度从熔化物保持器的排出口向基板排出包含半导体构成元素的液滴。
优选地，所述晶体制造装置还包含温度检测器和控制器。当液滴到达基板时，温度检测器检测基板的温度。控制器控制液滴的量和/或初始速度从而使由温度检测器检测的温度低于基板的熔点。
优选地，温度检测器包含光强度检测单元、操作单元和温度输出单元。光强度检测单元用激光束照射基板并检测第一光强度特性，所述第一光强度特性表示由激光束干涉引起的反射光光强度和时间之间的关系。运算单元基于外部输入数据计算第二光强度特性，所述第二光强度特性表示当在虚拟基板上施加与施加于基板的热负荷相等的热负荷时，在虚拟基板上的光强度和时间之间的关系，其与第一光强度特性最接近，并且输出再现基板，其中在具有计算的第二光强度特性的虚拟基板中将温度随时间的变化再现。温度输出单元输出每次从运算单元中输出的再现基板的温度作为基板的温度。
优选地，排出口以正方形状沿着基板的任意侧布置并且包含用于排出所述液滴的多个微孔。
优选地，晶体制造装置还包含移动单元。所述移动单元在与其中布置多个微孔方向的接近垂直方向上移动基板。
熔化物和液滴各自由硅熔体、硅锗熔体和锗熔体中的一种制成。
根据本发明，半导体设备的制造方法包括：第一步骤，制备下层，所述下层包含在基板上形成的半导体层、在基板上形成的绝缘层和在基板上形成的半导体层和绝缘层中的一种，所述基板包含不同于半导体的材料的异质基板和半导体基板中的一种；第二步骤，通过以期望的初始速度向基板上的期望位置排出半导体构成元素的液滴来制备结晶半导体层；以及第三步骤，使用制备的结晶半导体层和/或所述下层来制造半导体设备。
优选地，第一步骤包括：第一子步骤，在基板上制备栅电极；第二子步骤，在栅电极上制备绝缘层；以及第三子步骤，在绝缘层上制备包含掺杂剂的第一半导体区域和第二半导体区域，在第二步中，通过排出液滴来提供结晶半导体层，所述液滴处于与第一半导体区域和第二半导体区域接触并位于栅电极上。
优选地，第一步骤包括：第一子步骤，在基板上制备各向异性层；以及第二子步骤，在各向异性层上制备绝缘层。在第二步中，通过将液滴排放在绝缘层上来制备结晶半导体层，由此将各向异性层结晶。
优选地，第二步骤包括：第一子步骤，通过将所述液滴排放在所述下层上来制备第一晶粒，所述下层包含保持基板和在所述保持基板上形成的剥离层；第二子步骤，通过将所述液滴排放在所述下层上来制备第二晶粒，从而使所述液滴在保持基板的面内方向上与已经制成的晶粒接触；以及第三子步骤，重复进行所述第二子步骤直至在所述下层上制备具有期望面积的结晶半导体层。
此外，根据本发明，半导体设备包含异质基板、半导体层、氧化物层和电极。异质基板包含不同于半导体的材料。半导体层与异质基板接触而形成并处于结晶相。氧化物膜与半导体层接触而形成并位于半导体层上。电极与氧化物膜接触而形成并位于氧化物膜上。半导体层包含第一区、第二区和沟道区。第一区具有第一导电类型。第二区在异质基板面内方向上远离第一区的位置形成并具有第一导电类型。沟道区提供在异质基板面内方向上的第一区和第二区之间，并与第一区和第二区以及氧化物膜接触。
优选地，异质基板由热塑性树脂制成，并且半导体层嵌入在异质基板中。
优选地，半导体层处于在一个方向上取向的单晶相。
此外，半导体设备包含异质基板、半导体层以及第一电极和第二电极。异质基板包含不同于半导体的材料。半导体层提供在异质基板上并处于晶体相中。第一电极与半导体层的表面接触，所述表面处于异质基板一侧。第二电极与处于异质基板一侧表面相反的半导体层的表面接触，并包含在异质基板的面内方向上以任意间隔布置的多个线状金属。半导体层在与异质基板垂直的方向上具有p-n结并在与处于异质基板一侧的半导体层表面相反的表面上具有从第一电极突向第二电极的锥形结构。
优选地，半导体层包含多晶硅、单晶硅、多晶硅锗、单晶硅锗、多晶锗和单晶锗中的一种。
此外，根据本发明，半导体设备的制造方法包括：第一步骤，用氢终止单晶半导体基板的表面；第二步骤，通过以期望的初始速度将半导体构成元素的液滴排放在位于半导体基板上的用氢终止的表面上的期望位置来制备结晶半导体层；第三步骤，从半导体基板上除去结晶半导体层；以及第四步骤，通过将除去的结晶半导体层固定在不同于半导体的异质基板上来制造半导体设备。
优选地，第四步骤包括：第一子步骤，将所述除去的结晶半导体层固定在异质基板上；第二子步骤，形成第一半导体区域和第二半导体区域，所述第一半导体区域和第二半导体区域具有的导电类型与在所述异质基板的面内方向上的所述结晶半导体层的一端上的第一区中和所述结晶半导体层的另一端上的第二区中的所述结晶半导体层的导电类型不同；第三子步骤，形成与除第一半导体区域和第二半导体区域之外的结晶半导体层区域接触的氧化物膜；以及第四子步骤，形成与氧化物膜接触的电极。
在第一子步骤中，优选将结晶半导体层嵌入包含热塑性树脂的异质基板中。
优选地，第一步骤包括：第一子步骤，在半导体基板的一主表面上形成具有近似锥形结构的多个孔，所述近似锥形结构在半导体基板的厚度方向上突出；以及第二子步骤，用氢终止具有多个孔的半导体基板的一主表面。所述第四步骤包括：在除去的结晶半导体层的厚度方向上形成p-n结的子步骤；在结晶半导体层的具有锥形结构的一表面上形成包含多个线状金属的第一电极的子步骤，所述线状金属在结晶半导体层的面内方向上以任意间隔布置；在结晶半导体层的与一表面相反的另一表面上形成第二电极的子步骤；以及将结晶半导体层固定在异质基板上的子步骤。
在固定的子步骤中，将所述结晶半导体层粘附至所述异质基板上。
根据本发明，将半导体构成元素的熔化物作为液滴以期望的初始速度向基板排出，当到达基板上时液滴开始凝固，从而在基板上制成结晶半导体。因此，液滴比当允许其自由下落时更容易飞向基板。由于液滴的尺寸减小，其因为大气压变得更难将液滴排放在期望的方向上，因此如果给予液滴初始速度就能够提高到达位置的精确度。此外，基于初始速度，能够控制到达后的膜厚度和凝固。在这种情况下，当初始速度更快时，膜厚度减小，因此冷却速度能够提高。
因此，根据本发明，能够在基板上的期望位置制备晶体。
而且根据本发明，控制液滴的量，从而当液滴到达基板上时，使其温度低于基板的熔点。
因此，根据本发明，能够在基板上制造晶体同时防止基板熔化。
此外，根据本发明，将液滴以期望的初始速度排向下层，所述下层包含在基板上形成的半导体层，在基板上形成的绝缘层和在基板上形成的半导体层/绝缘层中的一种，所述基板包含由不同于半导体和半导体基板的材料制成的一种异质基板，并且使用制备的结晶半导体层和/或所述下层制造半导体设备。因此，通过排出液滴能够制造晶体硅层，并且使用通过排出液滴制成的晶体硅层来制造半导体设备。否则，所述晶体硅层由常规图案化技术制造。
因此，根据本发明，能够通过减少的步骤来制造半导体设备。
附图简述
图1为根据本发明实施方案的晶体制造装置的示意图。
图2为通过图1所示线圈的电流的波形图。
图3为图1所示晶体制造装置中的操作的流程图。
图4为使用图1所示晶体制造装置制造的晶体硅的拉曼光谱图。
图5为根据本发明实施方案的另一晶体制造装置的示意图。
图6为显示液滴排放在基板上时的基板温度的时间图。
图7为持续时间和体积之间的关系的曲线图。
图8为显示液滴排放在基板上时的基板表面温度的时间图。
图9为图5所示晶体制造装置中的操作的流程图。
图10为根据本发明实施方案的另一晶体制造装置的示意图。
图11为显示图10所示温度检测器结构的方框图。
图12为显示图11所示运算单元结构的方框图。
图13为显示反射率随时间如何变化的曲线图。
图14为显示反射率随时间如何变化的曲线图。
图15为显示再现基板概念的示意图。
图16为例示图10所示晶体制造装置中的操作的流程图。
图17为根据本发明实施方案的另一晶体制造装置的示意图。
图18为使用液滴作为热源的晶体硅制造方法的流程图。
图19为根据本发明实施方案的TFT制造方法的第一流程图。
图20为根据实施方案的TFT制造方法的第二流程图。
图21为根据实施方案的TFT制造方法的第三流程图。
图22为根据实施方案的TFT制造方法的第四流程图。
图23为根据本发明实施方案的太阳能电池制造方法的第一流程图。
图24为根据实施方案的太阳能电池制造方法的第二流程图。
图25为X射线衍射光谱。
图26为另一X射线衍射光谱。
图27为根据本发明实施方案的TFT的截面图。
图28为图27所示TFT制造方法的第一流程图。
图29为图27所示TFT制造方法的第二流程图。
图30为图27所示TFT制造方法的第三流程图。
图31为以矩阵排列的TFT制造方法的部分流程图。
图32为根据本发明实施方案的太阳能电池的透视图。
图33为沿着图32中的线XXXIII-XXXIII得到的太阳能电池的截面图。
图34为图32和33所示太阳能电池的制造方法的第一流程图。
图35为图32和33所示太阳能电池的制造方法的第二流程图。
图36为图32和33所示太阳能电池的制造方法的第三流程图。
图37为图32和33所示太阳能电池的制造方法的第四流程图。
图38为根据本发明实施方案的另一太阳能电池的透视图。
图39为沿着图38中所示线XXXIX-XXXIX得到的太阳能电池的截面图。
图40为根据本发明实施方案的另一太阳能电池的透视图。
图41为沿着图40中所示线XXXXI-XXXXI得到的太阳能电池的截面图。
实施本发明的最佳方式
本发明的实施方案将结合附图进行描述，其中将相同的或相对应的部分由相同的标记符号来命名并且不重复其描述。
图1为根据本发明实施方案的晶体制造装置的示意图。参考图1，根据实施方案的晶体制造装置10包含支架1、弹簧2、磁性体3、线圈4、电源回路5、活塞6、圆筒7、加热器8、反射体9、基板11和XY平台12。
弹簧2具有固定在支架1上的一端和连接至磁性体3的另一端。
磁性体3具有连接至弹簧2的一端和连接至活塞6的另一端。线圈4围绕磁性体3缠绕并在电源回路5和接地节点GND之间电连接。
活塞6由氮化硼(BN)制成并包括直线构件61和停止构件62。直线构件61为圆柱形，并且其直径为1.5mmφ及长度为145mm。停止构件62提供在距磁性体3和活塞6连接处40mm的位置。直线构件61具有连接至磁性体3的一端和面插入圆筒7中的另一端。
圆筒7由BN制成且具有中空柱形。圆筒7通过支持构件(未显示)固定在支架1上。圆筒7的内径为1.6mm且外径为6.0mm。圆筒7在其底面7B上具有小孔71。例如，小孔71的直径为100μmφ。
加热器通过支持构件(未显示)固定在支架1上。加热器8的内径为7mmφ且沿着圆筒7的侧面7A和底面7B提供。加热器8在底面8B上具有间隙81。
反射体沿着加热器8的侧面8A和底面8B提供。反射体9在面对加热器8底面8B的部分具有间隙91。
基板11放置在XY平台12上并在距反射体9为30mm的位置面对反射体9布置。
XY平台12通过支持构件(未显示)固定在支架1上并支持基板11。
当磁性体3在垂直方向DR1上移动时，弹簧2伸展/收缩。当电流通过线圈4时，磁性体3在垂直方向DR1上移动。线圈4用于在电源回路5和接地节点GND之间传送电流。
电源回路5传送电流通过线圈4。当磁性体3上下移动时，活塞6上下移动并在硅熔体13上施加压力，所述硅熔体13保持在圆筒7中的下部。活塞6使部分硅熔体13以液滴14的形式并以初始速度v0通过小孔71排出。在这种情况下，例如，初始速度v0为1.02m/s或1.03m/s，并根据实施方案设置为0.2m/s至2m/s。
圆筒7保持硅熔体13。加热器8将圆筒7加热至1580℃并且一小块硅熔化进入硅熔体13中。反射体9从加热器8向圆筒7反射热量。XY平台12在基板11的平面内移动基板11。
注意，在反射体9和基板11之间的区域充满了惰性气体例如氩气(Ar)。
图2为通过图1所示线圈的电流的波形图。参考图2，通过线圈4的电流i具有脉冲波形wv。脉冲波形wv具有宽度W和高度H。宽度W为毫秒级。高度H等于电流i1的电流值。例如，电流i1的电流值为1.37A。
磁性体3布置为在线圈4以上突出2mm的位置并在该位置上用弹簧2平衡。当在时间t1将脉冲波形wv(24V，1.37A)施加于线圈4时，从时间t1至t2的期间内使电流i1从电源回路5流向接地节点GND。因此，磁性体3受到下向力(在从弹簧2至活塞6的方向上)并被向下拉伸。然后，活塞6随着磁性体3的移动而向下移动。
当对线圈4施加的脉冲波形wv结束时，弹簧2的恢复力向上(在从活塞6至弹簧2的方向上)移动磁性体3并使磁性体3恢复至平衡状态。
在这种情况下，移动活塞6在最高位置和最低位置之间的差值为数十微米。
以这种方式，当电流i以波形wv的形式通过线圈4时，活塞6在时间t1向下移动数十微米，然后在时间t2向上移动数十微米。
然后，当其向下移动时，由于活塞6通过预定压力挤压硅熔体13，因此部分硅熔体13以液滴14的形式并以初始速度v0通过小孔71排出。
如上所述，反射体9和基板11之间的距离为30mm，因此当液滴14以初始速度v0(1.02m/s)排出时，液滴14需要约26毫秒到达基板11。
另一方面，当使液滴14从小孔71自由下落时，液滴14需要78毫秒到达基板11。
以这种方式，根据本发明，由于通过活塞6将压力施加在硅熔体13上并使液滴14以初始速度v0排出，因此与使液滴自由下落的情况相比液滴到达基板11所需的时间能够降低至约三分之一。
图3为用于例示图1所示晶体制造装置10中的操作的流程图。参考图3，当制造晶体制造装置的操作开始时，将硅颗粒放置在圆筒7中(步骤S1)。
然后，通过加热器8将圆筒7加热至1580℃并在圆筒7中制造硅熔体13(步骤S2)。电源回路5以具有指定宽度W和指定高度H的脉冲波形wv传送电流i通过线圈4以上下移动活塞6(步骤S3)。
然后，当其向下移动时，活塞6将指定的压力施加在硅熔体13上，并且具有指定体积的液滴14以初始速度v0通过圆筒7的小孔71向基板11上的期望位置排出(步骤S4)。
液滴14到达基板11并且凝固。结果，在如图1所示的基板11上的期望位置制造晶体硅20(步骤S5)。以这种方式，一系列操作结束。
以这种方式，在晶体制造装置10中，液滴14以初始速度v0排出在基板11上并在基板11上凝固以在基板11上制造晶体硅20。结果，与其中使其自由下落的情况相比使液滴14更容易飞向基板11。
因此，使用晶体制造装置10，能够在基板11上的期望位置制造晶体硅20。
图4为显示使用图1所示晶体制造装置10制造的晶体硅的拉曼光谱的曲线图。在图4中，纵坐标表示拉曼散射强度且横坐标表示拉曼位移。注意，图4示出单晶硅(Si)的拉曼光谱用于比较。
参考图4，使用晶体制造装置10制造的晶体硅20(图4中熔化Si的晶体)的拉曼光谱具有与单晶硅的拉曼光谱相同的峰波数并且其在半峰高处的全宽度基本上与单晶硅Si的全宽度相同。
因此，已经发现使用晶体制造装置10制造的晶体硅20具有的结晶度和单晶Si的结晶度一样高。
图5为根据本发明实施方案的另一晶体制造装置的示意图。根据实施方案的晶体制造装置可以为图5所示的晶体制造装置10A。参考图5，除了其另外包含控制器15之外，晶体制造装置10A基本上与图1所示晶体制造装置10相同。
控制器15存储具有彼此不同的熔点的多种类型基板的信息，其与具有至少不同宽度W或高度H的多个脉冲波形有关。所述多个脉冲波形为当液滴14各自排向基板时使液滴14具有相应基板的温度低于基板的熔点这样的体积(量)的脉冲波形。
当从外部接收这样类型的基板11时，控制器15选择对应于所接收类型基板的脉冲波形并向电源回路5输出所选择的脉冲波形。
注意，在晶体制造装置10A中，电源回路5传送从控制器15接收的脉冲波形形式的电流i通过线圈4。
图6为用于例示当液滴排出到基板上时基板温度的时间图。在图6中，纵坐标表示基板温度的绝对温度且横坐标表示时间。当液滴14的体积分别为0.95mm3、0.47mm3、0.32mm3、0.19mm3和0.09mm3时，曲线k1至k5为对应于基板温度的时间图。
参考图6，当液滴14的体积为0.95mm3并且液滴14到达基板11时，基板温度升高至约1600K，然后逐渐降低。当液滴14的体积为除了0.95mm3的体积时，一旦液滴14到达基板11，基板温度还升高然后逐渐降低。当液滴14的体积增加时，基板温度升高。
图7为显示持续时间和体积之间的关系的曲线图。在图7中，纵坐标表示持续时间(ms)且横坐标表示液滴14的体积。注意，持续时间是指当液滴14到达基板11时，其中基板11的温度达到最大温度的时间和其中基板的温度降低至最大温度的90％的时间之间的一段时间。
参考图7，持续时间的增加与液滴14的体积成比例。更具体地，当液滴14的体积较大时基板11的冷却速度较低且当液滴14的体积较小时速度较高。因此，在液滴14到达基板之后，当液滴14的体积较大时基板11的温度维持在较高温度且当液滴14的体积较小时维持在较低温度。
结果，当液滴14的体积不超过0.5mm3时，能够使用玻璃基板作为基板11，并且当液滴14的体积不超过0.02mm3时，能够使用塑料基板作为基板11。
图8为显示当液滴排出到基板上时基板的基板温度的时间图。在图8中，纵坐标表示以绝对温度计的基板的基板温度且横坐标表示时间。当液滴14的排出压力逐渐升高时，曲线k6至k8显示基板的表面温度和时间之间的关系。
参考图8，当液滴14的排出压力增加时基板的表面温度更容易降低(参见通过从曲线k6至曲线k8的变化产生的表面温度的变化)。
这是因为当液滴14的排出压力较高时，在到达基板之后液滴14的扩张较宽并使产生的膜厚度降低。
当液滴14的排出压力较高时液滴14的初始速度v0增加且当液滴14的排出压力较低时初始速度v0降低。因此，如果控制液滴14的排出压力，换言之，控制液滴14的初始速度v0，就能控制基板的温度低于基板的熔点。
如前所述，基板11的温度主要依赖于液滴14的体积和初始速度v0。当液滴14到达基板11且基板11熔化时，在液滴14凝固时基板11的构成元素作为杂质混入液滴14，其降低通过凝固液滴14制造的晶体硅的质量。基板不熔化当然是有利的。
因此，根据本实施方案，控制从圆筒7的小孔71排出的液滴14的体积(量)使基板11的温度低于基板11的熔点。
在本实施方案中，控制从圆筒7的小孔71排出的液滴14的初始速度v0使基板11的温度低于基板11的熔点。
此外，在本实施方案中，控制从圆筒7的小孔71排出的液滴14的体积(量)和初始速度v0使基板11的温度低于基板11的熔点。
更具体地，在本实施方案中，控制从圆筒的小孔71排出的液滴14的体积(量)和初始速度v0的至少一种使基板11的温度低于基板11的熔点。
现在描述控制液滴14的体积(量)和/或初始速度v0的方法。当图2所示脉冲波形wv的宽度W增加时，磁性体3承受持续较长时间的力，因此活塞6施加在硅熔体13上的压力持续较长时间。结果，从小孔71排出的液滴14的体积(量)增加。
当脉冲波形wv的上升或下降变得陡峭时，磁性体3的移动速度增加，其还会增加活塞6的移动速度。然后活塞6在硅熔体13上施加更高的压力。
此外，当脉冲wv的高度(即电流i的电流值)增加时，磁性体3的移动速度增加，其会增加活塞6的移动速度。结果，活塞6在硅熔体13上施加更高的压力。
因此，根据本发明，基于脉冲波形wv的宽度W来控制液滴14的体积(量)并且基于脉冲波形wv的上升或下降的陡度(脉冲波形wv上升或下降的倾斜度)和电流值来控制液滴14的初始速度v0。
结果，当仅控制液滴14的体积(量)时，其仅需要改变仅脉冲波形wv的宽度W，而当仅控制液滴14的初始速度v0时，其仅需要改变脉冲波形wv的上升或下降或者电流值的陡度和电流值。当控制液滴14的体积(量)和初始速度v0二者时，应当控制脉冲波形wv的宽度W、脉冲波形wv的上升或下降的陡度和电流值。
以这种方式，基于脉冲波形wv的宽度W能够控制液滴14的体积且基于脉冲波形wv的高度H以及上升和下降的陡度能够控制液滴14的初始速度v0。
如上所述，当液滴14的体积(量)不超过0.5mm3时，能够使用玻璃基板，且当液滴14的体积(量)不超过0.02mm3时，能够使用塑料基板。因此，当基板11为玻璃基板时，必须施加脉冲波形wv1形式的电流i通过线圈4，所述脉冲波形wv1使液滴14的体积(量)不超过0.5mm3。当基板11为塑料基板时，必须施加脉冲波形wv2形式的电流i通过线圈4，所述脉冲波形wv2使液滴14的体积(量)不超过0.02mm3。
当在晶体制造装置10A中使用的基板11为玻璃或塑料基板时，控制器15存储玻璃基板和脉冲波形wv1之间的对应关系以及塑料基板和脉冲波形wv2之间的对应关系。当基板11为玻璃基板时，控制器15从外部接收该类型的基板作为玻璃基板，选择相应于由所接收类型的基板指定的玻璃基板的脉冲波形wv1并向电源回路5输出选择的脉冲波形。当基板11为塑料基板时，控制器15从外部接收该类型的基板作为塑料基板，选择相应于由所接收类型的基板指定的塑料基板的脉冲波形wv2并向电源回路5输出选择的脉冲波形。
然后，当从控制器15接收到脉冲波形wv1时，电源回路5以脉冲波形wv1的形式传送电流i通过线圈4。以这种方式，活塞6上下移动并通过圆筒7的小孔71向玻璃基板排出具有的体积(量)为0.5mm3或更小的液滴14。液滴14到达玻璃基板上并凝固。在这种情况下，玻璃基板保持处于温度低于其熔点的状态。
当从控制器15接收到脉冲波形wv2时，电源回路5以脉冲波形wv2的形式传送电流i通过线圈4。以这种方式，活塞6上下移动并通过圆筒7的小孔71向塑料基板排出具有的体积(量)为0.02mm3或更小的液滴14。液滴14到达塑料基板上并凝固。在这种情况下，塑料基板保持处于温度低于其熔点的状态。
图9为用于例示图5所示晶体制造装置10A中的操作的流程图。除了由步骤S3A和S4A代替图3流程图中的步骤S3和S4之外，图9中的流程图基本上与图3中的流程图相同。
参考图9，当在晶体制造装置10A中开始制造晶体硅20的操作时，依次进行上述步骤S1和S2。
然后，控制器15从外部接收这样类型的基板11作为信息并选择相应于由所接收类型的基板11指定的基板的脉冲波形，然后向电源回路5输出选择的脉冲波形。电源回路5以从控制器15接收的脉冲波形的形式传送电流通过线圈4。然后，活塞6通过上述机理上下移动。更具体地，回路以具有宽度W和/或高度H的波形传送电流用于排出液滴14，所述液滴14具有的体积(量)和/或初始速度使基板的温度低于所述基板的熔点，以使活塞6上下移动(步骤S3A)。
结果，将液滴14以初始速度v0向基板11上的期望位置排出，所述液滴14具有的体积使基板11的温度低于基板11的熔点(步骤S4A)。
此后，进行上述步骤S5，并且一系列操作结束。
以这种方式，在晶体制造装置10A中，将液滴14排出到基板11上以制造晶体硅20，所述液滴14具有的体积(量)和/或初始速度使基板11的温度低于所述基板11的熔点。因此，当液滴14到达基板11上时，基板11的温度保持处于温度低于基板11的熔点的状态。
因此，能够制造晶体硅20同时防止基板11熔化。
图10为根据本发明实施方案的另一晶体制造装置的示意图。根据所示实施方案的晶体制造装置可以为图10所示的晶体制造装置10B。参考图10，除了由控制器15A代替控制器15和另外提供温度检测器30之外，晶体制造装置10B基本上与图5所示的晶体制造装置10A相同。
当液滴14到达基板11时，控制器15A从温度检测器30接收基板11的温度Tsub，选择脉冲波形用于排出液滴14，所述液滴14具有的体积(量)和/或初始速度使接收的温度Tsub低于所述基板11的熔点并向电源回路5输出所选择的脉冲波形。
根据将被描述的方法，当液滴14到达基板11时，温度检测器30检测基板11的温度Tsub并向控制器15A输出检测的温度Tsub。
图11为图10所示温度检测器30的结构的方框图。参考图11，温度检测器30包含光强度检测单元31、运算单元32和温度输出单元33。温度检测器30为检测基板11的温度的检测器，所述基板11在其温度和折射率之间具有特定关系。
光强度检测单元31在基板11上发射激光束并针对基板11的不同位置检测光强度特性X，所述光强度特性X表示时间和反射光光强度之间的关系，所述反射光归因于在基板11上多次反射的激光束的干涉。光强度检测单元31向运算单元32输出在检测的不同位置的多个光强度特性X。
运算单元32从光强度检测单元31接收多个光强度特性X并从外部接收输入数据。所述输入数据包括用于操作的初始值和其校正值。初始值包括对应于基板11的外形条件、基板11的热和光学条件、从硅熔体13中的热传递和虚拟基板(基板具有的外形以及热和光学条件与基板11的外形以及热和光学条件相同)从硅熔体13接收热传递的区域的尺寸。
基板11的外形条件包括例如基板的厚度、面积和平行度。基板11的热和光学条件包括初始温度、初始反射率、热导率、密度、比热、折射率的温度依赖性等。
运算单元32接收多个光强度特性X和输入数据，并且根据将被描述的方法基于接收的输入数据针对虚拟基板的不同位置计算提供的虚拟基板的光强度特性Y，所述虚拟基板具有与施加在基板11上的相同的热负荷量。运算单元32在多个光强度特性X和多个光强度特性Y之中选择一个光强度特性X和一个光强度特性Y对应于各个虚拟基板和基板11中的相同位置，检测所选择光强度特性Y和X之间的差值并通过校正输入数据计算光强度特性Y直到差值最小(或直到光强度特性Y最接近光强度特性X)。以这种方式，在计算的多个光强度特性Y之中，运算单元32获得最接近光强度特性X的光强度特性Yopt作为光强度特性Z。
运算单元32对虚拟基板和基板11中的不同位置进行这种处理。结果，运算单元32针对虚拟基板的各个位置获得光强度特性Z，生成再现基板，在该再现基板中实现具有获得的多个光强度特性Z的虚拟基板的温度分布和随时间变化的温度并向温度输出单元33输出再现基板。
温度输出单元33获得基板11的温度分布或在基板11不同位置随时间变化的温度并向控制器15A输出获得的温度分布或随时间变化的温度。
图12为图11所示运算单元的结构的方框图。参考图12，运算单元32包括数据输入部分321、热导分析部分322、转换部分323、光学分析部分324、判定部分325和输出部分326。
数据输入部分321从外部接收上述输入数据。除非从判定部分325接收到指令信号COM指示重新计算，否则数据输入部分321在输入数据中会向热导分析部分322输出初始值。当从判定部分325接收到指令信号COM时，数据输入部分向热导分析部分322输出校正初始值。
热导分析部分322从数据输入部分321接收在输入数据中的初始值或校正初始值并基于接收到的初始值或校正初始值使用已知的热导分析方法获得虚拟基板的温度分布特性。一种这样的已知方法为由非专利文献1公开的热导分析方法。虚拟基板的温度分布特性包括在虚拟基板中的不同位置随时间变化的温度。热导分析部分322向转换部分323和判定部分325输出获得的虚拟基板的温度分布特性。
转换部分323从热导分析部分322接收虚拟基板的温度分布特性并将接收到的虚拟基板的温度分布特性转换为折射率分布特性。例如，当将具有的波长为633nm的激光束照射在石英基板上时，在折射率n和温度T(℃)之间建立以下关系：n＝1.457+1.2×10-5T。当将具有的波长为633nm的激光束照射在Si基板上时，在折射率n和温度T(℃)之间建立以下关系：n＝4.04+2.105×10-4T。因此，转换部分323使用折射率n和温度T之间的这些关系式将虚拟基板的温度分布特性转化为虚拟基板的折射率分布特性。如上所述，虚拟基板的温度分布特性包括在虚拟基板的不同位置的随时间变化的温度且折射率分布特性包括在虚拟基板的不同位置的折射率随时间的变化。转换部分323向光学分析部分324输出产生的虚拟基板的折射率分布特性。
光学分析部分324从转换部分323接收虚拟基板的折射率分布特性并基于接收到的虚拟基板的折射率分布特性使用已知的光学分析方法针对虚拟基板的各个位置来获得虚拟基板的光强度特性Y。光学分析部分324向判定部分325输出获得的虚拟基板的多个光强度特性Y。
判定部分325从光强度检测单元31接收基板11的多个光强度特性X、从光学分析部分324接收虚拟基板的多个光强度特性Y以及从热导分析部分322接收虚拟基板的温度分布特性。判定部分325针对各个虚拟基板和基板11的相同位置选择一个光强度特性X和一个光强度特性Y并通过模式匹配方法获得在选择的光强度特性X和选择的光强度特性Y之间的振动数和相位的差值。判定部分325重复获得所述差值直到振动数和相位的差值最小。因此，判定部分325产生指令信号COM并向数据输入部分321输出所述信号直到获得至少三个差值。这是因为当能获得至少三个差值时，能够检测出最小差值。更具体地，能够理解，当第二次获得的差值小于第一次获得的差值并且第三次获得的差值大于第二次获得的差值时，第二次获得的差值最小。
判定部分325进行在虚拟基板中的不同位置检测最小差值的过程。当针对虚拟基板中的各个位置判定出最小差值时，判定部分325将获得最小差值时的多个光强度特性Y确定为再现基板的光强度特性Z。判定部分325还将检测出光强度特性Z时从热导分析部分322接收的温度分布特性(温度分布特性包括再现基板的不同位置中随时间变化的温度)确定为再现基板的温度分布特性。然后，判定部分325向输出部分326输出再现基板的温度分布特性。
当从判定部分325接收到再现基板的温度分布特性时，输出部分326生成再现基板，其中基于接收到的再现基板的温度分布特性再现不同位置的温度分布和随时间变化的温度并向温度输出单元33输出生成的再现基板。
图13和14为显示反射率随时间如何变化的曲线图。在图13和14中，纵坐标表示反射率且横坐标表示时间。
参考图13，判定部分325将针对基板11中的一个位置选择的光强度特性X与针对虚拟基板中的对应于基板11的该位置的一个位置的光强度特性Y比较并获得光强度特性X和Y之间的差值。
如图13所示，由于光强度特性X和Y振动并且光强度特性X和Y在不同位置具有峰和谷，因此通过模式匹配方法判定部分325容易获得光强度特性X和Y之间的振动数和相位的差值。
判定部分325重复获得使用校正初始值计算的光强度特性X和光强度特性Y之间的差值并最终检测具有最小差值的光强度特性Z，换言之，最接近光强度特性X的特性Z(参见图14)。
判定部分325针对虚拟基板的不同位置进行检测光强度特性Z的过程并检测多个这样的光强度特性Z。以这种方式，当检测的多个光强度特性Z作为再现基板的温度分布特性时，判定部分325向输出部分326输出从热分析部分322接收到的虚拟基板的温度分布特性。
图15为显示再现基板的概念图。注意，图15示出四个位置的温度分布和四个位置的随时间变化的温度用于使说明容易。
参考图15，当从判定部分325接收到再现基板的温度分布特性时，输出部分326将形成接收到的温度分布特性的在位置PS1至PS4的温度随时间的变化特性CH1至CH4再现在再现基板SUB上。输出部分326向温度输出单元33输出再现基板SUB。
当接收到再现基板SUB时，温度输出单元33参考再现基板SUB以检测在位置PS1至PS4的各个时间的温度并向控制器15A输出结果。
如上所述，温度检测器30针对基板中的各个位置在计算的多个光强度特性Y之中检测最接近实际检测的光强度特性X的光强度特性Y作为光强度特性Z并且当在各个位置检测出多个光强度特性Z时获得温度分布特性(包括基板的各个位置的随时间变化的温度)作为基板11的温度分布和基板11的各个位置的温度随时间的变化。
当液滴14通过上述方法到达基板11上时，温度检测器30获得基板的温度Tsub并向控制器15A输出获得的温度Tsub。
当从温度检测器30接收到基板11的温度Tsub时，控制器15A产生脉冲波形用于排出具有使接收到的温度Tsub低于基板11的熔点的体积(量)的液滴14并向电源回路5输出产生的脉冲波形。
在这种情况下，当从温度检测器30接收到的温度Tsub低于基板11的熔点时，控制器15A依次产生具有不同宽度W和/或高度H的脉冲波形，向电源回路5输出脉冲波形并最终确定脉冲波形。
因此，当使用晶体制造装置10B在基板11上制造晶体硅20时，在基板11提供测试区域，并且当在测试区域温度Tsub低于基板11的熔点时，最终确定脉冲波形。使用确定的脉冲波形，在基板11上的期望位置制造晶体硅20。
图16为用于例示图10所示晶体制造装置10B中的操作的流程图。图16中的流程图具有步骤S3B和S3C代替图9中的步骤S3A，并且其它部分与图9中的流程图的部分相同。
参考图16，当使用晶体制造装置10B制造晶体硅20的操作开始时，依次进行上述步骤S1和S2。
此后，通过XY平台12移动基板11使基板11的测试区域相对于圆筒7的小孔71。然后，在测试区域中，当改变宽度W和/或高度H时，确定具有宽度W和/或高度H的脉冲波形用于排出具有使基板11的温度低于基板11的熔点的体积(量)和/或初始速度的液滴14(步骤S3B)。
在这种情况下，控制器15A产生具有宽度W1和高度H1的脉冲波形wv01并向电源回路5输出产生的脉冲波形wv01，并且电源回路5以脉冲波形wv01应用电流通过线圈4以上下移动活塞6，使液滴14在基板11的测试区域中排出。当液滴14通过上述方法到达基板11的测试区域时，温度检测器30检测基板11的温度Tsub1并向控制器15A输出检测的Tsub1。
当温度Tsub1低于基板11的熔点时，控制器15A确定脉冲波形wv01作为脉冲波形用于排出具有使基板11的温度低于基板11的熔点的体积(量)和/或初始速度的液滴14。
另一方面，当温度Tsub1不低于基板11的熔点时，控制器15A产生其中改变宽度W1和高度H1的至少之一的脉冲波形wv02并向电源回路5输出产生的脉冲波形，并且电源回路5以脉冲波形wv02传送电流通过线圈4以上下移动活塞6，使液滴14向基板11的测试区域排出。当液滴14通过上述方法到达基板11的测试区域时，温度检测器30检测基板11的温度Tsub2并向控制器15A输出检测的Tsub2。
此后，重复进行上述操作直到基板11的温度Tsub低于基板11的熔点并且控制器15A确定脉冲波形用于排出具有使基板11的温度低于基板11的熔点的体积(量)和/或初始速度的液滴14。
在步骤S3B之后，XY平台12移动基板11使制造晶体硅20的期望位置相对于圆筒7的小孔71，控制器15A向电源回路5输出确定的脉冲波形，并且电源回路5以从控制器15A接收到的脉冲波形传送电流通过线圈4以上下移动活塞6(步骤S3C)。
然后，依次进行步骤S4A和S5并在基板11上的期望位置制造晶体硅20。
当使用晶体制造装置10B制造晶体硅20时，在基板11上排出具有使检测的基板11的温度Tsub低于基板11的熔点的体积(量)和/或初始速度的液滴14并制造晶体硅20。
因此，能够在基板11上的期望位置制造晶体硅20同时确保防止基板11熔化。能够在具有不同熔点的各个基板11上的期望位置制造晶体硅20同时确保防止基板11熔化。
当使用晶体制造装置10B制造晶体硅20时，通过温度检测器30能够检测基板11上的各个不同位置的温度Tsub，因此能够在基板11上的期望位置制造晶体硅20同时确保防止基板11熔化，所述期望位置倾向于在周围和中心部分之间存在温度差异。
而且，当使用晶体制造装置10B制造晶体硅20时，通过温度检测器30能够检测基板11上的不同位置温度Tsub随时间的变化。因此，控制器1SA可以从温度检测器30接收在基板11上的各个位置温度Tsub的变化，并且当基板11的温度达到其中到达基板11上的液滴14容易凝固的温度时产生脉冲波形，从而在基板11上的期望位置制造晶体硅20。
以这种方式，能够制造具有高再现性的高质量的晶体硅20。
图17为根据本发明实施方案的另一晶体制造装置的示意图。根据实施方案的晶体制造装置可以为图17所示的晶体制造装置10C。
参考图17，晶体制造装置10C具有活塞60和圆筒70分别代替图1所示的晶体制造装置10中的活塞6和圆筒7，并且其它部分与晶体制造装置10的部分相同。
活塞60由BN制造并包含直线构件601和停止构件602。直线构件601为圆柱形并具有矩形截面。底面的面积为1.5mm×50mm，且高度为145mm。相距磁性体3和活塞60之间的连接位置40mm提供停止构件602。直线构件601具有连接至磁性体3的一端和插入圆筒70中的另一端。
圆筒70由BN制造并具有含有矩形截面的中空柱形。圆筒70通过支持构件(未显示)固定在支架1上。圆筒70具有的内尺寸为1.6mm×51mm且外尺寸为6.0mm×60mm。圆筒70在其底面70B上具有n个小孔701至70n(n为不小于2的整数)。小孔701至70n沿着基板11的一侧以直线形式排列。小孔701至70n各自具有的直径为例如100μmφ。两个邻近小孔之间的间隔设置为例如待制造的半导体设备之间的间隔。
注意，在晶体制造装置10C中，围绕圆筒70的侧面70A和底面70B提供加热器8并且在相对于n个小孔701至70n的位置具有间隙81。反射体9在相对于n个小孔701至70n的位置具有间隙91。
在晶体制造装置10C中，当电源回路5以脉冲波形wv(参见图2)传送电流i通过线圈4时，活塞60通过上述机理上下移动以在硅熔体13上施加指定压力。
然后，从n个小孔701至70n向基板11同时排出n滴液滴141，使在基板11上的期望位置同时制造n块晶体硅201。
以这种方式，晶体制造装置10C在基板11上同时制造n块晶体硅201。因此，使用晶体制造装置10C可以在基板11上容易地制造以矩阵形式排列的多个TFT(薄膜晶体管)。在这种情况下，XY平台12在垂直于其中n个小孔701至70n排列的方向上移动基板11。
注意，在晶体制造装置10C中，根据图3所示流程图进行制造n块晶体硅201的操作。因此，针对基板11上在垂直于其中n个小孔701至70n排列方向的方向上的各个位置，通过进行图3所示流程图中的步骤来完成在晶体制造装置10C中的操作。
晶体制造装置10C还可以包含图5所示的控制器15。在这种情况下，在晶体制造装置10C中，根据图9所示流程图进行制造n块晶体硅201的操作。
晶体制造装置10C还可以包含图10所示的控制器15A和温度检测器30。在这种情况下，在晶体制造装置10C中，根据图16所示的流程图进行制造n块晶体硅201的操作。
当晶体制造装置10C包含温度检测器30时，控制器15A从温度检测器30接收在基板11的各个不同位置的温度Tsub，产生脉冲波形用于排出具有使基板11的温度Tsub低于基板11的熔点的体积(量)的n滴液滴141并向电源回路5输出脉冲波形。电源回路5以从控制器15A接收到的脉冲波形应用电流通过线圈4。活塞60上下移动，并且n滴液滴141向基板11排出。
因此，能够容易地制造以矩阵形式排列的多个TFT同时防止基板11熔化。
此外，晶体制造装置10C可以包含n个组合，各自包含图1所示的弹簧2、磁性体3、线圈4、电源回路5、活塞6和圆筒7来代替弹簧2、磁性体3、线圈4、电源回路5、活塞60和圆筒70。在这种情况下，可以单独控制n个活塞6以上下移动，因此n滴液滴14能够具有其单独控制的量。结果，能够单独控制在基板11上的n个位置制造的n块晶体硅20。
当在包含n个组合的晶体制造装置10C(各自包含弹簧2、磁性体3、线圈4、电源回路5、活塞6和圆筒7)中进一步使用控制器15或15A和温度检测器30时，能够进一步单独控制在基板11上制造的n块晶体硅20。
此外，在晶体制造装置10C中，小孔701至70n不必须排列成直线，而可以排列成放射状、同中心或任意形状。
在前面描述中，液滴14(或141)凝固成为晶体硅20，而在本发明的实施方案中，可以使用液滴14(或141)作为热源来制造晶体硅。
图18为显示使用液滴作为热源的晶体硅制造方法的工艺流程图。参考图18，通过等离子体CVD(化学气相沉积)使用硅烷(SiH4)气作为材料将无定形硅(a-Si:H)膜21沉积在基板11上，然后通过等离子体CVD使用SiH4气和氧气(O2)作为材料将氧化硅膜22沉积在a-Si:H膜21上(参见步骤(a))。
此后，将基板11、在其上的a-Si:H膜21和在其上的氧化硅膜22布置在晶体制造装置10的XY平台12上并通过上述方法将液滴14向氧化硅膜22上的期望位置排出(参见步骤(b))。
然后，到达氧化硅膜22上的液滴14凝固成为晶体硅20并通过源自液滴14的热量结晶在晶体硅20下的a-Si:H膜21区域，结果在a-Si:H膜21中制造晶体硅210(参见步骤(c))。
在这种情况下，当按照需要将液滴14向晶体硅20横向沉积时，能够结晶整个a-Si:H膜21。
以这种方式，根据本实施方案，使用晶体制造装置10、10A、10B和10C的任何一种都能够使用液滴14(或141)作为热源，结果能够制造晶体硅。
注意，在晶体制造装置10、10A、10B和10C中，可以固定基板11使在基板11的面内方向和液滴14(或141)的排出方向之间所形成的角度小于90°。以这种方式，到达基板11上的液滴14(或141)依赖基板11的倾斜度在基板11的面内方向上展开，结果能够制造薄膜型晶体硅。
图19和20为显示根据本发明实施方案的TFT制造方法的第一和第二工艺流程图。
参考图19，缓冲层41在由玻璃基板制成的基板11上通过等离子体CVD形成，所述缓冲层41包含SiO2或SiO2/SiNx。在这种情况下，缓冲层41的膜厚度为例如约200nm。将包含钨(W)、钼(Mo)、铬(Cr)和钽(Ta)中任何一种的金属沉积在缓冲层41上并通过光刻法图案化沉积的金属以在缓冲层41上制造栅电极42和43(参见步骤(a))。
然后，通过等离子体CVD制造包含氧化硅膜的栅极绝缘膜44以覆盖栅电极42和43(参见步骤(b))。然后，通过等离子体CVD在整个表面上形成多晶硅膜，从而通过光刻法图案化所形成的多晶硅膜成为多晶硅膜45至48(步骤(c))。
然后，将光致抗蚀剂涂敷在样品的整个表面上并通过光刻法图案化涂敷的光致抗蚀剂，结果形成光致抗蚀剂层49以覆盖栅电极42以及多晶硅膜44和46。然后，通过离子注入来注入n-型掺杂剂(例如磷(P))。以这种方式，由多晶硅膜47和48分别制造n-型多晶硅膜51和52(参见步骤(d))。
参考图20，在除去光致抗蚀剂层49之后，将光致抗蚀剂涂敷在样品的整个表面上并通过光刻法图案化涂敷的光致抗蚀剂，结果形成光致抗蚀剂层53以覆盖栅电极43以及n-型多晶硅膜51和52。然后，通过离子注入来注入p-型掺杂剂(例如硼(B))。以这种方式，由多晶硅膜45和46分别制造p-型多晶硅膜54和55(参见步骤(e))。
此后，将样品布置在晶体制造装置10的XY平台12上并通过上述方法使液滴14依次排放在栅电极42和43上。以这种方式，在栅电极42上形成与p-型多晶硅膜54和55连接的晶体硅56并在栅电极43上形成与n-型多晶硅膜51和52连接的晶体硅57(参见步骤(f))。
注意，在步骤(f)中，在p-型多晶硅膜54和55之间的栅极绝缘膜44上和在n-型多晶硅膜51和52之间的栅极绝缘膜44上形成约为2nm至10nm薄的无定形硅膜，并且可以在无定形硅膜上排出液滴14以制造晶体硅56和57。在这种情况下，通过到达的液滴14并结合晶体硅56和57结晶无定形硅膜。以这种方式，在栅极绝缘膜44上形成约为2nm至10nm薄的无定形硅膜，结果能够提高栅极绝缘膜44以及晶体硅56和57之间的粘附力并能降低在栅极绝缘膜44以及晶体硅56和57之间界面上的界面态密度。
在步骤(f)中之后，通过等离子体CVD在样品的整个表面形成氧化硅膜并在制造的氧化硅膜上涂敷光致抗蚀剂。然后，通过光刻法图案化涂敷的光致抗蚀剂并使用图案化的光致抗蚀剂作为光掩膜蚀刻氧化硅膜以形成中间层绝缘膜58。然后，形成漏电极59以连接n-型多晶硅膜51和p-型多晶硅膜55、形成源电极60以连接n-型多晶硅膜52和形成源电极61以连接p-型多晶硅膜54。以这种方式，完成n-型TFT和p-型TFT(参见步骤(g))。
在完成的p-型TFT中，使用通过使用晶体制造装置10来凝固液滴14制造的晶体硅56作为沟道层。在n-型TFT中，使用通过利用晶体制造装置10来凝固液滴14制造的晶体硅57作为沟道层。
使用制造TFT的常规方法，由步骤A至D代替上述步骤(f)来制造沟道层。在步骤A中，通过等离子体CVD制造多晶硅膜以覆盖n-型多晶硅膜51和52以及p-型多晶硅膜54和55；在步骤B中，在制造的多晶硅膜上涂敷光致抗蚀剂；在步骤C中，通过光刻法图案化涂敷的光致抗蚀剂并在栅电极42和43上形成光致抗蚀剂；并在步骤D中，使用光致抗蚀剂作为光掩膜蚀刻多晶硅膜并在栅电极42和43上形成沟道层。
因此，根据实施方案使用晶体制造装置10，通过一步就能够完成四个步骤A至D，因此能够显著降低步骤数。
通过从在圆筒7中的小孔71排出唯一液滴14制造晶体硅56(或57)作为沟道层，因此与通过蚀刻除去过量多晶硅膜制造沟道层的常规方法比较能够更有效地使用所述材料。
而且，能够降低由蚀刻产生的损坏，结果能够制造具有较好性质的TFT。
而且，能够降低使用光致抗蚀剂的次数，其降低了材料的成本。
注意，当使用图19和20所示的步骤(a)至(g)制造TFT时，可以在步骤(c)中使用晶体制造装置10凝固液滴14以制造多晶硅膜45至48。以这种方式，当制造多晶硅膜45至48时，能够通过一步完成上述四个步骤A至D。结果，能够显著减少步骤数。能够更有效地使用所述材料。此外，能够进一步降低由蚀刻产生的损坏，能够进一步改善TFT的性质。
图21和22示出显示根据实施方案TFT的制造方法的第三和第四工艺流程图。
参考图21，通过上述方法在基板11上制造缓冲层41并通过等离子体CVD在缓冲层41上制造无定形硅膜62(参见步骤(a))。
然后，通过光刻法图案化无定形硅膜62成为无定形硅膜63和64。此后，通过等离子体CVD制造由氧化硅膜制成的栅极绝缘膜65以覆盖无定形硅膜63和64(参见步骤(b))。
然后，将样品布置在晶体制造装置10的XY平台12上，在无定形硅膜63上排出多滴液滴14并在无定形硅膜64上排出另外的多滴液滴14。结果，在栅极绝缘膜65上制造多块晶体硅66并在多块晶体硅66下由无定形硅膜63制造晶体硅68。在栅极绝缘膜65上制造多块晶体硅67并在多块晶体硅67下由无定形硅膜64制造晶体硅69(参见步骤(c))。
然后，通过氢氟酸和硝酸的液体混合物除去晶体硅66和67块并通过气相沉积在栅极绝缘膜65的整个表面上提供Al。通过光刻法图案化Al成为栅电极72和73。然后，在整个表面上涂敷光致抗蚀剂并通过光刻法图案化涂敷的光致抗蚀剂，结果制造光致抗蚀剂74以覆盖晶体硅69和栅电极73。然后，通过离子注入来注入p-型掺杂剂。以这种方式，由晶体硅68制造晶体硅75以及p-型晶体硅76和77。在这种情况下，在栅电极72下制造晶体硅75并在晶体硅75的两面上制造p-型晶体硅76和77块(参见步骤(d))。
参考图22，在步骤(d)之后，除去光致抗蚀剂74并在样品的整个表面上重新涂敷光致抗蚀剂。通过光刻法图案化涂敷的光致抗蚀剂并提供光致抗蚀剂78以覆盖栅电极72、晶体硅75以及p-型晶体硅76和77。此后，使用光致抗蚀剂78作为光掩膜通过离子注入来注入n-型掺杂剂。以这种方式，由晶体硅69制造晶体硅82以及n-型晶体硅83和84。在这种情况下，在栅电极73下制造晶体硅82并在晶体硅82的两面上制造n-型晶体硅83和84(参见步骤(e))。
在步骤(e)之后，除去光致抗蚀剂78并在样品的整个表面上制造氧化硅膜。此后，在氧化硅膜上涂敷光致抗蚀剂并通过光刻法图案化涂敷的光致抗蚀剂并蚀刻氧化硅膜和栅极绝缘膜65以使用图案化的光致抗蚀剂作为光掩膜形成中间层绝缘膜85。制造源电极86以连接p-型晶体硅76、制造漏电极87以连接p-型晶体硅77和n-型晶体硅83并制造源电极88以连接n-型晶体硅84。以这种方式，完成n-型TFT和p-型TFT(参见步骤(f))。
以这种方式，当根据图21和22所示步骤(a)至(f)制造TFT时，使用通过排出液滴14间接制造的晶体硅75和82块作为沟道层。
与根据图19和20所示步骤(a)至(g)制造TFT的情况相似，当根据图21和22所示步骤(a)至(f)制造TFT时，提供若干优点超过制造TFT的常规方法。
图23和24为显示根据本发明实施方案的太阳能电池制造方法的第一和第二工艺流程图。
参考图23，在基板11制造牺牲层111并将在其上具有牺牲层111的基板11布置在晶体制造装置10的XY平台12上。在这种情况下，能够从基板11中容易地分离牺牲层111，所述牺牲层111由氧化硅膜或多孔Si层制造。
使用晶体制造装置10，向牺牲层111排出液滴14以制造晶体硅112。然后，向邻近晶体硅112的位置排出液滴14，结果制造的新的晶体硅粘附在晶体硅112上(参见步骤(a))。
重复进行所述过程，并在牺牲层111的整个表面上制造由多晶硅制成的发电层113(参见步骤(b))。
此后，向上表面113A侧面上的发电层113离子注入或扩散P作为杂质，结果制造n-层114。然后，在n-层114的整个表面上制造由ITO(氧化铟锡)或SnO2制造的透明导电膜115。透明导电膜115的表面为有织纹的。随后，在透明导电膜115上涂敷光致抗蚀剂并通过光刻法图案化涂敷的光致抗蚀剂，使用图案化的光致抗蚀剂作为光掩膜蚀刻透明导电膜115，然后通过气相沉积在整个表面上提供Al。在除去光致抗蚀剂之后，制造与n-层114连接的n-侧电极116。注意在步骤(c)中，可以通过由等离子体CVD沉积n-层114形成结。
参考图24，通过氢氟酸除去牺牲层111(氧化硅膜)并且从基板11中分离层状结构，所述层状结构包含n-侧电极116、透明导电膜115、n-层114和发电层113。然后，在相对于发电层113的n-层114侧面的表面上离子注入或扩散B作为杂质以制造p-层117，并在p-层117上气相沉积Al，结果制造p-侧电极118(参见步骤(d))。将样品粘附在最终的基板119上以完成太阳能电池(参见步骤(e))。
注意，在图23和24中，在实施方案中使用绝缘膜和玻璃分别作为牺牲层111和基板11，还可以使用多孔Si和Si晶片。在这种情况下，能够重复利用Si晶片，并且当在多孔Si上排出液滴14时，能够生长具有其取向可控的晶体硅。
当使用图19和20所示步骤(a)至(g)制造TFT时，步骤(a)至(e)构成制造下层的第一步，所述下层包含在异质基板11(玻璃或塑料基板)上形成的半导体层(n-型多晶硅膜51和52以及p-型多晶硅膜54和55)，所述异质基板11包含不同于半导体的材料。
步骤(a)构成在异质基板11上制造栅电极42和43的第一子步骤，步骤(b)构成在栅电极42和43上制造绝缘层(栅极绝缘膜44)的第二子步骤，步骤(c)至(e)构成在绝缘层(栅极绝缘膜44)上制造包含掺杂剂的第一半导体区域和第二半导体区域(n-型多晶硅膜51和52以及p-型多晶硅膜54和55)的第三子步骤。
步骤(f)构成制造结晶半导体的第二步，所述结晶半导体通过以期望的初始速度在异质基板11上的期望位置排出半导体构成元素的液滴制造。
步骤(g)构成使用制造的结晶半导体和下层(n-型多晶硅膜51和52以及p-型多晶硅膜54和55)制造半导体设备(TFT)的第三步。
当使用图21和22所示步骤(a)至(f)制造TFT时，步骤(a)和(b)构成制造下层的第一步，所述下层包含在异质基板11(玻璃或塑料基板)上形成的半导体层(无定形硅膜63和64)/绝缘层(栅极绝缘膜65)。
步骤(a)构成在异质基板上制造无定形层(无定形硅膜63和64)的第一子步骤，步骤(b)构成在无定形层(无定形硅膜63和64)上制造绝缘层(栅极绝缘膜65)的第二子步骤。
步骤(c)构成制造结晶半导体层(晶体硅68和69)的第二步，所述结晶半导体层通过以期望的初始速度向异质基板11上的期望位置排出半导体构成元素的液滴制造。
此外，步骤(d)至(f)构成使用制造的结晶半导体层(晶体硅68和69)制造半导体设备的第三步。
当使用图23和24所示步骤(a)至(e)制造太阳能电池时，在步骤(a)中，在基板11上制造牺牲层111的步骤构成制造下层的第一步，所述下层包含在异质基板11(玻璃或塑料基板)上形成的半导体层(牺牲层111)，所述异质基板11包含不同于半导体的材料。
步骤(a)和(b)构成制造结晶半导体层(发电层113)的第二步，所述结晶半导体层通过以期望的初始速度向异质基板11上的期望位置排出包含半导体构成元素的液滴制造。
在步骤(a)中，通过在基板11上的牺牲层111上排出液滴14制造晶体硅的步骤构成制造第一晶粒的第一子步骤，所述第一晶粒通过在包含保持基板和在保持基板上形成的剥离层的下层上排出液滴制造；通过排出与晶体硅112接触的液滴14制造晶体硅的步骤构成制造第二晶粒的第二子步骤，所述第二晶粒通过在与已经在保持基板的面内方向上制造的晶粒(晶体硅112)接触的下层上排出液滴制造；通过排出液滴14直到在基板11的整个表面上制造晶体硅112的制造晶体硅112的步骤构成第三子步骤，所述第三子步骤为重复进行第二子步骤直到在下层上制造具有期望面积的结晶半导体层的步骤。
此外，步骤(c)至(e)构成使用制造的结晶半导体层(发电层113)制造半导体设备的第三步。
在图19和20所示制造TFT的步骤中、在图21和22所示制造TFT的步骤中和在图23和24所示制造太阳能电池的步骤中使用的基板可以为半导体基板，因此上述下层包含在异质基板或半导体基板的基板上形成的半导体层或者在基板上形成的半导体层和绝缘层。
在制造包括源极、漏极、沟道层、栅极和在沟道层和栅极之间形成的记录层非易失性存储器的步骤中，当使用结晶半导体层制造记录层时，下层包含在基板上形成的绝缘膜。
因此，下层通常包含在基板上形成的半导体层、在基板上形成的绝缘层以及在基板上形成的半导体层和绝缘层中的任何一种。
将描述使用单晶硅基板作为基板11的实例。当使用单晶硅基板作为基板11时，通过RCA清洗来清洗单晶硅基板，然后浸入约0.1％的稀释的氢氟酸中，然后用纯净水清洗10分钟。用稀释的氢氟酸处理单晶硅基板，结果能够用氢终止单晶硅基板的表面。
注意，在1000℃下可以氧化单晶硅基板，然后由稀释的氢氟酸蚀刻单晶硅基板的表面，然后用纯净水冲洗并用氢终止。使用该方法，单晶硅基板的表面可以保持平滑。
使用其pH为9至10的缓冲氢氟酸(BHF)可以蚀刻单晶硅基板的表面或通过煮沸的纯净水清洗单晶硅基板并使其表面用氢终止。如果使用所述方法，能够控制单晶硅基板表面上的氢成键态(单氢化物或二氢化物)。
在清洗之后，将单晶硅基板放置在晶体制造装置10的XY平台12上。
注意，单晶硅基板具有下列取向中的任何一种：精确(exact)(100)平面、精确(110)平面、精确(111)平面、从(100)偏离4度的平面和从(111)偏离4度的平面。
图25示出X射线衍射光谱。在图25中，横坐标表示衍射角(2θ)且纵坐标表示衍射强度。图25示出在具有(100)平面的单晶硅基板上形成的晶体硅、在具有(110)平面的单晶硅基板上形成的晶体硅、在具有(111)平面的单晶硅基板上形成的晶体硅和在石英基板上形成的晶体硅的X射线衍射检测结果。图25还包含无规取向材料的X射线衍射检测结果用于比较。
参考图25，当通过使用具有(100)平面的单晶硅基板作为基板11的晶体制造装置10制造晶体硅时，晶体硅具有(400)取向，所述(400)取向为与单晶硅基板的(100)取向相同的取向。
当通过使用具有(110)平面的单晶硅基板作为基板11的晶体制造装置10制造晶体硅时，晶体硅具有(220)取向，所述(220)取向为与单晶硅的(110)取向相同的取向。
此外，当通过使用具有(111)平面的单晶硅基板作为基板11的晶体制造装置10制造晶体硅时，晶体硅具有(220)取向和(111)取向。
此外，当通过使用石英基板作为基板11的晶体制造装置10制造晶体硅时，晶体硅具有接近无规取向的(331)取向、(311)取向和(220)取向。
因此，已经证明当使用具有(100)取向或(110)取向的单晶硅作为基板11时，能够制造具有与单晶硅基板的取向相同取向的晶体硅。
图26为显示另一X射线衍射光谱的曲线图。注意，图26显示未用氢终止单晶硅基板的表面而由晶体制造装置10制造的晶体硅的X射线衍射光谱。
在图26中，横坐标表示衍射角(2θ)且纵坐标表示衍射强度。图26示出在具有(100)平面的单晶硅基板上形成的晶体硅、在具有(110)平面的单晶硅基板上形成的晶体硅和在具有(111)平面的单晶硅基板上形成的晶体硅的X射线衍射的检测结果。图26还包含无规取向材料的X射线衍射检测结果用于参考。
参考图26，当通过使用具有(100)平面的单晶硅基板作为基板11的晶体制造装置10制造晶体硅时，晶体硅具有不同于单晶硅基板的(100)取向的(220)取向和(442)取向。
当通过使用具有(110)平面的单晶硅基板作为基板11的晶体制造装置10制造晶体硅时，晶体硅具有(220)取向但是其衍射强度非常小。
此外，当通过使用具有(111)平面的单晶硅基板作为基板11的晶体制造装置10制造晶体硅时，晶体硅具有(111)取向、(220)取向和(311)取向。
因此，如果单晶硅基板的表面不用氢终止，则难于制造反映单晶硅基板取向的晶体硅。
结果，已经证明使用具有其表面用氢终止的单晶硅基板，能够制造具有与单晶硅基板的取向相同取向的晶体硅。
从单晶硅基板中容易移除使用具有其表面用氢终止的单晶硅基板制造的晶体硅。
另一方面，从单晶硅基板中很难移除使用其表面未用氢终止的单晶硅基板制造的晶体硅。进行十次实验以测定是否能从其表面未用氢终止的单晶硅基板中移除这样的晶体硅，而在十种情况的任何一种中均不能从单晶硅基板中移除所述晶体硅。
因此，已经证明用氢终止单晶硅基板的表面有助于从单晶硅基板中剥离晶体硅。
图27为根据本发明实施方案的TFT的截面图。参考图27，根据实施方案的TFT200包含异质基板210、晶体硅220、氧化物膜230和栅电极240。
异质基板210通常包含不同于半导体的材料，诸如热塑性树脂，其实例包含聚碳酸酯(PC)、聚甲基丙烯酸甲酯(PMMA)、聚醚砜(PES)和环烯烃型聚合物(例如购自三井化学公司的APELTM)。
通过使用具有其表面用氢终止的单晶硅基板的晶体制造装置10制造晶体硅220。晶体硅220具有与单晶硅基板的取向相同的取向并嵌入在异质基板210中。在这种情况下，晶体硅220的表面基本上与异质基板210的表面一致。
晶体硅220包含源极区221、漏极区222和沟道区223。源极区221和漏极区222各自包含n-型单晶硅或p型单晶硅。除了源极区221和漏极区222之外，晶体硅220的区域包含i-型单晶硅。
注意，当晶体硅220的尺寸大时，在一块晶体硅220中能够形成多个TFT。
氧化物膜230包含SiO2并且在晶体硅220的沟道区223上并与沟道区223接触。栅电极240包含例如Al并在氧化物膜230上形成并与氧化物膜230接触。
图28至30为用于例示图27所示TFT200的制造方法的第一至第三工艺流程图。
参考图28，当制造TFT200开始时，使具有(100)取向或(110)取向的单晶硅基板经受RCA清洗，然后浸入约0.1％的稀释的氢氟酸中，接着用纯净水清洗10分钟。以这种方式，获得具有其表面用氢终止的单晶硅基板300(图28中的步骤(a))。
在晶体制造装置10的XY平台12上提供单晶硅基板300。
然后，根据上述方法，以初始速度v0向单晶硅基板300上的期望位置排出液滴14(参见图28中的步骤(b))。当到达单晶硅基板300上时，液滴14凝固同时反映单晶硅基板300的取向。
结果，在单晶硅基板300上形成具有与单晶硅基板300的取向相同取向的晶体硅220(参见图28中的步骤(c))。
然后，从单晶硅基板300中除去晶体硅220并在异质基板210上提供除去的晶体硅220(参见图28中的步骤(d))。在这种情况下，在异质基板210上提供晶体硅220使不仅基板的取向而且其中电流传送方向的取向一致。例如，将晶体硅220布置在其中形成源极区221和漏极区222的方向上使沟道区223沿着<100>方向形成。以这种方式，能够在异质基板上形成处于三轴取向的晶体硅。
然后，加热异质基板210。接着由热塑性树脂制成的异质基板210软化并使晶体硅220逐渐嵌入至异质基板210中。当晶体硅220几乎完全嵌入在异质基板210中时，冷却异质基板210。以这种方式，异质基板210硬化同时使晶体硅220嵌入其中(参见图28中的步骤(e))。
参考图29，在步骤(e)之后，在具有晶体硅220嵌入其中的异质基板210的整个表面上涂敷抗蚀剂，并通过光刻法图案化涂敷的抗蚀剂成为在异质基板210和晶体硅220的表面上的光致抗蚀图250。
使用光致抗蚀图250作为光掩膜，通过离子注入在晶体硅220中注入p-型掺杂剂(例如B)或n-型掺杂剂(例如P)(参见图29中的步骤(f))。
此后，除去光致抗蚀图250，并在晶体硅220中形成源极区221、漏极区222和沟道区223(参见图29中的步骤(g))。
随后，使用SiH4气和N2O气作为材料气体通过等离子体CVD在样品的整个表面形成包含SiO2的氧化物膜260(参见图29中的步骤(h))。
然后，在氧化物膜260的整个表面上涂敷抗蚀剂并通过光刻法图案化涂敷的抗蚀剂成为在氧化物膜260表面上的光致抗蚀图270。使用光致抗蚀图270作为光掩膜蚀刻氧化物膜260，然后除去光致抗蚀图270(参见图29中的步骤(i))。
结果，与晶体硅220的沟道区223接触形成氧化物膜230(参见图30中的步骤(i))。
在氧化物膜230上形成栅电极240。以这种方式，完成TFT200(参见图30中的步骤(k))。
注意，在形成栅电极240之后可以以自对准形式形成源极区221和漏极区222。
以这种方式，根据所述实施方案，能够制造具有与单晶硅基板300的取向相同取向的晶体硅220同时能从单晶硅基板300中容易地除去制造的晶体硅220，因此在异质基板210上能够容易地制造使用晶体硅220的TFT。
注意，在上述步骤(a)至(k)中，在将晶体硅220嵌入在异质基板210中之后，通过离子注入在晶体硅220中形成源极区221、漏极区222和沟道区223。然而，该实施方案不局限于所述方案并且可以在单晶硅基板300上形成晶体硅220之后在晶体硅220中形成源极区221、漏极区222和沟道区223，然后从单晶硅基板300中除去晶体硅220并嵌入在异质基板210中。
图31为用于例示以矩阵形式排列的TFT制造方法的部分工艺流程图。
参考图31，当以矩阵形式制造TFT200时，在晶体制造装置10的XY平台12上提供具有其表面用氢终止的单晶硅基板300。
然后，当XY平台12在X-和Y-方向上移动时，液滴14以初始速度v0在单晶硅基板300上的期望位置上排出，并在单晶硅基板300上以矩阵形式形成晶体硅220块(参见图31中的步骤(a))。
然后，在异质基板210上放置以矩阵形式排列的晶体硅220块，并加热异质基板210使多个晶体硅220块嵌入在异质基板210中(参见图31中的步骤(b))。
使晶体硅220块各自经受图29和30所示的步骤(f)至(k)，并在异质基板210上制造以矩阵形式排列的TFT。
而且在这种情况下，可以在各个晶体硅220块上形成源极区221、漏极区222和沟道区223之后将晶体硅220块嵌入在异质基板210中。
注意，在前面描述中，在晶体硅220中，除了源极区221和漏极区222之外的区域由i-型单晶硅制成，但该实施方案不局限于所述方案，在晶体硅220中除了源极区221和漏极区222之外的区域可以为n-型单晶硅或p型单晶硅。
当除了源极区221和漏极区222之外的区域由n-型单晶硅制成时，源极和漏极区221和222各自由p型单晶硅制成。当除了源极区221和漏极区222之外的区域由p-型单晶硅制成时，源极和漏极区221和222各自由n型单晶硅制成。
当制造以矩阵形式排列的TFT时，优选使用晶体制造装置10C。以这种方式，通过仅在X-和Y-方向的一个方向上移动单晶硅基板300能够在单晶硅基板300上形成以矩阵形式排列的多块晶体硅220。
图32为根据本发明实施方案的太阳能电池的透视图。图33为沿着图32中的线XXXIII-XXXIII获得的太阳能电池的截面图。
参考图32和33，太阳能电池400包含异质基板410、背面电极420、晶体硅430、氧化物膜440和表面电极450。
异质基板410通常由不同于半导体材料的材料制成，诸如玻璃和柔性基板(例如树脂)。由例如银(Ag)制成的背面电极420在异质基板410和晶体硅430之间形成并与异质基板410和晶体硅430接触。在这种情况下，背面电极420与晶体硅430的整个表面接触。
晶体硅430在背面电极420上形成并与背面电极420接触。由SiO2制成的氧化物膜440在晶体硅430上形成并与晶体硅430接触。氧化物膜440的厚度为约0.2μm。
由例如Al制造的表面电极450在不含氧化物膜440的区域中形成并在晶体硅430上且与晶体硅430接触。表面电极450包含在方向DR1上以指定间隔(例如若干毫米)排列的多个线状金属451和452以及沿着方向DR1排列的线状金属453。
线状金属453连接多个线状金属451和452。多个线状金属451和452各自具有的宽度为数百微米且厚度为约1mm，并且线状金属453具有的宽度为约2mm且厚度为数百微米。
晶体硅430由多晶硅或单晶硅制成且在对于异质基板410对侧的表面上具有锥形结构PYM。晶体硅430包含p型晶体硅431和n+型晶体硅432。
p型晶体硅431具有的厚度为100μm至200μm。p型晶体硅431的载流子密度为1016cm-3至1017cm-3。
n+型晶体硅432在锥形结构PYM的侧面上形成并且具有的厚度为0.1μm至0.2μm。n+型晶体硅432的载流子密度为不少于1019cm-3。
锥形结构PYM大到约1μm且具有接近四棱锥形状。
以这种方式，太阳能电池400在垂直于异质基板410的方向上具有p-n结并且在表面上具有锥形结构PYM。
结果，太阳能电池400能够降低表面上的反射并向内部引入光同时其能够限制向内部引入的光。将在p-n结中和邻近p-n结产生的电子空穴通过耗尽层中的电场在晶体硅430的厚度方向上隔离，并且电子向n+型晶体硅432的侧面移动且空穴向背面电极420的侧面移动。
从p-n结中分离在p型晶体硅431中产生的电子和空穴并通过扩散分别移向n+型晶体硅432的侧面和420的侧面。
抑制向n+型晶体硅432侧面移动的电子在n+型晶体硅432和氧化物膜440之间的界面上重新组合，并在n+型晶体硅432内移动以到达表面电极450。空穴到达背面电极420。以这种方式，电子和空穴促成发电。
图34至37为用于例示图32和33所示太阳能电池的制造方法的第一至第四工艺流程图。
参考图34，当制造太阳能电池400开始时，使具有(100)取向或(110)取向的单晶硅基板500经受RCA清洗，然后各向异性蚀刻单晶硅基板500的表面并在单晶硅基板500的表面上形成以矩阵形式排列的多个凹槽501。在这种情况下，多个凹槽501各自具有在单晶硅基板500的厚度方向突出的锥形结构PYM。
然后，将单晶硅基板500浸入在约0.1％的稀释的氢氟酸中，接着用纯净水清洗10分钟。以这种方式，用氢终止单晶硅基板500的表面(参见图34中的步骤(a))。
此后，将单晶硅基板500放置在晶体制造装置10的XY平台12上，并且液滴14以初始速度v0排出在单晶硅基板500的整个表面上同时在X-和Y-方向上移动XY平台12(参见图34中的步骤(b))。在这种情况下，液滴由p型硅熔体构成。
结果，在单晶硅基板500上形成p型硅的晶体硅502(参见图34中的步骤(c))。
参考图35，当在步骤(c)之后从单晶硅基板500中除去晶体硅502时，获得在表面上具有锥形结构PYM的晶体硅502(参见图35中的步骤(d))。
然后，从在其上具有锥形结构PYM的表面的一侧通过离子注入将P原子注入到晶体硅502中。以这种方式，形成包含p型晶体硅431和n+型晶体硅432的晶体硅430(参见图35中的步骤(e))。
然后，在氧气环境中完全氧化在n+型晶体硅432侧面上的晶体硅430的表面并形成氧化物膜503(参见图35中的步骤(f))。
随后，在样品的整个表面上涂敷抗蚀剂，通过光刻法图案化涂敷的抗蚀剂成为光致抗蚀图504(参见图35中的步骤(g))。
参考图36，在步骤(g)之后，使用光致抗蚀图504作为光掩膜蚀刻氧化物膜503。以这种方式，形成氧化物膜440(参见图36中的步骤(h))。
此后，使用光致抗蚀图504作为光掩膜，气相沉积Al(参见图36中的步骤(i))并除去光致抗蚀图504。结果，形成表面电极450(参见图36中的步骤(i))。
参考图37，在步骤(i)之后，在晶体硅430的背面气相沉积Ag以形成背面电极420(参见图37中的步骤(k))。
然后，通过粘结剂将样品粘附在异质基板410上。以这种方式，完成太阳能电池400(参见图37中的步骤(l))。在这种情况下，使用热固型硅酮胶(例如购自道康宁公司)和导电浆料(例如银浆和铜浆)作为粘结剂。
当使用硅酮胶作为粘结剂时，将硅酮胶涂敷在异质基板410的整个表面上并将样品放置在涂敷的硅酮胶上并且加热。以这种方式，硅酮胶硬化并将样品粘附在异质基板410上。
当使用导电浆料作为粘结剂时，将导电浆料压印在异质基板410上，将样品粘附在涂敷的导电浆料上并干燥导电浆料。以这种方式，将样品粘附在异质基板410上。
通过使用粘结膜(例如购自日立化成工业株式会社的HIATTACH)转移可以将样品粘附在异质基板410上或者由通过在约150℃下的热燃转移到柔性基板上(使用例如购自东洋油墨制造有限公司的REXALPHA)。
如上所述，使用晶体制造装置10，能够容易地制造在表面上具有锥形结构PYM的晶体硅502。
当根据图34至37所示的步骤(a)至(l)制造太阳能电池400时，一旦制成一块单晶硅基板500就能够被使用数次以制造晶体硅502，因此，每次制造太阳能电池400不需要各向异性蚀刻以形成锥形结构PYM。
而且，当根据图34至37所示的步骤(a)至(l)制造太阳能电池400时，不必切割硅块，因此能够节省材料。这能降低太阳能电池的成本。
注意，在前面描述中，在从单晶硅基板500中除去晶体硅502之后形成背面电极420。然而，该实施方案不局限于所述方案，可以在图34所示的步骤(c)之后形成背面电极420，然后从单晶硅基板500中除去晶体硅502。换言之，可以将图37所示的步骤(k)插入在图34所示的步骤(c)和图35所示的步骤(d)之间。
在前面描述中，晶体硅430包含p型晶体硅431和n+型晶体硅432，但是该实施方案不局限于所述方案，并且晶体硅430可以包含具有的厚度为100μm至200μm的n型晶体硅和具有的厚度为0.1μm至0.2μm的p+型晶体硅。
在这种情况下，在图34的步骤(b)中n型硅的液滴14以初始速度v0排出到单晶硅基板500上并在图35所示的步骤(e)中通过离子注入将B注入在晶体硅430中。
图38为根据本发明实施方案的另一太阳能电池的透视图。图39为沿着图38中的线XXXIX-XXXIX获得的太阳能电池的截面图。
参考图38和39，太阳能电池400A具有晶体硅430A代替图32和33所示的太阳能电池400的晶体硅430且其它布置与太阳能电池400的布置相同。
通过向图33所示的晶体硅430添加p+型晶体硅获得晶体硅430A且其它布置与晶体硅430的布置相同。
p+型晶体硅430A由多晶硅或单晶硅制成并且在p型晶体硅431和背面电极420之间形成且与p型晶体硅431和背面电极420接触。p+型晶体硅433具有的载流子密度为1019cm-3或更多且厚度为0.1μm至0.2μm。
在太阳能电池400A中，晶体硅430A在背面电极420的侧面上具有p+型晶体硅433，因此抑制扩散至背面电极420侧面上的电子在背面电极420上重新组合。晶体硅430A在表面电极450的侧面上具有n+型晶体硅432，因此抑制扩散至表面电极450侧面上的空穴在表面电极450上重新组合。结果，能够增加促成发电的电子数和空穴数，结果能够提高太阳能电池400A的转换效率。
通过图34至37所示步骤(a)至(1)中的步骤(e)和(f)之间增加通过离子注入将B注入至晶体硅430中的步骤来制造太阳能电池400A。
当制造太阳能电池400A时，可以在图34中的步骤(c)之后通过离子注入将B注入在晶体硅502中，然后可以从单晶硅基板500中除去晶体硅502。
图40为根据本发明实施方案的另一太阳能电池的透视图。图41为沿着图40中的线XXXXI-XXXXI获得的太阳能电池的截面图。
参考图40和41，太阳能电池400B具有晶体硅430B代替图32和33所示太阳能电池400的晶体硅430，且其它布置与太阳能电池400的布置相同。
晶体硅430B由多晶硅或单晶硅制成。晶体硅430B在背面电极420和氧化物膜440以及表面电极450之间形成且与背面电极420和氧化物膜440以及表面电极450接触。
晶体硅430B包含n型晶体硅434、p+型晶体硅435和n+型晶体硅436。
n型晶体硅434具有的厚度为100μm至200μm且载流子密度为1016cm-3至1017cm-3。
p+型晶体硅435具有的厚度为0.1μm至0.2μm且载流子密度为1019cm-3或更多。
n+型晶体硅436具有的厚度为0.1μm至0.1μm且载流子密度为1019cm-3或更多。
与太阳能电池400A相似，p+型晶体硅435抑制电子重新组合，并且n+型晶体硅436抑制电子重新组合。
因此，能够提高太阳能电池400B的转换效率。
通过与太阳能电池400A的制造方法相同的方法制造太阳能电池400B。
在前面描述中，TFT200包含单晶硅的晶体硅220，但该实施方案不局限于所述方案并且TFT200可以包含由单晶锗制成的晶体锗或由单晶硅锗制成的晶体硅锗。在这种情况下，通过使用具有指定取向的单晶锗基板作为基板11的晶体制造装置10制造晶体锗。氧化物膜230由GeO2制成。
太阳能电池400、400A和400B可以包含晶体锗或晶体硅锗代替晶体硅430、430A和430B。在这种情况下，晶体锗由多晶锗或单晶锗制成。晶体锗通过使用在其表面上具有多个凹槽501(参见图34)的单晶锗基板作为基板11的晶体制造装置10制造。氧化物膜440由GeO2制成。晶体硅锗由多晶硅锗或单晶硅锗制成。晶体硅锗通过使用单晶硅基板或在其表面上具有多个凹槽501(参见图34)的单晶锗基板作为基板11的晶体制造装置10制造。氧化物膜440由SiO2或GeO2制成。
而且，根据实施方案，可以使用晶体制造装置10A、10B和10C中的任何一种制造TFT200和太阳能电池400、400A和400B。
当使用晶体制造装置10制造半导体设备时，通过使用上述光刻法图案化光致抗蚀剂制造半导体层的步骤可以由通过排出液滴14制造半导体层来替换，因此半导体设备的制造方法仅需要包括制造半导体层的步骤，所述半导体层能够由通过向基板排出液滴14图案化来制造。
使用晶体制造装置10，能够容易地制造除了上述TFT和太阳能电池之外的半导体设备。例如，能够容易制造包含半导体纳晶的存储器。能够容易制造三维LSI(大规模集成电路)。
注意，在前面描述中，使用晶体制造装置10制造TFT和太阳能电池，但是该实施方案不局限于所述方案并且可以使用晶体制造装置10A、10B和10C制造诸如TFT和太阳能电池的半导体设备。
特别地，通过同时排出液滴晶体制造装置10C能够制造以直线形式排列的n个结晶半导体层，结果通过在垂直于n个结晶半导体层排列方向的方向上移动基板11能够容易制造以矩阵形式排列的TFT。因此，晶体制造装置10C适合用于制造以矩阵形式排列的TFT。
此外，硅熔体13可以为包含n型掺杂剂或p型掺杂剂的硅熔体。在这种情况下，通过只一次排出液滴14而不进行离子注入能够制造n型多晶硅膜51和52以及p型多晶硅膜54和55，因此能够通过与图19和20所示步骤相比甚至更减少的步骤数制造TFT。
此外，圆筒7和70可以保持硅锗熔体或锗熔体代替硅熔体13。
此外，在晶体制造装置10、10A、10B和10C中，可以使用弹性波或电场代替上述电磁感应方法排出液滴14(或141)。根据使用弹性波排出液滴14(或141)的所述方法，通过变频器将弹性波应用于硅熔体13，并且应用的弹性波引起硅熔体13振动使液滴14(或141)从小孔71(701至70n)中排出。根据使用电场以排出液滴14(或141)的方法，将电压应用通过在电极和硅熔体13之间的区域，使液滴14(或141)通过静电感应排出。
根据实施方案，圆筒7和70各自构成“熔化物保持器”。
小孔71(701至70n)各自构成“排出口”且小孔701至70n构成“多个微孔”。
此外，弹簧2、磁性体3、线圈4和电源回路5构成“排出单元”。
此外，XY平台12构成“移动单元”。
此外，n型多晶硅膜51和52分别构成“第一半导体区域”和“第二半导体区域”，同时p型多晶硅膜54和55分别构成“第一半导体区域”和“第二半导体区域”。
晶体硅块220、430、430A和430B各自构成“半导体层”且栅电极240构成“电极”。
源极区221构成“第一区”且漏极区构成“第二区”。
背面电极420构成“第一电极”且表面电极450构成“第二电极”。
应当理解，上述实施方案仅通过示例和实例的方式包含每一方面并且没有通过限制的方式将所述示例和实例作为例证。本发明的范围仅通过附加的权利要求限制而不通过上述实施方案限制，并且企图通过权利要求包含属于权利要求范围内的所有修改和变型9和其等价物。
本发明适用于使用包含半导体构成元素的熔化物制造晶体所使用的晶体制造装置以及使用包含半导体构成元素的熔化物的半导体设备的制造方法。

Claims (4)

1.晶体制造装置，其包括：
基板；
熔化物保持器，所述熔化物保持器具有面对所述基板提供的排出口，并保持包含半导体构成元素的熔化物；
排出单元，所述排出单元布置为以期望的初始速度从所述熔化物保持器的所述排出口向所述基板排出包含所述半导体构成元素的液滴;以及
控制器，所述控制器控制所述液滴的量和/或所述初始速度，从而使得当所述液滴到达所述基板时所述基板的温度低于所述基板的熔点，
其中，所述排出单元通过使与所述熔化物接触的活塞上下移动而从所述排出口向所述基板排出所述液滴。
2.如权利要求1所述的晶体制造装置，其还包括：
温度检测器，用于检测当所述液滴到达所述基板时所述基板的温度。
3.如权利要求2所述的晶体制造装置，其中所述温度检测器包括：
光强度检测单元，所述光强度检测单元用激光束照射所述基板并检测第一光强度特性，所述第一光强度特性表示由所述激光束干涉引起的反射光的光强度和时间之间的关系；
运算单元，所述运算单元基于包括用于计算的初始值和所述初始值的校正值的外部输入数据来计算第二光强度特性，所述第二光强度特性表示当在虚拟基板上施加与施加于所述基板的热负荷相等的热负荷时，虚拟基板的所述光强度和时间之间的关系，且所述第二光强度特性与所述第一光强度特性最接近；并且所述运算单元输出再现基板，在所述再现基板中将具有所述计算的第二光强度特性的所述虚拟基板的温度随时间的变化再现；以及
温度输出单元，所述温度输出单元输出每次从所述运算单元中输出的所述再现基板的温度作为所述基板的温度，
所述虚拟基板是外形条件以及热和光学条件与所述基板的外形条件以及热和光学条件相同的基板。
4.如权利要求1所述的晶体制造装置，其中所述熔化物和所述液滴各自包含硅熔体、硅锗熔体和锗熔体中的一种。
CN200980134165.5A 2008-09-01 2009-08-28 晶体制造装置、使用该晶体制造装置制造的半导体设备以及使用该晶体制造装置制造半导体设备的方法 Expired - Fee Related CN102137959B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008-223419 2008-09-01
JP2008223419 2008-09-01
JP2009-049616 2009-03-03
JP2009049616A JP2010077010A (ja) 2008-09-01 2009-03-03 結晶製造装置、それを用いて製造された半導体デバイスおよびそれを用いた半導体デバイスの製造方法
PCT/JP2009/004209 WO2010023937A1 (ja) 2008-09-01 2009-08-28 結晶製造装置、それを用いて製造された半導体デバイスおよびそれを用いた半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
CN102137959A CN102137959A (zh) 2011-07-27
CN102137959B true CN102137959B (zh) 2014-07-30

Family

ID=41721118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980134165.5A Expired - Fee Related CN102137959B (zh) 2008-09-01 2009-08-28 晶体制造装置、使用该晶体制造装置制造的半导体设备以及使用该晶体制造装置制造半导体设备的方法

Country Status (5)

Country Link
US (1) US8900953B2 (zh)
JP (1) JP2010077010A (zh)
CN (1) CN102137959B (zh)
DE (1) DE112009002084T5 (zh)
WO (1) WO2010023937A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664100B2 (en) * 2010-07-07 2014-03-04 Varian Semiconductor Equipment Associates, Inc. Manufacturing high efficiency solar cell with directional doping
JP2013540090A (ja) * 2010-09-16 2013-10-31 スペックマット インコーポレイテッド 高効率かつ低コストの結晶珪素太陽電池セルのための方法、プロセス、及び製造技術
US9871152B2 (en) 2012-06-13 2018-01-16 Mitsubishi Electric Corporation Solar cell and manufacturing method thereof
US8940580B2 (en) * 2012-06-28 2015-01-27 International Business Machines Corporation Textured multi-junction solar cell and fabrication method
US9105775B2 (en) 2012-06-28 2015-08-11 International Business Machines Corporation Textured multi-junction solar cell and fabrication method
KR101532265B1 (ko) * 2013-12-03 2015-06-29 주식회사 엘지실트론 단결정 성장 장치
JP6094513B2 (ja) * 2014-02-28 2017-03-15 東京エレクトロン株式会社 処理ガス発生装置、処理ガス発生方法、基板処理方法及び記憶媒体

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5958522A (en) * 1996-08-22 1999-09-28 Sulzer Metco Japan Ltd. High speed thermal spray coating method using copper-based lead bronze alloy and aluminum

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185022A (ja) * 1989-01-12 1990-07-19 Hoxan Corp 半導体基板上に多結晶シリコンを形成する方法
JP3085565B2 (ja) 1993-07-19 2000-09-11 コマツ電子金属株式会社 半導体単結晶引き上げにおけるリチャージ方法
JPH11260740A (ja) * 1998-03-09 1999-09-24 Seiko Epson Corp 窒化ガリウム系化合物パターン形成方法および金属パターン形成方法
JP3087964B1 (ja) 1999-09-28 2000-09-18 工業技術院長 自由落下液滴の衝突凝固による高品質結晶材料の製造方法
JP3926076B2 (ja) 1999-12-24 2007-06-06 日本電気株式会社 薄膜パターン形成方法
JP3607218B2 (ja) 2001-05-25 2005-01-05 独立行政法人 宇宙航空研究開発機構 球状単結晶シリコンの製造方法
US7968461B2 (en) * 2003-10-28 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method
JP4332063B2 (ja) 2003-10-29 2009-09-16 京セラ株式会社 粒状結晶の製造装置
WO2005055309A1 (en) 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
CN100592478C (zh) * 2003-12-02 2010-02-24 株式会社半导体能源研究所 薄膜晶体管、显示器件和液晶显示器件、及其制造方法
JP2005179109A (ja) 2003-12-18 2005-07-07 Kyocera Corp 球状アルミナ、単結晶サファイア、ＧａＮ系半導体用基板、ＧａＮ系半導体装置、液晶プロジェクタ用透明板および液晶プロジェクタ装置
US7494923B2 (en) * 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
JP4562456B2 (ja) 2004-08-20 2010-10-13 パナソニック株式会社 半導体集積回路
WO2006123403A1 (ja) 2005-05-17 2006-11-23 Kyosemi Corporation 粒状結晶体製造装置
US8419272B2 (en) 2005-07-05 2013-04-16 Hiroshima University Temperature measuring device, thermal treatment device using the same, temperature measuring method
JP4951905B2 (ja) 2005-09-09 2012-06-13 セイコーエプソン株式会社 球状半導体の製造方法および球状半導体の製造装置
JP4578428B2 (ja) 2006-03-28 2010-11-10 京セラ株式会社 チタン酸バリウム粉末およびその製法
JP2008050256A (ja) 2006-07-28 2008-03-06 Kyocera Corp 粒状結晶の製造方法及び粒状結晶の製造装置
JP2008127248A (ja) 2006-11-21 2008-06-05 National Institute For Materials Science 無機酸化物又は無機水酸化物の粉末化法
JP2007142451A (ja) 2007-01-22 2007-06-07 Nec Corp 絶縁膜、絶縁膜パターン、薄膜トランジスタ、液晶表示装置、及び、液体パターン形成装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5958522A (en) * 1996-08-22 1999-09-28 Sulzer Metco Japan Ltd. High speed thermal spray coating method using copper-based lead bronze alloy and aluminum

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平2-185022A 1990.07.19

Also Published As

Publication number Publication date
US8900953B2 (en) 2014-12-02
US20110156045A1 (en) 2011-06-30
JP2010077010A (ja) 2010-04-08
DE112009002084T5 (de) 2012-05-10
WO2010023937A1 (ja) 2010-03-04
CN102137959A (zh) 2011-07-27

Similar Documents

Publication Publication Date Title
CN102137959B (zh) 晶体制造装置、使用该晶体制造装置制造的半导体设备以及使用该晶体制造装置制造半导体设备的方法
US6645833B2 (en) Method for producing layered structures on a substrate, substrate and semiconductor components produced according to said method
US6025252A (en) Semiconductor device and method of fabricating the same
US5773329A (en) Polysilicon grown by pulsed rapid thermal annealing
CN103765600B (zh) 太阳能电池及其生产方法
US7008813B1 (en) Epitaxial growth of germanium photodetector for CMOS imagers
CN101336471B (zh) 对绝缘体上半导体结构进行抛光的方法
CN1319178C (zh) 薄膜晶体管及其制造方法
US6548380B1 (en) Semiconductor thin film, semiconductor device employing the same, methods for manufacturing the same and device for manufacturing a semiconductor thin film
US20020094639A1 (en) Inexpensive, reliable, planar RFID tag structure and method for making same
CN101562197A (zh) 薄膜晶体管、薄膜晶体管基板及电子设备
CN101005017B (zh) 形成半导体薄膜的方法
JP2012505538A (ja) 横方向成長半導体ナノワイヤの製造方法とその方法により得られたトランジスタ
KR20080106017A (ko) 반도체장치의 제조방법
JPH1187200A (ja) 半導体基板及び半導体装置の製造方法
WO2006038351A1 (ja) 結晶質半導体膜およびその製造方法
KR960019604A (ko) 다결정 반도체박막의 작성방법
US6908834B2 (en) Semiconductor device production method and semiconductor device
US6558988B1 (en) Method for manufacturing crystalline semiconductor thin film and thin film transistor
JP2000150835A (ja) 非単結晶シリコン薄膜の製造方法
US6972246B2 (en) Method for manufacturing an oriented crystalline semiconductor using a pulsed laser
CN101591804B (zh) 高温液相加热晶化方法及设备
US7407848B2 (en) Methods of manufacturing semiconductor thin film, electronic device and liquid crystal display device
JPH04333288A (ja) 太陽電池の製造方法
US6794274B2 (en) Method for fabricating a polycrystalline silicon film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140730

Termination date: 20150828

EXPY Termination of patent right or utility model