CN102084591B - 耦合式环形振荡器及其初始化方法 - Google Patents
耦合式环形振荡器及其初始化方法 Download PDFInfo
- Publication number
- CN102084591B CN102084591B CN2009801262297A CN200980126229A CN102084591B CN 102084591 B CN102084591 B CN 102084591B CN 2009801262297 A CN2009801262297 A CN 2009801262297A CN 200980126229 A CN200980126229 A CN 200980126229A CN 102084591 B CN102084591 B CN 102084591B
- Authority
- CN
- China
- Prior art keywords
- ring oscillator
- circuit
- phase place
- manifold type
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
- H03K2005/00052—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter by mixing the outputs of fixed delayed signals with each other or with the input signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dram (AREA)
- Manipulation Of Pulses (AREA)
Abstract
一种耦合式环形振荡器,其具备:q个环形振荡器(10),各环形振荡器(10)分别由p个反相电路(11)连接为环状而成;和相位耦合环(20),其通过将p×q个相位耦合电路(21)连接为环状而成,该相位耦合电路,将q个环形振荡器的任意一个中的p个反相电路的任意一个的输出,与q个环形振荡器的另一个中的p个反相电路的任意一个的输出,以规定的相位关系耦合,关于所述耦合式环形振荡器,将q个环形振荡器的每一个中的p个反相电路的任意一个作为组,至少对于一个组,将属于该组的q个反相电路的输出固定为同相(步骤1),并在此状态下使q个环形振荡器振荡(步骤2),之后解除这些反相电路的输出的同相固定状态。
Description
技术领域
本发明涉及能够使用多个环形振荡器来生成高精度的微小相位的耦合式环形振荡器。
背景技术
为了在DVD(Digital Versatile Disc)和BD(Blu-ray Disc)等光盘介质中记录信息,需要生成用于抑制写入信号的干扰的特殊的写入波形。为了生成这种特殊的写入波形,需要高精度的微小相位,需要写入数据传输率的四十分之一以上的微小相位。但是,这种非常微小的相位精度,其相位延迟比反相电路(inverter circuit)单体的延迟短,因此很难用一个反相器链(inverter chain)(环形振荡器)来实现其相位精度。
因此,以往使用多个环形振荡器,通过由相位耦合电路将这些多个环形振荡器中的各反相电路连接,来将各环形振荡器的输出相位分别错开一点,生成了比用一个环形振荡器能够生成的相位更微小的相位(例如,参照专利文献1-4)。此外,设置连接了多个电阻的电阻环,通过连接该电阻环上的电阻的各连接点与多个环形振荡器中的相位延迟元件的各连接点,来生成微小相位(例如,参照专利文献5)。
上述这种具备了多个环形振荡器,和由在环形振荡器之间耦合各反相电路的输出相位的相位耦合电路构成的相位耦合环的耦合式环形振荡器,通过将相位耦合环的任意部分电切断,在不同的环形振荡器之间减弱了反相电路的输出相位的耦合的状态下,使各环形振荡器振荡,之后将相位耦合环还原,来进行初始化(例如,专利文献3、4参照)。
专利文献1:JP特开平8-70239号公报
专利文献2:JP特开2000-156629号公报
专利文献3:美国专利第5475344号说明书
专利文献4:美国专利第5717362号说明书
专利文献5:美国专利申请公开第2006/0049879号说明书
耦合式环形振荡器存在构成该耦合式环形振荡器的环形振荡器的数量的不同振荡状态。并且,若耦合式环形振荡器陷入不希望的异常振荡状态,则振荡频率降低,无法得到微小相位。以下,对该机理进行说明。
图13表示以往的耦合式环形振荡器的代表性的结构。该耦合式环形振荡器由3个环形振荡器10和1个相位耦合环20构成。各环形振荡器10由3个反相电路11耦合为环状而成。此外,相位耦合环20由与反相电路11的总数相等的9个相位耦合电路21耦合为环状而成。各相位耦合电路21将一个环形振荡器10中的一个反相电路11的输出与另一个环形振荡器10中的一个反相电路11的输出以同相或反相的关系耦合。并且,各反相电路10的输出P1~P9为该耦合式环形振荡器的输出。各环形振荡器10只能生成构成该环形振荡器10的反相电路11的个数(在图13的例中为3个)的相位,但通过组合多个环形振荡器10,能够生成更多(在图13的例中为9个)的相位。另外,以下为了方便,假设相位耦合电路21由反相电路构成来进行说明。
在信号通过相位耦合电路21时,相位产生如下那样大小的延迟:在逻辑反转的180°上,加上相位耦合电路21的内部延迟(例如,电子通过晶体管内部所需要的时间等)即θ。即,被1个相位耦合电路21耦合的2点间的相位差(以后,称作「相位耦合角」) 为
在耦合式环形振荡器中,相邻的输出之间(例如,输出P1和输出P2),都是经由两个相位耦合电路21来连接,因此这些输出间的相位差为2×(180+θ)。因为相位差360°可以看作0°,所以,最终相邻的输出间的相位差成为2θ。并且,若考虑到电路的对称性,则相邻的输出间的相位差都为2θ,这是用耦合式环形振荡器能够做出的最小相位差。此外,在耦合式环形振荡器处于稳定状态时,根据相位的周期性,各输出的相位延迟1周(即,360°)后返回自身。因此,图13的耦合式环形振荡器的最小相位差2θ是将360°进行9等分后的40°。并且,假设p为各环形振荡器10中的反相电路11的个数,q为环形振荡器10的个数,而将θ一般化的话,则表示为,
θ=180/pq。
作为耦合式环形振荡器,相位耦合电路21的内部延迟θ越小,即,相位耦合角 越小,则越成为更稳定的振荡状态。在相位耦合电路21由反相电路构成的情况下,相位耦合角 的最小值为180°。另一方面,在使各环形振荡器为单端反相电路的4段结构的情况下,相位耦合角 最大,其值为270°。因此,若 则推测耦合式环形振荡器稳定地振荡。另一方面,若相位耦合角 脱离该范围,则可以认为耦合式环形振荡器成为异常的振荡状态。
因为在耦合式环形振荡器20中,信号通过q个相位耦合电路21,所以在各环形振荡器10中相互连接的两个反相电路11的输出间(在图13的例子中为输出P1和输出P7)的相位差为相位耦合角 的q倍(即, )。将此展开后,
并且,若假设m=(pq+1+2np)/2,则能够变形为,
这表示相位耦合角 与某一个环形振荡器10中的某一个反相电路11的输出相位一致。即,存在相位耦合电路21无意地用相位耦合角 耦合两个反相电路11的输出的情况,并存在在该无意的相位耦合状态下耦合式环形振荡器的振荡动作稳定的情况。
在图13的耦合式环形振荡器中,针对n的相位耦合角 以及反相电路11与相位耦合电路21的相位差 如下。其中,假设反相电路11的输入输出间的相位差为θ’,则 用 来定义。如图13 所示,在由3个反相电路11耦合为环状而成的环形振荡器10的情况下,θ’=120。
在此,在n≥3的情况下,成为与将n除以3后的余数时相同的状态。由此可知,在图13的耦合式环形振荡器中存在三个耦合状态或者振荡状态。相位差 在n=0时为40°,而在n=1时为-80°,在n=2时为160°,根据状态不同而存在很大差异。若相位差 的绝对值变大,则在环形振荡器10与相位耦合环20之间产生“H”电平与“L”电平的逻辑冲突,从而流过贯穿电流,导致输出信号的通过率(through rate)劣化。其结果,耦合式环形振荡器的振荡频率降低。因此,为了用耦合式环形振荡器生成微小相位,换言之,为了使耦合式环形振荡器以高频振荡,优选尽量减小相位差 的绝对值。
一般来说,在具备q个环形振荡器的耦合式环形振荡器中存在q个振荡状态。通常情况下,相位耦合角 处于180°到270°的范围内,因此可以认为不容易发生n成为1以上的异常的振荡状态。但是,若想要得到更微小的相位,而增加构成各环形振荡器的反相电路,或者增加构成耦合式环形振荡器的环形振荡器,则相应地增加了无意的相位耦合状态的数量,耦合式环形振荡器陷入异常振荡状态的危险性变大。特别是,在环形振荡器的数量较多,或者构成相位耦合电路的反相电路的驱动能力较弱的情况下,为了减弱环形振荡器间的相位耦合强度,存在累积了更多的相位误差,并陷入异常振荡状态的危险。若耦合式环形振荡器陷入异常振荡状态,则在该状态下稳定,因此无法恢复到正常振荡状态。此问题通过将相位耦合环的任意部分电切断这种以往的初始化方法无法解除。
发明内容
鉴于上述问题,本发明的课题为:在不使耦合式环形振荡器陷入异常振荡状态的情况下以正常振荡状态振荡,或者使在异常振荡状态下稳定了的耦合式环形振荡器恢复到正常振荡状态。
为了解决上述课题,本发明采取了如下手段。即,一种耦合式环形振荡器的初始化方法,在假设p、q为2以上的整数的情况下,所述耦合式环形振荡器具备:q个环形振荡器,各环形振荡器分别由p个反相电路连接为环状而成;和相位耦合环,其通过将p×q个相位耦合电路连接为环状而成,所述相位耦合电路,将所述q个环形振荡器的任意一个中的所述p个反相电路的任意一个的输出,与所述q个环形振荡器的另一个中的所述p个反相电路的任意一个的输出,以规定的相位关系耦合,在所述耦合式环形振荡器的初始化方法中,将所述q个环形振荡器的每一个中的所述p个反相电路的任意一个作为组,至少对于一个组,将属于该组的所述q个反相电路的输出固定为同相,并在此状态下使所述q个环形振荡器振荡,之后解除这些反相电路的输出的同相固定状态。(参照图1)。
像这样,在耦合式环形振荡器的启动时或复位时,首先,强制性地使各环形振荡器中的反相电路的输出的相位关系在所有环形振荡器上相等。将此称作「相位的等化」。相位的等化可以只对各环形振荡器中的任意一个反相电路进行,也可以对所有的反相电路进行。各反相电路的输出的相位关系,即使被相位耦合电路耦合,也通过相位的等化而强制性地固定为同相。即,环形振荡器间的相位耦合强度减弱。然后,在进行了相位的等化的状态下使所有的环形振荡器振荡。也可以在各环形振荡器工作着的状态下进行相位的等化。无论哪种方式,所有的环形振荡器都在相同的相位关系下振荡。之后若解除相位的等化,则各反相电路的输出的相位能够自由变动,迅速被相位耦合电路耦合,耦合式环形振荡器成为上述n=0的状态,即,相位差 最小的正常的振荡状态并稳定。因此,即使环形振荡器的数量较多,或者构成相位耦合电路的反相电路的驱动能力较弱,也能够使耦合式环形振荡器不陷入异常振荡状态地在正常振荡状态下振荡,或者使在异常振荡状态下稳定了的耦合式环形振荡器恢复到正常振荡状态。
并且,作为能够进行上述初始化的耦合式环形振荡器,在假设p、q 为2以上的整数的情况下,具备:q个环形振荡器,各环形振荡器分别由p个反相电路连接为环状而成;相位耦合环,其通过将p×q个相位耦合电路连接为环状而成,所述相位耦合电路,将所述q个环形振荡器的任意一个中的所述p个反相电路的任意一个的输出,与所述q个环形振荡器的另一个中的所述p个反相电路的任意一个的输出,以规定的相位关系耦合;和开关电路,其切换所述q个环形振荡器的每一个中的所述p个反相电路的任意一个的输出彼此间的短路和其解除。
由此,通过将多个反相电路的输出彼此间短路,能够将这些输出强制性地固定为同相,而且,通过解除短路,能够解除这些反相电路的输出的同相固定状态。由此,能够实行上述初始化。
优选:所述开关电路设置于所述q个环形振荡器的每一个中的所述p个反相电路的每一个上,所述耦合式环形振荡器具备在所述p个开关电路的任意两个之间无遗漏地设置的p个断开固定的开关元件。由此,能够保持耦合式环形振荡器的电路对称性,能够生成高精度的微小相位。
具体来说,所述开关电路具备进行彼此相同的开闭动作的q-1个开关元件,所述q-1个开关元件分别设置于所述q个环形振荡器的任意一个中的所述p个反相电路的任意一个的输出与所述q个环形振荡器的另一个中的所述p个反相电路的任意一个的输出之间。或者,所述开关电路具备进行彼此相同的开闭动作的q个开关元件,所述q个开关元件分别设置于所述q个环形振荡器的每一个中的所述p个反相电路的任意一个的输出与所述开关电路固有的公共电压节点之间。优选:具备多个断开固定的开关元件,其设置于所述q个环形振荡器的每一个中的所述p个反相电路中没有设置所述开关电路的反相电路的输出与公共电压节点之间。由此,能够保持耦合式环形振荡器的电路对称性,能够生成高精度的微小相位。
此外,作为能够进行上述初始化的耦合式环形振荡器,在假设p、q为2以上的整数的情况下,具备:q个环形振荡器,各环形振荡器分别由p个反相电路连接为环状而成;和相位耦合环,其通过将p个第1相位耦合电路和p×(q-1)个第2相位耦合电路,以每隔q-1个所述第2相位耦合电路插入一个所述第1相位耦合电路的方式连接为环状而成,各个所述第1相位耦合电路以及各个所述第2相位耦合电路,将所述q个环形振 荡器的任意一个中的所述p个反相电路的任意一个的输出与所述q个环形振荡器的另一个中的所述p个反相电路的任意一个的输出以同相进行耦合,所述p个第1相位耦合电路的每一个以能够进行通常的阻抗和高阻抗的切换的方式构成。
由此,通过使第1相位耦合电路成为高阻抗,能够由第2相位耦合电路将多个反相电路的输出强制性地固定为同相,而且,通过使第1相位耦合电路成为通常的阻抗,能够解除这些反相电路的输出的同相固定状态。由此,能够实行上述初始化。
具体来说,所述p个第1相位耦合电路的每一个具备:电阻元件;和开关元件,其一端连接于所述电阻元件的一端,所述p个第1相位耦合电路的每一个中的所述开关元件进行彼此相同的开闭动作。优选:所述p×(q-1)个第2相位耦合电路的每一个具备:电阻元件;和接通固定的开关元件,其连接于所述电阻元件的一端。由此,能够保持耦合式环形振荡器的电路对称性,能够生成高精度的微小相位。
所述p个第1相位耦合电路的每一个还可以具备:开关元件,其连接于所述电阻元件的另一端,且进行与连接于所述电阻元件的一端的开关元件彼此相同的开闭动作。优选:所述p×(q-1)个第2相位耦合电路的每一个具备:电阻元件;和接通固定的开关元件,其分别连接于所述电阻元件的两端。由此,能够保持耦合式环形振荡器的电路对称性,能够生成高精度的微小相位。
或者,具体来说,所述p个第1相位耦合电路的每一个具备:开关元件;和电阻元件,其分别连接于所述开关元件的两端,所述p个第1相位耦合电路的每一个中的所述开关元件进行彼此相同的开闭动作。优选:所述p×(q-1)个第2相位耦合电路每一个具备:接通固定的开关元件;和电阻元件,其分别连接于所述接通固定的开关元件的两端。由此,能够保持耦合式环形振荡器的电路对称性,能够生成高精度的微小相位。
本发明能够使耦合式环形振荡器不陷入异常振荡状态地在正常振荡状态下振荡,或者使在异常振荡状态下稳定了的耦合式环形振荡器恢复到正常振荡状态。
附图说明
图1是说明耦合式环形振荡器的初始化步骤的图。
图2是第1实施方式所涉及的耦合式环形振荡器的结构图。
图3是第2实施方式所涉及的耦合式环形振荡器的结构图。
图4是第3实施方式所涉及的耦合式环形振荡器的结构图。
图5是图4的耦合式环形振荡器的具体电路结构图。
图6是表示图5的变形例的图。
图7是第4实施方式所涉及的耦合式环形振荡器的结构图。
图8是第5实施方式所涉及的耦合式环形振荡器的结构图。
图9是第6实施方式所涉及的耦合式环形振荡器的结构图。
图10是第7实施方式所涉及的耦合式环形振荡器的结构图。
图11是第8实施方式所涉及的耦合式环形振荡器的结构图。
图12是光盘装置中的包含耦合式环形振荡器的主要部分的结构图。
图13是以往的耦合式环形振荡器的结构图。
图14是以往的耦合式环形振荡器的结构图。
符号说明:
10环形振荡器;
11反相电路;
20、20’相位耦合环;
21、21’相位耦合电路;
22、22’相位耦合电路(第1相位耦合电路);
23、23’相位耦合电路(第2相位耦合电路);
211电阻元件;
30、30’开关电路;
31开关元件;
32开关元件(断开固定的开关元件);
33开关元件(接通固定的开关元件);
40电压节点(公共电压节点);
100耦合式环形振荡器;
200脉冲生成电路;
300写入放大器。
具体实施方式
以下,参照附图,对用于实施本发明的最佳实施方式进行说明。另外,对贯穿以下各实施方式而具有相同功能的构成要素赋予相同的符号而省略再次的说明。
《第1实施方式》
图2表示第1实施方式所涉及的耦合式环形振荡器的结构。本实施方式所涉及的耦合式环形振荡器,是在图13的耦合式环形振荡器上追加了3个开关电路30。各开关电路30具备进行彼此相同的开闭动作的两个开关元件31。各开关元件31设置于一个环形振荡器10中的一个反相电路11的输出与另一个环形振荡器10中的一个反相电路11的输出之间(例如,输出P1与输出P2之间)。
若各开关电路30中的两个开关元件31成为导通状态,则各环形振荡器10中的一个反相电路11的输出之间被短路,从而被强制性地固定为同相。这些输出之间的短路通过各开关电路30中的两个开关元件31成为非导通状态而解除。若各反相电路11的输出之间的短路被解除,则各反相电路11的输出通过相位耦合环20中的各相位耦合电路21而被相位耦合。
本实施方式所涉及的耦合式环形振荡器以如下方式启动或重启。首先,将各开关电路30中的两个开关元件31置为导通状态,来使各环形振荡器10振荡。之后,将这些开关元件31置为非导通状态。由此,能够使耦合式环形振荡器不陷入异常振荡状态地在正常振荡状态下振荡,或者使在异常振荡状态下稳定了的耦合式环形振荡器恢复到正常振荡状态。
另外,即使只设置一个开关电路30也能够得到相同的效果。但是,优选如图2的例子那样,在各环形振荡器10中的各反相电路11上设置开关电路30。由此,在耦合式环形振荡器的初始化开始时,能够使各环形振荡器10的振荡状态更早地相同。
此外,开关电路30的结构不限于图2的例子。例如,可以不在输出P1与输出P2之间,而在输出P1与输出P3之间设置开关元件31,也可以不在输出P2与输出P3之间,而在输出P1与输出P3之间设置开关元件31。
《第2实施方式》
图3表示第2实施方式所涉及的耦合式环形振荡器的结构。本实施方式所涉及的耦合式环形振荡器,是在图2的耦合式环形振荡器上,追加了在一个开关电路30与其他开关电路30之间无遗漏地设置的3个断开固定的开关元件32。
开关元件31通常由晶体管构成。若将这样的开关元件31连接于耦合式环形振荡器,则例如,在输出P1与输出P2之间附加了晶体管的寄生电容,另一方面,在输出P1与输出P9之间没有附加寄生电容,因此失去了电路的对称性。这样一来,无法正确地等分各环形振荡器10的振荡相位,导致相位精度的降低。因此,在没有连接开关元件31的部位作为虚拟开关(dummy switch)而设置断开固定的开关元件32。由此,能够保持电路的对称性,并生成高精度的微小相位。
《第3实施方式》
图4表示第3实施方式所涉及的耦合式环形振荡器的结构。本实施方式所涉及的耦合式环形振荡器,是在图13的耦合式环形振荡器上追加了3个开关电路30’。各开关电路30’具备进行彼此相同的开闭动作的3个开关元件31。各开关元件31设置于各环形振荡器10中的一个反相电路11的输出与各开关电路30’固有的公共电压节点40之间。具体来说,开关元件31能够由栅极被提供了复位信号RST的nMOS晶体管构成(参照图5)。另外,可以事先将3个公共电压节点40中的任意一个固定于接地电位或电源电位。由此,能够强制性地使3个环形振荡器10成为相同的振荡状态。
若各开关电路30’中的3个开关元件31成为导通状态,则各环形振荡器10中的一个反相电路11的输出之间被短路从而被强制性地固定为同相。这些输出之间的短路通过各开关电路30’中的3个开关元件31成为非导通状态而解除。若各反相电路11的输出之间的短路被解除,则各反相电路11的输出之间通过相位耦合环20中的各相位耦合电路21而被相位耦合。
本实施方式所涉及的耦合式环形振荡器以如下方式启动或重启。首 先,将各开关电路30’中的3个开关元件31置为导通状态(在图5的例子中,将复位信号RST置为“H”),来使各环形振荡器10振荡。之后,将这些开关元件31置为非导通状态(在图5的例子中,将复位信号RST置为“L”)。由此,能够使耦合式环形振荡器不陷入异常振荡状态地在正常振荡状态下振荡,或者使在异常振荡状态下稳定了的耦合式环形振荡器恢复到正常振荡状态。
另外,与上述同样,即使只设置一个开关电路30’也能够得到相同的效果。在此情况下,优选对没有设置开关电路30’的剩余的反相电路11,在各输出与公共电压节点40之间设置断开固定的开关元件32。具体来说,开关元件32能够由栅极被提供了电源电位Vss的nMOS晶体管构成(参照图6)。由此,能够保持电路的对称性,并生成高精度的微小相位。
另外,在采用了对2点间以同相进行耦合的电路(例如,电阻元件等)作为相位耦合电路的情况下,耦合式环形振荡器成为如图14所示的结构。图14的耦合式环形振荡器与图13的耦合式环形振荡器不同,具备相位耦合环20’,该相位耦合环20’是通过将9个对2点间以同相进行耦合的相位耦合电路21’连接为环状而成的。因此,图14的耦合式环形振荡器也能够生成微小相位。并且,因为在相位耦合环21’中不包含反相电路,所以设计容易,而且,在能够得到由电阻耦合所产生的输出相位误差的平均化的效果这一点上优于图13的耦合式环形振荡器。以下,对以图14的耦合式环形振荡器为基础的实施方式进行说明。
《第4实施方式》
图7表示第4实施方式所涉及的耦合式环形振荡器的结构。本实施方式所涉及的耦合式环形振荡器,是在图14的耦合式环形振荡器上追加了3个开关电路30和3个断开固定的开关元件32,对应于第2实施方式所涉及的耦合式环形振荡器。本实施方式能够得到与第2实施方式相同的效果。
另外,3个开关元件32可以省略。而且,也可以只设置一个开关电路30。
《第5实施方式》
图8表示第5实施方式所涉及的耦合式环形振荡器的结构。本实施方式所涉及的耦合式环形振荡器具备由3个相位耦合电路22和6个相位耦合电路21’构成的相位耦合环20’。各相位耦合电路21’由一个电阻元件211构成。各相位耦合电路22由1个电阻元件211和分别连接于其两端的两个开关元件31构成。这些所有的开关元件31进行彼此相同的开闭动作。并且,相位耦合环20’每隔两个相位耦合电路21’插入一个相位耦合电路22,整体连接为环状而成。
若相位耦合电路22中的两个开关元件31成为非导通状态,则相位耦合电路22成为高阻抗,连接于其两端的反相电路11的输出之间的相位耦合强度减弱。另一方面,连接于相位耦合电路21’的两端的反相电路11的输出保持被电阻元件211同相耦合的状态。因此,连接于相连的两个相位耦合电路21’的3个反相电路11的输出之间以同相较强地结合,成为与图1中的步骤1相当的状态。即,若将相位耦合环20’电切断,则对于该被切断后的部分,成为与由开关元件短路的情况相同的结果。
本实施方式所涉及的耦合式环形振荡器以如下方式启动或重启。首先,将各相位耦合电路22中的两个开关元件31置为非导通状态来使各环形振荡器10振荡。之后,将这些开关元件31置为导通状态。由此,能够使耦合式环形振荡器不陷入异常振荡状态地在正常振荡状态下振荡,或者使在异常振荡状态下稳定了的耦合式环形振荡器恢复到正常振荡状态。
另外,即使只设置一个构成各相位耦合电路22的开关元件31也能够得到相同的效果。
《第6实施方式》
图9表示第6实施方式所涉及的耦合式环形振荡器的结构。本实施方式所涉及的耦合式环形振荡器,是将第5实施方式所涉及的耦合式环形振荡器(参照图8)中的相位耦合电路21’全部替换为相位耦合电路23。以下,只对与第5实施方式不同的点进行说明。
各相位耦合电路23由1个电阻元件211和分别连接于其两端的接通固定的两个开关元件33构成。即,各相位耦合电路23除了两个开关元件33为接通固定这一点之外,成为与相位耦合电路22相同的电路结构。通过像这样作为虚拟开关而插入接通固定的开关元件33,能够保持电路的对称性,并生成高精度的微小相位。
另外,即使分别只设置一个构成各相位耦合电路22的开关元件31和 构成各相位耦合电路23的开关元件33,也能够得到相同的效果。
《第7实施方式》
图10表示第7实施方式所涉及的耦合式环形振荡器的结构。本实施方式所涉及的耦合式环形振荡器具备由3个相位耦合电路22’和6个相位耦合电路21’构成的相位耦合环20’。各相位耦合电路21’由串联连接的两个电阻元件211构成。各相位耦合电路22’由1个开关元件31和分别连接于其两端的两个电阻元件211构成。这些所有的开关元件31进行彼此相同的开闭动作。并且,相位耦合环20’每隔两个相位耦合电路21’插入一个相位耦合电路22’,整体连接为环状而成。
本实施方式与第5实施方式相比,能够减少插入相位耦合环20’的开关元件31。因此,由构成开关元件31的晶体管的寄生电容所产生的信号延迟减小,信号更高速地在相位耦合环20’中循环,并且能够生成更高精细的微小相位。
另外,即使只设置一个构成各相位耦合电路22’的电阻元件211也能够得到相同的效果。
《第8实施方式》
图11表示第8实施方式所涉及的耦合式环形振荡器的结构。本实施方式所涉及的耦合式环形振荡器,是将第7实施方式所涉及的耦合式环形振荡器(参照图10)中的相位耦合电路21’全部替换为相位耦合电路23’。以下,只对与第7实施方式不同的点进行说明。
各相位耦合电路23’由1个接通固定的开关元件33和分别连接于其两端的电阻元件211构成。即,各相位耦合电路23’除了开关元件33为接通固定这一点之外,成为与相位耦合电路22’相同的电路结构。通过像这样作为虚拟开关而插入接通固定的开关元件33,能够保持电路的对称性,并生成高精度的微小相位。
另外,即使分别只设置一个构成各相位耦合电路22’的电阻元件211和构成各相位耦合电路23’的电阻元件211,也能够得到相同的效果。
此外,对于第5到第8实施方式,作为使相位耦合电路22、22’成为高阻抗的手段,除了将开关元件31置为非导通状态之外,也可以切换为大电阻值。
此外,在上述各实施方式中,开关元件31和32可以由nMOS晶体管、pMOS晶体管、CMOS晶体管等构成。从开关动作控制的容易性和电路的对称性的观点出发,优选全部用相同种类的晶体管构成。
此外,构成各环形振荡器10的反相电路11不限于3个,构成耦合式环形振荡器的环形振荡器10也不限于3个。
《耦合式环形振荡器的应用产品的实施方式》
图12表示在DVD和BD等光盘介质中记录信息的光盘装置的主要部分的结构。耦合式环形振荡器100是上述实施方式所涉及的耦合式环形振荡器。脉冲生成电路200与由耦合式环形振荡器100生成的微小相位的信号同步,生成用于在未作图示的光盘介质中写入信息的写入脉冲。写入放大器300按照由脉冲生成电路200生成的写入脉冲,在未作图示的光盘介质中写入信息。
在DVD和BD等光盘介质中记录信息时,为了抑制写入信号的干扰,需要基于写入数据传输率的四十分之一以上的微小相位来生成写入脉冲。上述实施方式所涉及的耦合式环形振荡器,能够生成希望的高精度的微小相位,因此具备该耦合式环形振荡器的光盘装置能够在光盘介质中正确且高速地写入信息。
工业实用性
本发明所涉及的耦合式环形振荡器,能够可靠地在正常振荡状态下振荡,因此对需要希望的高精度的微小相位的写入型光盘装置等是有用的。
Claims (20)
1.一种耦合式环形振荡器,其特征在于,
在假设p、q为2以上的整数的情况下,具备:
q个环形振荡器,各环形振荡器分别由p个反相电路连接为环状而成;
相位耦合环,其通过将p×q个相位耦合电路连接为环状而成,所述相位耦合电路,将所述q个环形振荡器的任意一个中的所述p个反相电路的任意一个的输出,与所述q个环形振荡器的另一个中的所述p个反相电路的任意一个的输出,以规定的相位关系耦合;和
开关电路,其切换所述q个环形振荡器的每一个中的所述p个反相电路的任意一个的输出彼此间的短路和其解除。
2.根据权利要求1所述的耦合式环形振荡器,其特征在于,
所述开关电路设置于所述q个环形振荡器的每一个中的所述p个反相电路的每一个上,
所述耦合式环形振荡器具备在所述开关电路的任意两个之间无遗漏地设置的p个断开固定的开关元件。
3.根据权利要求1和2的任意一个所述的耦合式环形振荡器,其特征在于,
所述开关电路具备进行彼此相同的开闭动作的q-1个开关元件,
所述q-1个开关元件分别设置于所述q个环形振荡器的任意一个中的所述p个反相电路的任意一个的输出与所述q个环形振荡器的另一个中的所述p个反相电路的任意一个的输出之间。
4.根据权利要求1所述的耦合式环形振荡器,其特征在于,
所述开关电路具备进行彼此相同的开闭动作的q个开关元件,
所述q个开关元件分别设置于所述q个环形振荡器的每一个中的所述p个反相电路的任意一个的输出与所述开关电路固有的公共电压节点之间。
5.根据权利要求4所述的耦合式环形振荡器,其特征在于,
具备多个断开固定的开关元件,其设置于所述q个环形振荡器的每一个中的所述p个反相电路中没有设置所述开关电路的反相电路的输出与公共电压节点之间。
6.一种耦合式环形振荡器,其特征在于,
在假设p、q为2以上的整数的情况下,具备:
q个环形振荡器,各环形振荡器分别由p个反相电路连接为环状而成;和
相位耦合环,其通过将p个第1相位耦合电路和p×(q-1)个第2相位耦合电路,以每隔q-1个所述第2相位耦合电路插入一个所述第1相位耦合电路的方式连接为环状而成,各个所述第1相位耦合电路以及各个所述第2相位耦合电路,将所述q个环形振荡器的任意一个中的所述p个反相电路的任意一个的输出与所述q个环形振荡器的另一个中的所述p个反相电路的任意一个的输出以同相进行耦合,
所述p个第1相位耦合电路的每一个以能够进行通常的阻抗和高阻抗的切换的方式构成。
7.根据权利要求6所述的耦合式环形振荡器,其特征在于,
所述p个第1相位耦合电路的每一个具备:
第1电阻元件;和
开关元件,其一端连接于所述第1电阻元件的一端,
所述p个第1相位耦合电路的每一个中的所述开关元件进行彼此相同的开闭动作。
8.根据权利要求7所述的耦合式环形振荡器,其特征在于,
所述p×(q-1)个第2相位耦合电路的每一个具备:
第2电阻元件;和
接通固定的开关元件,其连接于所述第2电阻元件的一端。
9.根据权利要求7所述的耦合式环形振荡器,其特征在于,
所述p个第1相位耦合电路的每一个具备:
连接于所述第1电阻元件的另一端,且进行与连接于所述第1电阻元件的一端的开关元件彼此相同的开闭动作的开关元件。
10.根据权利要求9所述的耦合式环形振荡器,其特征在于,
所述p×(q-1)个第2相位耦合电路的每一个具备:
第2电阻元件;和
接通固定的开关元件,其分别连接于所述第2电阻元件的两端。
11.根据权利要求6所述的耦合式环形振荡器,其特征在于,
所述p个第1相位耦合电路的每一个具备:
开关元件;和
第1电阻元件,其分别连接于所述开关元件的两端,
所述p个第1相位耦合电路的每一个中的所述开关元件进行彼此相同的开闭动作。
12.根据权利要求11所述的耦合式环形振荡器,其特征在于,
所述p×(q-1)个第2相位耦合电路的每一个具备:
接通固定的开关元件;和
分别连接于所述接通固定的开关元件的两端的第2电阻元件。
13.根据权利要求4、7、9、11的任意一项所述的耦合式环形振荡器,其特征在于,
所述开关元件全部为相同极性的MOS晶体管。
14.根据权利要求3所述的耦合式环形振荡器,其特征在于,
所述开关元件全部为相同极性的MOS晶体管。
15.根据权利要求2、5的任意一项所述的耦合式环形振荡器,其特征在于,
所述断开固定的开关元件全部为相同极性的MOS晶体管。
16.根据权利要求8、10、12的任意一项所述的耦合式环形振荡器,其特征在于,
所述接通固定的开关元件全部为相同极性的MOS晶体管。
17.一种光盘装置,其将信息记录到光盘介质中,具备:
权利要求1、2和4到12的任意一项所述的耦合式环形振荡器;
脉冲生成电路,其与由所述耦合式环形振荡器生成的微小相位的信号同步地生成用于在所述光盘介质中写入信息的写入脉冲;和
写入放大器,其按照由所述脉冲生成电路生成的写入脉冲,在所述光盘介质中写入信息。
18.一种光盘装置,其将信息记录到光盘介质中,具备:
权利要求3所述的耦合式环形振荡器;
脉冲生成电路,其与由所述耦合式环形振荡器生成的微小相位的信号同步地生成用于在所述光盘介质中写入信息的写入脉冲;和
写入放大器,其按照由所述脉冲生成电路生成的写入脉冲,在所述光盘介质中写入信息。
19.一种光盘装置,其将信息记录到光盘介质中,具备:
权利要求14所述的耦合式环形振荡器;
脉冲生成电路,其与由所述耦合式环形振荡器生成的微小相位的信号同步地生成用于在所述光盘介质中写入信息的写入脉冲;和
写入放大器,其按照由所述脉冲生成电路生成的写入脉冲,在所述光盘介质中写入信息。
20.一种耦合式环形振荡器的初始化方法,其特征在于,
在假设p、q为2以上的整数的情况下,所述耦合式环形振荡器具备:q个环形振荡器,各环形振荡器分别由p个反相电路连接为环状而成;和相位耦合环,其通过将p×q个相位耦合电路连接为环状而成,所述相位耦合电路,将所述q个环形振荡器的任意一个中的所述p个反相电路的任意一个的输出,与所述q个环形振荡器的任意一个中的所述p个反相电路的任意一个的输出,以规定的相位关系耦合,
将所述q个环形振荡器的每一个中的所述p个反相电路的任意一个作为组,至少对于一个组,将属于该组的所述q个反相电路的输出固定为同相,并在此状态下使所述q个环形振荡器振荡,之后解除这些反相电路的输出的同相固定状态。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008-176828 | 2008-07-07 | ||
JP2008176828 | 2008-07-07 | ||
PCT/JP2009/001007 WO2010004670A1 (ja) | 2008-07-07 | 2009-03-05 | 結合型リング発振器及びその初期化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102084591A CN102084591A (zh) | 2011-06-01 |
CN102084591B true CN102084591B (zh) | 2013-09-04 |
Family
ID=41506798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009801262297A Expired - Fee Related CN102084591B (zh) | 2008-07-07 | 2009-03-05 | 耦合式环形振荡器及其初始化方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8130608B2 (zh) |
EP (1) | EP2312753A1 (zh) |
JP (1) | JPWO2010004670A1 (zh) |
KR (1) | KR20110040754A (zh) |
CN (1) | CN102084591B (zh) |
TW (1) | TW201010268A (zh) |
WO (1) | WO2010004670A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8232843B2 (en) * | 2008-12-22 | 2012-07-31 | Stmicroelectronics International N.V. | Matrix structure oscillator |
US9608798B2 (en) | 2014-06-02 | 2017-03-28 | Mediatek Inc. | Method for performing phase shift control for timing recovery in an electronic device, and associated apparatus |
US9252753B2 (en) * | 2014-07-07 | 2016-02-02 | Realtek Semiconductor Corp. | Quadrature output ring oscillator and method thereof |
US9654116B1 (en) * | 2015-10-27 | 2017-05-16 | Mediatek Inc. | Clock generator using resistive components to generate sub-gate delays and/or using common-mode voltage based frequency-locked loop circuit for frequency offset reduction |
US10886901B1 (en) * | 2020-02-14 | 2021-01-05 | Realtek Semiconductor Corp. | Low supply voltage ring oscillator and method thereof |
US11063600B1 (en) | 2020-07-15 | 2021-07-13 | Apple Inc. | Multi-stage clock generator using mutual injection for multi-phase generation |
JP7527946B2 (ja) * | 2020-12-11 | 2024-08-05 | 株式会社東芝 | 発振回路、時間デジタル変換器、及び電子装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5714362A (en) * | 1983-04-29 | 1998-02-03 | Yeda Research And Development Co. Ltd. | Human superoxide dismutase cDNA |
DE69315010T2 (de) | 1992-08-20 | 1998-04-16 | Koninkl Philips Electronics Nv | Oszillator mit mehrphasigen Ausgängen |
US5475344A (en) | 1994-02-22 | 1995-12-12 | The Board Of Trustees Of The Leland Stanford Junior University | Multiple interconnected ring oscillator circuit |
JP2867889B2 (ja) | 1994-08-30 | 1999-03-10 | 日本電気株式会社 | 電圧制御発振器 |
JP3613779B2 (ja) * | 1997-08-27 | 2005-01-26 | 日本プレシジョン・サーキッツ株式会社 | 発振回路 |
JP3619352B2 (ja) | 1997-08-28 | 2005-02-09 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP3550030B2 (ja) | 1998-11-20 | 2004-08-04 | 松下電器産業株式会社 | 発振回路、位相同期回路、位相補間回路、位相調整回路および位相結合回路 |
JP2001036387A (ja) * | 1999-07-21 | 2001-02-09 | Sony Corp | 発振装置、それを用いた位相同期回路および時間量子化器 |
TWI241763B (en) | 2004-09-07 | 2005-10-11 | Realtek Semiconductor Corp | Multiphase voltage controlled oscillator |
JP4623679B2 (ja) * | 2005-05-27 | 2011-02-02 | パナソニック株式会社 | 結合型リング発振器 |
US7944316B2 (en) | 2005-12-02 | 2011-05-17 | Panasonic Corporation | Multi-phase oscillator |
-
2009
- 2009-03-05 JP JP2010519621A patent/JPWO2010004670A1/ja active Pending
- 2009-03-05 WO PCT/JP2009/001007 patent/WO2010004670A1/ja active Application Filing
- 2009-03-05 KR KR1020107026914A patent/KR20110040754A/ko not_active Application Discontinuation
- 2009-03-05 EP EP09794118A patent/EP2312753A1/en not_active Withdrawn
- 2009-03-05 CN CN2009801262297A patent/CN102084591B/zh not_active Expired - Fee Related
- 2009-04-29 TW TW098114250A patent/TW201010268A/zh unknown
-
2010
- 2010-12-14 US US12/967,498 patent/US8130608B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8130608B2 (en) | 2012-03-06 |
WO2010004670A1 (ja) | 2010-01-14 |
JPWO2010004670A1 (ja) | 2011-12-22 |
KR20110040754A (ko) | 2011-04-20 |
US20110080821A1 (en) | 2011-04-07 |
EP2312753A1 (en) | 2011-04-20 |
TW201010268A (en) | 2010-03-01 |
CN102084591A (zh) | 2011-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102084591B (zh) | 耦合式环形振荡器及其初始化方法 | |
CN101263654B (zh) | 多相振荡器 | |
US8008981B2 (en) | Multi-phase ultra-wideband signal generator using differential pulse oscillators and array thereof | |
JP2010528377A (ja) | マルチクロックネットワークを備えたデジタルデバイス用共振クロックおよびインターコネクトアーキテクチャ | |
EP3228009B1 (en) | Power efficient high speed latch circuits and systems | |
US10963222B2 (en) | True random number generator with stable node voltage | |
JP2011019053A (ja) | 発振回路および記録装置 | |
US9774317B1 (en) | Bistable-element for random number generation | |
JP5656179B2 (ja) | 複合データのレベルシフタおよびデスキュー装置 | |
WO2014068281A1 (en) | Low power latching circuits | |
CN110011643B (zh) | 可同步环形振荡器及同步其的方法 | |
JP2011023941A (ja) | フリップフロップおよび半導体回路 | |
JP6056632B2 (ja) | データ保持回路、及び、半導体集積回路装置 | |
US20050057316A1 (en) | Hyper-ring oscillator | |
JP2000232339A (ja) | クロック信号制御機能付フリップフロップ回路、及び、クロック制御回路 | |
JP6127759B2 (ja) | 伝送回路および出力回路 | |
KR100728996B1 (ko) | 링 오실레이터 | |
US8428112B2 (en) | Parameter control circuit | |
JP5792025B2 (ja) | 半導体装置及びノイズ除去装置 | |
US11967955B2 (en) | Fast clocked storage element | |
EP4391377A1 (en) | Fast clocked storage element | |
JP2010056592A (ja) | フリップフロップ回路 | |
KR100624508B1 (ko) | 네거티브 기판전압 발생회로 | |
JP2012230499A (ja) | 半導体モジュール及びこれを搭載したマザーボード | |
JP2007081656A (ja) | 周期パルス発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130904 Termination date: 20160305 |