CN112350711A - 电平移位器 - Google Patents

电平移位器 Download PDF

Info

Publication number
CN112350711A
CN112350711A CN202010396619.4A CN202010396619A CN112350711A CN 112350711 A CN112350711 A CN 112350711A CN 202010396619 A CN202010396619 A CN 202010396619A CN 112350711 A CN112350711 A CN 112350711A
Authority
CN
China
Prior art keywords
pull
voltage
signal
inverter
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010396619.4A
Other languages
English (en)
Inventor
金圣祐
金宽东
郑仁和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112350711A publication Critical patent/CN112350711A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

电平移位器包括：第一反相器，其适用于基于第一上拉电压和第一下拉电压来将第一节点的信号反相；第二反相器，其适用于基于第二上拉电压和第二下拉电压来将第一节点的信号反相；以及电容器，其耦接在第一反相器的输出节点与第二反相器的输出节点之间。

Description

电平移位器
相关申请的交叉引用
本申请要求于2019年8月7日提交的申请号为10-2019-0096118的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各个实施例涉及一种电平移位器。
背景技术
具有多种功能的电路可以被集成在单个集成电路中。所述电路可以使用不同电平的电源电压，这需要使在电路之间传输的信号的电压电平改变的接口电路。这种接口电路被称为电平移位器。
发明内容
本发明的实施例针对可以确保其输出信号的质量的电平移位器。
根据本发明的实施例，一种电平移位器包括：第一反相器，其适用于基于第一上拉电压和第一下拉电压来将第一节点的信号反相；第二反相器，其适用于基于第二上拉电压和第二下拉电压来将所述第一节点的所述信号反相；以及电容器，其耦接在所述第一反相器的输出节点与所述第二反相器的输出节点之间。
附图说明
图1是示出根据本发明的实施例的电平移位器的示图。
图2是用于描述图1所示的电平移位器的操作的时序图。
图3是示出根据本发明的另一实施例的电平移位器的示图。
图4是用于描述图3所示的电平移位器的操作的时序图。
具体实施方式
下面将参考附图更详细地描述本发明的各个实施例。然而，本发明可以以不同的形式实施，并且不应被解释为限于本文中所阐述的实施例。相反，提供这些实施例使得本公开将是透彻和完整的，并将向本领域技术人员充分传达本发明的范围。贯穿本公开，在本发明的各个附图和实施例中，相同的附图标记指代相同的部件。
应注意，对“一个实施例”、“另一实施例”等的引用不一定意味着仅一个实施例，并且对任何这样的短语的不同引用不一定针对相同的实施例。
将理解的是，尽管在本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离本发明的精神和范围的情况下，下面描述的第一元件也可以被称为第二元件或第三元件。
还将理解的是，当在本说明书中使用时，术语“包括”、“包括有”、“包含”和“包含有”指定存在所述元件并且不排除存在或添加一个或更多个其他元件。如本文所使用的，术语“和/或”包括一个或更多个相关联的所列项目的任意组合和全部组合。
如本中所使用的，除非上下文另外明确指出，否则单数形式也可以包括复数形式。除非另外说明或从上下文清楚地理解为单数形式，否则在本申请和所附权利要求中所使用的数量词“一个”通常应被解释为意指“一个或更多个”。
图1是示出根据本发明的实施例的电平移位器100的示图。
参考图1，电平移位器100可以包括串联耦接的反相器110至140。
电平移位器100可以将在第一下拉电压VSS_1的电平到第一上拉电压VDD_1的电平之间摆动的输入信号IN的摆动电平移位，并产生在第二下拉电压VSS_2的电平到第二上拉电压VDD_2的电平之间摆动的输出信号OUT。第一上拉电压VDD_1可以具有高于第二上拉电压VDD_2的电平。第一下拉电压VSS_1和第二下拉电压VSS_2可以具有相同的电平，或者第一下拉电压VSS_1和第二下拉电压VSS_2可以具有不同的电平。
反相器110和120中的每个可以将输入到其的信号反相以输出被反相的信号。反相器110和120可以基于第一下拉电压VSS_1和第一上拉电压VDD_1进行操作。输入信号IN可以是在第一下拉电压VSS_1的电平到第一上拉电压VDD_1的电平之间摆动的信号。由于信号INB和IND分别是基于第一下拉电压VSS_1和第一上拉电压VDD_1进行操作的反相器110和120的输出信号，因此信号INB和IND也可以在第一下拉电压VSS_1的电平到第一上拉电压VDD_1的电平之间摆动。
反相器130和140中的每个可以将输入到其的信号反相。反相器130和140可以基于第二下拉电压VSS_2和第二上拉电压VDD_2进行操作。由于反相器130和140基于第二下拉电压VSS_2和第二上拉电压VDD_2进行操作，因此从反相器130和140输出的信号INDB和OUT可以在第二下拉电压VSS_2的电平到第二上拉电压VDD_2的电平之间摆动。
输入信号IN可以经过反相器110至140以被输出为输出信号OUT。尽管输入信号IN在第一下拉电压VSS_1的电平到第一上拉电压VDD_1的电平之间摆动，但是输出信号OUT可以在第二下拉电压VSS_2的电平到第二上拉电压VDD_2的电平之间摆动。因此，可以通过将输入信号IN的摆动电平移位而获得输出信号OUT。
反相器110至140中的每个可以包括PMOS晶体管(例如，MP)和NMOS晶体管(例如，MN)。由于反相器110至130在栅极处接收以相对较高的电压电平摆动的信号，因此反相器110至130的PMOS晶体管的等效氧化物厚度(EOT)可以比反相器140的PMOS晶体管的EOT大。另外，反相器110至130的NMOS晶体管的EOT可以比反相器140的NMOS晶体管的EOT大。
在本文中，尽管示出了电平移位器100中包括四个串联耦接的反相器110至140，但是对于本领域技术人员显而易见的是，反相器的数量可以改变。
图2是用于描述图1所示的电平移位器100的操作的时序图。图1示出了电平移位器100的信号IND、INDB和OUT的波形。
参考图2，当信号IND从逻辑低电平转变为逻辑高电平时，可以看到信号INDB立即从逻辑高电平转变为逻辑低电平。换言之，信号IND的上升被很好地反映在信号INDB的下降中。
然而，当信号IND从逻辑高电平转变为逻辑低电平时，可以看出信号INDB从逻辑低电平转变为逻辑高电平需要花费很长的时间。换言之，信号IND的下降未被很好地反映在信号INDB的上升中。发生这种情况是因为，尽管将反相器130的PMOS晶体管和NMOS晶体管设计为具有厚的EOT，但是作为反相器130的上拉电压的第二上拉电压VDD_2的电平低于第一上拉电压VDD_1的电平，从而减慢了输出信号INDB的上拉驱动。
信号INDB几乎不上升的现象可以最终被反映在输出信号OUT中。结果，在输入信号IN的上升与输出信号OUT的上升之间可能几乎不发生时间延迟，但是在输入信号IN的下降与输出信号OUT的下降之间可能发生大量的时间延迟。这可能引起占空比误差(duty cycleerror)的问题，其中当诸如时钟的信号通过电平移位器100时，高脉冲的宽度增大而低脉冲的宽度减小。
图3是示出根据本发明的另一实施例的电平移位器300的示图。
参考图3，电平移位器300可以如图1的电平移位器100一样包括串联耦接的反相器110至140。电平移位器300还可以包括反相器350和电容器360。
反相器350可以基于第一下拉电压VSS_1和第一上拉电压VDD_1来将从反相器120输出的信号IND反相并且输出反相信号INDB_2。反相器350的PMOS晶体管和NMOS晶体管可以被形成为具有与反相器110和120一样厚的EOT。此外，反相器350的PMOS晶体管和NMOS晶体管的EOT可以大于反相器130的EOT。由于反相器350基于第一下拉电压VSS_1和第一上拉电压VDD_1进行操作，因此针对在反相器350的输入信号IND与输出信号INDB_2之间的上升和下降可能几乎不出现时间延迟。
电容器360可以耦接在反相器350的输出节点与反相器130的输出节点之间。由于电容器360耦接在反相器350的输出节点与反相器130的输出节点之间，因此在信号INDB_1和INDB_2的上升区段中，信号INDB_2的上升可以增强信号INDB_1的上升。此外，由于反相器130和350的输出节点未彼此直接耦接而是通过电容器360耦接，因此反相器130和350的输出节点的电压电平可以彼此不同。换言之，即使反相器350的输出节点的信号INDB_2在第一下拉电压VSS_1的电平到第一上拉电压VDD_1的电平之间摆动，反相器130的输出节点的信号INDB_1也可以在第二下拉电压VSS_2的电平到第二上拉电压VDD_2的电平之间摆动。
图4是用于描述图3所示的电平移位器300的操作的时序图。图4示出了图3所示的电平移位器300的信号IND、INDB_1、INDB_2和OUT的波形。
参考图4，可以看出，信号IND的下降立即被反映在信号INDB_2的上升中，并且信号IND的上升被立即反映在信号INDB_2的下降中。
由于信号INDB_2的下降和上升通过电容器360增强了信号INDB_1的下降和上升，因此信号IND的下降可以很好地被反映在信号INDB_1的上升中，并且信号IND的上升可以很好地被反映在信号INDB_1的下降中。换言之，如图2所示，可以看出信号INDB_1的上升没有被延迟。
因此，在输入信号IN的下降和上升与输出信号OUT的下降和上升之间几乎不发生时间延迟。换言之，即使诸如时钟的信号通过了电平移位器300，也不会发生占空比误差。
根据本发明的实施例，可以提高电平移位器的输出信号的质量。
尽管已经关于特定实施例描述了本发明，但是对于本领域技术人员而言显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (8)

1.一种电平移位器，包括：
第一反相器，其适用于基于第一上拉电压和第一下拉电压来将第一节点的信号反相；
第二反相器，其适用于基于第二上拉电压和第二下拉电压来将所述第一节点的所述信号反相；以及
电容器，其耦接在所述第一反相器的输出节点与所述第二反相器的输出节点之间。
2.根据权利要求1所述的电平移位器，其中，所述第一上拉电压具有高于所述第二上拉电压的电压电平。
3.根据权利要求2所述的电平移位器，其中，所述第一下拉电压和所述第二下拉电压具有相同的电压电平。
4.根据权利要求2所述的电平移位器，其中，所述第一下拉电压和所述第二下拉电压具有不同的电压电平。
5.根据权利要求1所述的电平移位器，其中，所述第一反相器包括第一NMOS晶体管和第一PMOS晶体管，并且
所述第二反相器包括第二NMOS晶体管和第二PMOS晶体管，以及
其中，所述第一NMOS晶体管的等效氧化物厚度EOT大于所述第二NMOS晶体管的EOT，并且
所述第一PMOS晶体管的EOT大于所述第二PMOS晶体管的EOT。
6.根据权利要求1所述的电平移位器，还包括：
第三反相器，其适用于基于所述第二上拉电压和所述第二下拉电压来将所述第二反相器的所述输出节点的信号反相。
7.一种电平移位器，包括：
一连串的第一反相器，其适用于接收输入信号，并基于第一上拉电压和第一下拉电压进行操作；
一连串的第二反相器，其适用于接收所述第一反相器中的最后一个反相器的输入节点的信号，并基于第二上拉电压和第二下拉电压进行操作；以及
电容器，其耦接在所述第一反相器中的最后一个反相器的输出节点与所述第二反相器中的第一个反相器的输出节点之间。
8.根据权利要求7所述的电平移位器，其中，所述第一上拉电压具有高于所述第二上拉电压的电压电平。
CN202010396619.4A 2019-08-07 2020-05-12 电平移位器 Pending CN112350711A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0096118 2019-08-07
KR1020190096118A KR102674627B1 (ko) 2019-08-07 2019-08-07 레벨 쉬프터

Publications (1)

Publication Number Publication Date
CN112350711A true CN112350711A (zh) 2021-02-09

Family

ID=74357437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010396619.4A Pending CN112350711A (zh) 2019-08-07 2020-05-12 电平移位器

Country Status (3)

Country Link
US (1) US11025235B2 (zh)
KR (1) KR102674627B1 (zh)
CN (1) CN112350711A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070290735A1 (en) * 2006-06-15 2007-12-20 Texas Instruments Incorporated Method and apparatus of a level shifter circuit having a structure to reduce fall and rise path delay
CN101908880A (zh) * 2009-06-02 2010-12-08 台湾积体电路制造股份有限公司 电平移位器
CN103297034A (zh) * 2012-02-28 2013-09-11 飞思卡尔半导体公司 电压电平移位器
US20140035672A1 (en) * 2012-08-01 2014-02-06 Stmicroelectronics International N.V. Level shifting circuit with adaptive feedback
US20160006425A1 (en) * 2014-07-04 2016-01-07 Commissariat à l'énergie atomique et aux énergies alternatives High voltage driver
CN207490900U (zh) * 2017-12-19 2018-06-12 华大半导体有限公司 一种增强型电平移位器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256884A (ja) * 1997-03-12 1998-09-25 Mitsubishi Electric Corp 電圧比較器及びａ／ｄコンバータ
KR100324320B1 (ko) * 1999-05-12 2002-02-16 김영환 레벨시프트 회로
JP2002197881A (ja) 2000-12-27 2002-07-12 Toshiba Corp レベルシフタ及びレベルシフタを備えた半導体記憶装置
US9331516B2 (en) * 2014-05-18 2016-05-03 Freescale Semiconductor, Inc. Single power supply level shifter
US9912327B2 (en) 2015-03-18 2018-03-06 Peregrine Semiconductor Corporation Dead time control circuit for a level shifter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070290735A1 (en) * 2006-06-15 2007-12-20 Texas Instruments Incorporated Method and apparatus of a level shifter circuit having a structure to reduce fall and rise path delay
CN101908880A (zh) * 2009-06-02 2010-12-08 台湾积体电路制造股份有限公司 电平移位器
CN103297034A (zh) * 2012-02-28 2013-09-11 飞思卡尔半导体公司 电压电平移位器
US20140035672A1 (en) * 2012-08-01 2014-02-06 Stmicroelectronics International N.V. Level shifting circuit with adaptive feedback
US20160006425A1 (en) * 2014-07-04 2016-01-07 Commissariat à l'énergie atomique et aux énergies alternatives High voltage driver
CN207490900U (zh) * 2017-12-19 2018-06-12 华大半导体有限公司 一种增强型电平移位器

Also Published As

Publication number Publication date
US11025235B2 (en) 2021-06-01
KR20210017209A (ko) 2021-02-17
KR102674627B1 (ko) 2024-06-13
US20210044282A1 (en) 2021-02-11

Similar Documents

Publication Publication Date Title
US7245153B2 (en) Level shift circuit having timing adjustment circuit for maintaining duty ratio
CN110932715B (zh) 位准移位电路及操作位准移位器的方法
US20070075761A1 (en) Pulse-based flip-flop
US8334709B2 (en) Level shifter
KR102232554B1 (ko) 레벨 시프터
US20110231723A1 (en) Flip-flop circuit and scan flip-flop circuit
US9553585B1 (en) Level shifter and parallel-to-serial converter including the same
US7795946B2 (en) Level shifter capable of improving current drivability
US6617881B2 (en) Semiconductor integrated circuit
WO2016108989A1 (en) Cross-coupled level shifter with transition tracking circuits
US10560084B2 (en) Level shift circuit
US8552761B2 (en) Flip-flop including keeper circuit
US7675322B2 (en) Level shifting circuits for generating output signals having similar duty cycle ratios
US7528630B2 (en) High speed flip-flop
US6734705B2 (en) Technique for improving propagation delay of low voltage to high voltage level shifters
US6373310B1 (en) Scalable set/reset circuit with improved rise/fall mismatch
US11271549B2 (en) Semiconductor device for controlling voltage at an input node of a circuit during a low power mode
US11025235B2 (en) Level shifter
US20070052466A1 (en) Flip-flop with improved operating speed
CN112994666A (zh) 半导体器件的时钟生成电路
US8248129B2 (en) Signal delay circuit, clock transfer control circuit and semiconductor device having the same
US9602085B2 (en) Data storage element and signal processing method
KR20070071041A (ko) 플립-플롭 회로
KR20050051529A (ko) 펄스 기반 고속 저전력 플립플롭
KR19980026103A (ko) 데이타 출력 버퍼

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination