TW201010268A - Coupled ring oscillator and method for initializing the same - Google Patents

Coupled ring oscillator and method for initializing the same Download PDF

Info

Publication number
TW201010268A
TW201010268A TW098114250A TW98114250A TW201010268A TW 201010268 A TW201010268 A TW 201010268A TW 098114250 A TW098114250 A TW 098114250A TW 98114250 A TW98114250 A TW 98114250A TW 201010268 A TW201010268 A TW 201010268A
Authority
TW
Taiwan
Prior art keywords
phase
ring
circuits
ring oscillator
circuit
Prior art date
Application number
TW098114250A
Other languages
English (en)
Inventor
Akinori Matsumoto
Shiro Sakiyama
Shiro Dosho
Yusuke Tokunaga
Takashi Morie
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW201010268A publication Critical patent/TW201010268A/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • H03K3/0315Ring oscillators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019Variable delay
    • H03K2005/00026Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00052Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter by mixing the outputs of fixed delayed signals with each other or with the input signal

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dram (AREA)
  • Manipulation Of Pulses (AREA)

Description

201010268 六、發明說明: 【發明所屬之技術領域】 本發明係關於一種可使用複數個環狀振盪器產生高精度 之微細相位之連結型環狀振盪器。 , 【先前技術】 向 DVD(Digital Versatile Disc)或 BD(Blu-ray Disc)等光 碟媒體記錄資訊’需要產生用於抑制寫入信號之干涉之特 殊寫入波形。產生此特殊寫入波形需要高精度之微細相 ® 位’且需要寫入資料率之1 /4〇以上之微細相位。但是,由 於此極微細之相位精度其相位延遲短於反相器電路單體之 延遲,故利用一反相器鏈(環狀振盪器)實現此相位精度有 其困難。 因此,先前使用複數個環狀振盪器,將此等複數個環狀 振盪器中之各反相器電路藉由相位連結電路相連接,藉此 使各環狀振盪器之輸出相位一點點地錯開,產生較藉由一 個環狀振盪器可產生之相位更微細之相位(例如參照專利 文獻1-4)。此外,設置連接有複數個電阻之電阻環,連接 該電阻環中之電阻之各連接點與複數個環狀振盪器中之相 位延遲元件之各連接點,藉此產生微細相位(例如參照專 > 利文獻5)。 如前所述之連結型環狀振盪器,其係具備複數個環狀振 盪器及相位連結環,該相位連結環係包含在環狀振盪器間 連結各反相器電路之輸出相位之相位連結電路。該連結型 環狀振盪器進行如下述之初始化(例如參照專利文獻3、 140031.doc 201010268 4) ’即:電性切斷相位連結環之任意處,在不同之環狀振 蓋器間減弱反相器電路輸出相位之連結之狀態下,使各環 狀振盪器振盪,然後使相位連結環復原。 [專利文獻1]日本國特開平8-70239號公報 [專利文獻2]日本國特開2〇〇〇_ 156629號公報 [專利文獻3]美國專利第5475344號說明書 [專利文獻4]美國專利第5717362號說明書 [專利文獻5]美國專利申請案公開第2〇〇6/〇〇49879號說明書 【發明内容】 φ [發明所欲解決之問題] 連結型環狀振盪器中僅存在構成該連結型環狀振盪器之 環狀振盈器之數量之不同振蘯狀態。並且,若連結型環狀 振盘器陷入不希望之異常振盪狀態時則振盪頻率降低,無 法得到微細相位。以下,說明此機構。 圖13係顯示先前之連結型環狀振盪器之代表性構成。此 連結型環狀振盪器係包含3個環狀振盪器1〇及1個相位連結 環20。各環狀振盪器10係呈環狀連結3個反相器電路丨丨而 G 形成。此外,相位連結環20係將等於反相器電路u總數之 9個相位連結電路21呈環狀連結而形成。各相位連結電路 - 21係將一環狀振盪器1〇之一反相器電路丨丨之輸出與另一環 — 狀振盪器10之一反相器電路11之輸出,以同相或反相關係 連結。於是,各反相器電路"之輸出ρι〜ρ9成為此連結型 環狀振盪器之輸出。各環狀振盪器1〇只能產生構成其之反 相器電路11的個數份(圖13例中係3個)之相位,但藉由將環 140031.doc 201010268 狀振盈器1 0複數個委日人 -Γ s, * Λ * 调組合,可以產生更多(圖13例中係9個)之 相位。並且,以下盔+ β 下為方便起見,相位連結電路2 i係作為由 反相器電路所構成者進行說明。 信號通過相位連結電路21時,相位延遲角度如下,即在 - 藉由邏輯反轉之18〇。上加上相位連結電路21之内部延遲 ‘ (例如電子通過電晶體内部所需時間等)之θ。亦即,藉由i 個相位連結電路21所連結之2點間之相位差(以後稱作「相 ❹ 位連結角」)Φ係成為φ=180+θ。 在連結型環狀振盪器中,由於相鄰之輸出彼此(例如輸 出Ρ1及Ρ2)皆係經由2個相位連結電路21而連結,故此等輸 出間之相位差係2χ(180 + θ)。由於相位差之36〇。係可以看作 〇 ,故其結果係相鄰輸出間之相位差成為2Θ。並且,若考 慮電路之對稱性,則相鄰輸出間之相位差皆係20,此係可 以利用連結型環狀振盪器製作之最小相位差。此外,在連 、、·〇型環狀振盪器處於穩定狀態時,由於相位之週期性各輸 φ 出之相位以延遲1週(亦即360。)而復原。所以,圖13之連結 型環狀振盪器之最小相位差2Θ係將360。9等分之40。。並 且,令Ρ為各環狀振盪器10中之反相器電路11之個數>(1為 ” 環狀振盪器1〇之個數而將Θ —般化時,則表示為 0=1 80/pq ° 連結型環狀振盪器係相位連結電路2丨之内部延遲θ越 小’亦即相位連結角φ越小越成為更加穩定之振盪狀態。 相位連結電路21係由反相器電路構成時,相位連結角ψ之 最小值係180。。另一方面,在使各環狀振盪器成為單端之 140031.doc 201010268 電路之4段構成時’相位連結角Φ最大,其值為 270°。因此,若係18〇<小 、值马 貝]可推測連結型環狀振盪 穩疋振盡。另一方面,相位連結角Φ超出上述範圍 時’可考慮連結型環狀振盈器係成為異常之振盥狀態。 接著’導出表示相位連結角φ之通式。並且,為方便起 見p、q均採用奇數。首先’相位連結角㈣小值“係表 示為下式: Φπ,ΐη=180+180/ρς
各環狀振盈器1()中相互連接之2個反相器電路&輸出間 (圖13例中係輸出P1與輸出ρ7)之相位差由於在連結型環 狀振盈器2G中信號通過q個相位連結電路^,故成為相位 連結角Φ之q倍(亦即q<j)) ^將其展開時,成為下式: ^Φ = ίϊΦιηίη + 360η =q(180+180/pq)+360n =180(q+l/p+2n)
惟,η係0以上之整數,360n係表示考慮相位週期性之相位 延遲。所以,相位連結角φ可用下述之通式表示。 φ=1 80(pq+1 +2np)/pq 再者,令m=(pq+l+2np)/2時,可以變形為下式: +=360m/pq 〇 此係表示相位連結角φ與任一環狀振盪器1〇中之任一反相 器電路11之輸出相位一致。亦即,相位連結電路21係有以 未意圖之相位連結角φ將2個反相器電路^之輸出連結之情 形,有連結型環狀振盪器之振盪動作在此未意圖之相位連 140031.doc 201010268 結狀態下穩定之情形。 圖13之連結型環狀振盪器中,相對於η之相位連結角ψ、 及反相器電路11與相位連結電路21間之相位差△ +係如下所 示。其中,Δφ係令反相器電路11之輸入輸出間之相位差為 θ’ ’以Δφ=360·(θΐ + φ)定義。如圖13所示’將3個反相器電 路11呈環狀連結而形成之環狀振盪器10之情形,θ,=12〇。 η Φ Δφ 0 200 40 1 320 -80 2 440(=80) 160 3 560(=200) 40 4 680(=320) -80
此處,ng3之情形,與用3除η之餘數時成為相同狀態。由 此可知在圖13之連結型環狀振盪器存在3個連結狀態或振 盪狀態。相位差Δφ在η=〇時係40。,但n=1時成為_8〇。 時成為160。,依狀態而大不相同。相位差△ +之絕對值變大 時,在環狀振盪器10與相位連結環20之間產生「H」位準 與「L」位準之邏輯衝突,流過貫通電流,輪出信號之通 過率劣化。其結果,連結型環狀振盪器之振盪頻率降低。 所以,欲在連結型環狀振盪器產生微細相位,換言之,欲 使連結型環狀振蓋器以高頻振盪,宜盡量減小相位差 絕對值β -般而言’在具備q個環狀振盪器之連結型環狀振盪器 中存在q個振i狀態。通常,由於相位連結角祕處於卿 14003l.doc 201010268 至270。之範圍,故認為η成為1以上之異常振盪狀態係不易 發生。但是,欲要取得更微細之相位,而增加構成各環狀 振盪器之反相器電路或增加構成連結型環狀振盡器之環狀 振盪器時,相應未意圖之相位連結狀態之數量增加,且連 結型環狀振盪器陷入異常振盪狀態之危險性增高。特別係 在環狀振盪器之數量較多、或構成相位連結電路之反相器 電路之驅動能力較弱時,由於環狀振盪器間之相位連結強 度減弱,故冑更多之相位誤差累計,有陷入異常㈣狀態 之虞。由於連結型環狀振盪器若陷入異常振盪狀態則會在 該狀態下穩定,故不能恢復到正常振盪狀態。此問題並非 藉由電性切斷相位連結環之任意處的先前之初始化方法所 能解決者。 鑒於刖述問題,本發明之目的在於使連結型環狀振盪器 以正常振盪狀態振盪而不陷入異常振盪狀態,或者使在異 常振盪狀態下穩定之連結型環狀振盪器恢復到正常振盪狀 態。 [解決問題之技術手段] 為解决剛述問題,藉由本發明而採取如下之技術手段。 亦即’提供-種連結型環狀振i器之初始化方法上述連 結型環狀振i器具備:q個環狀振蘯器,其分別為p個反相 器電路呈環狀連接而成者,且令P、q為2以上之整數;及 相位連結環’其係相位連結電路卩叫個呈環狀連接而成, 該相位連結電路係將前述9個環狀振盡器中任-個之前述p 個反相器電路中任一個之輸出與前述q個環狀振盪器中另 140031.doc 201010268 —個之前述P個反相器電路中 #、查# 电路中任一個之輸出以特定相位關 係連結;且上述連結型環狀振逢器之初始化方法係將前 述q個環狀振堡器各自之針y 目之前述P個反相器電路中任一個作為 組’對於至少一組係將屬於二 旬%通組之别述q個反相器電路之 輸出固定為同相,為令仙 在該狀態下使前述q個環狀振盪器振 盈’其後解除該等反相器雷路於 益电路輸出之同相固定狀態(參照 圖 1 ) 〇 、 • 如此’連結型環狀振盪器啟動時或重置時,首先,使所 有環狀振逢器中之各環狀振盪器之反相器電路輸出之相位 關係強制性相等。稱其為「相位之等化」。相位之等化係 既可僅對各環狀振盪器中之任一反相器電路進行,亦可對 所有反相器電路進行。各反相器電路輸出之相位關係,即 使係藉由相位連結電路而連結,仍可藉由相位之等化而強 制性固定為同相。亦即,環狀振蘯器間之相位連結強度減 f而且係在進行相位之等化狀態下使所有環狀振盪器 • 振盪。亦可係在各環狀振盪器動作之狀態下進行相位之等 化。總之,係使所有環狀振盪器以相同相位關係振盪。之 , 後若解除相位之等化,則各反相器電路之輸出相位成為自 ’立即由相位連結電路所連,结,連結型環狀振堡器 係成為前述n=〇之狀態,亦即相位差Δφ成為最小之正常振 盪狀態而穩定。所以,不論環狀振盪器之數量多,亦或構 成相位連結電路之反相器電路之驅動能力弱仍可使連結 型振盪器以正常振盪狀態振盪而不陷入異常振盪狀態或 者使在異常振盪狀態下穩定之連結型振盪器恢復到正常振 140031.doc 201010268 盪狀態。 並且’作為可進行前述初始化之連結型環狀振盪器具 備.q個環狀振盪器,其分別為p個反相器電路呈環狀連接 而成者’且令p、q為2以上之整數;相位連結環,其係相 位連結電路pxq個呈環狀連接而成,該相位連結電路係將 月J过1 q個環狀振盈器中任一個之前述p個反相器電路中任一 個之輸出與前述q個環狀振盪器中另一個之前述p個反相器 電路中任一個之輸出以特定相位關係連結者;及開關電 路,其係切換前述q個環狀振盪器各自之前述p個反相器電 路中任一個之輸出彼此間之短路及其解除。 基於此,可以藉由使複數個反相器電路之輸出彼此短路 來將此等輸出強制性固定為同相,並藉由解除短路來解除 此等反相器電路輸出之同相ϋ定狀態。藉此,可以實行前 述初始化。 ▲刖述開關電路宜分別設置於前述q個環狀振盪器各自之 =述15個反相器電路,前述連結型環狀振m器係具備p個固 斷Θ之開關元件’此等係無遠漏地S置於前述P個開關 電路中任意兩者之間。藉此,可以保持連結型環狀振盪器 之電路對稱性,可以產生高精度之微細相位。 具體而》,則述開關電路係具備相互進行相同開關動作 q個開關元件,前述q-1個開關元件係分別設置於前述 個環狀振里器中任-個之前述P個反相器電路中任一個之 4出與前述q個環狀振蘯器中另一個之前述p個反相器電 中任個之輪出之間。或者’前述開關電路係具備相互 U0031.doc 201010268 進行相同開關動作之q個開關元件;前述q個開關元件係分 別"又置於月ij述q個環狀振盪器各自之前述p個反相器電路中 任個之輸出,與前述開關電路固有之共通電壓節點之 間。且且具備複數個固定斷開之開關元件,此等係設置於 月J述q個環狀振盡器各自之前述p個反相器電路中未設置前 - 述開關電路者之輸出與共通電壓節點之間。藉此,可以保 持連結型環狀振盪器之電路對稱性,可以產生高精度之微 細相位。 ❹ 此外,作為可進行前述初始化之連結型環狀振盪器具 備.q個環狀振盪器,係使p、(1為2以上之整數,分別呈環 狀連接p個反相器電路而形成者;及相位連結環,其係將p 個第1相位連結電路及個第2相位連結電路,以每隔 q-Ι個前述第2相位連結電路插入i個前述^相位連結電路 之方式呈環狀連接而形成者,前述p個第㈠目位連結電路及 Px(q-1)個第2相位連結電路係、分別將前述q個環狀振盈器中 • 任一個之前述_反相器電路中任一個之輸出,與前述_ 環狀振盪器中另一個之前述p個反相器電路中任一個之輸 出以同相連結者;且前述P個第i相位連結電路各自係構成 可進行通常阻抗與高阻抗切換者。 基於此,藉由使第1相位連結電路成為高阻抗可以藉 由第2相位連結電路將複數個反相器電路之輸出強制性固曰 定為同相,而且,藉由使第"目位連結電路成為通常阻 抗,可以解除前述反相器電路輸出之同相固定狀態。藉 此’可以實行前述初始化。 140031.doc 201010268 具體而言,前述p個第1相位連結電路各自係具備電阻元 件、及一端連接於前述電阻元件一端之開關元件者;前述 P個第1相位連結電路各自之前述開關元件係相互進行相同 開關動作。前述px(q-l)個之第2相位連結電路各自宜係具 備電阻元件、及連接於前述電阻元件一端之固定導通之開 關兀件者。藉此,可以保持連結型環狀振盪器之電路對稱 性’可以產生高精度之微細相位。 前述p個第1相位連結電路各自亦可進一步具備開關元 件’該開關元件係連接於前述電阻元件之另一端,且與連 接於前述電阻元件一端之開關元件相互進行相同開關動作 者。前述px(q-l)個第2相位連結電路各自宜係具備電阻元 件、及分別連接於前述電阻元件兩端之固定導通之開關元 件者。藉此,可以保持連結型環狀振盪器之電路對稱性, 可以產生高精度之微細相位。 或者,具體而言,前述p個第丨相位連結電路各自係具備 開關元件、及分別連接於前述開關元件兩端之電阻元件 者;且前述P個第1相位連結電路各自之前述開關元件係相 互進行相同開關動作。前述ρχ0_1}個第2相位連結電路各 自宜係具備固《導通之開關元#、及分別連接於前述固定 導通之開關元件兩端之電阻元件者。藉此,可以保持連結 型環狀振盡器之電路對稱性,可以產生高精度之微細^ 位。 [發明之效果] 依照本發明’可錢連結型環狀錄器以正常振盘狀態 14003 ] .(joc •12- 201010268 振盪而不陷入異常振盪狀態,或者使在異常振盪狀態下穩 定之連結型環狀振盪器恢復到正常振盪狀態。 【實施方式】 以下,參照圖式說明用於實施本發明之最佳形態。並 且,貫徹以下之各實施形態,對具有相同機能之構成要素 賦予相同符號,省略其再次說明。 《第1實施形態》 圖2係顯示第1實施形態之連結型環狀振盪器之構成。本 實施形態之連結型環狀振盪器係在圖丨3之連結型環狀振盪 器上追加3個開關電路30。各開關電路3〇具備相互進行相 同開關動作之2個開關元件3 1。各開關元件3丨係設置於一 環狀振盪器10之一反相器電路11之輸出與另一環狀振盈器 1〇之一反相器電路11之輸出之間(例如輸出P1與輸出P2之 間)。 若各開關電路3 0之2個開關元件3 1成為導通狀態時,則 各環狀振盪器10之一反相器電路11之輸出彼此短路而強制 性固定為同相。前述輸出彼此間之短路係藉由各開關電路 3 0之2個開關元件3 1成為非導通狀態而解除。若各反相器 電路11之輸出彼此間之短路解除時,則各反相器電路之 輸出藉由相位連結環20之各相位連結電路21而相位連結。 本實施形態之連結型環狀振盪器係如下所述般地使之啟 動或再啟動。首先’使各開關電路3 0之2個開關元件3 1成 為導通狀態而使各環狀振盡器10振蘯。然後,使前述開關 元件3 1成為非導通狀態。藉此,可以使連結型環狀振盪器 140031.doc •13· 201010268 以正常振蘯狀態振盘而不陷入異常振盡狀態,或者使在異 常振盈狀態下穩定之連結型環狀振盡器恢復到正常振盈狀 態。 並且,即使係使開關電路30僅為!個亦可取得同樣之效 果。但是,如圖2之例所示,宜在各環狀振遺器1〇之各反 相器電路丨丨設置開關電路30。藉此,可以在連結型環狀振 盪器之初始化開始時,使各環狀振盪器1〇之振盪狀態更快 地成為相同。 此外,開關電路30之構成並不限定於圖2之例。例如,_ 既可不在輸出P1與輸出P2之間而係在輸出ρι與輸出p3之間 設置開關元件31,亦可不在輪出p2與輸出p3之間而係在輸 出P1與輸出P3之間設置開關元件31。 《第2實施形態》 圖3係顯示第2實施形態之連結型環狀振盪器之構成。本 實施形態之連結型環狀振盪器係在圖2之連結型環狀振盪 器上追加3個固定斷開之開關元件32,其等係無遺漏地設 置於一開關電路3 〇與其他開關電路3 〇之間者。 ® 開關元件31通常係藉由電晶體構成。若將該開關元件3i 連接於連結型環狀振盪器時,則由於例如在輸出ρι與輸出 P2之間附加有電晶體之寄生電容,而在輸出ρι與輸出趵之 - 間未附加寄生電容,故電路之對稱性會崩潰。倘若如此, 則不能正確地等分各環狀振盪器1〇之振盪相位,招致相位 精度降低。因此,在未連接有開關元件31之處設置固定斷 開之開關元件32作為虛擬開關。藉此,保持電路之對稱 140031.doc .14- 201010268 性,可以產生高精度之微細相位。 《第3實施形態》 圖4係顯示第3實施形態之連結型環狀振盪器之構成。本 實施形態之連結型ί哀狀振盈器係在圖13之連結型環狀振盪 器上追加3個開關電路30'。各開關電路3〇,係具備相互進行 相同開關動作之3個開關元件3 1 ^各開關元件3 1係設置於 各環狀振盪器10之一反相器電路丨丨之輸出與各開關電路3〇, 固有之共通電壓節點40之間。具體而言,開關元件31可以 藉由對閘極賦予重置信號RST之nMOS電晶體構成(參照圖 5)。並且’只要預先將3個共通電壓節點4〇中之任一個固 定於接地電位或電源電位即可。藉此,可以使3個環狀振 盪器10強制性成為相同振盪狀態。 若各開關電路30之3個開關元件31成為導通狀態時,則 各環狀振盪器10之一反相器電路11輸出彼此間短路而強制 性固定為同相。前述輸出彼此間之短路係藉由各開關電路 30之3個開關元件31成為非導通狀態而解除。若各反相器 電路11之輸出彼此間之短路得到解除,則各反相器電路i丄 之輸出彼此間藉由相位連結環2 0之各相位連結電路21而相 位連結。 本發明之連結型環狀振盪器係如下所述般地使之啟動或 再啟動。首先,使各開關電路30之3個開關元件31成為導 通狀態(圖5之例中係使重置信號RST為「H」),使各環狀 振盪器10振盪。然後,使前述開關元件31成為非導通狀態 (圖5之例中係使重置信號RST為「L」)。藉此,可以使連 140031.doc -15· 201010268 結型環狀振盪器以正常振盪狀態振盪而不陷入異常振盪狀 〜、或者使在異常振盪狀態下穩定之連結型環狀振盪器恢 復到正常振盪狀態。 並且,與前述同樣,即使係使開關電路30,僅為1個亦可 取得同樣之效果。此時,對於未設置有開關電路3〇|之剩餘 反相器電路11,宜在各輪出與共通電壓節點4〇之間設置固 定斷開之開關元件32。具體而言,開關元件32係可以藉由 對閘極賦予電源電位vSSinMOS電晶體構成(參照圖6)。 藉此,可保持電路之對稱性,以產生高精度之微細相位。 然而,作為相位連結電路係採用將2點間以同相連結者 (例如電阻το件等)之情形,連結型環狀振盪器係成為如圖 14所示之構成。圖14之連結型環狀振盪器與圖13之連結型 環狀振盪器不同,其係具備將9個相位連結電路21,呈環狀 連接而形成之相位連結環20,,該相位連結電路21,係將2點 間以同相連結者。所以,圖14之連結型環狀振蘯器亦可同 樣產生微細相位。再者,由於在相位連結環21,未包含反相 器電路,故設計容易,且在下述之點優於圖13之連結型環 狀振盪器,即,可取得由電阻連結而產生之輸出相位誤差 平均化之效果。以下,說明基於圖14之連結型環狀振盪器 之實施形態。 《第4實施形態》 圖7係顯示第4實施形態之連結型環狀振盪器之構成。本 實施形態之連結型環狀振盪器係在圖14之連結型環狀振盪 器上追加3個開關電路3 〇及3個固定斷開之開關元件3 2,對 140031.doc • 16 * 201010268 應於第2實施形態之連結型環狀振盪器。依照本實施形 態,可以取得與第2實施形態同樣之效果。 並且’ 3個開關元件3 2可省略。此外,亦可使開關電路 30僅為1個。 《第5實施形態》 圖8係顯示第5實施形態之連結型環狀振盪器之構成。本 實施形態之連結型環狀振盪器具備相位連結環2〇,,其係包 含3個相位連結電路22及6個相位連結電路21,者。各相位連 結電路21'係由1個電阻元件211構成。各相位連結電路22係 由1個電阻元件211、及分別連接於其兩端之2個開關元件 3 1所構成。此等所有之開關元件3丨係相互進行相同開關動 作。而且,相位連結環2〇,係每隔2個相位連結電路21,插入 1個相位連結電路22,而整體係呈環狀連接。 若相位連結電路22之2個開關元件3 1成為非導通狀態’ 則相位連結電路22成為高阻抗’連接於其兩端之反相器電 路11輸出彼此之相位連結強度減弱。另一方面,連接於相 位連結電路21’兩端之反相器電路丨丨之輸出係藉由電阻元件 211而保持同相連結不變。所以,連接於連接之2個相位連 結電路21,之3個反相器電路u之輸出彼此間係以同相牢固 連結’成為相當於圖1中之步驟1之狀態。亦即,若電性截 斷相位連結環20,時,則該截斷之部分成為與藉由開關元件 而短路相同之結果。 本實施形態之連結型環狀振盪器係如下所述般地進行啟 動或再啟動。首先,使各相位連結電路22之2個開關元件 140031.doc -17- 201010268 31成為非導通狀態而使各環狀振盪器1〇振盪。然後,使前 述開關元件3 1成為導通狀態。藉此,可以使連結型環狀振 盪器以正常振盪狀態振盪而不陷入異常振盪狀態,或者使 在異常振盪狀態下穩定之連結型環狀振盪器恢復到正常振 盪狀態。 並且,即使係使構成各相位連結電路22之開關元件3 1僅 為1個’亦可取得同樣之效果。 《第6實施形態》 圖9係顯示第6實施形態之連結型環狀振盪器之構成。本 實施形態之連結型環狀振盪器,係將第5實施形態之連結 型環狀振盈器(參照圖8)之相位連結電路21,全部置換為相 位連結電路23。以下,僅說明與第5實施形態之不同點。 各相位連結電路23係藉由1個電阻元件2n、及分別連接 於其兩端之固定導通之2個開關元件33構成。亦即,各相 位連結電路23除2個開關元件33成為固定導通之點外,係 與相位連結電路22採用相同之電路構成。藉由如此插入固 疋導通之開關兀件33作為虛擬開關,可保持電路之對稱 性’產生高精度之微細相位。 並且’即使係使構成各相位連結電路22之開關元件”及 構成各相位連結電路23之開關元件33分別僅為丨個, 取得同樣之效果。 亦可 《第7實施形態》 圖10係顯示第7實施形態之連結型環狀振盪器之 本實施形態之連結型環狀振盪器具備相位連結環加,,成。 ’其係 H0031.doc -18· 201010268 包含3個相位連結電路22’及6個相位連結電路21,者。各相 位連結電路21 ’係由串聯連接之2個電阻元件211所構成。各 相位連結電路22,係由1個開關元件31、及分別連接於其兩 端之2個電阻元件211所構成。此等所有之開關元件3〗係相 互進行相同開關動作。而且,相位連結環2〇,係每隔2個相 位連結電路21'插入1個相位連結電路22,,整體係呈環狀連 接。 依照本實施形態,相較於第5實施形態可以減少插入相 位連結環20’之開關元件3 1。所以,由構成開關元件3 1之電 曰曰體之寄生電容而產生之信號延遲減少,可使相位連結環 20’更高速地循環信號,而產生更加高精細之微細相位。 並且’即使係使構成各相位連結電路22,之電阻元件211 僅為1個,亦可取得同樣之效果。 《第8實施形態》 圖11係顯示第8實施形態之連結型環狀振盪器之構成。 本實施形態之連結型環狀振盪器,係將第7實施形態之連 結型環狀振盪器(參照圖1〇)之相位連結電路21,全部置換為 相位連結電路23,。以下,僅說明與第7實施形態之不同 點。 各相位連結電路23'係藉由1個固定導通之開關元件33、 及分別連接於其兩端之電阻元件21!構成。亦即,各相位 連結電路23’除開關元件33成為固定導通之點外,係與相位 連結電路22’採用相同之電路構成。藉由如此插入固定導通 之開關兀件33作為虛擬開關,可保持電路之對稱性,產生 140031.doc 201010268 命精度之微細相位。 並且’即使係使構成各相位連結電路22,之電阻元件2 i i 及構成各相位連結電路23,之電阻元件2 u分別僅為丨個,亦 可取得同樣之效果。 此外,第5至第8實施形態中,作為使相位連結電路22、 22·成為高阻抗之方法,除使開關元件灯成為非導通狀態以 外’亦可切換為大電阻值。 此外’别述各實施形態中’開關元件3丨及32可以由 nMOS電晶體、pMOS電晶體、CM〇s電晶體等構成。從開 關控制之容易性及電路之對稱性之觀點宜全部由相同種 類之電晶體構成。 此外,構成各環狀振盪器1〇之反相器電路n並不限定於 3個,構成連結型環狀振盪器之環狀振盪器1〇亦不限定於3 個。 《連結型環狀振盪器之應用製品之實施形態》 圖12係顯示向DVD或BD等光碟媒體記錄資訊之光碟裝 置主要部分的構成。連結型環狀振盪器100係前述實施形 態之連結型環狀振盪器。脈衝產生電路2〇〇係與藉由連結 型環狀振盪器100產生之微細相位之信號同步,而產生用 以向未圖示之光碟媒體寫入資訊之寫入脈衝。寫入放大器 300係依照藉由脈衝產生電路2〇〇所產生之寫入脈衝,向未 圖示之光碟媒體寫入資訊。 向DVD或BD等光碟媒體記錄資訊時,為抑制寫入信號 之干涉,需要基於寫入資料率之1/4〇以上之微細相位產生 140031.doc • 20· 201010268 寫入脈衝。由於前述實施形態之連結型環狀振盪器係可以 產生所希望之高精度之微細相位,故具備該連結型環狀振 盘器之光碟裝置可以向光碟媒體正確且高速地寫入資訊。 [產業上之可利用性] 由於本發明之連結型環狀振盪器可以確實地以正常振藍 狀態振盈’故可適用於需要希望之高精度微細相位之寫入 型光碟裝置等。 【圖式簡單說明】 圖1係說明連結型環狀振盪器之初始化順序圖。 圖2係第1實施形態之連結型環狀振盪器之構成圖。 圖3係第2實施形態之連結型環狀振鱼器之構成圖。 圖4係第3實施形態之連結型環狀振盪器之構成圖。 圖5係圖4之連結型環狀振盪器之具體電路構成圖。 圖6係顯示圖5之變形例之圖。 圖7係第4實施形態之連結型環狀振盪器之構成圖。 圖8係第5實施形態之連結型環狀振盪器之構成圖。 圖9係第6實施形態之連結型環狀振盪器之構成圖。 圖10係第7實施形態之連結型環狀振盪器之構成圖。 圖11係第8實施形態之連結型環狀振盪器之構成圖。 圖12係光碟裝置中包含連結型環狀振盪器之主要部分之 構成圖。 圖13係先前之連結型環狀振盪器之構成圖。 圖14係先前之連結型環狀振盪器之構成圖。 【主要元件符號說明】 140031.doc -21 · 201010268 10 環狀振盪器 11 反相器電路 20 ' 20' 相位連結環 21、2Γ 相位連結電路 22 > 22' 相位連結電路(第1相位連結電路) 23 ' 23' 相位連結電路(第2相位連結電路) 30 ' 30' 開關電路 31 開關元件 32 開關元件(固定斷開之開關元件) 33 開關元件(固定導通之開關元件) 40 電壓節點(共通電壓節點) 100 連結型環狀振盪器 200 脈衝產生電路 211 電阻元件 300 寫入放大器 140031.doc -22-

Claims (1)

  1. 201010268 七、申請專利範圍: 1. 一種連結型環狀振盪器,其特徵在於包含: q個環狀振盪器,其分別為p個反相器電路呈環狀連接 而成者,且令p、q為2以上之整數; 相位連結環,其係相位連結電路pxq個呈環狀地連接 而成者,該相位連結電路係將前述q個環狀振盪器中任 一個之前述p個反相器電路中任一個之輸出與前述q個環 狀振盪器中另一個之前述p個反相器電路中任一個之輪 ® 出以特定相位關係連結者;及 開關電路,其係切換前述9個環狀振盪器各自之前述p 個反相器電路中任一個之輸出彼此之短路及其解除。 2.如响求項丨之連結型環狀振盪器,其中前述開關電路係 設置於前述q個環狀振盪器各自之前述?個反相器電路之 各個上,且 包括無遺漏地設置於前述P個開關電路中任意兩個之 間之P個固定斷開(〇ff)之開關元件。 • 3.如請求項!或2中任一項之連結型環狀振盪器,其中前述 _電路係包括相互進行相同開關動作之㈠個開關元件 者; 刚述q-Ι個開關元件分別設置於前述q個環狀振盡器中 任一個之前述P個反相器電路中任—個之輸出與前述物 環狀振盪器中另一個之前述P個反相器電路中任一個 輸出之間。 4.如請求項1之連結型環狀振盪器,其中偷 丹τ則述開關電路係 140031.doc 201010268 包括相互進行相同開關動作之q個開關元件者; 前述q個開關元件係分別設置於前述q個環狀振蘯器各 自之前述p個反相器電路中任一個之輸出與前述開關電 路固有之共通電壓節點之間。 5·如請求項4之連結型環狀振盪器,其包括複數個固定斷 開之開關元件,其等係設置於前述q個環狀振盪器各自 之前述P個反相器電路中未設置前述開關電路者之輸出 與共通電壓節點之間。 6. 一種連結型環狀振盪器,其特徵在於包含: 參 q個環狀振盪器’其分別為p個反相器電路呈環狀連接 而成者,且令p、q為2以上之整數;及 相位連結環,其係分別將前述q個環狀振盪器中任一 個之4述p個反相器電路中任一個之輸出與前述q個環狀 振盪器中另一個之前述口個反相器電路中任一個之輸出 同相連結之p個第1相位連結電路及px(q l)個第2相位連 結電路以每隔q_l個前述第2相位連結電路插入丨個前述第 1相位連結電路之方式呈環狀連接而成者;且 Q J述P個第1相位連結電路之各個係可切換於通常阻抗 與高阻抗地構成。 7·如請求項6之連結型環狀振盪器,其中前述P個第i相位 連結電路分別包括: 電阻元件;及 端連接於前述電阻元件一端之開關元件;且 前述P個第1相位連結電路之各個之前述開關元件係相 140031 _doc 201010268 互進行相同開關動作。 8·如请求項7之連結型環狀振盪器,其中前述個第2 相位連結電路分別包括: 電阻元件;及 連接於前述電阻元件一端之固定導通(on)之開關元 件。
    如請求項7之連結型環狀振盪器,其中前述P個第1相位 連結電路分別包括: 開關元件’其係連接於前述電阻元件之另一端,且與 連接於前述電阻元件一端之開關元件相互進行相同開關 動作。 10·如請求項9之連結型環狀振盪器,其中前述px(q-i)個第2 相位連結電路分別包括: 電阻元件;及 分別連接於前述電阻元件兩端之固定導通之開關元 件。 11·如請求項6之連結型環狀振盪器,其中前述p個第1相位 連結電路分別包括: 開關元件;及 分別連接於前述開關元件兩端之電阻元件;且 前述p個第1相位連結電路之各個之前述開關元件係相 互進行相同開關動作。 12.如請求項11之連結型環狀振盪器,其中前述px(q_1}個第 2相位連結電路分別包括: 140031.doc 201010268 固定導通之開關元件;及 刀別連接於前述固定導通之開關元件兩端之電阻元 件。 13. 如請求項2、4、5及7至12中任一項之連結型環狀振盪 器’其中前述開關元件全部係相同極性之MOS電晶體。 14. 如請求項3之連結型環狀振盪器,其中前述開關元件全 部係相同極性之MOS電晶體。 15'種光碟裝置’其特徵在於其係於光碟媒體記錄資訊 者’且包含: 清求項1、2及4至12中任一項之連結型環狀振盪器; 脈衝產生電路,其係與藉由前述連結型環狀振盪器所 產生之微細相位之信號同步,產生用於對前述光碟媒體 寫入資訊之寫入脈衝;及 寫入放大器,其係依照藉由前述脈衝產生電路所產生 之寫入脈衝,於前述先碟媒體寫入資訊。 16. 一種光碟裝置,其特徵在於其係於光碟媒體記錄資訊 者’且包含: 請求項3之連結型環狀振盪器; 脈衝產生電路,其係與藉由前述連結型環狀振盪器所 產生之微細相位之信號同步’產生用於對前述光碟媒體 寫入資訊之寫入脈衝;及 寫入放大器,其係依照藉由前述脈衝產生電路所產生 之寫入脈衝,於前述光碟媒體寫入資訊。 種光碟裝置’其特徵在於其係於光碟媒體記錄資訊 140031.doc 201010268 者,且包含: 請求項14之連結型環狀振盪器; 脈衝產生電路,其係與藉由前述連結型環狀振盪器所 產生之微細相位之信號同步,產生用於對前述光碟媒體 - 寫入資訊之寫入脈衝;及 - 寫入放大器,其係依照藉由前述脈衝產生電路產生之 寫入脈衝’於前述光碟媒體寫入資訊。 I8· 一種連結型環狀振盪器之初始化方法,其特徵在於: 上述連結型環狀振盪器包含:q個環狀振盪器,其分 別為p個反相器電路呈環狀連接而成者,且令p、(1為2以 上之整數;及相位連結環,其係相位連結電路pxq個呈 環狀連接而成者,前述相位連結電路係將前述q個環狀 振盈器中任個反相Μ路中任—個之輸出 與前述q個環狀振蘯器中任一個之前述㈣反相器電路中 任一個之輸出以特定相位關係連結者;且 • Λ述初始化方法係將前述q個環狀«器各自之前述p 個反相器電路中任-個作為組,對於至少―㈣將屬於 • 該組之前述q個反相器電路之輸出固定為同相,在該狀 態下使前述q個環狀振盡器振盡,其後解除此等反相器 電路之輸出之同相固定狀態。 140031.doc
TW098114250A 2008-07-07 2009-04-29 Coupled ring oscillator and method for initializing the same TW201010268A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008176828 2008-07-07

Publications (1)

Publication Number Publication Date
TW201010268A true TW201010268A (en) 2010-03-01

Family

ID=41506798

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098114250A TW201010268A (en) 2008-07-07 2009-04-29 Coupled ring oscillator and method for initializing the same

Country Status (7)

Country Link
US (1) US8130608B2 (zh)
EP (1) EP2312753A1 (zh)
JP (1) JPWO2010004670A1 (zh)
KR (1) KR20110040754A (zh)
CN (1) CN102084591B (zh)
TW (1) TW201010268A (zh)
WO (1) WO2010004670A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748555B (zh) * 2020-02-14 2021-12-01 瑞昱半導體股份有限公司 環形振盪器及其方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232843B2 (en) * 2008-12-22 2012-07-31 Stmicroelectronics International N.V. Matrix structure oscillator
US9608798B2 (en) 2014-06-02 2017-03-28 Mediatek Inc. Method for performing phase shift control for timing recovery in an electronic device, and associated apparatus
US9252753B2 (en) * 2014-07-07 2016-02-02 Realtek Semiconductor Corp. Quadrature output ring oscillator and method thereof
US9654116B1 (en) * 2015-10-27 2017-05-16 Mediatek Inc. Clock generator using resistive components to generate sub-gate delays and/or using common-mode voltage based frequency-locked loop circuit for frequency offset reduction
US11063600B1 (en) 2020-07-15 2021-07-13 Apple Inc. Multi-stage clock generator using mutual injection for multi-phase generation
JP7527946B2 (ja) * 2020-12-11 2024-08-05 株式会社東芝 発振回路、時間デジタル変換器、及び電子装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714362A (en) * 1983-04-29 1998-02-03 Yeda Research And Development Co. Ltd. Human superoxide dismutase cDNA
DE69315010T2 (de) 1992-08-20 1998-04-16 Koninkl Philips Electronics Nv Oszillator mit mehrphasigen Ausgängen
US5475344A (en) 1994-02-22 1995-12-12 The Board Of Trustees Of The Leland Stanford Junior University Multiple interconnected ring oscillator circuit
JP2867889B2 (ja) 1994-08-30 1999-03-10 日本電気株式会社 電圧制御発振器
JP3613779B2 (ja) * 1997-08-27 2005-01-26 日本プレシジョン・サーキッツ株式会社 発振回路
JP3619352B2 (ja) 1997-08-28 2005-02-09 株式会社ルネサステクノロジ 半導体集積回路装置
JP3550030B2 (ja) 1998-11-20 2004-08-04 松下電器産業株式会社 発振回路、位相同期回路、位相補間回路、位相調整回路および位相結合回路
JP2001036387A (ja) * 1999-07-21 2001-02-09 Sony Corp 発振装置、それを用いた位相同期回路および時間量子化器
TWI241763B (en) 2004-09-07 2005-10-11 Realtek Semiconductor Corp Multiphase voltage controlled oscillator
JP4623679B2 (ja) * 2005-05-27 2011-02-02 パナソニック株式会社 結合型リング発振器
US7944316B2 (en) 2005-12-02 2011-05-17 Panasonic Corporation Multi-phase oscillator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748555B (zh) * 2020-02-14 2021-12-01 瑞昱半導體股份有限公司 環形振盪器及其方法

Also Published As

Publication number Publication date
US8130608B2 (en) 2012-03-06
WO2010004670A1 (ja) 2010-01-14
JPWO2010004670A1 (ja) 2011-12-22
KR20110040754A (ko) 2011-04-20
US20110080821A1 (en) 2011-04-07
EP2312753A1 (en) 2011-04-20
CN102084591B (zh) 2013-09-04
CN102084591A (zh) 2011-06-01

Similar Documents

Publication Publication Date Title
TW201010268A (en) Coupled ring oscillator and method for initializing the same
US6975174B1 (en) Clock oscillator
JP4714747B2 (ja) 多相発振器
JP5319666B2 (ja) マルチクロックネットワークを備えたデジタルデバイス用共振クロックおよびインターコネクトアーキテクチャ
JP2001326564A (ja) 半導体集積回路
TWI589123B (zh) 相位混合電路、及包括相位混合電路的半導體設備和半導體系統
TW200820626A (en) A clock and data recovery circuit and a method for adjusting loop bandwidth used thereby
US7675340B2 (en) Multiphase clock generator circuit
JP4463807B2 (ja) スイッチトキャパシタフィルタ及びフィードバックシステム
JP4856458B2 (ja) 高速動的周波数分周器
TW448625B (en) Ring oscillator type voltage controlled oscillator
US7521972B2 (en) Fifty percent duty cycle clock divider circuit and method
JP2007336482A (ja) 半導体集積回路装置
CN1326323C (zh) 多相比较器
JP5792025B2 (ja) 半導体装置及びノイズ除去装置
KR100611315B1 (ko) 고속 아날로그 논리곱 회로 및 이를 적용한 위상 검출기
JP2008294492A (ja) 多相クロック生成回路
KR101645120B1 (ko) 다중 위상 전압 제어 발진기
JP2009049735A (ja) Pll発振回路
JP2010056592A (ja) フリップフロップ回路
JP2002519923A (ja) 分周比の切替可能なスタティック分周器
JP2004328533A (ja) 周波数切替水晶発振器
JPH07321645A (ja) 位相比較器
JP2004328490A (ja) 電圧制御発振回路
JP2005151284A (ja) ダイナミック型分周器