CN102057670B - 摄像装置 - Google Patents

摄像装置 Download PDF

Info

Publication number
CN102057670B
CN102057670B CN2009801213604A CN200980121360A CN102057670B CN 102057670 B CN102057670 B CN 102057670B CN 2009801213604 A CN2009801213604 A CN 2009801213604A CN 200980121360 A CN200980121360 A CN 200980121360A CN 102057670 B CN102057670 B CN 102057670B
Authority
CN
China
Prior art keywords
mentioned
count value
pixel
signal
converter section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009801213604A
Other languages
English (en)
Other versions
CN102057670A (zh
Inventor
原田靖也
五味祐一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Publication of CN102057670A publication Critical patent/CN102057670A/zh
Application granted granted Critical
Publication of CN102057670B publication Critical patent/CN102057670B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/502—Analogue/digital converters with intermediate conversion to time interval using tapped delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

A/D转换部(11)对具有与来自像素(10a)的输出信号的大小对应的频率的时钟进行计数，将其数字化而生成计数值，并且运算像素复位期间的输出信号所涉及的第1计数值与像素的曝光期间的输出信号所涉及的第2计数值之差，作为该像素的摄像信号输出。控制部(12)控制A/D转换部(11)以使得第1计数值的计数期间的长度与第2计数值的计数期间的长度相同。

Description

摄像装置
技术领域
本发明涉及至少混合搭载了像素和A/D转换电路的摄像装置。本申请基于2008年6月9日在日本提交的日本特愿2008-150316号而主张优先权，在此引用其内容
背景技术
以往公开有具备将至少具有光电转换元件的像素单元呈2维阵列状排列构成的受光元件阵列、对来自受光元件阵列的受光信号进行A/D转换的多个A/D转换电路，构成为单一IC芯片的摄像元件及其控制方法。而且仅在摄像元件中所需的2维区域对信号进行A/D转换，或在不改变能进行A/D转换的电压范围的情况下提高A/D转换的分辨率，从而能效率良好地执行特写功能等高级功能的处理。还公开了实现摄像元件的小型化、高速化、高精度化的技术(例如参见专利文献1)。
另外，作为专利文献1的A/D转换电路，例如已知有非专利文献1所述的结构。如图10所示，非专利文献1所述的A/D转换电路20具有脉冲行进电路1、编码器&锁存器2、计数器3、锁存器4、5、运算器6。下面说明各构成部分的功能。
脉冲行进电路1构成为在一个输入端呈环状地连接接受脉冲信号StartP而动作的作为起动用反转电路的1个”与非”(NAND)电路101和作为反转电路的多个逆变器(INV)102。编码器&锁存器2与采样信号CKs同步地对来自脉冲行进电路1的输出信号编码并保持。计数器3对来自脉冲行进电路1的输出信号进行计量(计数)。
锁存器4与采样信号CKs同步地保持来自计数器3的输出信号。锁存器5与采样信号CKs同步地保持将来自编码器&锁存器2和锁存器4的输出信号相加得到的信号。运算器6使用锁存器5运算前信号与当前信号之差，并输出给外部的后级电路。另外，电源线7A向脉冲行进电路1内的”与非”电路101和逆变器102进行电源供给，并连接有被输入应进行A/D转换的模拟输入信号Vin的输入端子8A。
接着说明A/D转换电路20的动作。脉冲行进电路1使脉冲信号StartP在构成为环状的1个”与非”电路101和多个逆变器102内环绕。脉冲信号StartP在脉冲行进电路1内环绕的次数和脉冲信号StartP在”与非”电路101和逆变器102内的位置按照模拟输入信号Vin的大小和采样信号CKs的周期而变化。例如图11A所示，模拟输入信号Vin越大，则”与非”电路101和逆变器102的传播延迟时间就越小，因而脉冲信号StartP在脉冲行进电路1内环绕的次数就会越多。
编码器&锁存器2检测脉冲信号StartP在”与非”电路101和逆变器102内的位置，作为二进制的数字数据输出。计数器3对脉冲信号StartP在脉冲行进电路1内环绕的次数计数，作为二进制的数字数据输出。锁存器4对从计数器3输出的数字数据进行锁存。锁存器5保持将来自锁存器4的数字数据作为高位、将来自编码器&锁存器2的数字数据作为低位相加得到的数字数据。运算器6运算通过锁存器5保持之后的数字数据与通过锁存器5保持之前的数字数据之差，并输出给外部的后级电路。
而且如图11B所示，上述A/D转换电路20按照采样信号CKs的周期，周期性输出与模拟输入信号Vin对应的数字数据DT(DT1、DT2、DT3、…)。
另外，为了在摄像元件中获得更高精度的摄像信号，就需要运算像素单元的复位电平与曝光期间中蓄积的信号所涉及的信号电平之差。以下对其进行说明。
图12是相当于1个像素的像素单元的结构图。如图12所示，像素单元具有光电转换元件21、存储器元件22、第1晶体管23、第2晶体管24、第3晶体管25、第4晶体管26。
下面说明各构成的功能。
光电转换元件21将被摄体像转换为信号电荷。存储器元件22保持蓄积于光电转换元件21中的信号电荷并转换为电压。第1晶体管23将蓄积于光电转换元件21中的信号电荷传送给存储器元件22。第2晶体管24复位存储器元件22。第3晶体管25放大被存储器元件22保持的信号并输出。第4晶体管26通过控制是否将由第3晶体管25放大的信号输出给共同信号线27，从而控制像素信号的选择。
并且，通过第3晶体管25、设置于共同信号线27商的未图示的负荷电流源构成源跟随器电路。另外，第1晶体管23是通过未图示的控制电路发出的信号(ΦTR)来控制的。第2晶体管24是通过来自该控制电路的信号(ΦRS)来控制的。第4晶体管26是通过来自该控制电路的信号(ΦSE)来控制的。
接着，参见图13说明像素单元的动作。在图13所示的时序图中，FD表示与第3晶体管25的栅极连接的存储器元件22的电平，Vsig表示输出到共同信号线27的像素输出电平。
当时刻t1控制脉冲ΦSE为“H”电平，第4晶体管26导通，则第3晶体管25的输出会被输出给共同信号线27。此后，当时刻t2控制脉冲ΦRS为“H”电平，第2晶体管24导通，则存储器22和第3晶体管25的栅极会通过电源VDD得以复位。此后，当控制脉冲ΦRS为“L”电平，第2晶体管24截止时，存储器元件22的电平FD成为图中Vr’所示的电平，像素输出电平Vsig为Vr。该Vr是像素输出的复位电平。
当时刻t3控制脉冲ΦTR为“H”电平，第1晶体管23导通时，按照光的强度而蓄积于光电转换元件21的信号电荷会被传送给存储器元件22。而且存储器元件22的电平FD以及像素输出电平Vsig会发生变化。此后，当控制脉冲ΦTR为“L”电平，第1晶体管23截止时，存储器元件22的电平FD成为图中Vs’所示的电平，像素输出电平Vsig为Vs。该Vs是蓄积于光电转换元件21的信号电荷所涉及的像素输出的信号电平。此后，当时刻t4控制脉冲ΦSE为“L”电平时，结束该像素的选择，切断向共同信号线27的像素输出。
其中，复位电平Vr会由于第2晶体管24的导通电阻导致的热噪声而产生波动。另外，复位电平Vr还会产生起因于第3晶体管25的阈值波动等的像素间的波动。因此，这些所有的波动就成为复位电平Vr的噪声。因而会在以复位电平Vr为基准而变化的信号电平Vs中也产生噪声。因此，为了检测除去了噪声后的高精度的摄像信号，就必须检测复位电平Vr与信号电平Vs之差。
专利文献1：日本特开2006-287879号公报
非专利文献1：IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.38，NO.1，JANUARY2003 An ALL＝Digital Analog-to-DigitalConverter With 12-uV/LSB Using Moving-Average Filtering
如上所述，在搭载于摄像装置上的A/D转换电路中，需要运算像素单元的复位期间的输出信号(复位信号)所涉及的计数值与曝光期间的输出信号(视频信号)所涉及的计数值之差，将其作为该像素中的摄像信号(从视频信号中减去复位信号后的信号)输出。然而在现有技术中，对于按照通过采样信号而设定的任意期间内的模拟输入电压值Vin进行A/D转换的A/D转换电路，没有考虑到精度良好地检测摄像信号这一课题。
发明内容
本发明就是鉴于上述课题而完成的，其目的在于提供一种能够高精度地检测摄像信号的摄像装置。
本发明是为了解决上述课题而完成的，提供一种摄像装置，其具有：像素部，其2维地排列有多个像素；A/D转换部，其对具有与来自上述像素的输出信号的大小对应的频率的时钟进行计数，将其数字化而生成计数值，并且运算上述像素的复位期间的上述输出信号所涉及的第1计数值与上述像素的曝光期间的上述输出信号所涉及的第2计数值之差，作为该像素的摄像信号输出；以及控制部，其控制上述A/D转换部，以使得上述第1计数值的计数期间长度与上述第2计数值的计数期间长度相同。
另外，在本发明的摄像装置中，优选上述控制部在上述计数期间之外的期间，停止上述A/D转换部的动作。
另外，在本发明的摄像装置中，优选上述控制部对上述A/D转换部进行控制，以保持上述时钟所涉及的计数开始时以及结束时的计数值。
另外，在本发明的摄像装置中，优选上述控制部对上述A/D转换部进行控制，以在上述时钟所涉及的计数开始时初始化计数值，并且保持上述时钟所涉及的计数结束时的计数值。
进而，本发明的摄像装置优选还具有监视部，该监视部监视上述第1计数值的计数期间长度和上述第2计数值的计数期间长度。而且优选上述控制部根据上述监视部的监视结果来控制上述A/D转换部，以校正应输出的上述摄像信号。
进而，本发明的摄像装置优选还具有判定部，该判定部判定上述第1计数值。而且优选上述控制部根据上述判定部的判定结果来控制上述A/D转换部，以将上述第1计数值置换为预定的值。
进而，本发明的摄像装置优选还具有判定部，该判定部判定上述第1计数值。而且优选上述控制部根据上述判定部的判定结果来控制上述A/D转换部，以将上述像素的摄像信号置换为预定的值。
根据本发明，通过控制成第1计数值的计数期间长度与第2计数值的计数期间长度相同，从而能高精度地检测摄像信号。
附图说明
图1是表示第1实施方式涉及的摄像装置的结构的框图。
图2是表示第1实施方式涉及的摄像装置的动作的时序图。
图3是表示第1实施方式涉及的摄像装置的动作的时序图。
图4是表示第2实施方式涉及的摄像装置的结构的框图。
图5是表示第2实施方式涉及的摄像装置的动作的时序图。
图6是表示第2实施方式涉及的摄像装置的动作的时序图。
图7是表示第3实施方式涉及的摄像装置的结构的框图。
图8是用于说明第3实施方式涉及的判定阈值与计数值的关系的时序图。
图9是表示第3实施方式涉及的摄像装置的动作的时序图。
图10是表示A/D转换电路的结构的框图。
图11A是用于说明A/D转换电路的动作的参考图。
图11B是用于说明A/D转换电路的动作的参考图。
图12是表示像素单元的结构的电路结构图。
图13是用于说明像素单元的动作的时序图。
图14(a)是表示针对光量的复位电平Vr和信号电平Vs的用于说明黑色沉淀现象的图表。
图14(b)是表示复位电平Vr与信号电平Vs之差的结果Vs-Vr的用于说明黑色沉淀现象的图表。
符号说明
10像素部；10a像素；11A/D转换部；12控制部；13监视部；14判定部；100摄像装置。
具体实施方式
下面参见附图说明本发明的实施方式。
(第1实施方式)
首先说明本发明的第1实施方式。图1表示本实施方式的摄像装置的结构。如图1所示，摄像装置100具有呈2维排列有多个像素10a的像素部10、A/D转换部11、控制部12。下面说明各构成的功能。
像素部10在各像素10a中将被摄体像转换为摄像信号。A/D转换部11对具有与来自像素10a的输出信号的大小对应的频率的时钟进行计数。而当A/D转换部11进行了基于计数值的运算之后，将来自像素10a的输出信号作为像素10a的摄像信号输出。控制部12将包含控制A/D转换部11的计数期间的信号(ΦCO)在内的各种信号提供给A/D转换部11，控制A/D转换部11。
A/D转换部11的结构以及动作与专利文献1所述的A/D转换电路基本相同，只是锁存器5不同。后面会详细叙述锁存器5。另外，像素10a的结构与图12所示结构相同。另外，在本实施方式中，每个像素列都分别配置了1组A/D转换部11和控制部12，也可以对所有像素列仅配置1组A/D转换部11和控制部12。还可以将像素部10与A/D转换部11都配置于摄像元件内。另外，像素部10也可以配置于摄像元件内，A/D转换部11可以配置于摄像元件外部。
接着，一并使用时序图说明作为具有上述结构的摄像装置特征的动作例。
<第1动作例>
首先说明第1动作例。图2表示本实施方式的摄像装置的第1动作例。
当光电转换元件21对被摄体像向摄像信号的转换结束之后，当到达时刻T0时控制部12使脉冲信号StartP为“H”电平，并提供给A/D转换部11。而且控制部12将交替输出“H”电平和“L”电平的任意频率的采样信号CKs提供给A/D转换部11。在时刻T1时，控制部12使ΦSE信号为“H”电平，并导通第4晶体管26，从而将任意像素10a与A/D转换部11连接起来。
时刻T2时，控制部12使ΦRE信号为“H”电平，并导通第2晶体管24，从而开始任意像素10a的复位动作。时刻T3时，控制部12使ΦRS信号为“L”电平，并截止第2晶体管24，从而结束任意像素10a的复位动作。
时刻T4时，控制部12使ΦCO信号为“H”电平，从而A/D转换部11开始对来自像素10a的复位信号进行计数。另外，A/D转换部11在A/D转换部11内的锁存器5中保持计数开始时的计数值(C1)。时刻T5时，控制部12使ΦCO信号为“L”电平，从而A/D转换部11按照控制部12所设定的期间(时刻T4～T5；以下称之为第1期间)，停止对来自像素10a的复位信号的计数。然后，A/D转换部11在A/D转换部11内的锁存器5中保持时刻T5时的计数停止时的计数值(C2)。
时刻T6时，控制部12使ΦTR信号为“H”电平，导通第1晶体管23，从而开始将蓄积在像素10a内的光电转换元件21中的信号传送给存储器元件22。时刻T7时，控制部12使ΦTR信号为“L”电平，截止第1晶体管23，从而停止将蓄积在像素10a内的光电转换元件21中的信号传送给存储器元件22。
时刻T8时，控制部12重新使ΦCO信号为“H”电平，从而A/D转换部11重新开始对来自像素10a的视频信号进行计数。另外，A/D转换部11在A/D转换部11内的锁存器5中保持计数开始时的计数值(C3)。时刻T9时，控制部12重新使ΦCO信号为“L”电平，从而A/D转换部11按照控制部12所设定的期间(时刻T8～T9；以下称之为第2期间)，停止对来自像素10a的视频信号的计数。另外，A/D转换部11在A/D转换部11内的锁存器5中保持时刻T9时的计数停止时的计数值(C4)。
时刻T10时，控制部12使ΦSE信号为“L”电平，截止第4晶体管26，从而解除任意像素10a与A/D转换部11的连接。
时刻T11时，A/D转换部11从在时刻T9保持于锁存器5中的计数值(C4)减去在时刻T8保持于锁存器5中的计数值(C3)，获得第1计数值。另外，A/D转换部11从在时刻T5保持于锁存器5中的计数值(C2)减去在时刻T4保持于锁存器5中的计数值(C1)，获得第2计数值。进而，A/D转换部11从第1计数值减去第2计数值，开始向未图示的后级的信号处理电路的信号输出。时刻T12时，A/D转换部11停止上述相减运算，并且停止向未图示的后级的信号处理电路的信号输出。
以上说明的是上述时刻T0与T1、T1与T2、T3与T4、T5与T6、T7与T8、T9与T10、T10与T11为彼此不同的定时的情况，而它们也可以同时进行动作。另外，也可以在第1期间(时刻T4～T5)和第2期间(时刻T8～T9)之外的期间停止计数器3的动作。进而，如图3所示，还可以通过使脉冲信号StartP仅在与ΦCO信号相同的期间内为“H”电平，从而在第1期间和第2期间之外的期间停止脉冲行进电路1的动作。
如上所述，A/D转换部11对具有与任意期间内的模拟输入电压值Vin的大小对应的频率的时钟进行计数。因此，A/D转换部11具有计数期间越长则计数值越多，计数期间越短则计数值越少的性质。另外，根据保持于锁存器5中的计数值(C1～C4)而生成的像素10a中的摄像信号的分辨率依赖于第1期间和第2期间的长度。因而如果各期间的长度不同，则作为计数值之差的结果的摄像信号的分辨率会被第1期间和第2期间中较短一方所限制，信号精度发生恶化。因此在本实施方式中，控制部12将第1期间与第2期间设定为相同期间。
如上所述，通过将针对A/D转换部11的第1期间和第2期间设定为相等，从而能够高精度检测像素10a中的摄像信号，能提高摄影时的画质。还可以停止A/D转换部11在计数期间之外的计数动作，能够削减耗电。进而，还能够停止A/D转换部11在第1期间和第2期间之外的动作，进一步削减耗电。
<第2动作例>
接着参见图2说明第2动作例。上述第1动作例与第2动作例的不同之处在于时刻T4、T5、T8、T9、T11、T12中A/D转换部11的动作，因此对其他动作省略说明。
更具体而言，时刻T4时，控制部12使ΦCO信号为“H”电平。据此，A/D转换部11将计数开始时的计数值复位，从而将计数值设定为初始值(计数下限值或上限值)，开始对来自像素10a的复位信号的计数。时刻T5时，控制部12使ΦCO信号为“L”电平，从而A/D转换部11按照控制部12所设定的期间(时刻T4～T5；以下称之为第1期间)，停止对来自像素10a的复位信号的计数。另外，A/D转换部11在A/D转换部11内的锁存器5中保持时刻T5时的计数停止时的计数值(C1)。
时刻T8时，控制部12重新使ΦCO信号为“H”电平。据此，A/D转换部11将计数开始时的计数值复位，从而将计数值设定为初始值(计数下限值或上限值)，开始对来自像素10a的视频信号的计数。时刻T9时，控制部12重新使ΦCO信号为“L”电平，从而A/D转换部11按照控制部12所设定的期间(时刻T8～T9；以下称之为第2期间)，停止对来自像素10a的视频信号的计数。另外，A/D转换部11在A/D转换部11内的锁存器5中保持时刻T9时的计数停止时的计数值(C2)。
到达时刻T11时，A/D转换部11开始从在时刻T9保持于锁存器5中的计数值(C2)减去在时刻T5保持于锁存器5中的计数值(C1)的运算。另外，A/D转换部11开始向未图示的后级的信号处理电路的信号输出。到达时刻T12时，A/D转换部11停止上述相减运算，并且停止向未图示的后级的信号处理电路的信号输出。
在第2动作例中，也与第1动作例相同地，控制部12将第1期间与第2期间设定为相同期间。由此就能够高精度地检测像素10a中的摄像信号，能提高摄影时的画质。另外，通过使针对A/D转换部11的时刻T4和T8时的计数开始时的计数值为初始值，从而无需保持计数开始时的计数值。其结果能削减A/D转换部11内锁存电路的数量，因而能降低电路规模。
(第2实施方式)
接着说明本发明第2实施方式。图4表示本实施方式涉及的摄像装置的结构，对与图1共同的要素赋予相同符号。该摄像装置与第1实施方式的摄像装置的不同之处在于在摄像装置100中设置了监视A/D转换部11的计数期间长度的监视部13这点。对其他结构省略说明。
接下来，一并使用时序图来说明作为具有上述结构的摄像装置的特征的动作例。图5表示本实施方式的摄像装置的动作。
在光电转换元件21对被摄体像向摄像信号的转换结束后，到达时刻T0时，控制部12使脉冲信号StartP为“H”电平，并提供给A/D转换部11。另外，控制部12将交替输出“H”电平和“L”电平的任意频率的采样信号CKs提供给A/D转换部11。到达时刻T1时，控制部12使ΦSE信号为“H”电平，导通第4晶体管26，从而将任意像素10a与A/D转换部11连接起来。
到达时刻T2时，控制部12使ΦRS信号为“H”电平，导通第2晶体管24，从而开始任意像素10a的复位动作。到达时刻T3时，控制部12使ΦRS信号为“L”电平，截止第2晶体管24，从而结束任意像素10a的复位动作。
到达时刻T4时，控制部12使ΦCO信号为“H”电平，从而A/D转换部11开始对来自像素10a的复位信号的计数。另外，A/D转换部11在A/D转换部11内的锁存器5中保持计数开始时的计数值(C1)。同时，监视部13开始对提供给A/D转换部11的ΦCO信号的“H”电平期间的测定。
到达时刻T5时，控制部12使ΦCO信号为“L”电平，从而A/D转换部11按照控制部12设定的期间(时刻T4～T5；以下称之为第1期间)，停止对来自像素10a的复位信号的计数。另外，A/D转换部11在A/D转换部11内的锁存器5中保持时刻T5时的计数停止时的计数值(C2)。同时，监视部13停止对提供给A/D转换部11的ΦCO信号的“H”电平期间的测定，将测定值(TR)保持于A/D转换部11内的锁存器5中。
到达时刻T6时，控制部12使ΦTR信号为“H”电平，导通第1晶体管23，从而开始蓄积于像素10a内的光电转换元件21中的信号向存储器元件22的传送。到达时刻T7时，控制部12使ΦTR信号为“L”电平，截止第1晶体管23，从而停止蓄积于像素10a内的光电转换元件21中的信号向存储器元件22的传送。
到达时刻T8时，控制部12重新使ΦCO信号为“H”电平，从而A/D转换部11重新开始对来自像素10a的视频信号的计数。另外，A/D转换部11在A/D转换部11内的锁存器5中保持计数开始时的计数值(C3)。同时，监视部13开始对提供给A/D转换部11的ΦCO信号的“H”电平期间的测定。
到达时刻T9时，控制部12重新使ΦCO信号为“L”电平，从而A/D转换部11按照控制部12设定的期间(时刻T8～T9；以下称之为第2期间)，停止对来自像素10a的视频信号的计数。另外，A/D转换部11在A/D转换部11内的锁存器5中保持时刻T9时计数停止时的计数值(C4)。同时，监视部13停止对提供给A/D转换部11的ΦCO信号的“H”电平期间的测定，在A/D转换部11内的锁存器5中保持测定值(TI)。
到达时刻T10时，控制部12使ΦSE信号为“L”电平，截止第4晶体管26，从而解除任意像素10a与A/D转换部11的连接。
到达时刻T11时，A/D转换部11从在时刻T9保持于锁存器5中的计数值(C4)减去在时刻T8保持于锁存器5中的计数值(C3)，获得第1计数值。另外，A/D转换部11从在时刻T5保持于锁存器5中的计数值(C2)减去在时刻T4保持于锁存器5中的计数值(C1)，获得第2计数值。进而，A/D转换部11按照控制部12的控制，根据时刻T5时ΦCO信号的“H”电平期间的测定值(TR)与时刻T9时ΦCO信号的“H”电平期间的测定值(TI)的长度之比，开始对第1计数值和第2计数值中的任一方的校正。
更具体而言，A/D转换部11当TR＞TI时采用下式(1)校正，当TI＞TR时采用下式(2)校正。
HR＝(C2-C1)×TI÷TR    (1)
HI＝(C4-C3)×TR÷TI    (2)
如上所述，摄像信号的分辨率依赖于第1期间和第2期间的长度，计数期间越长则摄像信号的分辨率越高。因而，保证了上述第1计数值和第2计数值中计数期间长的计数值的精度大于等于计数期间短的计数值的精度。因此在本实施方式中，如上对计数期间长的计数值进行校正。并且，在能够允许信号精度恶化的范围内，也可以与上述内容相反地，校正计数期间短的计数值。
到达时刻T12时，A/D转换部11停止上述计数值的校正。到达时刻T13时，A/D转换部11使用在时刻T12所校正的计数值(HR或HI)，开始像素10a的摄像信号的运算。另外，A/D转换部11开始向未图示的后级的信号处理电路的信号输出。在该运算中当TR＞TI时采用下式(3)，当TI＞TR时采用下式(4)。
DT＝(C4-C3)-HR         (3)
DT＝HI-(C2-C1)         (4)
到达时刻T14时，A/D转换部11停止上述摄像信号的运算，并且停止向未图示的后级的信号处理电路的信号输出。
以上说明的是上述时刻T0与T1、T1与T2、T3与T4、T5与T6、T7与T8、T9与T10、T10与T11、T12与T13为彼此不同的定时的情况，而它们也可以同时进行动作。另外，也可以在第1期间(时刻T4～T5)和第2期间(时刻T8～T9)之外的期间停止计数器3的动作。进而，如图6所示，还可以通过使脉冲信号StartP仅在与ΦCO信号相同的期间内为“H”电平，从而在第1期间和第2期间之外的期间停止脉冲行进电路1的动作。
如上所述，通过对计数值的校正，能把对于A/D转换部11的第1期间和第2期间设定为相等。因而能够高精度检测像素10a中的摄像信号，能提高摄影时的画质。还可以停止A/D转换部11在计数期间之外的计数动作，因而能够削减耗电。进而，还能够停止A/D转换部11在第1期间和第2期间之外的动作，进一步削减耗电。
(第3实施方式)
接着说明本发明第3实施方式。本实施方式涉及能够抑制非常强的光射到像素单元时所产生的黑色沉淀现象的摄像装置。下面说明黑色沉淀现象。
检测复位电平Vr与信号电平Vs之差的情况下，如果非常强的光射到像素单元，则会产生被称作黑色沉淀现象的问题。图14(a)表示相对于光量的复位电平Vr和信号电平Vs，图14(b)表示其差的结果Vs-Vr。当入射光量高于B点时Vs饱和，因此Vs-Vr也是一定值。当射入强光，入射光量高于C点时，复位电平Vr会发生变化，Vs-Vr变小。这就是黑色沉淀现象。
当非常强的光射到像素单元时，基于光泄露的信号会被加到复位电平上，因此会产生上述的复位电平Vr的变化。进而，当复位电平Vr由于光泄露而达到饱和时(D点)，差的结果Vs-Vr为零。
图7表示本实施方式的摄像装置的结构，对与图1的共同要素赋予相同符号。该摄像装置与第1实施方式的摄像装置的不同之处在于，在摄像装置100中设置了判定保持于A/D转换部11内的锁存器5中的复位信号电平的计数值的判定部14这点。另外，控制部12根据判定部14的判定结果对A/D转换部11进行控制，使得当复位信号电平的计数值大于等于预定的判定阈值的情况下持续保持该值，小于判定阈值的情况下将复位信号电平的计数值置换为预定的计数值。对其他结构省略说明。
下面使用图8的像素单元的时序图说明判定部14所用的判定阈值与计数值的关系。图8表示控制脉冲ΦSE、ΦRS、ΦTR的变化。进而，图8中FD表示存储器元件22的电平的信号波形，Vsig表示输出给共同信号线27的像素输出的信号波形。图中的波形800、810(实线)是不会产生黑色沉淀现象的光射到像素单元时的信号波形。另外，图中的波形820、830(虚线)是会产生黑色沉淀现象的强光射到像素单元时的信号波形。控制脉冲ΦRS从“H”电平转移到“L”电平后，存储器元件22的复位电平(FD)和像素输出的复位电平(Vsig)由于上述光泄露而马上急剧降低。
由于根据这种有无黑色沉淀现象而复位电平的状态不同，因此通过判定该复位电平就能判定有无黑色沉淀现象的产生。图8中的Cntr是相当于没有产生黑色沉淀现象时像素输出的复位电平Vr的计数值。另外，Cnt1是判定阈值。当像素输出的复位电平小于等于判定阈值Cnt1的情况下，将复位信号电平的计数值置换为相当于Vr的计数值Cntr，从而即使与信号电平的计数值进行差值处理也不会产生黑色沉淀现象。
接着，一并使用图9的时序图说明作为具有上述结构的摄像装置的特征的动作例。图中的波形900、910(实线)表示不会产生黑色沉淀现象的光射入时的信号波形。而波形920、930(虚线)表示会产生黑色沉淀现象的光射入时的信号波形。
当光电转换元件21对被摄体像向摄像信号的转换结束之后，到达时刻T0时，控制部12使脉冲信号StartP为“H”电平，并提供给A/D转换部11。另外，控制部12将交替输出“H”电平和“L”电平的任意频率的采样信号CKs提供给A/D转换部11。到达时刻T1时，控制部12使ΦSE信号为“H”电平，导通第4晶体管26，从而将任意像素10a与A/D转换部11连接起来。
到达时刻T2时，控制部12使ΦRS信号为“H”电平，导通第2晶体管24，从而开始任意像素10a的复位动作。到达时刻T3时，控制部12使ΦRS信号为“L”电平，截止第2晶体管24，从而结束任意像素10a的复位动作。
到达时刻T4时，控制部12使ΦCO信号为“H”电平。据此，A/D转换部11将计数开始时的计数值复位，从而将计数值设定为初始值(计数下限值或上限值)，开始对来自像素10a的复位信号的计数。到达时刻T5时，控制部12使ΦCO信号为“L”电平，从而A/D转换部11按照控制部12所设定的期间(时刻T4～T5；以下称之为第1期间)，停止对来自像素10a的复位信号的计数。另外，A/D转换部11在A/D转换部11内的锁存器5中保持时刻T5计数停止时的计数值(C1)。
此时，判定部14对保持于锁存器5中的计数值进行判定。而且控制部12根据判定结果控制A/D转换部11，使得当计数值大于等于判定阈值Cnt1的情况下持续保持该值，当计数值小于判定阈值Cnt1的情况下将该值置换为Cntr。
到达时刻T6时，控制部12使ΦTR信号为“H”电平，导通第1晶体管23，从而在未图示的曝光期间开始将蓄积于光电转换元件21中的信号向存储器元件22传送。其中，当会产生黑色沉淀现象的强光射入的情况下，由于复位电平已饱和因而信号电平几乎不会变化。到达时刻T7时，控制部12使ΦTR信号为“L”电平，截止第1晶体管23，从而停止从光电转换元件21向存储器元件22的信号传送。
到达时刻T8时，控制部12重新使ΦCO信号为“H”电平。据此，A/D转换部11将计数开始时的计数值复位，从而将计数值设定为初始值(计数下限值或上限值)，开始对来自像素10a的视频信号的计数。到达时刻T9时，控制部12重新使ΦCO信号为“L”电平，从而A/D转换部11按照控制部12所设定的期间(时刻T8～T9；以下称之为第2期间)，停止对来自像素10a的视频信号的计数。另外，A/D转换部11在A/D转换部11内的锁存器5中保持时刻T9计数停止时的计数值(C2)。
到达时刻T10时，控制部12使ΦSE信号为“L”电平，截止第4晶体管26，从而解除任意像素10a与A/D转换部11的连接。
到达时刻T11时，A/D转换部11开始从在时刻T9保持于锁存器5中的计数值(C2)中减去在时刻T5保持于锁存器5中的计数值(C1)的运算。另外，A/D转换部11开始向未图示的后级的信号处理电路的信号输出。到达时刻T12时，A/D转换部11停止上述相减运算，并且停止向未图示的后级的信号处理电路的信号输出。
如上所述，进行控制以使得对保持于A/D转换部11内的锁存器5中的复位信号电平的计数值进行判定，当该值大于等于预定的判定阈值时持续保持该值，小于判定阈值的情况下将该值置换为预定的计数值。由此就能够判定有无黑色沉淀现象，并且能抑制黑色沉淀现象的产生。
并且，以上说明的是判定复位信号电平的计数值(C1)，根据该判定结果控制复位信号电平的计数值(C1)的情况。然而也可以判定复位信号电平的计数值(C1)，根据该判定结果控制作为差值运算结果的摄像信号(C2-C1)。在该结构中，控制成当复位信号电平的计数值小于判定阈值时将摄像信号置换为饱和电平，则能够抑制黑色沉淀现象的产生。可以对该饱和电平使用能作为摄像信号输出的最大值。另外，还可以预先求出产生黑色沉淀现象时实际的饱和电平，使用该值。
另外，根据应用于第1实施方式的图1的结构和图3的时序图的情况说明了能抑制黑色沉淀现象的结构以及动作，也可以应用于其他结构与动作定时。
以上参照附图详细叙述了本发明实施方式，而具体结构不限于上述实施方式，同样包含不脱离本发明主旨的范围内的设计变更。
产业应用性
根据本发明，通过控制成第1计数值的计数期间长度与第2计数值的计数期间长度相同，从而能高精度地检测摄像信号。

Claims (6)

1.一种摄像装置，其具有：
像素部，其2维地排列有多个像素；
A/D转换部，其对具有与来自上述像素的输出信号的大小对应的频率的时钟进行计数，将其数字化而生成计数值，并且运算上述像素的复位期间的上述输出信号所涉及的第1计数值与上述像素的曝光期间的上述输出信号所涉及的第2计数值之差，作为该像素的摄像信号输出；以及
控制部，其控制上述A/D转换部，以使得上述第1计数值的计数期间长度与上述第2计数值的计数期间长度相同；以及，
监视部，其监视上述第1计数值的计数期间长度和上述第2计数值的计数期间长度，
上述控制部根据上述监视部的监视结果来控制上述A/D转换部，以校正应输出的上述摄像信号。
2.一种摄像装置，其具有：
像素部，其2维地排列有多个像素；
A/D转换部，其对具有与来自上述像素的输出信号的大小对应的频率的时钟进行计数，将其数字化而生成计数值，并且运算上述像素的复位期间的上述输出信号所涉及的第1计数值与上述像素的曝光期间的上述输出信号所涉及的第2计数值之差，作为该像素的摄像信号输出；以及
控制部，其控制上述A/D转换部，以使得上述第1计数值的计数期间长度与上述第2计数值的计数期间长度相同；以及，
判定部，其判定上述第1计数值，
上述控制部根据上述判定部的判定结果来控制上述A/D转换部，以将上述第1计数值置换为预定的值。
3.一种摄像装置，其具有：
像素部，其2维地排列有多个像素；
A/D转换部，其对具有与来自上述像素的输出信号的大小对应的频率的时钟进行计数，将其数字化而生成计数值，并且运算上述像素的复位期间的上述输出信号所涉及的第1计数值与上述像素的曝光期间的上述输出信号所涉及的第2计数值之差，作为该像素的摄像信号输出；以及
控制部，其控制上述A/D转换部，以使得上述第1计数值的计数期间长度与上述第2计数值的计数期间长度相同；以及，
判定部，其判定上述第1计数值，
上述控制部根据上述判定部的判定结果来控制上述A/D转换部，以将上述像素的摄像信号置换为预定的值。
4.根据权利要求1到权利要求3中任一项所述的摄像装置，其中，上述控制部在上述计数期间之外的期间，停止上述A/D转换部的动作。
5.根据权利要求1到权利要求3中任一项所述的摄像装置，其中，上述控制部对上述A/D转换部进行控制，以保持上述时钟所涉及的计数开始时以及结束时的计数值。
6.根据权利要求1到权利要求3中任一项所述的摄像装置，其中，上述控制部对上述A/D转换部进行控制，以在上述时钟所涉及的计数开始时初始化计数值，并且保持上述时钟所涉及的计数结束时的计数值。
CN2009801213604A 2008-06-09 2009-06-04 摄像装置 Expired - Fee Related CN102057670B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-150316 2008-06-09
JP2008150316A JP5198156B2 (ja) 2008-06-09 2008-06-09 撮像装置
PCT/JP2009/060257 WO2009150994A1 (ja) 2008-06-09 2009-06-04 撮像装置

Publications (2)

Publication Number Publication Date
CN102057670A CN102057670A (zh) 2011-05-11
CN102057670B true CN102057670B (zh) 2013-11-13

Family

ID=41416701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801213604A Expired - Fee Related CN102057670B (zh) 2008-06-09 2009-06-04 摄像装置

Country Status (4)

Country Link
US (1) US8416324B2 (zh)
JP (1) JP5198156B2 (zh)
CN (1) CN102057670B (zh)
WO (1) WO2009150994A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018116540A1 (ja) * 2016-12-21 2018-06-28 オリンパス株式会社 逐次比較型ａ／ｄ変換装置、撮像装置、内視鏡および設定方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004007385A (ja) * 2002-04-24 2004-01-08 Denso Corp Ａ／ｄ変換方法及び装置
CN1681211A (zh) * 2004-02-23 2005-10-12 索尼株式会社 模拟数字转换方法和装置、半导体器件及电子装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4366508A (en) * 1980-03-07 1982-12-28 Xerox Corporation Image magnification and demagnification system
JPH0671306B2 (ja) * 1983-03-30 1994-09-07 キヤノン株式会社 画像読み取り装置
JP3409220B2 (ja) * 1994-09-20 2003-05-26 コニカ株式会社 画像読み取り装置
JP2002118467A (ja) * 2000-10-11 2002-04-19 Denso Corp Ａ／ｄ変換回路
JP4470700B2 (ja) * 2004-02-23 2010-06-02 ソニー株式会社 Ａｄ変換方法およびａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
JP4655500B2 (ja) * 2004-04-12 2011-03-23 ソニー株式会社 Ａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
JP4289206B2 (ja) * 2004-04-26 2009-07-01 ソニー株式会社 カウンタ回路
JP4449565B2 (ja) * 2004-05-12 2010-04-14 ソニー株式会社 物理量分布検知の半導体装置
US7315273B2 (en) * 2004-11-08 2008-01-01 Sony Corporation Analog-to-digital conversion method, analog-to-digital converter, semiconductor device for detecting distribution of physical quantity, and electronic apparatus
JP4232755B2 (ja) 2005-04-05 2009-03-04 株式会社デンソー イメージセンサ及びイメージセンサの制御方法
JP4524652B2 (ja) * 2005-07-06 2010-08-18 ソニー株式会社 Ａｄ変換装置並びに半導体装置
JP4744343B2 (ja) * 2006-04-10 2011-08-10 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
JP5076568B2 (ja) * 2007-03-12 2012-11-21 ソニー株式会社 データ処理方法、データ処理装置、固体撮像装置、撮像装置、電子機器
JP2009296500A (ja) * 2008-06-09 2009-12-17 Olympus Corp 撮像装置
JP5424726B2 (ja) * 2009-06-05 2014-02-26 オリンパス株式会社 撮像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004007385A (ja) * 2002-04-24 2004-01-08 Denso Corp Ａ／ｄ変換方法及び装置
CN1681211A (zh) * 2004-02-23 2005-10-12 索尼株式会社 模拟数字转换方法和装置、半导体器件及电子装置

Also Published As

Publication number Publication date
CN102057670A (zh) 2011-05-11
US8416324B2 (en) 2013-04-09
US20110074987A1 (en) 2011-03-31
JP2009296499A (ja) 2009-12-17
JP5198156B2 (ja) 2013-05-15
WO2009150994A1 (ja) 2009-12-17

Similar Documents

Publication Publication Date Title
US9521337B1 (en) Reset-marking pixel sensor
US8836838B2 (en) Solid-state imaging apparatus and method of driving the same
JP5040427B2 (ja) データ処理方法、データ処理装置、固体撮像装置、撮像装置、電子機器
JP6034565B2 (ja) 光電気信号変換方法及びディジタル画素センサ
US8872089B2 (en) Solid-state imaging device
JP4379504B2 (ja) 固体撮像素子、およびカメラシステム
KR101934260B1 (ko) 이미지 센서
US10609317B2 (en) Time detection circuit, AD conversion circuit, and solid-state imaging device
US20150129744A1 (en) A/d converter, solid-state image sensor and imaging system
US8477220B2 (en) Solid-state image pickup device
JP2009033305A (ja) 固体撮像装置
JP2015170863A (ja) 固体撮像装置及びその制御方法、プログラム、記憶媒体
CN109510954A (zh) Ad转换器及固态摄像元件
CN102057669B (zh) 摄像装置
CN102057670B (zh) 摄像装置
US8969770B2 (en) Correlated double sampling to include a controller to increment and invert a count during a first period and a second period
US8174427B2 (en) A/D converter and solid-state imaging device
CN102832935A (zh) Ad转换电路和固体摄像装置
CN102868865A (zh) 一种图像像元合并的电路及方法
US8941765B2 (en) Imaging device
KR20130066954A (ko) 신호 공급 장치 및 이를 이용한 아날로그 디지털 변환 장치 및 이미지 센서
JP6112871B2 (ja) 撮像素子及び撮像装置
KR20170062169A (ko) 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서
JP2014135645A (ja) 固体撮像装置及びその駆動方法
CN210804503U (zh) 计数器电路及像素数据转换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131113

Termination date: 20210604