CN102057669B

CN102057669B - 摄像装置

Info

Publication number: CN102057669B
Application number: CN2009801211168A
Authority: CN
Inventors: 原田靖也
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2008-06-09
Filing date: 2009-06-05
Publication date: 2013-04-03
Anticipated expiration: 2029-06-05
Also published as: CN102057669A; JP2009296500A; US20110164160A1; WO2009151010A1

Abstract

A/D转换部(11)对具有与来自像素(10a)的输出信号的幅度相应的频率的时钟进行计数，并进行数字化而生成计数值，并且该A/D转换部计算与像素(10a)的复位期间的输出信号相关的第一计数值和与像素(10a)的曝光期间的输出信号相关的第二计数值之差，作为该像素(10a)的摄像信号而输出。控制部(12)使A/D转换部(11)在连续的大致相等的多个小期间中分别对像素(10a)的复位期间及曝光期间的输出信号进行计数，并对每个小期间的计数值中，与其它小期间的计数值之间的差落入预定变动幅度内的小期间的计数值进行相加，分别生成第一计数值和第二计数值。

Description

摄像装置

技术领域

本发明涉及摄像装置。

本申请要求2008年6月9日提交的日本专利申请No.2008-150317的优先权，以引证方式将其内容合并于此。

背景技术

目前，已知有具备受光元件阵列和多个A/D转换电路，并构成为单个IC芯片的摄像元件及其控制方法。在该受光元件阵列中，具有光电转换元件的像素单元排列成二维阵列。另外，该A/D转换电路对来自受光元件阵列的受光信号进行A/D转换。

而且，已知摄像元件仅针对必要的二维区域进行信号A/D转换的技术。此外，已知在不改变能够进行A/D转换的电压范围的情况下提高A/D转换的分辨率，由此高效地进行放大功能等的复杂处理，并且实现摄像元件的小型化、高速化和高精度化的技术(例如参见专利文献1)。

此外，作为专利文献1中使用的A/D转换电路的结构，例如已知在非专利文献1中公开的一种结构。如图6所示，A/D转换电路20包括脉冲移动电路1、编码/锁存器2、计数器3、锁存器4、锁存器5及计算器6。下面描述该结构中的各元件的相应功能。

脉冲移动电路1包括连接为环形的NAND电路101和多个反相器(INV)102。NAND电路101是起动用反转电路。如果NAND电路101在其一个输入端接收到脉冲信号StartP，则NAND电路101开始工作。反相器102是反转电路。

编码/锁存器2与采样信号CK同步地对来自脉冲移动电路1的输出信号进行编码和存储。计数器3对来自脉冲移动电路1的输出信号进行测量(计数)。

锁存器4与采样信号CK同步地保持计数器3的输出信号。锁存器5与采样信号CK同步地保持通过使来自编码/锁存器2的输出信号与来自锁存器4的输出信号相加而得到的信号。计算器6利用锁存器5计算前一信号与当前信号之差，并输出到外部的后级电路。此外，电源线7A向脉冲移动电路1中的NAND电路101和反相器102提供电力。电源线7A连接至输入端子8。将要进行A/D转换的模拟输入信号Vin输入到输入端子8。

接着，将描述A/D转换电路20的动作。在脉冲移动电路1中，使脉冲信号StartP在连接成环形的一个NAND电路101和多个反相器102中转圈。脉冲信号StartP在脉冲移动电路1中转圈的圈数和脉冲信号StartP在NAND电路101及该多个反相器102中的位置根据模拟输入信号Vin的大小及采样信号CK的周期而改变。如图7所示，如果模拟输入信号Vin变大，则NAND电路101及该多个反相器102的传输延迟时间Ta变小。因此，脉冲信号StartP在脉冲移动电路1中转圈的圈数变大。

下面将再次描述图6。编码/锁存器2检测脉冲信号StartP在NAND电路101及该多个反相器102中的位置，并输出二进制数的数字数据。计数器3对脉冲信号StartP在脉冲移动电路1中转圈的圈数进行计数，并输出作为二进制数的数字数据。锁存器4锁存来自计数器3的数字数据。锁存器5保持通过将来自锁存器4的数字数据与来自编码/锁存器2的数字数据相加得到的数字数据。这里，来自锁存器4的数字数据位于锁存器5的数字数据的高位数据中，来自编码/锁存器2的数字数据位于锁存器5的数字数据的低位数据中。计算器6计算经锁存器5保持后的数字数据与经锁存器5保持之前的数字数据之间的差，并输出到外部的后级电路。

随后，如图7B所示，A/D转换电路20基于采样信号CK的采样周期(TS1，TS2，TS3，......)，周期性地输出与模拟输入信号Vin相应的数字数据DT(DT1，DT2，DT3，......)。

在摄像元件中为了高精度地取得摄像信号，必须计算像素的复位电平(resetlevel)与曝光期间存储的信号的信号电平之间的差。因此，在摄像装置中设置的A/D转换部内，必须计算与像素单元的复位期间的输出信号(复位信号)相关的计数值和与曝光期间的输出信号(图像信号)相关的计数值之间的差，并将其作为与该像素相应的摄像信号输出。通过从该图像信号中去除复位信号而得到该摄像信号。

根据现有技术的A/D转换电路按照采样信号所设定的任意期间内的模拟输入电压值Vin进行A/D转换。然而，在现有技术中，对于A/D转换部，无法高精度地检测摄像信号。

专利文献

专利文献1：日本特开2006-287879号公报

非专利文献非专利文献1：IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.38，NO.1，JANUARY 2003 An ALL＝Digital Analog-to-Digital Converter With12-uV/LSB Using Moving-Average Filtering

发明内容

要解决的问题

鉴于上述技术问题而做出本发明。本发明提供了能够高精度地检测摄像信号的摄像装置。

解决该问题的技术手段

(1)根据本发明一种方式的摄像装置包括：由多个像素二维排列而成的像素部；A/D转换部，其对具有与来自所述像素的输出信号的大小相应的频率的时钟进行计数，进行数字化而生成计数值，并且计算第一计数值与第二计数值之间的差而作为该像素的摄像信号进行输出，其中所述第一计数值与所述像素的复位期间的输出信号相关，所述第二计数值与所述像素的曝光期间的输出信号相关；以及控制部，其使所述A/D转换部在连续的大致相等的多个小期间中分别对所述像素的复位期间的输出信号进行计数，对每个小期间的计数值中、与其它所述小期间的计数值之间的差落入预定变动幅度内的所述小期间的计数值进行相加，生成所述第一计数值，并且使所述A/D转换部在连续的大致相等的多个小期间中分别对所述像素的曝光期间的输出信号进行计数，并对每个小期间的计数值中、与其它所述小期间的计数值之间的差落入预定变动幅度内的所述小期间的计数值进行相加，生成所述第二计数值。

(2)在根据本发明一种方式的摄像装置中，在计算所述第一计数值时使用的所述小期间的数量与计算所述第二计数值时使用的所述小期间的数量相同的情况下，所述控制部不使所述A/D转换部对所述第一计数值和所述第二计数值进行校正，在计算所述第一计数值时使用的所述小期间的数量与计算所述第二计数值时使用的所述小期间的数量不同的情况下，所述控制部使所述A/D转换部根据各小期间的数量对所述第一计数值或所述第二计数值进行校正。

(3)在根据本发明一种方式的摄像装置中，所述控制部在所述计数的期间以外使所述A/D转换部停止工作。

发明效果

根据本发明，使用与其它小期间的计数值之间的差落入预定变动幅度内的小期间的计数值来计算第一计数值和第二计数值。因此，能够高精度地检测复位期间及曝光期间的像素的输出信号。因此，能够高精度地检测摄像信号。

附图说明

图1是示出本发明一个实施方式的摄像装置的结构的框图。

图2是示出本发明一个实施方式的摄像装置所具有的像素的结构的电路结构图。

图3是示出本发明一个实施方式的摄像装置的动作的时序图。

图4A是示出本发明一个实施方式的摄像装置的动作的时序图的局部放大图。

图4B是示出本发明一个实施方式的摄像装置的动作的时序图的局部放大图。

图5是示出本发明一个实施方式的摄像装置的动作的时序图。

图6是示出A/D转换电路的结构的框图。

图7A是用于说明A/D转换电路的动作的参考图。

图7B是用于说明A/D转换电路的动作的参考图。

具体实施方式

将参照附图描述本发明的实施方式。图1是示出本发明一个实施方式的摄像装置100的结构的框图。如图1所示，摄像装置100包括像素部10、A/D转换部11和控制部12。在像素部10中二维地排列有多个像素10a。下面将对各个部的功能进行说明。

像素部10将被摄体图像转换为各像素10a处的摄像信号。A/D转换部11对具有与来自于像素10a的输出信号的幅度相应的频率的时钟进行计数以生成计数值，并基于该计数值进行运算，之后作为像素10a的摄像信号输出。控制部12向A/D转换部11提供包括信号φCO在内的多种信号，以控制A/D转换部11。信号φCO控制A/D转换部11进行的计数。这里，构成像素部10的该多个像素10a可以一维地排列，而非二维地排列。

在该第一实施方式中，针对每个像素列设置有一对A/D转换部11及控制部12，但也可以针对所有的像素列仅设置一对A/D转换部11及控制部12。

此外，像素部10和A/D转换部11均可以设置在摄像元件内。

而且，像素部10可以设置在摄像元件内，而A/D转换部11可以设置在摄像元件外。

图2是示出该多个像素10a中的一个像素的结构的电路图。如图2所示，像素10a包括光电转换元件21、存储元件22、第一晶体管23、第二晶体管24、第三晶体管25及第四晶体管26。下面将对各元件的功能进行说明。

光电转换元件21将被摄体像转换为信号电荷。存储元件22对光电转换元件21中蓄积的信号电荷进行保持，并将其转换为电压。第一晶体管23将光电转换元件21中蓄积的信号电荷传送到存储元件22。第二晶体管24对存储元件22进行复位。第三晶体管25对保持在存储元件22中的信号进行放大，并将其输出。第四晶体管26通过控制是否将第三晶体管25所放大的信号输出到公共信号线27，来控制对像素信号的选择。由来自控制部12的信号φTR控制第一晶体管23。由来自控制部12的信号φRS控制第二晶体管24。由来自控制部12的信号φSE控制第四晶体管26。

接下来，将使用时序图来说明摄像元件100(在上文中已说明了其结构)的动作。图3是示出本发明一个实施方式的摄像装置的动作的时序图。图4A和图4B是图3的局部放大图。

在光电转换元件21将被摄体像转换为摄像信号之后，控制部12在时刻T0将处于“高”电平的脉冲信号StartP提供至A/D转换部11。此外，控制部12将采样信号CK提供至A/D转换部11。采样信号CK具有任意频率，并且交替地以“高”电平和“低”电平输出。在时刻T1，控制部12将信号φSE转变为“高”电平，并将第四晶体管26变为“导通”。由此，任意像素10a连接至A/D转换部11。

在时刻T2，控制部12使信号φRS转变为“高”电平，并使第二晶体管24转变为“导通”。由此，启动任意像素10a的复位动作。在时刻T3，控制部12使信号φRS转变为“低”电平，并使第二晶体管24转变为“截止”。由此，完成任意像素10a的复位动作。

在时刻T4，控制部12使信号φCO转变为“高”电平。由此，A/D转换部11开始在连续的大致相等的多个小期间内分别对来自于像素10a的复位信号进行计数。此外，A/D转换部11开始检测变动幅度(W1，W2，...)落入控制部12所设定的预定变动幅度(RW)内的计数值(RWC1，RWC2，...)以及小期间的数量(TR)，并且开始锁存器5的保持，其中该变动幅度(W1，W2，...)是每个小期间的计数值(C1，C2，...)的差(与前一小期间的计数值之间的差)。在切换各个小期间时，对计数值进行复位。

在时刻T5，控制部12使信号φCO转变为“低”电平。由此，A/D转换部11停止对复位信号的计数，停止上述检测，并停止锁存器5的保持。

下面将对锁存器5在时刻T5所保持的值的具体示例进行说明。各个小期间内的计数值为C1＝200，C2＝194，C3＝192，及C4＝192(参见图4A)。然后，各个小期间内的计数值的变动幅度(W1，W2及W3)由下式所示。

W1＝-6(＝C2-C1)，W2＝-2(＝C3-C2)，W3＝0(＝C4-C3)

此外，如果控制部12设定的预定变动幅度为RW＝±5，则A/D转换部11从W1、W2及W3中选择介于-5与+5之间的变动值(W2和W3)。然后，A/D转换部11使得与所选择的变动值W2及W3相应的计数值C2、C3及C4分别作为计数值RWC1、RWC2及RWC3。结果，各个小期间内的变动幅度落入预定变动幅度内的计数值(RWC1，RWC2及RWC3)由下式所示。

RWC1＝194，RWC2＝192，RWC3＝192

此外，计数值的变动幅度落入预定变动幅度内的小期间的数量(TR)由下式表示。

TR＝3

为了准确地检测复位信号，必须对复位期间中的像素输出保持稳定的期间的信号进行检测。如上所述地检测到的计数值是像素输出保持稳定的期间的信号。因此，通过利用这些计数值来计算像素输出的计数值，能够高精度地检测复位信号。

在时刻T6，控制部12使信号φTR转变为“高”电平，并使第一晶体管23转变为“导通”。由此，控制部12开始向存储元件22传送像素10a的光电转换元件21中蓄积的信号。在时刻T7，控制部12使信号φTR转变为“低”电平，并使第一晶体管23转变为“截止”。由此，控制部12停止向存储元件22传送像素10a的光电转换元件21中蓄积的信号。

在时刻T8，控制部12使信号φTR再次转变为“高”电平。由此，A/D转换部11开始在连续的大致相等的多个小期间内分别对来自像素10a的图像信号进行计数。此外，A/D转换部11开始检测变动幅度(W1，W2，...)落入控制部12所设定的预定变动幅度(IW)内的计数值(IWC1，IWC2，...)以及小期间的数量(TI)，并且开始锁存器5的保持，其中该变动幅度(W1，W2，...)是每个小期间的计数值(C1，C2，...)的差(当前小期间的计数值与前一小期间的计数值之间的差)。在切换各个小期间时，对计数值进行复位。

在时刻T9，控制部12使信号φCO再次转变为“低”电平。由此，A/D转换部11停止对图像信号的计数，停止上述检测，并停止锁存器5的保持。

下面将对锁存器5在时刻T9所保持的值的具体示例进行说明。各个小期间的计数值为C1＝110，C2＝100，C3＝94，及C4＝92(参见图4B)。然后，各个小期间的计数值的变动幅度(W1，W2及W3)如下所示。

W1＝-10(＝C2-C1)，W2＝-6(＝C3-C2)，W3＝-2(＝C4-C3)

此外，如果控制部12设定的预定变动幅度为IW＝±5，则A/D转换部11从W1、W2及W3中选择落入-5与+5之间的W3。A/D转换部11将与W3相应的小期间的计数值C3和C4设为计数值IWC1、IWC2。即，每个小期间的计数值的变动幅度落入预定变动幅度内的计数值(IWC1、IWC2)如下所示。

IWC1＝94，IWC2＝92

此外，每个小期间的计数值的变动幅度落入预定变动幅度内的小期间的数量(TI)如下所示。

TI＝2

为了高精度地检测图像信号，必须对曝光期间中的像素输出保持稳定的期间中的信号进行检测。如上所述地检测到的计数值是像素输出保持稳定的期间中的信号。因此，通过利用这些计数值来计算像素输出的计数值，能够高精度地检测图像信号。

在时刻T10，控制部12使信号φSE转变为“低”电平，并使第四晶体管26转变为“截止”。由此，控制部12解除任意像素10a与A/D转换部11之间的连接。

在时刻T11，A/D转换部11将锁存器5在时刻T5所保持的小期间的数量(TR)与锁存器5在时刻T9所保持的小期间的数量(TI)进行比较。A/D转换部11基于该比较结果，确定是否对锁存器5在时刻T5所保持的计数值(RWC1，RWC2，...)的相加值(TRC＝RWC1+RWC2+...)进行校正。此外，A/D转换部11基于该比较结果，确定是否对锁存器5在时刻T9所保持的计数值(IWC1，IWC2，...)的相加值(TIC＝IWC1+IWC2+...)进行校正。

如果小期间的数量(TR和TI)相同，则A/D转换部11不对相加值TRC和TIC进行比较。如果小期间的数量(TR和TI)不同，则A/D转换部11开始对相加值TRC和TIC中的一方进行校正。如果开始了相加值TRC或TIC的校正，则在时刻T12 A/D转换部11停止校正。

下面将对该校正的一个示例进行说明。如果TR＞TI，则A/D转换部11根据下式(1)进行校正。

HR＝TRC×TI÷TR...(1)

这里，输入上述时刻T4-T5以及T8-T9中的具体数值进行验证时，例如成为下式(2)。

HR＝(194+192+192)×2÷3＝385 ...(2)

此外，如果TI＞TR，则A/D转换部11根据下式(3)进行校正。

HI＝TIC×TR÷TI ...(3)

A/D转换部11对具有与任意期间的模拟输入电压值Vin的大小相应的频率的时钟进行计数。因此，计数期间越长，则计数值越大，计数期间越短，则计数值越小。因此，基于计数值生成的摄像信号的分辨率取决于复位信号的计数期间及图像信号的计数期间的长度。因此，如果各个计数期间的长度不同，则由于计数值之间存在差异，将导致摄像信号的分辨率受到计数期间中较短的计数期间的限制，并且信号的精度变低。因而，在本实施方式中，对上述计数值进行校正，使得复位信号的计数期间与图像信号的计数期间变得相同。

在时刻T13，A/D转换部11使用在时刻T12校正后的计数值(HR或HI)开始对像素10a处的摄像信号进行运算，并开始向未示出的后级信号处理电路进行信号输出。在时刻T14，A/D转换部11停止摄像信号的运算，并停止对未图示的后级信号处理电路的信号输出。

下面将说明摄像信号运算的一个示例。如果TR＞TI，则A/D转换部11如下式(4)所示进行运算。

DT＝HR-TIC ...(4)

这里，输入上述时刻T4-T5、T8-T9以及(2)的具体数值进行验证时，例如成为下式(5)。

DT＝385-186＝199 ...(5)

此外，如果TI＞TR，则A/D转换部11如下式(6)所示进行运算。

DT＝TRC-HI ...(6)

这里，以时刻T0与时刻T1、时刻T1与时刻T2、时刻T3与时刻T4、时刻T5与时刻T6、时刻T7与时刻T8、时刻T9与时刻T10、时刻T10与时刻T11、时刻T12与时刻T13是不同定时的方式对动作进行了说明，但也可以是相同的定时。

此外，如图5所示，通过仅在与φCO信号相同的期间内使脉冲信号StartP转变为“高”电平，可以在时刻T4-T5及时刻T8-T9以外的期间停止脉冲移动电路的动作。

此外，在本实施方式中，将来自像素10a的复位信号和图像信号划分为连续的大致相等的4个小期间，进行信号的校正及运算处理等，然而，小期间的数量不限于4个。

这里，各个小期间的长度优选地是相同的，但也可以在容许的范围内各个小期间的长度不同。例如，只要与各个小期间的长度相应的数字值的位数相同，则各个小期间的长度可以不同。

如上所述，使用小期间的计数值的变动幅度落入预定变动幅度内的小期间的计数值，计算复位信号的计数值及图像信号的计数值。由此，能够高精度地检测像素10a处的摄像信号，并能够提高摄影时的图像质量。此外，可以在复位期间及曝光期间以外停止A/D转换部11的动作，因此能够进一步减少功耗。

此外，如果在计算复位信号的计数值(TRC)时所使用的小期间的数量(TR)与在计算图像信号的计数值(TIC)时所使用的小期间的数量(TI)不同，则可以基于各个小期间的数量，对复位信号的计数值(TRC)或者图像信号的计数值(TIC)进行校正。由此，能够使复位期间和曝光期间相同，能够高精度地检测像素10a处的摄像信号。

以上参照附图详细描述了本发明的实施方式，但应理解具体结构不限于上述实施方式，在不脱离本发明要旨的范围内包含各种设计变更等。

产业利用性

本发明可以应用于高精度地检测摄像信号的摄像装置等。

标号说明

10像素部

10a像素

11 A/D转换部

12控制部

100摄像装置

Claims

1.一种摄像装置，其包括：

由多个像素二维排列而成的像素部；

A/D转换部，其对具有与来自所述像素的输出信号的大小相应的频率的时钟进行计数，进行数字化而生成计数值，并且计算第一计数值与第二计数值之间的差而作为该像素的摄像信号进行输出，其中所述第一计数值与所述像素的复位期间的输出信号相关，所述第二计数值与所述像素的曝光期间的输出信号相关；以及

控制部，其使所述A/D转换部在连续的大致相等的多个小期间中分别对所述像素的复位期间的输出信号进行计数，对每个小期间的计数值中、与其他所述小期间的计数值之间的差落入预定变动幅度内的所述小期间的计数值进行相加，生成所述第一计数值，并且使所述A/D转换部在连续的大致相等的多个小期间中分别对所述像素的曝光期间的输出信号进行计数，并对每个小期间的计数值中、与其他所述小期间的计数值之间的差落入预定变动幅度内的所述小期间的计数值进行相加，生成所述第二计数值。

2.根据权利要求1所述的摄像装置，其中

在计算所述第一计数值时使用的所述小期间的数量与计算所述第二计数值时使用的所述小期间的数量相同的情况下，所述控制部不使所述A/D转换部对所述第一计数值和所述第二计数值进行校正，在计算所述第一计数值时使用的所述小期间的数量与计算所述第二计数值时使用的所述小期间的数量不同的情况下，所述控制部使所述A/D转换部根据各小期间的数量对所述第一计数值或所述第二计数值进行校正。

3.根据权利要求1所述的摄像装置，其中，所述控制部在所述计数的期间以外使所述A/D转换部停止工作。