CN102027597B - 具有收缩结构的相变存储器单元及其制造方法 - Google Patents

具有收缩结构的相变存储器单元及其制造方法 Download PDF

Info

Publication number
CN102027597B
CN102027597B CN200980117105.2A CN200980117105A CN102027597B CN 102027597 B CN102027597 B CN 102027597B CN 200980117105 A CN200980117105 A CN 200980117105A CN 102027597 B CN102027597 B CN 102027597B
Authority
CN
China
Prior art keywords
memory component
electrode
programme
intermediate materials
described part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980117105.2A
Other languages
English (en)
Other versions
CN102027597A (zh
Inventor
刘峻
迈克尔·P·瓦奥莱特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102027597A publication Critical patent/CN102027597A/zh
Application granted granted Critical
Publication of CN102027597B publication Critical patent/CN102027597B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一些实施例包括具有存储器单元的设备及方法，所述存储器单元具有第一电极及第二电极以及与所述第一及第二电极直接接触的存储器元件。所述存储器元件可包括可编程部分，所述可编程部分具有经配置以在多个相之间改变的材料。所述可编程部分可通过所述存储器元件的第一部分与所述第一电极隔离，且通过所述存储器元件的第二部分与所述第二电极隔离。

Description

具有收缩结构的相变存储器单元及其制造方法
相关申请案
本专利申请案主张2008年3月14日申请的美国申请案第12/049,056号的优先权权利，所述申请案以引用的方式并入本文中。
背景技术
计算机及其它电子产品(例如，数字电视、数字相机及蜂窝式电话)常常具有用以存储数据及其它信息的存储器装置。一些常规存储器装置可基于存储器单元的存储节点上的电荷量来存储信息。存储节点通常包括例如硅的半导体材料。存储节点上的电荷的不同值可表示存储于存储器单元中的信息的位的不同值(例如，二进制值“0”及“1”)。
其它常规存储器装置(例如，相变存储器装置)可基于存储器单元的存储器元件的电阻状态来存储信息。存储器元件可具有在经编程时可在不同相(例如，结晶相与非晶相)之间改变的材料。材料的不同相可使得存储器单元具有具不同电阻值的不同电阻状态。存储器元件的不同电阻状态可表示存储于存储器中的信息的不同值。
一些常规相变存储器装置可在存储器单元的编程期间施加电流以使得存储器元件加热到某一温度从而改变存储器元件的材料的相。来自存储器元件的热可传送到耦合到存储器元件的例如电极的其它特征。在一些状况下，到电极的热传送可能影响编程操作及装置的性能。
附图说明
图1展示根据本发明实施例的具有具相变存储器单元的存储器阵列的存储器装置的框图。
图2到图4展示根据本发明的各种实施例的具有不同存取组件及存储器元件的不同存储器单元的实例的示意图。
图5展示根据本发明的各种实施例的具有具收缩结构的存储器元件的存储器单元的部分横截面。
图6到图8展示图5的具有对应于各种电阻值的各种可能电阻状态的存储器元件。
图9展示图5的存储器元件及电极的三维(3D)视图。
图10为根据本发明的各种实施例的在重置存储器元件的实例编程操作期间图5的存储器元件的可编程部分处的材料的温度对时间的曲线图。
图11为在设置图6到图8中的一者的存储器元件555的实例编程操作期间温度对时间的曲线图。
图12到图22展示根据本发明的各种实施例的具有具收缩结构的存储器元件的存储器单元的部分横截面。
图23到图56展示根据本发明的各种实施例的形成具有具收缩结构的存储器元件的存储器单元的各种工艺。
具体实施方式
图1展示根据本发明的实施例的具有具相变存储器单元100的存储器阵列102的存储器装置101的框图。存储器单元100可连同线104(例如，具有信号WL0到WLm的字线)及线106(例如，具有信号BL0到BLn的位线)以行及列排列。存储器装置101可使用线104及线106来向存储器单元100传送信息及从存储器单元100传送信息。行解码器107及列解码器108可解码线109(例如，地址线)上的地址信号A0到AX以确定将存取哪些存储器单元100。感测放大器电路110可操作以确定从存储器单元100读取的信息的值，且将呈信号形式的信息提供到线106。感测放大器电路110还可使用线106上的信号来确定待写入到存储器单元100的信息的值。存储器装置101可包括在存储器阵列102与线(例如，数据线)105之间传送信息的电路112。线105上的信号DQ0到DQN可表示从存储器单元100读取或写入到存储器单元100中的信息。线105可包括存储器装置101内的节点或存储器装置101可驻留的封装上的插脚(或焊球)。存储器装置101外部的其它装置(例如，存储器控制器或处理器)可经由线105、109及120与存储器装置101通信。
存储器装置101可执行存储器操作，例如，从存储器单元100读取信息的读取操作及将信息编程(例如，写入)到存储器单元100中的编程操作(有时称为写入操作)。存储器控制单元118可基于线120上的控制信号来控制存储器操作。线120上的控制信号的实例可包括一个或一个以上时钟信号及其它信号以指示存储器装置101可执行哪一操作(例如，编程操作或读取操作)。存储器装置101外部的其它装置(例如，存储器控制器或处理器)可控制线120上的控制信号的值。线上的信号的组合的特定值可产生可能致使存储器装置101执行对应存储器操作(例如，编程或读取操作)的命令(例如，编程或读取命令)。
存储器单元100中的每一者可经编程以存储表示单一位(二进制位)的值或多个位(例如，两个、三个、四个或其它数目个位)的值的信息。举例来说，存储器单元100中的每一者可经编程以存储表示单一位的二进制值“0”或“1”的信息。在另一实例中，存储器单元100中的每一者可经编程以存储表示多个位的值(例如，两个位的四个可能值“00”、“01”、“10”及“11”中的一者)的信息。
存储器装置101可接收包括分别在线130及132上的电源电压信号Vcc及Vss的电源电压。电源电压信号Vss可以接地电位(例如，具有为大约零伏的值)操作。电源电压信号Vcc可包括从例如电池的外部电源或交流到直流(AC-DC)转换器电路供应到存储器装置101的外部电压。
存储器装置101的电路112可包括选择电路115及I/O(输入/输出)电路116。选择电路115可响应于信号SEL1到SELn以选择线106及113上的可表示从存储器单元100读取或编程到存储器单元100中的信息的信号。列解码器108可基于线109上的A0到AX地址信号来选择性地启动SEL1到SELn信号。选择电路115可选择线106及113上的信号以在读取及编程操作期间提供存储器阵列102与I/O电路116之间的通信。
所属领域的技术人员可认识到，存储器装置101可包括并未展示以有助于集中于本文中所描述的实施例的其它组件。
存储器装置101可包括相变存储器装置，使得存储器单元100中的每一者可包括一材料，其中所述材料的至少一部分可通过致使所述部分在不同相(例如，结晶相与非晶相)之间改变从而改变存储器单元的电阻状态而编程。存储于存储器单元中的信息的值可视存储器单元具有哪一电阻状态而定。不同电阻状态可对应于存储于存储器单元100中的每一者中的信息的不同值。
存储器单元100中的每一者可包括具有具收缩结构的存储器元件的存储器单元，例如，下文参看图2到图56所描述的存储器单元中的那些存储器单元。
图2到图4展示根据本发明的各种实施例的具有不同存取组件211、311及411以及存储器元件222、333及444的不同存储器单元200、300及400的实例的示意图。图1的存储器单元100中的每一者可包括图2到图4的存储器单元200、300及400中的一者。在图2到图4中，标记为WL的线及标记为BL的线可对应于图1的线104中的一者及线106中的一者。在图4中，可调换标记WL及BL。图2到图4的存取组件211、311及411可分别包括金属氧化物半导体场效应晶体管(MOSFET)、双极结晶体管(BJT)及二极管以存取存储器元件222、333及444。图2到图4展示MOSFET、BJT及二极管作为实例存取组件。可使用其它类型的存取组件。
如图2到图4中所展示，存储器元件222、333及444中的每一者可耦合于两个电极之间，例如，电极251与252(图2)、电极351与352(图3)或电极451与452(图4)之间。图2到图4将电极251、252、351、352、451及452示意性地展示为点。在结构上，这些电极中的每一者可包括导电材料。在图2到图4中，存取组件211、311及411在编程及读取操作期间可使得信号(例如，电压或电流)能够经由电极251、252、351、352、451及452传送到存储器元件222、333及444及从存储器元件222、333及444传送。
举例来说，在编程操作中，线WL上的信号可接通存取组件211、311及411以将信号(例如，来自图2、图3或图4中的线BL的信号)施加到存储器单元200、300及400以产生流过存储器元件222、333及444的电流。电流可致使存储器元件222、333及444的材料的至少一部分加热且接着冷却，从而改变材料的相，例如，从结晶相(或结晶状态)到非晶相(或非晶状态)，且反之亦然。不同相可致使存储器元件222、333及444具有具不同电阻值的不同电阻状态，所述不同电阻值对应于通过编程操作正存储于存储器元件222、333及444中的信息的不同值。
在读取操作中，线WL上的信号可接通存取组件211、311及411以将信号(例如，来自图2、图3或图4中的线BL的信号)施加到存储器单元200、300及400以产生流过存储器元件222、333及444且接着到线BL(图2到图4)的电流。在存储器单元200、300及400中的每一者中，视存储器单元的存储器元件的电阻值而定，线BL上的信号可具有不同值。基于线BL上的信号，存储器装置的其它电路(例如，例如图1的I/O电路116的电路)可确定存储于存储器元件222、333及444中的信息的值。举例来说，其它电路可使用线BL上的信号，且测量存储器元件222、333及444的电阻值以确定信息的值。
在读取操作期间使用的电流可具有不同于在编程操作期间使用的电流的值的值(例如，振幅或转变时间值)。举例来说，在编程操作中，产生流过存储器元件的电流的信号(例如，来自图2、图3或图4中的线BL的信号)的值可足以致使存储器元件的至少一部分的材料在不同相之间改变，以基于待存储于存储器元件322、433及544中的信息的值来更改存储器元件的电阻值。在读取操作中，产生流过存储器元件的电流的信号(例如，来自图2、图3或图4中的线BL的信号)的值可足以产生电流但不足以致使存储器元件的任一部分在不同相之间改变，使得存储于存储器元件中的信息的值在读取操作中可保持不变。
图1到图4的存储器单元100、200、300及400中的每一者可包括具有在下文参看图5到图56描述的收缩结构的存储器元件。
图5展示根据本发明的各种实施例的具有具收缩结构的存储器元件555的存储器单元500的部分横截面。存储器单元500可对应于存储器单元100、200、300或400(图1到图4)。如图5上所示，存储器单元500可包括存储器元件555以及电极551及552。为了清楚起见，图5展示具有横截面线(阴影线)的存储器元件555及无横截面线的电极551及552。存储器单元500可包括围绕存储器元件555以及电极551及552的绝缘材料。图5为了清楚起见而省略绝缘材料。存储器单元500还可包括其它组件，例如，可能类似于或等同于存取组件211、311或411(图2到图4)的存取组件。然而，图5省略其它组件以有助于集中于本文中所论述的实施例。
电极551及552中的每一者可包括导电材料，且充当将信号传送到存储器元件555及从存储器元件555传送的信号的电极。电极551及552可对应于在图2到图4中示意性展示为点的电极251及252(图2)、电极351及352(图3)或电极451及452(图4)。电极551及552可包括材料，所述材料可展现相对低的电阻率(例如，相对于存储器元件555)，且在不与存储器元件555的材料相互作用的情况下经受相对高的温度的操作。电极551及552的实例材料可包括：耐火金属的氮化物、碳化物及硼化物，例如TiN、ZrN、HfN、VN、NbN、TaN、TiC、ZrC、HfC、VC、NbC、TaC、TiB2、ZrB2、HfB2、VB2、NbB2、TaB2、Cr3C2、Mo2C、WC、CrB2、Mo2B5、W2B5；化合物，例如TiAlN、TiSiN、TiW、TaSiN、TiCN、SiC、B4C、WSix、MoSi2；金属合金，例如NiCr；及元素材料，例如经掺杂的硅、碳、铂、铌、钨、钼。在一些状况下，电极551、552或两者可包括具有不同电阻率的不同材料的多个层。在这些状况下，具有较高电阻率的层可与存储器元件555直接接触，以促进存储器元件555的局部加热(例如，在编程操作期间)。
在图5中，存储器元件555可包括与电极551直接接触的部分501、与电极552直接接触的部分502，及部分501与502之间的部分503。图5将部分503展示为定位于通过虚线圆指示的总区域处，以指示部分503可包括部分501的一部分、部分502的一部分或两者。如图5中所示，部分503可与电极551及552间接接触，使得部分503可通过部分501与电极551隔离，且通过部分502与电极552隔离。存储器元件555可经编程为多个可能电阻状态中的一者以存储表示单一位或多个位的值的信息。信息的值可基于存储器元件555可具有的电阻状态(例如，已编程到存储器元件555中的电阻状态)。存储器元件555的不同电阻状态可表示信息的不同值。
如在下文参看图6到图11更详细解释，存储器元件555的部分503可称为可编程部分(或可编程容量)，此是因为存储器元件555经编程所在的电阻状态可主要视例如部分503的材料的相的特性而定。存储器元件555针对部分501、502及503可包括相同或不同材料。材料可经配置以在多个相之间(例如，在结晶相与非晶相之间)改变。存储器元件555可包括一相变材料或多种相变材料。一些相变材料可包括具有锗、锑、碲及其它类似材料的各种组合的硫族化物材料。相变材料的实例可包括：二元组合物，例如碲化锗(GeTe)、硒化铟(InSe)、碲化锑(SbTe)、锑化镓(GaSb)、锑化铟(InSb)、碲化砷(AsTe)、碲化铝(AlTe)；三元组合物，例如锗锑碲化物(GeSbTe，例如，Ge2Sb5Te5)、碲锗砷化物(TeGeAs)、铟锑碲化物(InSbTe)、碲锡硒化物(TeSnSe)、锗硒镓化物(GeSeGa)、铋硒锑化物(BiSeSb)、镓硒碲化物(GaSeTe)、锡锑碲化物(SnSbTe)、铟锑锗化物(InSbGe)；及四元组合物，例如碲锗锑硫化物(TeGeSbS)、碲锗锡氧化物(TeGeSnO)，及碲锗锡金(TeGeSnAu)、钯碲锗锡(PdTeGeSn)、铟硒钛钴(InSeTiCo)、锗锑碲钯(GeSbTePd)、锗锑碲钴(GeSbTeCo)、锑碲铋硒(SbTeBiSe)、银铟锑碲(AgInSbTe)、锗锑硒碲(GeSbSeTe)、锗锡锑碲(GeSnSbTe)、锗碲锡镍(GeTeSnNi)、锗碲锡钯(GeTeSnPd)及锗碲锡铂(GeTeSnPt)的合金及其它。此描述中的一些材料成分仅列出组成元素。每一组成元素在这些材料成分中的每一者中的相对量不限于特定值。
图5展示存储器元件555可具有电阻状态533的实例，其中部分501、502及503处的材料(存储器元件555的材料)具有相同结晶相513。电阻状态533可对应于存储器元件555的电阻值。在图5的电阻状态533情况下，存储器元件555可存储表示单一或多个位的特定值的信息。存储器元件555可经编程以具有不同于图5的电阻状态533的电阻状态以存储表示单一或多个位的一个或一个以上其它值的信息。
图6到图8展示图5的具有对应于各种电阻值的各种其它可能电阻状态633、733及833的存储器元件555。编程操作可致使图5的存储器元件555具有电阻状态533、633、733及833中的一者。图5到图8展示存储器元件555可具有对应于表示两个位的四个可能组合(例如，“00”、“01”、“10”或“11”)的信息的四个电阻状态533、633、733及833的四个实例。然而，存储器元件555可经配置以经编程从而具有对应于表示两个以上位(三个、四个或其它数目)的值的信息的不同数目(例如，八个、十六个或其它数目)的电阻状态。
如图5到图8中所示，存储器元件555可具有收缩结构，使得部分503处的尺寸(例如，如在图9中详细所示的部分503的横截面)可窄于部分501及502中的每一者的尺寸。由于存储器元件555的收缩结构，部分501、502及503处的材料在存储器元件555经编程时可不同地表现。举例来说，在编程操作期间，部分501及502处的材料可保持于相同结晶相513(图5到图8)，而部分503处的材料可从结晶相513(图5)改变到非晶相(图6到图8)。
在图6到图8中，非晶区613、713及813中的每一者可表示部分503处的材料在编程操作期间可从结晶相513改变到非晶相的区。因此，部分503的非晶区613、713及813中的每一者还可称为部分503的在编程操作期间已“非晶化”(从结晶相改变到非晶相)的区。
非晶区613、713及813可具有不同大小，例如具有不同厚度614、714及814的不同容量。如上所提及，存储器元件555经编程所在的电阻状态可主要视部分503的特性而定。在图6到图8中，部分503的特性可包括非晶区613、713或813(已非晶化的区)在编程操作期间的大小。因此，存储器元件555经编程所在的电阻状态(例如，电阻状态633、733或833)可视非晶区613、713或813的大小而定。
在编程操作期间，基于待存储于存储器元件555中的信息的值，用以编程存储器元件555的信号的值(例如，振幅、脉冲宽度、上升时间、下降时间或这些参数的组合)可经适当控制以控制部分503处的可非晶化的材料的大小(例如，非晶区613、713或813的大小)，使得存储器元件555可具有存储具有预期值的信息的适当电阻状态。如在图6到图8中所示，非晶区613可具有小于非晶区713或813中的每一者的大小的大小。用以编程存储器元件555的信号的不同值可致使部分503具有不同大小。举例来说，在编程期间，第一电流量可用以获得非晶化区613(图6)，使得存储器元件555可具有存储具有第一值的信息的电阻状态633(图6)。大于第一电流量的第二电流量可用以获得电阻状态733(图7)，使得存储器元件555可具有存储具有第二值的信息的电阻状态733。大于第二电流量的第三电流量可用以获得电阻状态833(图8)，使得存储器元件555可具有存储具有第三值的信息的电阻状态833。存储器元件555的收缩结构可允许较容易地控制在编程操作期间使用以获得各种非晶化区(例如，非晶化区613、713或813)的对应于存储器元件555的各种电阻状态的各种厚度(例如，厚度614、714及814)的信号的值。因此，可实现存储器元件555的相对精确的电阻状态，从而可改进对应于电阻状态的信息(例如，多个位的值)的可靠性值。此外，如在图6到图8中所示，由于部分503定位于部分501与502之间，所以部分503的非晶化区613、713或813可完全阻断可能在部分501与502之间流动的电流路径。因此，部分501与502之间的电流泄漏路径的发生可减少，从而可改进存储器元件555的编程或读取(或两者)期间的装置可靠性。
图9展示图5的存储器单元500的存储器元件555以及电极551及552的3-D视图。如图9中所示，存储器元件555具有收缩结构，使得部分501可具有类锥形形状，所述类锥形形状具有具横截面区域(具有阴影线的区域)901的较大部分(或底部)，及具有横截面区域903的锥形部分(或尖端)913。横截面区域901可包括部分901的与电极551直接接触的区域。部分502可具有横截面区域902，所述横截面区域902可包括部分902的与电极552直接接触的区域。部分503可包括锥形部分913的至少一部分。如图9中所示，横截面区域903可小于横截面区域901及902中的每一者。
在编程操作期间，用以编程存储器元件555的信号可致使电流IA(在图9中象征性地展示为标记为“IA”的箭头)通过存储器元件555在电极551与552之间(例如，从电极551到电极552)流动。由于横截面区域903可小于横截面区域901及902中的每一者，所以横截面区域903处的电流密度可高于横截面区域901及902中的每一者处的电流密度。不同电流密度可致使部分501、502及503处的材料在编程操作期间不同地表现，从而导致存储器元件555具有具厚度914的非晶区913。图9中的厚度914可表示图6到图8的厚度614、714及814中的一者。非晶区913的横截面(在垂直于两个电极551及552或平行于电流IA的方向的方向上截取)在图6到图8中展示为图6到图8的非晶区613、713及813中的一者。下文参看图10及图11描述图5及图9的部分501、502及503处的材料在编程操作期间的行为。
图10为根据本发明的各种实施例的在重置图5的存储器元件555的实例编程操作期间部分503处的材料的温度对时间的曲线图。以下描述提及图5到图10。在图10中，箭头1001象征性地展示部分503处的材料从结晶相改变到非晶相。如图9中所示，由于部分503可具有小于部分501及502中的每一者的横截面区域的横截面区域(例如，横截面区域903)，所以部分503处的材料可从结晶相改变到非晶相，而部分501及502处的材料可保持于相同结晶相。因此，图10的曲线图集中于部分503处的材料的温度对时间。
在时间T0处，存储器元件555的部分501、502及503可具有相同结晶相(例如，图5的结晶相513)，使得存储器元件555可具有例如电阻状态533(图5)的电阻状态。
从图10中的时间T0到时间T3，信号(例如，类似于或等同于来自图2、图3或图4的线BL的信号的信号)可施加到存储器元件555以对其进行编程。电流(例如，图9的电流IA)可流过存储器元件555，且致使部分503处的材料自加热。在时间T0与T1之间，信号的值可经控制，使得部分503处的材料的温度可上升，超出其晶化(或玻璃化转变)温度Tc，且接着达到或超出其熔点温度Tm。在时间T1处，部分503处的材料可熔融且变为液体。
在时间T1与T3之间，信号的值可经控制(例如，减小或减活)以允许部分503处的材料冷却，例如，允许在时间T1与T2之间快速冷却。接着，部分503处的材料可进入非晶相(例如，在时间T2与T3之间)，从而导致存储器元件555具有例如非晶区613、713及813(图6到图8)中的一者的非晶区。
如图9中所示，部分501及502中的每一者可具有大于部分503的横截面区域的横截面区域(例如，横截面区域901或902)。因此，部分501及502中的每一者处的电流密度可小于部分503处的电流密度。因此，在图10的时间T0与T3之间的编程操作期间，在部分503处的材料可加热、熔融、冷却并变为“非晶化”的同时，部分501及502处的材料也可加热，但可保持于结晶相，这是因为部分501及502处的电流密度可能不足以致使部分501及502处的材料达到熔点温度Tm。结果，在编程操作期间，部分501及502处的材料可保持于结晶相(例如，图5到图8的结晶相513)。
如图9中所示，部分503可与电极551及552间接接触(或通过部分501及502与电极551及552隔离)，电极551及552对部分503的散热效应可为相对低的，这是因为部分501及502可防止或减少来自部分503的热传送(或“散发(sink)”)到电极551及552。因此，部分503在图10中的时间T0与T1之间产生的大部分热可主要停留于部分503处，且允许部分503快速达到熔点温度。因此，可减少编程时间，可使用相对较低量的电流，且可节省功率。此外，由于部分503与电极551及552间接接触，所以这些电极与电极551或552或两者与部分503直接接触的状况相比可停留于相对较低的温度，因而可改进装置可靠性。此外，部分503的相对于部分501及502的横截面区域901及902较小的横截面903(图9)还可降低在编程操作期间使用的电流及功率。
从图10中的时间T0到时间T3执行的活动可称为“重置”存储器元件555(例如，将存储器元件555的至少一部分的材料从结晶相改变到非晶相)的重置活动。在重置活动之后(例如，在时间T3之后)，存储器元件555可具有不同于其在时间T0之前的电阻状态(图5的电阻状态533)的电阻状态(例如，图6到图8的电阻状态633、733及833中的一者)。因此，在时间T3之后存储于存储器元件555中的信息可具有不同于其在时间T0之前具有的值的值。
上文参看图10描述的重置活动可通过其它活动(例如，“设置”活动)来反转，使得存储器元件555的具有非晶区的电阻状态(例如，图6到图8的电阻状态633、733或833)可改变回到无非晶区的电阻状态(例如，图5的电阻状态533)。
图11为在设置图6到图8中的一者的存储器元件555的实例编程操作期间温度对时间的曲线图。以下描述提及图5到图11。在图11中，箭头1101象征性地展示部分503处的材料从非晶相改变到结晶相。
在时间T4处，存储器元件555(图6到图8)的部分501及502中的每一者处的材料可具有结晶相，且部分503处的材料可具有非晶相，使得存储器元件555可具有例如电阻状态633、733及833(图6到图8)中的一者的电阻状态。
在图11中，从时间T4到时间T7，信号(例如，类似于或等同于来自图2、图3或图4的线BL的信号的信号)可施加到存储器元件555以对其进行编程。电流(例如，图9的电流IA)可流过存储器元件555，且致使部分501、502及503处的材料加热。在时间T4与T5之间，信号的值可经控制，使得部分503处的材料的温度可上升，超出其晶化温度Tc，但停留于熔点温度Tm以下。举例来说，信号可经控制，使得其在图11中的时间T4与T6之间的振幅可小于在图10中的时间T0与T1之间使用的信号的振幅。
在图11中的时间T5与T6之间，信号的值可经控制，使得部分501、502及503处的材料的温度可保持恒定(或实质上恒定)。在此加热条件下，部分503的材料(在时间T4处具有非晶相)可“重新晶化”，即，离开非晶相且进入结晶相。因此，在时间T5与T6之间(或从时间T6起且在时间T6之后)，部分503的非晶区(例如，图6到图8的非晶区613、713及813中的一者)可重新晶化，从而产生具有具例如图5的结晶相513的相同结晶相的部分501、502及503的存储器元件555。
从图11中的时间T4到时间T7执行的活动可称为“设置”存储器元件555(例如，将存储器元件555的材料改变为例如结晶相的相同相)的设置活动。在设置活动之后(例如，在时间T7之后)，存储器元件555可具有不同于其在时间T4之前的电阻状态(例如，图6到图8的电阻状态633、733及833中的一者)的电阻状态(图5的电阻状态533)。因此，在时间T6之后存储于存储器元件555中的信息可具有不同于其在时间T4之前具有的值的值。
此描述中的术语“重置”及“设置”仅为了方便而使用以有助于区分在例如上文参看图10及图11描述的编程操作的编程操作期间的活动。可交换术语“重置”及“设置”，使得与图10的描述相关联的活动可称为“设置”(而非“重置”)，且与图11的描述相关联的活动可称为“重置”(而非“设置”)。
上文参看图5到图11的描述提及包括其结构、材料及操作的例如存储器单元500的存储器单元。图12到图22展示各种其它存储器单元。
图12及图13展示根据本发明的各种实施例的具有存储器元件1222的存储器单元1200的部分横截面，所述存储器元件1222具有收缩结构及存储器元件1222的部分之间的中间材料1220。存储器单元1200除图12的中间材料1220之外可包括类似于或等同于存储器单元500(图5到图11)的结构、材料及操作的结构、材料及操作(例如，编程操作)。如图12中所示，存储器元件1222可包括与电极1251直接接触的部分1201、与电极1252直接接触的部分1202及与电极1251及1252间接接触的部分1203(例如，可编程部分)，使得部分1203可通过部分1201与电极1251隔离，且通过中间材料1220及部分1202与电极1252隔离。当存储器元件1222经编程时，部分1203处的材料可非晶化以提供具有厚度1314的非晶区1313(图13)，而部分1201及1202处的材料可保持于结晶相。
中间材料1220可包括导电材料，且可具有低于部分1201、1202及1203的电阻值的电阻值。中间材料1220可包括类似于或等同于图5的电极551及552的材料的材料，或其它导电材料。中间材料1220的较低电阻可在编程操作期间减小部分1202处的电流密度以防止非晶区1313(图13)扩展到部分1202中。因此，可实现非晶区1313的大小的改进的控制，且可获得基于非晶区1313的大小每一存储器单元针对多个位配置存储器元件1333。
图14及图15展示根据本发明的各种实施例的具有存储器元件1444的存储器单元1400的部分横截面，所述存储器元件1444具有收缩结构及元件1444的部分之间的中间材料1420。存储器单元1400除图14的中间材料1420之外可包括类似于或等同于图12及图13的存储器单元1200的结构、材料及操作的结构、材料及操作(例如，编程操作)。如图14中所示，存储器元件1444可包括与电极1451直接接触的部分1401、与电极1452直接接触的部分1402及与电极1451及1452间接接触的部分(例如，可编程部分)1403，使得部分1403可通过部分1401与电极1451隔离，且通过中间材料1420及部分1402与电极1452隔离。当存储器元件1444经编程时，部分1403处的材料可非晶化以提供具有厚度1514的非晶区1513(图15)，而部分1401及1402处的材料可保持于结晶相。
中间材料1420可包括在形成部分1401期间已使用的掩模的一部分，其中所述掩模的所述部分可保留于存储器元件1444中作为如图14中所示的中间材料1420。中间材料1420可包括类似于或等同于图5的电极551及552的材料的材料，或其它导电材料。在图14中，由于中间材料1420可为掩模的一部分，所以可能跳过额外处理步骤(例如，移除掩模的步骤)，因而可简化形成存储器元件1444的工艺。
图16及图17展示根据本发明的各种实施例的具有存储器元件1666的存储器单元1600的部分横截面，所述存储器元件1666具有收缩结构及元件1666的部分之间的中间材料1620。存储器单元1600除图16的中间材料1620之外可包括类似于或等同于图14及图15的存储器单元1400的结构、材料及操作的结构、材料及操作(例如，编程操作)。存储器元件1666可包括与电极1651直接接触的部分1601、与电极1652直接接触的部分1602及与电极1651及1652间接接触的部分(例如，可编程部分)1603，使得部分1603可通过部分1601与第一电极1651隔离，且通过中间材料1620及部分1602与电极1652隔离。中间材料1620可包括子材料1621及1622。当存储器元件1666经编程时，部分1603处的材料可非晶化以提供具有厚度1714的非晶区1713(图17)，而部分1601及1602处的材料可保持于结晶相。
子材料1621及1622可包括导电材料，且可具有低于部分1601、1602及1603的电阻值的电阻值。子材料1621及1622两者可包括相同材料，其中所述材料可为类似于或等同于图5的电极551及552的材料的材料，或其它导电材料。子材料1621及1622可包括不同于彼此的材料。包括子材料1621及1622可提供具有类似于或等同于图12的存储器元件1222及图14的存储器元件1444两者的益处的益处的存储器元件1666。
图18到图21展示根据本发明的各种实施例的具有具收缩结构的存储器元件1888的存储器单元1800的部分横截面。存储器单元1800还可包括将信号传送到存储器元件1888及从存储器元件1888传送信号的电极1851及1852。电极1851及1852以及存储器元件1888可包括类似于或等同于图5的电极551及552以及存储器元件555的材料的材料。存储器单元1800可包括围绕存储器元件1888以及电极1851及1852的绝缘材料。如图18中所示，存储器元件1888可包括与电极1851直接接触的部分1801、与电极1852直接接触的部分1802及部分1801与1802之间的部分1803。图18将部分1803展示为定位于通过虚线圆指示的总区域处，以指示部分1803可包括部分1801的一部分、部分1802的一部分或两者。如图18中所示，部分1803可与电极1851及1852间接接触，使得部分1803可通过部分1801与电极1851隔离，且通过部分1802与电极1852隔离。图18的部分1803可称为存储器元件1888的可编程部分(或可编程容量)。
图18展示存储器元件1888可具有电阻状态1833的实例，其中部分1801、1802及1803处的材料(存储器元件1888的材料)具有相同结晶相1813。存储器元件1888可经编程以具有其它电阻状态，例如，电阻状态1933、2033及2133(图19到图21)。类似于或等同于上文参看图5到图11所描述的编程操作的编程操作可致使图18的存储器元件1888具有对应于表示两个位的值的信息的电阻状态1833、1933、2033及2133中的一者。存储器元件1888可经配置以经编程从而具有对应于表示两个以上位(三个、四个或其它数目)的值的信息的其它数目(例如，八个、十六个或其它数目)的电阻状态。
如图18到图21中所示，存储器元件1888可具有收缩结构，使得部分1803处的尺寸(例如，如在图22中详细所示的部分1803的横截面)可窄于部分1801及1802中的每一者的尺寸。由于存储器元件1888的收缩结构，部分1801及1802处的材料在存储器元件1888经编程时可不同地表现。举例来说，在编程操作期间，部分1801及1802处的材料可保持于相同结晶相1813(图18到图22)，而部分1803处的材料可从结晶相1813(图18)改变到非晶相，以提供具有厚度1914的非晶区1913(图19)、具有厚度2014的非晶区2013(图20)或具有厚度2114的非晶区2113(图21)。
图22展示图18的存储器元件1888以及电极1851及1852的三维视图。如图22中所示，存储器元件1888具有收缩结构，使得部分1801可具有锥形部分2261，且部分1802可具有锥形部分2262。部分1803可包括锥形部分2261及2262中的至少一者。存储器元件1888可具有不等横截面区域(具有阴影线的区域)2201、2202及2203。横截面区域2201可包括部分1801的可与电极1851直接接触的区域。横截面区域2202可包括部分1802的可与电极1852直接接触的区域。横截面区域2203可包括部分1803的区域。如图22中所示，横截面区域2203可小于横截面区域2201及2202中的每一者。在编程操作期间，用以编程存储器元件1888的信号可致使电流IB(在图22中象征性地展示为标记为“IB”的箭头)通过存储器元件1888在电极1851与1852之间(例如，从电极1851到电极1852)流动。由于横截面区域2203可小于横截面区域2201及2202中的每一者，所以横截面区域2203处的电流密度可高于横截面区域2201及2203中的每一者处的电流密度。不同电流密度可致使部分1801、1802及1803处的材料在编程操作期间不同地表现，从而导致存储器元件1888具有具厚度2214的非晶区2213。图22的厚度2214可表示图19到图21的厚度1914、2014及2114中的一者。非晶区2213的横截面(在垂直于两个电极1851及1852的方向上截取)在图19到图21中展示为图19到图21的非晶区1913、2013及2113中的一者。
图5到图22的存储器单元500、1200、1400、1600及1800可通过类似于或等同于下文参看图23到图56描述的工艺的工艺来形成。
图23到图34展示根据本发明的各种实施例的形成具有具收缩结构的存储器元件的存储器单元的各种工艺。图34展示在完成参看图23到图34所描述的各种工艺之后的存储器单元3400。图23到图33展示在正形成存储器单元3400的同时存储器单元3400(图34)的部分。为了清楚起见，图23到图56展示具有横截面线的一些组件(例如，存储器元件)及无横截面线的一些其它组件。此外，为了有助于集中于本文中所描述的实施例，图23到图56省略例如存取组件的额外组件的形成，所述额外组件可经形成以存取本文中所描述的存储器单元(例如，存储器单元3400、3800、4200、4400、4900、5100、5200、5300及5600)。用于这些存储器单元的存取组件可类似于或等同于示意性展示于图2到图4中的存取组件211、311及411。
图23展示衬底2310及形成于衬底2310上的导电材料2351。衬底2310可包括其它电路元件，所述其它电路元件可形成可耦合到导电材料2351的一个或一个以上存取组件的至少一部分。形成导电材料2351可包括将导电材料沉积于衬底2310上。导电材料2351的材料可包括类似于或等同于图5的电极551或552的材料的导电材料。
在图24中，电极2451以及绝缘体2411及2412可经由此项技术中已知的技术来形成。形成电极2451可包括移除导电材料2351的一部分。形成电极2451可包括图案化导电材料2351(例如，使用掩模来图案化)。形成绝缘体2411及2412可包括将绝缘材料(例如，例如氧化硅的电介质材料或其它绝缘材料)沉积于衬底2310及电极2451上方，且接着(例如)经由化学机械抛光(CMP)使绝缘材料平坦化以形成绝缘体2411及2412。绝缘体2411及2412以及电极2451还可通过替代技术形成。举例来说，替代技术可包括将绝缘材料沉积于衬底2310上方，且在绝缘材料中形成通路，因而形成例如绝缘体2411及2412的绝缘体。接着，可将导电材料沉积到通路中，继之以例如CMP的工艺以使导电材料平坦化从而形成电极2451。
在图25中，材料2501、掩模2511及光致抗蚀剂2512可形成于电极2451以及绝缘体2411及2412上及/或上方。如本文中所使用，相对于两个或两个以上材料使用的术语“上”(一材料在另一材料“上”)意味着材料之间的至少某一接触，而“上方”意味着材料是在附近，但可能具有一个或一个以上额外介入材料，使得接触为可能的但并不要求。“上”或“上方”均不暗示如本文中所使用的任何方向性，除非如此规定。在图25中，材料2501可包括类似于或等同于图5的存储器单元500的部分501的材料的导电材料，例如，可经配置以在不同相之间改变的材料(例如，基于硫族化物的材料)。在图25中，形成掩模2511可包括将此项技术中已知的材料沉积于材料2501上。掩模2511可包括例如氧化硅、氮化硅、非晶碳或透明碳的材料，或类似于或等同于图5的电极551及552的材料的其它材料(例如，氮化钛)。如下文参看图27所描述，掩模2511及光致抗蚀剂2512可用以移除(例如，蚀刻)材料2501的一部分。
在图26中，在(例如)通过使用例如光刻及蚀刻的技术图案化图25的掩模2511及光致抗蚀剂2512而移除图25的掩模2511的某一部分及光致抗蚀剂2512的某一部分之后，形成掩模2511的剩余部分及光致抗蚀剂2512的剩余部分。在图26中，如通过箭头2610所表示，掩模2511的剩余部分及光致抗蚀剂2512的剩余部分可用作用于通过例如蚀刻的技术来移除材料2501的某一部分的遮蔽结构。
在图27中，形成部分2701。部分2701为图26的材料2501的在移除材料2501的某一部分之后的剩余部分。如图27中所示，部分2701可具有具较大部分2711(或底部)及锥形部分2713的类锥形形状。
在图28中，可形成绝缘体2811及2812。在移除图27的掩模2511的剩余部分及光致抗蚀剂2512的剩余部分之前或之后，可形成绝缘体2811及2812。形成绝缘体2811及2812可包括将绝缘材料沉积于图27中所展示的其它组件(在尚未移除剩余部分的情况下包括掩模2511的剩余部分及光致抗蚀剂2512的剩余部分)上及/或上方，且接着使绝缘材料平坦化(例如，包括CMP平坦化)以形成绝缘体2811及2812。
在图29中，可形成材料2902、掩模2911及光致抗蚀剂2912。形成材料2902可包括将材料沉积于部分2701以及绝缘体2811及2812上及/或上方。材料2902可包括类似于或等同于部分2701(图29)或图5的存储器单元500的部分502的材料的导电材料，例如，可经配置以在不同相之间改变的材料(例如，基于硫族化物的材料)。在图29中，形成掩模2911及光致抗蚀剂2912可包括将材料(例如，氧化硅、氮化硅、非晶碳，或透明碳，或其它材料)沉积于材料2902上及/或上方及将光致抗蚀剂材料沉积于掩模2911上方。如下文参看图31所描述，掩模2911及光致抗蚀剂2912可用以移除材料2902的一部分。
在图30中，在(例如)通过使用例如光刻及蚀刻的技术图案化掩模2911及光致抗蚀剂2912而移除掩模2911及光致抗蚀剂2912(图29)的某一部分之后，形成掩模2911的剩余部分及光致抗蚀剂2912的剩余部分。在图30中，如通过箭头3010所表示，掩模2911的剩余部分及光致抗蚀剂2912的剩余部分可用作用于通过例如蚀刻的技术来移除材料2902的某一部分的遮蔽结构。
在图31中，形成部分3102。部分3102为图30的材料2902的在移除材料2902的某一部分之后的剩余部分。
在图32中，可形成绝缘体3211及3212。绝缘体3211及3212可包括例如氧化硅的材料或其它绝缘材料。在移除掩模2911(图31)的剩余部分及光致抗蚀剂2912(图31)的剩余部分之前或之后，可形成绝缘体3211及3212。在图32中，形成绝缘体3211及3212可包括将绝缘材料沉积于部分3102以及绝缘体2811及2812上方，且接着使绝缘材料平坦化(例如，包括CMP平坦化)以形成绝缘体3211及3212。
在图33中，导电材料3352可形成于部分3102以及绝缘体3211及3212上。形成导电材料3352可包括将导电材料沉积于部分3102以及绝缘体3211及3212上。导电材料3352可包括类似于或等同于图5的电极551或552的材料的材料。
在图34中，可形成电极3452以及绝缘体3411及3412。形成电极3452可包括移除(例如，图案化)导电材料3352的一部分。形成绝缘体3411及3412可包括将绝缘材料(例如，氧化硅或其它绝缘材料)沉积于电极3452以及绝缘体3211及3212上，且接着使绝缘材料平坦化(例如，包括CMP平坦化)以形成绝缘体3411及3412。图34的电极3452及部分3102还可通过替代技术来形成。如上文所述，图34的部分3102由图29的材料2902形成。替代技术可包括在形成掩模2911及光致抗蚀剂2912之前将导电材料(例如，导电材料3352)顺序地沉积于图29的材料2902上，且接着在导电材料及材料2902两者上方形成掩模2911及光致抗蚀剂2912。因此，替代技术可使用同一掩模2911及光致抗蚀剂2912(图29)来图案化导电材料(以产生图34的电极3452)及材料2902(以产生图34的部分3102)两者。在替代技术中，在(例如)通过将绝缘材料沉积于电极3452以及绝缘体2811及2812(图34)上方且接着使绝缘材料平坦化(例如，包括CMP平坦化)而形成电极3452及部分3102之后，可形成绝缘体3211、3212、3411及3412(图34)。
如图34中所示，存储器单元3400可包括具有部分2701、部分3102及部分3403的存储器元件3444。部分3403可包括部分2701或部分3102的至少一部分，或两者。部分3403可对应于图5的部分503，且可称为图34的存储器元件3444的可编程部分。存储器单元3400可对应于图5的存储器单元500。因此，类似于或等同于上文参看图23到图34所描述的工艺的工艺可用以形成图5的存储器单元500。
图35到图38展示根据本发明的各种实施例的形成具有具收缩结构及中间材料的存储器元件的存储器单元的各种工艺。图38展示在参看图35到图38所描述的各种工艺之后的存储器单元3800。图35到图37展示在正形成存储器单元3800的同时图38的存储器单元3800的部分。
除形成展示于图35到图48中的中间材料3520的工艺之外，参看图35到图38所描述的工艺可包括类似于或等同于上文参看图28到图34所描述的工艺的工艺。因此，为了简单起见，图28到图38中的类似或等同工艺及组件被赋予相同参考数字。
图35展示形成于部分2701、绝缘体2811及2812、电极2451、绝缘体2411及2412以及衬底2310上方的中间材料3520。形成中间材料3520可包括将材料沉积于部分2701以及绝缘体2811及2812上。中间材料3520可为类似于或等同于图13的中间材料1220的材料，或其它导电材料。
在图36中，材料2902、掩模2911及光致抗蚀剂2912可使用类似于或等同于上文参看图29及图30描述的工艺的工艺而形成于中间材料3520上及/或上方。
在图37中，材料2902的一部分及3520的一部分已经移除，从而留下部分3102及中间材料3520的剩余部分。
在图38中，绝缘体3211及3212、电极3452以及绝缘体3411及3412可使用类似于或等同于上文参看图34所描述的工艺的工艺来形成。此外，图38的电极3452、部分3102及中间材料3520可使用同一图案化工艺同时形成。举例来说，在图36中，在形成掩模2911及光致抗蚀剂2912之前，导电材料可顺序地沉积于图36的材料2902上(材料2902上方)。接着，掩模2911及光致抗蚀剂2912可用以在同一图案化工艺中形成图38的电极3452、部分3102及中间材料3520。
如图38中所示，存储器单元3800可包括具有部分2701、部分3102及部分3803的存储器元件3888。部分3803可包括部分2701或3102的至少一部分，或两者。部分3803可对应于图12的部分1203，且可称为图38的存储器元件3888的可编程部分。存储器单元3800可对应于图12的存储器单元1200。因此，类似于或等同于上文参看图35到图38所描述的工艺的工艺可用以形成图12的存储器单元1200。
图39到图42展示根据本发明的各种实施例的形成具有具收缩结构与中间材料的存储器元件的存储器单元的各种工艺。图42展示在参看图39到图42所描述的各种工艺之后的存储器单元4200。因此，图39到图42仅展示图42的存储器单元4200的某一部分。
除在形成存储器单元4200之后在存储器单元4200(图42)中留下掩模2511(图40到图42)的一部分的工艺之外，参看图39到图42所描述的工艺可包括类似于或等同于上文参看图23到图38所描述的工艺的工艺。为了简单起见，图28到图42中的类似或等同工艺及组件被赋予相同参考数字。
图39展示类似于或等同于图26的组件的组件，例如，掩模2511、光致抗蚀剂2512、材料2501、电极2451、绝缘体2411及2412以及衬底2310。如通过箭头3910所表示，掩模2511及光致抗蚀剂2512可用作用于通过例如蚀刻的技术来移除材料2501的某一部分的遮蔽结构。
在图40中，在移除材料2501(图39)的某一部分之后形成部分2701。图40还展示掩模2511在部分2701上及/或上方的一部分。如上文参看图39所描述，掩模2511及光致抗蚀剂2512可用作用于移除材料2501的某一部分的遮蔽结构。材料2501的某一部分的移除(例如，蚀刻)可经控制，使得整个光致抗蚀剂2512及掩模2511的某一部分也可被移除(例如，在蚀刻期间)，从而在部分2701上留下掩模2511的部分。图40中的掩模2511的此部分可保留于存储器单元4200(图42)中，且可类似于或等同于图14的中间材料1420的部分。因此，图39的掩模2511可包括类似于或等同于图14的中间材料1420的材料的材料，或其它导电材料。
在图41中，可形成绝缘体4111及4112。形成绝缘体4111及4112可包括将绝缘材料沉积于展示于图41中的其它组件上及/或上方(包括掩模2511的部分的上方)，及接着使绝缘材料平坦化(例如，包括CMP平坦化)以形成绝缘体4111及4112。
图42展示具有在形成展示于图41中的组件之后形成的组件的存储器单元4200。类似于或等同于上文参看图29到图34所描述的工艺的工艺可用以形成图42的存储器单元4200的额外组件。如图42中所示，存储器单元4200可包括存储器元件4222及例如掩模2511的掩模的剩余部分。在图42中，存储器元件4222可包括部分2701、部分3102及部分4203。部分4203可包括部分2701或部分3102的至少一部分，或两者。部分4203可对应于图14的部分1403，且可称为图42的存储器元件4222的可编程部分。存储器单元4200可对应于图14的存储器单元1400。因此，类似于或等同于上文参看图35到图42所描述的工艺的工艺可用以形成图14的存储器单元1400。
图43及图44展示根据本发明的各种实施例的形成具有具收缩结构的存储器元件的存储器单元的各种工艺。除形成展示于图43中的中间材料4322的工艺之外，参看图43及图44所描述的工艺可包括类似于或等同于上文参看图23到图42所描述的工艺的工艺。因此，为了简单起见，图28到图44中的类似或等同工艺及组件被赋予相同参考数字。
图43展示中间材料4321及中间材料4322，绝缘体4111、4112、2411、2412，电极2451及衬底2310。中间材料4321可类似于或等同于图41的掩模2511的部分。因此，图43的中间材料4321可通过类似于或等同于上文参看图29到图42所描述的工艺的工艺来形成(例如，中间材料4321可包括例如图39的掩模2511的掩模的剩余部分)。在图43中，形成中间材料4322可包括将导电材料沉积于图43的其它组件上。以替代方式，两个中间材料4321及4322可在一个沉积步骤中同时形成。举例来说，在图27中，在可形成部分2701之后，可形成绝缘体2811及2812，同时掩模2511或光致抗蚀剂2512或两者可保留于部分2701上方。接着，例如平坦化工艺的工艺可经执行以使绝缘体2811及2812平坦化。平坦化工艺可在掩模2511处停止。在平坦化工艺之后，掩模2511可被移除，从而在部分2701上方留下开口(例如，在图43中由中间材料4321占用的开口)。导电材料(例如，形成图43的中间材料4321及4322两者的材料)可在一个步骤中沉积于部分2701以及绝缘体4111及4112上方以填充开口并且还覆盖绝缘体4111及4112。因此，在图43中，中间材料4321及4322可在一个沉积步骤中同时形成。两个中间材料4321及4322可包括相同材料，其中所述材料可为类似于或等同于图16的子材料1621及1622的材料，或其它导电材料。中间材料4321及4322还可包括不同于彼此的材料。如图44中所示，中间材料4322的一部分可经移除(例如，通过图案化)以获得中间材料4322的剩余部分。
图44展示具有在形成展示于图43中的组件之后形成的组件的存储器单元4400。类似于或等同于上文参看图29到图42所描述的工艺的工艺可用以形成图44的存储器单元4400的额外组件。如图44中所示，存储器单元4400可包括具有部分2701、部分3102及部分4403的存储器元件4444。部分4403可包括部分2701或部分3102的至少一部分，或两者。部分4403可对应于图16的部分1603，且可称为图44的存储器元件4444的可编程部分。存储器单元4400可对应于图16的存储器单元1600。因此，类似于或等同于上文参看图43及图44所描述的工艺的工艺可用以形成图16的存储器单元1600。
图45到图49展示根据本发明的各种实施例的形成具有具收缩结构的存储器元件的存储器单元的各种工艺。图49展示在完成参看图45到图49所描述的各种工艺之后的存储器单元4900。图45到图48展示在正形成存储器单元4900的同时存储器单元4900(图49)的部分。
图45展示形成于衬底2310上方的电极2451以及绝缘体2411及2412。形成展示于图45中的组件的工艺可类似于或等同于上文参看图23及图24所描述的工艺。
在图46中，可形成部分4601，绝缘体4605、4611、4612及4621、4622。部分4601可包括类似于或等同于图5的存储器单元500的部分501的材料的导电材料，例如，可经配置以在不同相之间改变的材料(例如，基于硫族化物的材料)。图46的绝缘体4605可包括例如氮化硅的绝缘材料。绝缘体4611及4612可包括例如氧化硅的绝缘材料。绝缘体4621及4622可包括例如氮化硅或氧化铝的绝缘材料。绝缘体4621及4622可充当额外保护层(例如，氧或氢阻挡层)，所述额外保护层在制造工艺期间可囊封部分4601及绝缘体4605以保护部分4601不会无意地以热方式、化学方式或热方式及化学方式更改(例如，氧化)。在一些状况下，可省略绝缘体4621及4622。在图46中，形成部分4601及绝缘体4605可包括将导电材料沉积于电极2451以及绝缘体2411及2412上方(以形成部分4601)，将绝缘材料沉积于导电材料上方(以形成绝缘体4605)，且接着移除(例如，通过图案化)导电及绝缘材料中的每一者的一部分以形成部分4601及绝缘体4605。在形成部分4601及绝缘体4605之后可形成绝缘体4611、4612、4621及4622。
在图47中，开口4705可形成于绝缘体4605中以暴露部分4601的一部分(例如，表面区域的一部分)。形成开口4705可包括移除(例如，通过蚀刻)绝缘体4605的一部分以形成具有锥形部分4713的开口4705(例如，通路)，所述锥形部分4713具有如图47中所示的斜率。
在图48中，可形成部分4802。部分4802可包括类似于或等同于部分4601的或图5的存储器单元500的部分501的材料的导电材料，例如，可经配置以在不同相之间改变的材料(例如，基于硫族化物的材料)。在图48中，形成部分4802可包括将导电材料沉积于绝缘体4605上方(包括用导电材料填充开口4705以覆盖部分4601的经暴露部分)，及接着(例如)通过CMP工艺来移除导电材料的一部分以获得导电材料的剩余部分，所述剩余部分对应于图48的部分4802。如图48中所示，由于图47的开口4705包括锥形部分(例如，图47中的锥形部分4713)，所以部分4802还可包括可与开口4705的锥形部分一致的锥形部分。
在图49中，可形成电极4952以及绝缘体4911及4912。电极4952可包括类似于或等同于图5的电极551或552的材料的导电材料。绝缘体4911及4912可包括类似于或等同于绝缘体4611及4612的材料的材料。形成电极4952可包括将导电材料沉积于图49的其它组件上方，且接着移除(例如，图案化)导电材料的一部分以获得电极4952。形成绝缘体4911及4912可包括将绝缘材料沉积于电极4952以及绝缘体4611及4612上，且使绝缘材料平坦化(例如，包括CMP平坦化)以形成绝缘体4911及4912。
如图49中所示，存储器单元4900可包括具有部分4802、部分4601及部分4903的存储器元件4999。部分4903可包括部分4802或部分4601的至少一部分，或两者。部分4903可称为图49的存储器元件4999的可编程部分。
图50及图51展示根据本发明的各种实施例的形成具有具收缩结构的存储器元件的存储器单元的各种工艺。除形成材料5002及5052(图50)以及部分5102及电极5152(图51)的工艺外，参看图50及图51所描述的工艺可包括类似于或等同于上文参看图45到图49所描述的工艺的工艺。因此，为了简单起见，图45及图51中的类似或等同工艺及组件被赋予相同参考数字。
图50展示形成于图50的其它组件上方的材料5002及材料5052。材料5002可包括类似于或等同于部分4601的材料的导电材料。材料5052可包括类似于或等同于图49的电极4952的材料的导电材料。在图50中，形成材料5002及5052可包括将第一导电材料沉积于图49的其它组件上方(以形成图51的部分5102)，及将第二导电材料沉积于第一导电材料上方(以形成电极5152)。
在图51中，可形成部分5102、电极5152，以及绝缘体5111、5112、5121及5122。形成部分5102及电极5152可包括在一个移除步骤中移除(例如，当场图案化)材料5002及5052(图50)中的每一者的一部分以获得材料5002及5052中的每一者的剩余部分，所述剩余部分可对应于图51的部分5102及电极5152。在形成部分5102及电极5152之后可形成绝缘体5111、5112、5121及5122。绝缘体5111及5112可包括例如氧化硅的绝缘材料。绝缘体5121及5122可包括例如氮化硅或氧化铝的绝缘材料。绝缘体5121及5122可充当额外绝缘件，所述额外绝缘件可囊封部分5102及电极5152以保护部分5102在制造工艺期间不会无意地被氧化。在一些状况下，可省略绝缘体5121及5122。
如图51中所示，存储器单元5100可包括具有部分4601、部分5102及部分5103的存储器元件5155。部分5103可包括部分4601或部分5102的至少一部分，或两者。部分5103可称为图51的存储器元件5155的可编程部分。
图52展示存储器单元5200。除形成图52的存储器元件5222中的中间材料5220的工艺之外，形成存储器单元5200可包括类似于或等同于上文参看图45到图48所描述的工艺中的至少一些的工艺。形成中间材料5220可包括将材料沉积于部分4601与绝缘体4605之间(例如，在上文参看图46所描述的工艺期间)。图52中的中间材料5220可包括类似于或等同于图12的中间材料1220的材料的材料，或其它导电材料。
图53展示存储器单元5300。除形成图53的存储器元件5333的中间材料5320的工艺之外，形成存储器单元5300可包括类似于或等同于上文参看图50及图51所描述的工艺中的至少一些的工艺。形成中间材料5320可包括将材料沉积于部分4601与绝缘体4605之间(例如，在上文参看图46所描述的工艺期间)。图53中的中间材料5320可包括类似于或等同于图12的中间材料1220的材料的材料。
图54到图56展示根据本发明的各种实施例的形成具有具收缩结构的存储器元件的存储器单元的各种工艺。除形成图55中的存储器元件5555的工艺之外，参看图54到图56所描述的工艺可包括类似于或等同于上文参看图28到图34所描述的工艺中的至少一些的工艺。因此，为了简单起见，图28到图34及图54到图56中的类似或等同工艺及组件被赋予相同参考数字。
图54展示掩模5411及光致抗蚀剂5412、材料5401、电极2451、绝缘体2411及2412以及衬底2310。材料5401可包括类似于或等同于图26的材料2501的材料的材料。图54的组件可类似于或等同于图26的组件，例如，掩模2511、光致抗蚀剂2512、材料2501、电极2451、绝缘体2411及2412以及衬底2310。
图55展示存储器元件5555，所述存储器元件5555可通过可包括移除图54的材料5401的一部分的工艺来形成(存储器元件5555为图54的材料5401的一部分)。举例来说，图54的材料5401的至少某一部分可通过蚀刻(例如，在方向5510上使用各向同性蚀刻)来移除以形成具有部分5501、5502及5503的存储器元件5555。因此，部分5501、5502及5503可通过一个材料移除步骤来形成，所述材料移除步骤可包括移除材料5401的第一量的材料以形成部分5503，移除材料5401的第二量的材料以形成部分5501，及移除材料5401的第三量的材料以形成部分5502。材料的第一量可大于材料的第二量及第三量中的每一者，使得第一部分5501及第二部分5502中的每一者可具有锥形部分。举例来说，如图55中所示，部分5501可包括锥形部分5561，部分5502可包括锥形部分5562，且部分5503可包括锥形部分5561及5562中的至少一者。
图56展示具有在形成展示于图55中的组件之后形成的组件的存储器单元5600。类似于或等同于上文参看图32到图34所描述的工艺的工艺可用以形成图56的存储器单元5600的额外组件，例如，电极5652以及绝缘体5611及5612。电极5652还可通过替代技术来形成。举例来说，在替代技术中，掩模5411(图54及图55)可包括导电掩模，使得电极5652(图56)可为掩模5411的在形成存储器元件5555之后的剩余物部分。此外，在图56中，绝缘材料(例如，类似于或等同于图46的绝缘体4621及4622的材料的材料)可形成于区域5621及5622中以囊封存储器元件5555从而保护存储器元件5555。在图56中，部分5503可对应于图18的部分1803，且可称为图56的存储器元件5555的可编程部分。存储器单元5600可对应于图18的存储器单元1800。因此，类似于或等同于上文参看图54及图56所描述的工艺的工艺可用以形成图18的存储器单元1800。
所属领域的技术人员可认识到，上文参看图23到图56所描述的形成存储器单元3400、3800、4200、4400、4900、5100、5200、5300及5600的各种工艺可包括形成例如类似于或等同于展示于图2到图4中的存取组件211、311及411的存取组件的其它组件的其它工艺。本文中的描述省略形成存储器单元的其它组件的工艺的描述以有助于集中于本文中所描述的实施例。
设备(例如，存储器装置101及存储器单元200、300、400、500、1200、1400、1600、1800、3400、3800、4200、4400、4900、5100、5200、5300及5600)的说明打算提供对各种实施例的结构的一般理解，且并非打算提供对可能使用本文中所描述的结构的设备的所有组件及特征的完整描述。
上文所描述的组件中的任一者可以包括经由软件进行的模拟的多种方式来实施。因此，上文所描述的设备(例如，存储器装置101及存储器单元200、300、400、500、1200、1400、1600、1800、3400、3800、4200、4400、4900、5100、5200、5300及5600)在本文中可均特征化为“模块”。如设备(例如，存储器装置101及存储器单元200、300、400、500、1200、1400、1600、1800、3400、3800、4200、4400、4900、5100、5200、5300及5600)的设计者所需要且如对于各种实施例的特定实施方案为适当的，所述模块可包括硬件电路、单一处理器及/或多处理器电路、存储器电路、软件程序模块及物件及/或固件，及其组合。举例来说，所述模块可包括于系统操作模拟封装中，例如软件电信号模拟封装、功率使用及分配模拟封装、电容-电感模拟封装、功率/热耗散模拟封装、信号传输-接收模拟封装，及/或用以操作或模拟各种潜在实施例的操作的软件及硬件的组合。
各种实施例的设备可包括以下各项或包括于以下各项中：用于高速计算机中的电子电路、通信及信号处理电路、存储器模块、便携式存储器存储装置(例如，拇指驱动器)、单一处理器或多处理器模块、单一或多个嵌入式处理器、多核心处理器、数据交换器，及包括多层的专用模块、多芯片模块。所述设备可进一步作为子组件而包括于多种电子系统内，例如，电视、蜂窝式电话、个人计算机(例如，膝上型计算机、桌上型计算机、手持式计算机、平板计算机等)、工作站、无线电、视频播放器、音频播放器(例如，MP3(运动图像专家组，音频层3)层)播放器)、车辆、医疗装置(例如，心脏监视器、血压监视器等)、机顶盒及其它。
本文中所描述的一个或一个以上实施例包括具有存储器单元的设备及方法，所述存储器单元具有第一电极及第二电极以及与第一及第二接触件直接接触的存储器元件。存储器元件可包括可编程部分，所述可编程部分具有经配置以在多个相之间改变的材料。可编程部分可通过存储器元件的第一部分与第一电极隔离，且通过存储器元件的第二部分与第二电极隔离。上文参看图1到图56描述包括额外设备及方法的其它实施例。
以上描述及图式说明本发明的一些实施例以使得所属领域的技术人员能够实践本发明的实施例。其它实施例可并入有结构、逻辑、电、工艺及其它改变。在图式中，相同特征或相同数字贯穿若干视图描述实质上类似的特征。实例仅代表可能的变动。一些实施例的部分及特征可包括于其它实施例的部分及特征中或被其它实施例的部分及特征取代。许多其它实施例对于所属领域的技术人员在研读并理解以上描述后即将为显而易见的。因此，本发明的各种实施例的范围由所附权利要求书连同向所述权利要求书提供权利的等效物的全范围来确定。
提供“摘要”以遵循37C.F.R.§1.72(b)，所述37C.F.R.§1.72(b)要求将允许读者快速确定技术揭示内容的本质及要点的“摘要”。在“摘要”将不用以解译或限制权利要求书的范围或意义的理解情况下提交“摘要”。

Claims (17)

1.一种存储器装置，其包含：
第一电极及第二电极；
存储器元件，其与所述第一及第二电极直接接触，所述存储器元件包括可编程部分，所述可编程部分具有经配置以在多个相之间改变的材料，其中所述可编程部分通过所述存储器元件的第一部分与所述第一电极隔离，其中所述可编程部分通过所述存储器元件的第二部分与所述第二电极隔离，其中所述存储器元件包括所述第一与第二部分之间的中间材料，所述中间材料位于所述可编程部分和所述第二部分之间，或者位于所述可编程部分和所述第一部分之间，且具有低于所述第一部分、所述第二部分和所述可编程部分的电阻的电阻值，且其中所述中间材料不同于所述第一部分、所述第二部分及所述可编程部分中的每一者的材料且包括导电材料；以及
绝缘材料，当所述中间材料位于所述可编程部分和所述第二部分之间时，所述绝缘材料围绕所述第一部分和所述可编程部分，且直接接触所述第一部分和所述可编程部分，或当所述中间材料位于所述可编程部分和所述第一部分之间时，所述绝缘材料围绕所述第二部分和所述可编程部分，且直接接触所述第二部分和所述可编程部分。
2.根据权利要求1所述的装置，其中所述存储器元件经配置以致使所述可编程部分的所述材料具有所述多个相中的第一相，且致使所述第一及第二部分中的每一者的材料具有所述多个相中的第二相。
3.根据权利要求2所述的装置，其中可编程部分的所述材料及所述第一及第二部分中的每一者处的所述材料包括硫族化物材料。
4.根据权利要求1所述的装置，其中所述可编程部分的所述材料具有非晶相，且所述第一及第二部分中的每一者的材料具有结晶相。
5.根据权利要求1所述的装置，其中所述第一及第二部分中的至少一者包括锥形部分，且所述可编程部分包括所述锥形部分的至少一部分。
6.一种存储器装置，其包含：
第一电极及第二电极；以及
存储器元件，其与所述第一电极及第二电极直接接触，其中所述存储器元件包括经配置以在不同相之间改变且在所述第一与第二电极之间传递电流的材料，所述存储器元件包括：
第一部分，其耦合到所述第一电极且具有第一横截面区域，所述第一部分经配置以允许所述电流通过；
第二部分，其耦合到所述第二电极且具有第二横截面区域且经配置以允许所述电流通过；以及
第三部分，其耦合于所述第一与第二部分之间且具有第三横截面区域，所述第三部分经配置以允许所述电流通过，其中所述第三横截面区域小于所述第一及第二横截面区域中的每一者，其中所述存储器元件包括所述第一与第二部分之间的中间材料，所述中间材料位于所述第三部分和所述第二部分之间，或者位于所述第三部分和所述第一部分之间，且具有低于所述第一部分、所述第二部分和所述第三部分的电阻的电阻值，所述中间材料具有低于所述第一、第二及第三部分中的每一者的电阻值的电阻值；以及
绝缘材料，当所述中间材料位于所述第三部分和所述第二部分之间时，所述绝缘材料围绕所述第一部分和所述第三部分，且直接接触所述第一部分和所述第三部分，或当所述中间材料位于所述第三部分和所述第一部分之间时，所述绝缘材料围绕所述第二部分和所述第三部分，且直接接触所述第二部分和所述第三部分。
7.根据权利要求6所述的装置，其中所述第一、第二及第三部分包括等同材料。
8.根据权利要求6所述的装置，其中所述材料包括锗、锑及碲的化合物。
9.一种存储器装置，其包含：
第一电极及第二电极；以及
存储器元件，其与所述第一电极及第二电极直接接触，所述存储器元件包括经配置以在不同相之间改变且在所述第一与第二电极之间传递电流的材料，所述存储器元件包括：
第一部分，其耦合到所述第一电极且具有第一横截面区域，所述第一部分经配置以允许所述电流通过；
第二部分，其耦合到所述第二电极且具有第二横截面区域且经配置以允许所述电流通过；以及
第三部分，其耦合于所述第一与第二部分之间且具有第三横截面区域，所述第三部分经配置以允许所述电流通过，其中所述第三横截面区域小于所述第一及第二横截面区域中的每一者，其中所述存储器元件包括所述第一与第二部分之间的中间材料，所述中间材料位于所述第三部分和所述第二部分之间，或者位于所述第三部分和所述第一部分之间，且具有低于所述第一部分、所述第二部分和所述第三部分的电阻的电阻值，所述中间材料包括以下各物中的一者：TiN、ZrN、HfN、VN、NbN、TaN、TiC、ZrC、HfC、VC、NbC、TaC、TiB2、ZrB2、HfB2、VB2、NbB2、TaB2、Cr3C2、Mo2C、WC、CrB2、Mo2B5、W2B5、TiAlN、TiSiN、TiW、TaSiN、TiCN、SiC、B4C、WSix、MoSi2、NiCr、经掺杂的硅、碳、铂、铌、钨及钼；以及
绝缘材料，当所述中间材料位于所述第三部分和所述第二部分之间时，所述绝缘材料围绕所述第一部分和所述第三部分，且直接接触所述第一部分和所述第三部分，或当所述中间材料位于所述第三部分和所述第一部分之间时，所述绝缘材料围绕所述第二部分和所述第三部分，且直接接触所述第二部分和所述第三部分。
10.一种操作存储器装置的方法，其包含：
将信号施加到存储器装置的存储器单元以产生流过所述存储器单元的存储器元件的电流，所述存储器元件与所述存储器单元的第一电极及第二电极直接接触，所述存储器元件包括可编程部分，所述可编程部分具有经配置以在多个相之间改变的材料，其中所述可编程部分通过所述存储器元件的第一部分与所述第一电极隔离，且其中所述可编程部分通过所述存储器元件的第二部分与所述第二电极隔离，其中所述存储器元件包括所述第一与第二部分之间的中间材料，所述中间材料位于所述可编程部分和所述第二部分之间，或者位于所述可编程部分和所述第一部分之间，且具有低于所述第一部分、所述第二部分和所述可编程部分的电阻的电阻值，且其中所述中间材料不同于所述第一部分、所述第二部分及所述可编程部分中的每一者的材料且包括导电材料，所述存储器装置进一步包含绝缘材料，当所述中间材料位于所述可编程部分和所述第二部分之间时，所述绝缘材料围绕所述第一部分和所述可编程部分，且直接接触所述第一部分和所述可编程部分，或当所述中间材料位于所述可编程部分和所述第一部分之间时，所述绝缘材料围绕所述第二部分和所述可编程部分，且直接接触所述第二部分和所述可编程部分。
11.根据权利要求10所述的方法，其中在所述存储器装置的编程操作期间施加所述信号以将所述可编程部分的所述材料从所述多个相中的第一相改变到所述多个相中的第二相，以将信息存储到所述存储器单元中。
12.根据权利要求11所述的方法，其中在所述存储器装置的读取操作期间施加所述信号以读取存储于所述存储器单元中的信息。
13.一种制造存储器装置的方法，其包含：
形成第一电极；
形成第二电极；以及
形成与所述第一及第二电极直接接触的存储器元件，其中形成所述存储器元件包括形成所述存储器元件的可编程部分，所述可编程部分通过所述存储器元件的第一部分与所述第一电极隔离，且通过所述存储器元件的第二部分与所述第二电极隔离，其中形成所述存储器元件包括在所述第一与第二部分之间形成中间材料，所述中间材料位于所述可编程部分和所述第二部分之间，且具有低于所述第一部分、所述第二部分和所述可编程部分的电阻的电阻值，所述中间材料包括导电材料，其中形成所述存储器元件包括：
将材料沉积于所述第一电极上方；以及
移除所述材料的一部分以获得所述材料的剩余部分，所述材料的所述剩余部分具有锥形部分，且所述第一部分包括所述材料的所述剩余部分的至少一部分；以及
形成绝缘材料，使得所述绝缘材料围绕所述第一部分和所述可编程部分，且直接接触所述第一部分和所述可编程部分。
14.根据权利要求13所述的方法，其中形成所述存储器元件包括将额外材料沉积于所述材料的所述剩余部分上方，所述第二部分包括所述额外材料的至少一部分，且所述可编程部分包括所述材料的所述剩余部分的一部分。
15.一种制造存储器装置的方法，其包含：
形成第一电极；
形成第二电极；以及
形成与所述第一及第二电极直接接触的存储器元件，其中形成所述存储器元件包括形成所述存储器元件的可编程部分，所述可编程部分通过所述存储器元件的第一部分与所述第一电极隔离，且通过所述存储器元件的第二部分与所述第二电极隔离，其中形成所述存储器元件包括在所述第一与第二部分之间形成中间材料，所述中间材料位于所述可编程部分和所述第二部分之间，且具有低于所述第一部分、所述第二部分和所述可编程部分的电阻的电阻值，所述中间材料包括第一材料，且所述第一及第二部分包括不同于所述第一材料的第二材料，其中所述第一材料包括导电材料，其中形成所述存储器元件包括：
将所述第二材料沉积于所述第一电极上方；
在所述第二材料上方形成掩模；以及
使用所述掩模来移除所述第二材料的一部分以获得所述第二材料的剩余部分，其中所述第一部分包括所述第二材料的所述剩余部分的至少一部分，且所述中间材料包括移除所述第二材料的所述部分之后的所述掩模的至少一部分。
16.一种制造存储器装置的方法，其包含：
形成第一电极；
形成第二电极；以及
形成与所述第一及第二电极直接接触的存储器元件，其中形成所述存储器元件包括形成所述存储器元件的可编程部分，所述可编程部分通过所述存储器元件的第一部分与所述第一电极隔离，其中形成所述存储器元件包括在所述第一与第二部分之间形成中间材料，所述中间材料位于所述可编程部分和所述第一部分之间，且具有低于所述第一部分、所述第二部分和所述可编程部分的电阻的电阻值，所述中间材料包括导电材料，且通过所述存储器元件的第二部分与所述第二电极隔离，其中形成所述存储器元件包括：
将第一材料沉积于所述第一电极上方，其中所述存储器元件的所述第一部分包括所述第一材料的至少一部分；
在所述第一部分上方形成中间材料；在所述中间材料上方形成绝缘体，其中在所述绝缘体中具有开口以暴露所述中间材料的经暴露部分；
沉积第二材料以填充所述开口并覆盖所述中间材料的所述经暴露部分；以及
移除所述第二材料的一部分以获得所述第二材料的剩余部分，其中所述存储器元件的所述第二部分包括所述第二材料的所述剩余部分的至少一部分，其中形成所述绝缘体而使得所述绝缘体围绕所述第二部分和所述可编程部分，且直接接触所述第二部分和所述可编程部分。
17.根据权利要求16所述的方法，其中形成所述第二电极包括在移除所述第二材料的所述部分之前将第三材料沉积于所述第二材料上方，及移除所述第三材料的一部分以获得所述第三材料的剩余部分，且其中所述第二电极包括所述第三材料的所述剩余部分的至少一部分。
CN200980117105.2A 2008-03-14 2009-03-13 具有收缩结构的相变存储器单元及其制造方法 Active CN102027597B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/049,056 2008-03-14
US12/049,056 US7852658B2 (en) 2008-03-14 2008-03-14 Phase change memory cell with constriction structure
PCT/US2009/001599 WO2009114177A2 (en) 2008-03-14 2009-03-13 Phase change memory cell with constriction structure

Publications (2)

Publication Number Publication Date
CN102027597A CN102027597A (zh) 2011-04-20
CN102027597B true CN102027597B (zh) 2015-10-07

Family

ID=41062874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980117105.2A Active CN102027597B (zh) 2008-03-14 2009-03-13 具有收缩结构的相变存储器单元及其制造方法

Country Status (5)

Country Link
US (7) US7852658B2 (zh)
KR (1) KR101520520B1 (zh)
CN (1) CN102027597B (zh)
TW (1) TWI463642B (zh)
WO (1) WO2009114177A2 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426838B2 (en) 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
US7852658B2 (en) 2008-03-14 2010-12-14 Micron Technology, Inc. Phase change memory cell with constriction structure
US8084842B2 (en) * 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
KR100990215B1 (ko) * 2008-07-17 2010-10-29 한국전자통신연구원 상변화 메모리 소자 및 그 제조 방법
FR2934711B1 (fr) * 2008-07-29 2011-03-11 Commissariat Energie Atomique Dispositif memoire et memoire cbram a fiablilite amelioree.
US8063394B2 (en) * 2008-10-08 2011-11-22 Qimonda Ag Integrated circuit
US8604457B2 (en) * 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
US20110042759A1 (en) * 2009-08-21 2011-02-24 International Business Machines Corporation Switching device having a molybdenum oxynitride metal gate
JP5630021B2 (ja) 2010-01-19 2014-11-26 ソニー株式会社 記憶素子および記憶装置
US8835898B2 (en) 2012-04-20 2014-09-16 International Business Machines Corporation Self-aligned process to fabricate a memory cell array with a surrounding-gate access transistor
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9484196B2 (en) 2014-02-25 2016-11-01 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US11223014B2 (en) 2014-02-25 2022-01-11 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US9577010B2 (en) 2014-02-25 2017-02-21 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US10249819B2 (en) * 2014-04-03 2019-04-02 Micron Technology, Inc. Methods of forming semiconductor structures including multi-portion liners
US9768378B2 (en) 2014-08-25 2017-09-19 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9748311B2 (en) 2014-11-07 2017-08-29 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
KR102316317B1 (ko) 2015-06-05 2021-10-22 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US20190181337A1 (en) * 2016-09-25 2019-06-13 Intel Corporation Barriers for metal filament memory devices
US20190115392A1 (en) * 2017-10-16 2019-04-18 International Business Machines Corporation Access device and phase change memory combination structure in backend of line (beol)
CN112864185B (zh) * 2019-11-12 2024-03-12 华邦电子股份有限公司 电桥式随机存取存储器及其制造方法
US11552245B2 (en) * 2020-02-27 2023-01-10 Windbond Electronics Corp. Conductive bridge random access memory and method of manufacturing the same
US11462683B2 (en) 2020-04-22 2022-10-04 Massachusetts Institute Of Technology CMOS-compatible protonic resistive devices
CN112449726A (zh) * 2020-10-12 2021-03-05 长江先进存储产业创新中心有限责任公司 用于3d交叉点存储器的具有减小的编程电流和热串扰的新型缩小单元结构和制造方法
CN113437213A (zh) * 2021-06-02 2021-09-24 长江先进存储产业创新中心有限责任公司 相变存储器及相变存储器的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110467A (zh) * 2006-07-18 2008-01-23 奇梦达北美公司 具有阶梯式编程特性的相变存储单元

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2674028B2 (ja) 1987-07-22 1997-11-05 藤森工業株式会社 防水シート
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US7023009B2 (en) * 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US7045383B2 (en) * 2001-09-19 2006-05-16 BAE Systems Information and Ovonyx, Inc Method for making tapered opening for programmable resistance memory element
JP3896576B2 (ja) * 2002-07-11 2007-03-22 松下電器産業株式会社 不揮発性メモリおよびその製造方法
US7205562B2 (en) * 2002-12-13 2007-04-17 Intel Corporation Phase change memory and method therefor
US7211819B2 (en) * 2003-08-04 2007-05-01 Intel Corporation Damascene phase change memory
US7012273B2 (en) * 2003-08-14 2006-03-14 Silicon Storage Technology, Inc. Phase change memory device employing thermal-electrical contacts with narrowing electrical current paths
US6927410B2 (en) * 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US7057923B2 (en) * 2003-12-10 2006-06-06 International Buisness Machines Corp. Field emission phase change diode memory
KR100568543B1 (ko) * 2004-08-31 2006-04-07 삼성전자주식회사 작은 접점을 갖는 상변화 기억 소자의 제조방법
US7364935B2 (en) * 2004-10-29 2008-04-29 Macronix International Co., Ltd. Common word line edge contact phase-change memory
US7238959B2 (en) * 2004-11-01 2007-07-03 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same
US7351613B2 (en) * 2004-11-04 2008-04-01 Silicon Storage Technology, Inc. Method of trimming semiconductor elements with electrical resistance feedback
DE102004054558A1 (de) * 2004-11-11 2006-05-24 Infineon Technologies Ag Verfahren zur Herstellung einer resistiv schaltenden Speicherzelle, hergestellte Speicherzelle sowie daraus aufgebautes Speicherbauelement
US7259038B2 (en) * 2005-01-19 2007-08-21 Sandisk Corporation Forming nonvolatile phase change memory cell having a reduced thermal contact area
US7488967B2 (en) * 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
US7973301B2 (en) * 2005-05-20 2011-07-05 Qimonda Ag Low power phase change memory cell with large read signal
US7514367B2 (en) * 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US7615770B2 (en) * 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
US7973384B2 (en) * 2005-11-02 2011-07-05 Qimonda Ag Phase change memory cell including multiple phase change material portions
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
JP4860249B2 (ja) 2005-11-26 2012-01-25 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法
US7605079B2 (en) * 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
ATE480873T1 (de) * 2005-12-20 2010-09-15 Nxp Bv Vertikale phasenwechsel-speicherzelle und herstellungsverfahren dafür
US20070158632A1 (en) * 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7956358B2 (en) * 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US7714315B2 (en) 2006-02-07 2010-05-11 Qimonda North America Corp. Thermal isolation of phase change memory cells
US8044489B2 (en) 2006-02-28 2011-10-25 Renesas Electronics Corporation Semiconductor device with fluorine-containing interlayer dielectric film to prevent chalcogenide material layer from exfoliating from the interlayer dielectric film and process for producing the same
US7910907B2 (en) * 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US20070215987A1 (en) * 2006-03-15 2007-09-20 Schwerin Ulrike G Method for forming a memory device and memory device
US7723712B2 (en) * 2006-03-17 2010-05-25 Micron Technology, Inc. Reduced power consumption phase change memory and methods for forming the same
KR100809597B1 (ko) * 2006-04-06 2008-03-04 삼성전자주식회사 미세 패턴 형성 방법 및 이를 이용한 반도체 메모리 장치의형성 방법
EP1845567A1 (en) 2006-04-11 2007-10-17 STMicroelectronics S.r.l. Phase-change memory device and manufacturing process thereof.
KR100711517B1 (ko) * 2006-04-12 2007-04-27 삼성전자주식회사 상변화 메모리 장치 및 이의 형성 방법
KR100762894B1 (ko) * 2006-04-14 2007-10-08 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7554144B2 (en) * 2006-04-17 2009-06-30 Macronix International Co., Ltd. Memory device and manufacturing method
US7663909B2 (en) 2006-07-10 2010-02-16 Qimonda North America Corp. Integrated circuit having a phase change memory cell including a narrow active region width
US20080019257A1 (en) * 2006-07-18 2008-01-24 Jan Boris Philipp Integrated circuit with resistivity changing material having a step-like programming characteristitic
US8003972B2 (en) * 2006-08-30 2011-08-23 Micron Technology, Inc. Bottom electrode geometry for phase change memory
US7852658B2 (en) * 2008-03-14 2010-12-14 Micron Technology, Inc. Phase change memory cell with constriction structure
US7772583B2 (en) * 2008-08-21 2010-08-10 Micron Technology, Inc. Memory devices and methods of forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110467A (zh) * 2006-07-18 2008-01-23 奇梦达北美公司 具有阶梯式编程特性的相变存储单元

Also Published As

Publication number Publication date
TWI463642B (zh) 2014-12-01
US20180138398A1 (en) 2018-05-17
US8809108B2 (en) 2014-08-19
CN102027597A (zh) 2011-04-20
US9281478B2 (en) 2016-03-08
US20210193916A1 (en) 2021-06-24
US20160190438A1 (en) 2016-06-30
WO2009114177A3 (en) 2009-12-03
US7852658B2 (en) 2010-12-14
US10879459B2 (en) 2020-12-29
KR101520520B1 (ko) 2015-05-14
WO2009114177A2 (en) 2009-09-17
TW200947675A (en) 2009-11-16
KR20100127825A (ko) 2010-12-06
US20090231911A1 (en) 2009-09-17
US10777739B2 (en) 2020-09-15
US10008664B2 (en) 2018-06-26
US20110065235A1 (en) 2011-03-17
US20140346425A1 (en) 2014-11-27
US20180138399A1 (en) 2018-05-17

Similar Documents

Publication Publication Date Title
CN102027597B (zh) 具有收缩结构的相变存储器单元及其制造方法
JP4577693B2 (ja) 不揮発性メモリ素子及びその製造方法
US6894305B2 (en) Phase-change memory devices with a self-heater structure
US8063394B2 (en) Integrated circuit
US7696077B2 (en) Bottom electrode contacts for semiconductor devices and methods of forming same
JP4577694B2 (ja) 不揮発性メモリ素子及びその製造方法
US20090225588A1 (en) Memory Device
US20060261321A1 (en) Low power phase change memory cell with large read signal
JP4577692B2 (ja) 不揮発性メモリ素子及びその製造方法
US7528402B2 (en) Electrically rewritable non-volatile memory element
JP2007073779A (ja) 不揮発性メモリ素子及びその製造方法
JP5420436B2 (ja) 不揮発性記憶装置およびその製造方法
CN1983617A (zh) 电可改写非易失存储元件及其制造方法
US20080273369A1 (en) Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, and Computing System
KR100876767B1 (ko) 상 변화 메모리 장치의 형성 방법
US20080253165A1 (en) Method of Manufacturing a Memory Device, Memory Device, Cell, Integrated Circuit, Memory Module, and Computing System
TW202010157A (zh) 半導體記憶裝置
US7723715B2 (en) Memory device and method of making same
CN112840460A (zh) 相变存储单元及其制造方法
KR20100034240A (ko) 가변 저항 메모리 장치 및 그 제조 방법
CN210897286U (zh) 内存单元及nand型内存
US20230403955A1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant