CN101997793B - 使用三个电平电压的差分数据传输系统和方法 - Google Patents

使用三个电平电压的差分数据传输系统和方法 Download PDF

Info

Publication number
CN101997793B
CN101997793B CN2010101896085A CN201010189608A CN101997793B CN 101997793 B CN101997793 B CN 101997793B CN 2010101896085 A CN2010101896085 A CN 2010101896085A CN 201010189608 A CN201010189608 A CN 201010189608A CN 101997793 B CN101997793 B CN 101997793B
Authority
CN
China
Prior art keywords
transmission line
voltage
data signals
negative
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101896085A
Other languages
English (en)
Other versions
CN101997793A (zh
Inventor
南帐镇
全龙源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TLI Inc
Original Assignee
TLI Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TLI Inc filed Critical TLI Inc
Publication of CN101997793A publication Critical patent/CN101997793A/zh
Application granted granted Critical
Publication of CN101997793B publication Critical patent/CN101997793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明涉及三个电平电压的差分数据传输系统和方法。该差分数据传输系统和方法使用三个电平电压来同时地跨越两个传输线组(即四个传输线)传输三个信号(例如两个数据信号和一个时钟信号)。因此，该差分数据传输方法因使用较少的传输线而增加了传输效率。另外，根据该差分数据传输系统和方法，形成传输线组的两个传输线中的一个被控制为中间电压电平，而另一传输线被控制为高电压或低电压。因此，两个传输线之间的电压差可以维持在恒定的幅度。另外，用来生成基准输出数据的、第一分割电压DC1和第二分割电压DC2之间的差被控制为维持恒定幅度。因此，该差分数据传输系统和方法可以改善操作可靠性。

Description

使用三个电平电压的差分数据传输系统和方法
技术领域
本发明涉及差分数据传输系统，更具体地涉及具有3个电平电压的差分数据传输系统，用以改善数据传输效率。
背景技术
差分信号传输(differential signaling)广泛用于传输数据。差分信号传输是一种用于传输差分数据的方法。差分数据作为一对正(+)的和负(-)的互补信号而被发送。与单端信号传输相比，差分信号传输有利地具有对EMI(电磁干扰)的低敏感度、高的噪声抑制，并且能够在高数据传输速度下使用。但是，差分信号传输需要各发送的差分信号两条传输线。即，差分信号传输具有的缺点为：与单端信令相比，差分信号传输需要更多的传输线。
发明内容
因此，考虑到现有技术中出现的上述问题而做出本发明，并且本发明的目的是提供一种差分数据传输系统和方法，以提高传输数据的效率。
为了实现上述目的，依据本发明的一个方面，提供了一种差分数据传输系统，用于通过第一传输线组和第二传输线组来传输第一传输数据信号、第二传输数据信号和基准传输数据信号，以生成第一输出数据信号、第二输出数据信号和基准输出数据信号，其中，第一传输线组包括第一正传输线和第一负传输线，而第二传输线组包括第二正传输线和第二负传输线。该差分数据传输系统包括数据发送部和数据接收部，该数据发送部可操作为根据第一传输数据信号和基准传输数据信号控制或选择地将第一正传输线和第一负传输线中的一个连接到第一中间电压电平，并控制或选择地将第一正传输线和第一负传输线中的另一个连接到第一高电压和第一低电压中的一个，数据发送部可操作为根据第二传输数据信号和基准传输数据信号控制或选择地将第二正传输线和第二负传输线中的一个连接到第二中间电压电平，并控制或选择地将第二正传输线和第二负传输线的另一个连接到第二高电压和第二低电压中的一个，其中第一中间电压在第一高电压和第一低电压之间，并且其中第二中间电压在第二高电压和第二低电压之间；该数据接收部可操作为生成第一输出数据信号、第二输出数据信号和基准输出数据信号，其中第一输出数据取决于第一正传输线和第一负传输线中的电压电平，而第二输出数据取决于第二正传输线和第二负传输线中的电压电平，并且基准输出数据信号取决于第一分割电压和第二分割电压，并且其中第一分割电压是通过分割第一正传输线和第一负传输线之间的电压而生成的，而第二分割电压是通过分割第二正传输线和第二负传输线之间的电压而生成的。
为了实现上述目的，依据本发明的另一方面，提供了一种差分数据传输方法，用于通过第一传输线组和第二传输线组来传输第一传输数据信号、第二传输数据信号和基准传输数据信号，以生成第一输出数据信号、第二输出数据信号和基准输出数据信号，其中，第一传输线组包括第一正传输线和第一负传输线，而第二传输线组包括第二正传输线和第二负传输线。该差分数据传输方法包括数据发送步骤和数据接收步骤，该数据发送步骤用于根据第一传输数据信号和基准传输数据信号将第一正传输线和第一负传输线中的一个控制为第一中间电压电平，并将第一正传输线和第一负传输线中的另一个控制为第一高电压和第一低电压中的一个，该数据发送步骤用于根据第二传输数据信号和基准传输数据信号将第二正传输线和第二负传输线中的一个控制为第二中间电压电平，并将第二正传输线和第二负传输线中的另一个控制为第二高电压和第二低电压中的一个，其中第一中间电压在第一高电压和第一低电压之间，并且其中第二中间电压在第二高电压和第二低电压之间；该数据接收步骤生成第一输出数据信号、第二输出数据信号和基准输出数据信号，其中第一输出数据信号取决于第一正传输线和第一负传输线中的电压电平，而第二输出数据信号取决于第二正传输线和第二负传输线中的电压电平，并且基准输出数据信号取决于第一分割电压和第二分割电压，并且其中第一分割电压是通过分割第一正传输线和第一负传输线之间的电压而生成的，而第二分割电压是通过分割第二正传输线和第二负传输线之间的电压而生成的。
在优选实施方式中，第一传输数据信号和第二传输数据信号与基准传输数据信号同时地发送。
在另一优选实施方式中，第一传输数据信号和第二传输数据信号与基准传输数据信号在不同时间发送。
附图说明
结合附图，根据下面的详细描述，将更清楚地理解本发明的上述和其他目的、特征和其他优点，在附图中：
图1是示出了根据本发明实施方式的差分数据传输系统的图；
图2是示出了根据本发明实施方式的差分数据传输方法的图；
图3是示出了图2的差分数据传输的示例的时序图；和
图4是示出了图2的差分数据传输的另一示例的时序图。
具体实施方式
现在将参照附图，在附图中，不同的图中使用相同的标号来指示相同或相似的部件。在本发明的下面描述中，如果确定出对相关的熟知功能和构造的详细描述可能使本发明的要点不清楚，则省略该详细的描述。
图1是示出了根据本发明实施方式的差分数据传输系统的图。参照图1，本发明的差分数据传输系统通过第一传输线组PTL1和第二传输线组PTL2来传输第一传输数据信号DIN1、第二传输数据信号DIN2和基准传输数据信号DINC，并生成第一输出数据信号DQ1、第二输出数据信号DQ2和基准输出数据信号DQC。
此时，第一传输数据信号DIN1、第二传输数据信号DIN2和基准传输数据信号DINC分别承载对应于第一输出数据信号DQ1、第二输出数据信号DQ2和基准输出数据信号DQC的信息。优选的是，基准传输数据信号DINC和基准输出数据信号DQC用作作为其他数据和信号的基准的“时钟信号”。
第一传输线组PTL1包括第一正传输线DP1和互补的第一负传输线DN1，而第二传输线组PTL2包括第二正传输线DP2和互补的第二负传输线DN2。
本发明的差分数据传输系统包括数据发送部100和数据接收部200。
数据发送部100根据第一传输数据信号DIN1和基准传输数据信号DINC，控制第一正传输线DP1和第一负传输线DN1。此时，根据第一传输数据信号DIN1和基准传输数据信号DINC，第一正传输线DP1和互补的第一负传输线DN1中的一个被控制到第一中间电压电平VMM1。而且，根据第一传输数据信号DIN1和基准传输数据信号DINC，第一正传输线DP1和互补的第一负传输线DN1中的另一个被控制到第一高电压VHH1和第一低电压VLL1中的一个。
在本发明的示例性实施方式中，第一中间电压VMM1是第一高电压VHH1和第一低电压VLL1的平均。因此，在这样的实施方式中，第一正传输线DP1和第一负传输线DN1之间的电压差维持为恒定的幅度，该恒定的幅度等于中间电压与高电压或低电压中的一个之间的差(注意，尽管该电压差的幅度可以保持恒定，但该电压差的符号可以根据跨传输线被发送的信号而改变)。在本发明的不同实施方式中，第一中间电压电平VMM1可以是公共模式电压电平、接地电压电平、或任何其他适当的电压电平。
另外，数据发送部100根据第二传输数据信号DIN2和基准传输数据信号DINC，控制第二正传输线DP2和互补的第二负传输线DN2。此时，根据第二传输数据信号DIN2和基准传输数据信号DINC，第二正传输线DP2和第二负传输线DN2中的一个被控制到第二中间电压电平VMM2。而且，根据第二传输数据信号DIN2和基准传输数据信号DINC，第二正传输线DP2和第二负传输线DN2中的另一个被控制到第二高电压VHH2和第二低电压VLL2中的一个。
在本发明的示例性实施方式中，第二中间电压VMM2是第二高电压VHH2和第二低电压VLL2的平均。因此，在这样的实施方式中，第二正传输线DP2和第二负传输线DN2之间的电压差维持为恒定。在本发明的其他实施方式中，第二中间电压电平VMM2可以是公共模式电压电平、接地电压电平、或任何其他适当的电压电平。
在本发明的示例性实施方式中，数据发送部100包括编码单元110、第一数据载入单元120和第二数据载入单元130。
编码单元110生成第一控制信号组XCON1和第二控制信号组XCON2，此时，第一控制信号组XCON1中的信号的逻辑状态取决于第一传输数据信号DIN1和基准传输数据信号DINC。第二控制信号组XCON2中的信号的逻辑状态取决于第二传输数据信号DIN2和基准传输数据信号DINC。
在该实施方式中，第一控制信号组XCON1包括第一高正信号P1H、第一中间正信号P1M、第一低正信号P1L、第一高负信号N1H、第一中间负信号N1M、和第一低负信号N1L。第二控制信号组XCON2包括第二高正信号P2H、第二中间正信号P2M、第二低正信号P2L、第二高负信号N2H、第二中间负信号N2M、和第二低负信号N2L。
第一数据载入单元120控制第一正传输线DP1和第一负传输线DN1中选出的一个，并将该选出的一个传输线的电压设置为等于第一中间电压电平VMM1，该选出的一个传输线中是根据第一控制信号组XCON1选出的。第一数据载入单元120还控制第一正传输线DP1和第一负传输线DN1中的另一个，并将该另一个传输线中的电压设置为等于第一高电压VHH1和第一低电压VLL1中的一个，第一高电压VHH1和第一低电压VLL1中的一个是根据第一控制信号组XCON1选出的。
第一数据载入单元120包括第一高正开关121、第一中间正开关122、第一低正开关123、第一高负开关124、第一中间负开关125和第一低负开关126。
第一高正开关121选择性地将第一正传输线DP1连接到第一高电压VHH1，第一高正开关响应于第一高正信号P1H。第一中间正开关122选择性地将第一正传输线DP1连接到第一中间电压VMM1，第一中间正开关响应于第一中间正信号P1M。第一低正开关123将第一正传输线DP 1选择性地连接到第一低电压VLL1，第一低正开关响应于第一低正信号P1L。
第一高负开关124选择性地将第一负传输线DN1连接到第一高电压VHH1，第一高负开关响应于第一高负信号N1H。第一中间负开关125选择性地将第一负传输线DN1连接到第一中间电压VMM1，第一中间负开关响应于第一中间负信号N1M。而且，第一低负开关126选择性地将第一负传输线DN1连接到第一低电压VLL1，第一低负开关响应于第一低负信号N1L。
此时，根据第一传输数据信号DIN1和基准传输数据信号DINC，触发第一中间正信号P1M和第一中间负信号N1M中选出的一个。当触发了第一中间负信号N1M时，第一高正信号P1H和第一低正信号P1L中的一个被触发。而且，当触发了第一中间正信号P1M时，则触发第一高负信号N1H和第一低负信号N1L中的一个。
因此，根据第一传输数据信号DIN1和基准传输数据信号DINC，第一正传输线DP1和第一负传输线DN1中的一个被设置为等于第一中间电压电平VMM1，并且第一正传输线DP1和第一负传输线DN1中的另一个被设置为等于第一高电压VHH1和第一低电压VLL1中的一个。
第二数据载入单元130控制第二正传输线DP2和第二负传输线DN2中选出的一个，并将该选出的一个传输线中的电压设置为等于第二中间电压电平VMM2，该选出的一个传输线是根据第二控制信号组XCON2选择的。第二数据载入单元还控制第二正传输线DP2和第二负传输线DN2中的另一个，并将该另一个传输线中的电压设置为等于第二高电压VHH2和第二低电压VLL2中的一个，第二高电压和第二低电压中所述的一个是根据第二控制信号组XCON2选出的。
第二数据载入单元130包括第二高正开关131、第二中间正开关132、第二低正开关133、第二高负开关134、第二中间负开关135和第二低负开关136。
第二高正开关131选择性地将第二正传输线DP2连接到第二高电压VHH2，第二高正开关响应于第二高正信号P2H。第二中间正开关132选择性地将第二正传输线DP2连接到第二中间电压VMM2，第二中间正开关响应于第二中间正信号P2M。而且，第二低正开关133选择性地将第二正传输线DP2连接到第二低电压VLL2，第二低正开关响应于第二低正信号P2L。
第二高负开关134选择性地将第二负传输线DN2连接到第二高电压VHH2，第二高负开关响应于第二高负信号N2H。第二中间负开关135选择性地将第二负传输线DN2连接到第二中间电压VMM2，第二中间负开关响应于第二中间负信号N2M。此外，第二低负开关136选择性地将第二负传输线DN2连接到第二低电压VLL2，第二低负开关响应于第二低负信号N2L。
此时，根据第二传输数据信号DIN2和基准传输数据信号DINC，触发第二中间正信号P2M和第二中间负信号N2M中选出的一个。当触发了第二中间负信号N2M时，第二高正信号P2H和第二低正信号P2L中的一个被触发。而且，当触发了第二中间正信号P2M时，则触发第二高负信号N2H和第二低负信号N2L中的一个。
因此，根据第二传输数据信号DIN2和基准传输数据信号DINC，第二正传输线DP2和第二负传输线DN2中的一个被设置为等于第二中间电压电平VMM2，并且第二正传输线DP2和第二负传输线DN2中的另一个被设置为等于第二高电压VHH2和第二低电压VLL2中的一个。
图1示出的数据接收部200接收在第一正传输线DP1、第一负传输线DN1、第二正传输线DP2和第二负传输线DN2上发送的信号。而且，数据接收部200生成第一输出数据信号DQ1、第二输出数据信号DQ2和基准输出数据信号DQC。
第一输出数据信号DQ1取决于第一正传输线DP1和第一负传输线DN1中的电压电平。第二输出数据信号DQ2取决于第二正传输线DP2和第二负传输线DN2中的电压电平。而且，基准输出数据信号DQC取决于第一分割电压DC1和第二分割电压DC2。在一种实施方式中，生成的DQ1、DQ2和DQC信号可以大致等于经延迟的DIN1、DIN2和DINC信号，该延迟取决于发送电路100、接收电路200的延迟以及通过传输线组PTL1和PTL2的发送延迟。
基于第一正传输线DP1和第一负传输线DN1上的电压生成第一分割电压DC1。基于第二正传输线DP2和第二负传输线DN2之间的电压生成第二分割电压DC2。在图1的实施方式中，通过两个电阻器的组分割在第一正传输线和第一负传输线之间的电压而生成第一分割电压DC1；通过两个电阻器的另一组分割在第二正传输线和第二负传输线之间的电压而生成第二分割电压DC2。如果各组内的电阻器具有相同的值，则第一分割电压DC1和第二分割电压DC2将设置为这样的电势，该电势等于关联的各传输线上承载的电压之间的中间点。通过图1中示出的电阻器之外的其他手段也可以交替地生成分割电压；例如，使用比较器、放大器或其他电路可以生成分割电压。
在示例性实施方式中，将第一分割电压DC1设置为等于第一正传输线DP1和第一负传输线DN1中的电压的平均。而且将第二分割电压DC2设置为等于第二正传输线DP2和第二负传输线DN2中的电压的平均。
另外，在示例性实施方式中，第一高电压VHH1、第一中间电压VMM1和第一低电压VLL1分别等于第二高电压VHH2、第二中间电压VMM2和第二低电压VLL2。
因此，在这样的示例性实施方式中，第一分割电压DC1和第二分割电压DC2控制为具有恒定的电压差。具体地说，在这样的实施方式中，DC1和DC2节点之间测量的电压的幅度可以具有恒定的幅度，但测量的电压的符号根据传输线上发送的数据信号而变化。在一些实施方式中，DC1和DC2节点之间的电压差的幅度可以大致等于中间电压电平与高电压电平或低电压电平的任何一个之间的电压差。
优选的是，数据接收部200包括第一分割器210、第二分割器220、第一比较器230、第二比较器240和分割比较器250。
第一分割器210分割第一正传输线DP1和第一负传输线DN1之间的电压，从而生成第一分割电压DC1。而第二分割器220分割第二正传输线DP2和第二负传输线DN2之间的电压，从而生成第二分割电压DC2。
第一比较器230比较第一正传输线DP1和第一负传输线DN1中的电压，从而在其输出端生成第一输出数据信号DQ1。而且，第二比较器240比较第二正传输线DP2和第二负传输线DN2中的电压，从而在其输出端生成第二输出数据信号DQ2。
分割比较器250比较第一分割电压DC1和第二分割电压DC2，从而在其输出端生成基准输出数据信号DCQ。
下面描述差分数据传输方法，其中使用了本发明的差分数据传输系统。
差分数据传输方法
图2是示出了根据本发明实施方式的差分数据传输方法的图。对于根据图2的差分数据传输方法，可以使用本发明的差分数据传输系统。
参照图2，差分数据传输方法包括数据发送步骤S100和数据接收步骤S200。
数据发送步骤S100可以在图1的数据发送部100中执行。在数据发送步骤S100，在以三个电压电平驱动的两个传输线组上执行数据发送。数据发送可以从信号编码开始，由此使用第一传输数据信号、第二传输数据信号和基准传输数据信号来生成控制信号P1H、P1M、P1L、N1H、N1M、N1L、P2H、P2M、P2L、N2H、N2M和N2L。可以由编码单元110生成这些控制信号(可以为数字控制信号)，这些控制信号用于控制第一数据载入单元120和第二数据载入单元130的开关121-126和131-136。下面与图3和图4关联地描述基于传输数据信号的不同输入组合生成的特定的控制信号。可以基于编码单元当前时间接收的传输数据信号而生成特定组的控制信号。另选地，可以基于编码单元在前一时间(如，差分发送系统的操作的直接前一时间段中)和/或未来时间接收的传输数据信号而生成控制信号。
在数据发送步骤S100，根据第一传输数据信号DIN1和基准传输数据信号DINC，控制第一正传输线DP1和第一负传输线DN1。此时，第一正传输线DP1和第一负传输线DN1中选出的一个被控制到第一中间电压电平VMM1，选出的传输线是根据第一传输数据信号DIN1和基准传输数据信号DINC选出的。而且，第一正传输线DP1和第一负传输线DN1中另一个被选出的传输线被选择性地控制到第一高电压VHH1和第一低电压VLL1中的一个，选出的高电压或低电压是根据第一传输数据信号DIN1和基准传输数据信号DINC选出的。在示例性实施方式中，第一中间电压VMM1是第一高电压VHH1和第一低电压VLL1的平均。如本文使用的，“传输线被控制到一电压或信号”表示该电压或信号施加到、电气地或另外地连接到或结合到、或连通在传输线上。连接可以是直接的或间接的，这取决于电压源或电压节点是直接连接到传输线还是通过电路或电路元件连接到传输线。
另外，在数据发送步骤S100，根据第二传输数据信号DIN2和基准传输数据信号DINC，控制第二正传输线DP2和第二负传输线DN2。此时，第二正传输线DP2和第二负传输线DN2中选出的一个被控制到第二中间电压电平VMM2，选出的传输线是根据第二传输数据信号DIN2和基准传输数据信号DINC选出的。而且，第二正传输线DP2和第二负传输线DN2中的另一个被选出的传输线被选择性地控制到第二高电压VHH2和第二低电压VLL2中的一个，选出的高电压或低电压是根据第二传输数据信号DIN2和基准传输数据信号DINC选出的。在示例性实施方式中，第二中间电压VMM2是第二高电压VHH2和第二低电压VLL2的平均。
另外，在示例性实施方式中，第一高电压VHH1、第一中间电压VMM1和第一低电压VLL1被设置为分别等于第二高电压VHH2、第二中间电压VMM2和第二低电压VLL2。
可以在图1的数据接收部200中执行数据接收步骤S200。在数据接收步骤S200，从两个传输线组执行数据接收。
在数据接收步骤S200，接收在第一正传输线DP1、第一负传输线DN1、第二正传输线DP2和第二负传输线DN2中的信号。而且，在数据接收步骤S200，生成第一输出数据信号DQ1、第二输出数据信号DQ2和基准输出数据信号DQC。
基于第一正传输线DP1和第一负传输线DN1中的电压电平生成第一输出数据信号DQ1。基于第二正传输线DP2和第二负传输线DN2中的电压电平生成第二输出数据信号DQ2。而且，基于第一分割电压DC1和第二分割电压DC2生成基准输出数据信号DQC。
此时，通过分割第一正传输线DP1和第一负传输线DN1之间的电压而生成第一分割电压DC1。而且，通过分割第二正传输线DP2和第二负传输线之间DN2之间的电压而生成第二分割电压DC2。
在示例性实施方式中，将第一分割电压DC1设置为等于第一正传输线DP1和第一负传输线DN1中的电压的平均。而且，将第二分割电压DC2设置为等于第二正传输线DP2和第二负传输线DN2中的电压的平均。
下面描述使用与图1和图2关联地描述的数据传输系统和方法的差分数据传输的示例。
差分数据传输的示例
图3是示出了使用图2的差分数据传输方法而执行的差分数据传输的示例的时序图。图3的时序图中示出的操作时段对应于发送电路100、接收电路200的操作时段，和/或对应于从其接收DIN1、DIN2和DINC信号或向其提供DQ1、DQ2和DQC信号的电路的操作时段。
在图3的示例中，在数据转变时间点t_DTNS，可以转变第一传输数据信号DIN1的比特和第二传输数据信号DIN2的比特。而且，在基准转变时间点t_RTNS，可以转变基准传输数据信号DINC的比特。在图3的示例中，数据转变时间点t_DTNS与基准转变时间点t_RTNS一致。即，在与基准传输数据比特DINC相同的时间点转变第一传输数据比特DIN1和第二传输数据比特DIN2。
参照图3，在时段SP_1期间，传输数据信号DIN1的第一比特、第二传输数据信号DIN2的第一比特和基准传输数据信号DINC的第一比特全部都是逻辑“H”或高。
在时段SP_1期间，触发第一高正信号P1H为“H”，使开关121将第一正传输线DP1连接到第一高电压VHH1，并且第一中间负信号N1M被触发为“H”，使开关125将第一负传输线DN1连接到中间电压VMM1。第二中间正信号P2M被触发为“H”，使开关132将第二正传输线DP2连接到中间电压VMM2，并且第二低负信号N2L被触发为“H”，使开关136将第二负传输线DN2连接到低电压VLL2。
因此，在时段SP_1中，第一正传输线DP1被控制为第一高电压VHH1，而第一负传输线DN1被控制为第一中间电压VMM1。第二正传输线DP2被控制为第二中间电压VMM2，而第二负传输线DN2被控制为第二低电压VLL2。
因此，在时段SP_1中，第一分割电压DC1高于第二分割电压DC2。
结果，第一输出数据DQ1和第二输出数据DQ2的逻辑状态为“H”，这与第一传输数据信号DIN1的第一比特和第二传输数据信号DIN2的第一比特的逻辑状态相同。而且，基准输出数据DQC的逻辑状态为“H”，这与基准传输数据信号DINC的第一比特的逻辑状态相同。
在时段SP_2期间，第一传输数据信号DIN1和第二传输数据信号DIN2的逻辑状态为“H”，而基准传输数据信号DINC的逻辑状态为“L”。
在时段SP_2期间，第一中间正信号P1M被触发为“H”，使开关122将第一正传输线DP1连接到中间电压VMM1，并且第一低负信号N1L被触发为“H”，使开关126将第一负传输线DN1连接到低电压VLL1。第二高正信号P2H被触发为“H”，使开关131将第二正传输线DP2连接到高电压VHH2，并且第二中间负信号N2M被触发为“H”，使开关135将第二负传输线DN2连接到中间电压VMM2。
因此，在时段SP_2中，第一正传输线DP1被控制到第一中间电压VMM1，而第一负传输线DN1被控制到第一低电压VLL1。第二正传输线DP2被控制到第二高电压VHH2，而第二负传输线DN2被控制为第二中间电压VMM2。
因此，在时段SP_2中，第一分割电压DC1低于第二分割电压DC2。
结果，第一输出数据DQ1和第二输出数据DQ2的逻辑状态为“H”，这与第一传输数据信号DIN1的第二比特和第二传输数据信号DIN2的第二比特的逻辑状态相同。而且，基准输出数据DQC的逻辑状态为“L”，这与基准传输数据信号DINC的第二比特的逻辑状态相同。
在时段SP_3期间，第一传输数据信号DIN1和第二传输数据信号DIN2的逻辑状态为“L”，而基准传输数据信号DINC的逻辑状态为“H”。
在时段SP_3期间，第一中间正信号P1M被触发为“H”，使开关122将第一正传输线DP1连接到中间电压VMM1，并且第一高负信号N1H被触发为“H”，使开关124将第一负传输线DN1连接到高电压VHH1。第二低正信号P2L被触发为“H”，使开关133将第二正传输线DP2连接到低电压VLL2，并且第二中间负信号N2M被触发为“H”，使开关135将第二负传输线DN2连接到中间电压VMM2。
因此，在时段SP_3期间，第一正传输线DP1被控制为第一中间电压VMM1，而第一负传输线DN1被控制为第一高电压VHH1。第二正传输线DP2被控制为第二低电压VLL 2，而第二负传输线DN2被控制为第二中间电压MM2。
因此，在时段SP_3期间，第一分割电压DC1高于第二分割电压DC2。
结果，第一输出数据信号DQ1和第二输出数据信号DQ2的逻辑状态为“L”，这与第一传输数据信号DIN1和第二传输数据信号DIN2在时段SP_3期间的逻辑状态相同。而且，基准输出数据信号DQC的逻辑状态为“H”，这与基准传输数据信号DINC在时段SP_3期间的逻辑状态相同。
在时段SP_4期间，第一传输数据信号DIN1和第二传输数据信号DIN2的逻辑状态为“L”，而基准传输数据信号DINC的逻辑状态为“L”。
在时段SP_4期间，第一低正信号P1L被触发为“H”，使开关123将第一正传输线DP1连接到低电压VLL1，并且第一中间负信号N1M被触发为“H”，使开关125将第一负传输线DN1连接到中间电压VMM1。第二中间正信号P2M被触发为“H”，使开关132将第二正传输线DP2连接到中间电压VMM2，并且第二高负信号N2H被触发为“H”，使开关134将第二负传输线DN2连接到高电压VHH2。
因此，在时段SP_4期间，第一正传输线DP1被控制到第一低电压VLL1，而第一负传输线DN1被控制到第一中间电压VMM1。第二正传输线DP2被控制为第二中间电压VMM2，而第二负传输线DN2被控制为第二高电压VHH2。
因此，在时段SP_4期间，第一分割电压DC1低于第二分割电压DC2。
结果，第一输出数据信号DQ1和第二输出数据信号DQ2的逻辑状态为“L”，这与第一传输数据信号DIN1和第二传输数据信号DIN2在时段SP_4期间的逻辑状态相同。而且，基准输出数据信号DQC的逻辑状态为“L”，这与基准传输数据信号DINC的逻辑状态相同。
根据图3的示例，三个信号(具体来说，两个数据信号DQ1、DQ2以及一个时钟信号DQC)可以利用两个传输线组(即，4个传输线)来同时传输。这表示差分数据传输方法具有的优点在于，比现有技术方法更有效地传输数据(即，使用较少的传输线)。
另外，根据图3的示例，形成传输线组的两个传输线中的一个被控制为中间电压电平，而两个传输线中的另一个被控制为或高电压或低电压。因此，当高电压电平和中间电压电平之间的电压差等于中间电压电平与低电压电平之间的电压差时(即，中间电压电平被设置为高电压电平和低电压电平的平均时)，形成传输线组的两个传输线之间的电压差可以维持恒定。
另外，第一分割电压DC1和第二分割电压DC2(它们用来生成基准输出数据信号)之间的电势差的幅度也可以维持在恒定的幅度。
因此，根据差分数据传输系统和方法，提高了操作可靠性。
同时，可以将差分数据传输的示例改变为各种变型例。
差分数据传输的另一示例
图4是示出了使用图2的差分数据传输方法而执行的差分数据传输的另一示例的时序图。
在图4的示例中，在数据转变时间点t_DTNS，可以转变第一传输数据信号DIN1的比特和第二传输数据信号DIN2的比特。而且，在基准转变时间点t_RTNS可以转变基准传输数据信号DINC的比特。在图4的示例中，数据转变时间点t_DTNS与基准转变时间点t_RTNS分开(即，不一致)。即，在与基准传输数据信号DINC不同的时间点转变第一传输数据信号DIN1和第二传输数据信号DIN2。
在示例性实施方式中，在基准传输数据信号DINC的多个转变定时之间的中间点转变第一传输数据信号DIN1和第二传输数据信号DIN2。
在图4的第一时段DP_1和第三时段DP_3中，不转变第一传输数据DIN1和第二传输数据DIN2。另外，在时段DP_1和DP_3期间的输入信号值DIN1、DIN2和DINC与图3中的时段SP_1和SP_3期间示出的相同。因此，在本说明书中，省略DP_1和DP_3时段的描述。
而且，在第二时段DP_2和第四时段DP_4中，转变第一传输数据DIN1和第二传输数据DIN2。在本说明书中，第二时段DP_2分为两个子时段，具体地为时段DP_2a和时段DP_2b。另外，第四时段DP_4分为两个子时段，具体地为时段DP_4a和时段DP_4b。
参照图4，在时段DP_2a期间，第一传输数据信号DIN1和第二传输数据信号DIN2的逻辑状态为“H”，而基准传输数据信号DINC的逻辑状态为“L”。
在时段DP_2a期间，第一中间正信号P1M被触发为“H”，使开关122将第一正传输线DP1连接到中间电压VMM1，并且第一低负信号N1L被触发为“H”，使开关126将第一负传输线DN1连接到低电压VLL1。第二高正信号P2H被触发为“H”，使开关131将第二正传输线DP2连接到高电压VHH2，并且第二中间负信号N2M被触发为“H”，使开关135将第二负传输线DN2连接到中间电压VMM2。
因此，在时段DP_2a中，第一正传输线DP1被控制到第一中间电压VMM1，而第一负传输线DN1被控制为第一低电压VLL1。第二正传输线DP2被控制为第二高电压VHH2，而第二负传输线DN2被控制为第二中间电压VMM2。
因此，在时段DP_2a中，第一分割电压DC1低于第二分割电压DC2。
结果，在时段DP_2a期间，第一输出数据DQ1和第二输出数据DQ2的逻辑状态为“H”，这与第一传输数据DIN1和第二传输数据DIN2的逻辑状态相同。而且，基准输出数据信号DQC的逻辑状态为“L”，这与基准传输数据DINC的逻辑状态相同。
在时段DP_2b期间，第一传输数据DIN1和第二传输数据DIN2的逻辑状态为“L”，而基准传输数据DINC的逻辑状态为“L”。
在时段DP_2b中，第一低正信号P1L被触发为“H”，使开关123将第一正传输线DP1连接到低电压VLL1，并且第一中间负信号N1M被触发为“H”，使开关125将第一负传输线DN1连接到中间电压VMM1。第二中间正信号P2M被触发为“H”，使开关132将第二正传输线DP2连接到中间电压VMM2，并且第二高负信号N2H被触发为“H”，使开关134将第二负传输线DN2连接到高电压VHH2。
因此，在时段DP_2b中，第一正传输线DP1被控制为第一低电压VLL1，而第一负传输线DN1被控制为第一中间电压VMM1。第二正传输线DP2被控制为第二中间电压VMM2，而第二负传输线DN2被控制为第二高电压VHH2。
因此，在时段DP_2b期间，第一分割电压DC1低于第二分割电压DC2。
结果，在时段DP_2b期间，第一输出数据DQ1和第二输出数据DQ2的逻辑状态为“L”，这与第一传输数据DIN1和第二传输数据DIN2的逻辑状态相同。而且，基准输出数据DQC的逻辑状态为“L”，这与基准传输数据DINC的逻辑状态相同。
在时段DP_4a期间，第一传输数据DIN1和第二传输数据DIN2的逻辑状态为“L”，而基准传输数据DINC的逻辑状态为“L”。
在时段DP_4b期间，第一传输数据DIN1和第二传输数据DIN2的逻辑状态为“H”，而基准传输数据DINC的逻辑状态为“L”。
在时段DP_4a期间的输入、输出和中间信号值与时段DP_2b的相同。而且，在时段DP_4b期间的输入、输出和中间信号值与时段DP_2a的相同。因此，在本说明书中省略对时段DP_4a和时段DP_4b的描述。
根据图4的示例，三个信号(具体来说，两个数据信号DIN1和DIN2以及一个时钟信号DINC)可以利用两个传输线组(即，4个传输线)来同时传输。这表示差分数据传输方法具有的优点在于，比现有技术方法更有效地传输数据(即，使用较少的传输线)。
另外，根据图4的示例，形成传输线组的两个传输线中的一个被控制为中间电压电平，而这两个传输线中的另一个被控制为或高电压或低电压。因此，形成传输线组的两个传输线之间的电压差可以维持恒定。
另外，第一分割电压DC1和第二分割电压DC2(它们用来生成基准输出数据信号)之间的电势差也可以维持为恒定的电势差。
因此，根据该差分数据传输系统和方法，提高了操作可靠性。
同样，图4的示例中的传输线DP1、DN1、DP2和DN2的最大转变电平是图3中示例的一半。具体地说，图3的传输线DP1、DN1、DP2和DN2直接从高电压电平转变为低电压电平，但图4的传输线最多在高电压电平和中间电压电平之间、或者在中间电压电平和低电压电平之间转变。因此，在图4的情况下，降低了电流的消耗并更加提高了工作可靠性。
尽管为了说明的目的，已公开了本发明的优选实施方式，但本领域技术人员将理解，在不偏离如所附权利要求中公开的本发明的范围和精神的情况下可以有各种修改、添加和替代。因此，本发明的技术范围应该由所附权利要求的技术精神来限定。

Claims (15)

1.一种差分数据传输系统，用于通过第一传输线组和第二传输线组传输第一传输数据信号、第二传输数据信号和基准传输数据信号以生成第一输出数据信号、第二输出数据信号和基准输出数据信号，其中，所述第一传输线组包括第一正传输线和第一负传输线，所述第二传输线组包括第二正传输线和第二负传输线，所述差分数据传输系统包括：
数据发送部，该数据发送部根据所述第一传输数据信号和所述基准传输数据信号选择性地将所述第一正传输线和所述第一负传输线中的一个连接到第一中间电压，并选择性地将所述第一正传输线和所述第一负传输线中的另一个连接到第一高电压和第一低电压中的一个，所述数据发送部能够操作为根据所述第二传输数据信号和所述基准传输数据信号选择性地将所述第二正传输线和所述第二负传输线中的一个连接到第二中间电压，并选择性地将所述第二正传输线和所述第二负传输线中的另一个连接到第二高电压和第二低电压中的一个，其中所述第一中间电压在所述第一高电压和所述第一低电压之间，并且所述第二中间电压在所述第二高电压和所述第二低电压之间；和
数据接收部，所述数据接收部可操作为生成所述第一输出数据信号、所述第二输出数据信号和所述基准输出数据信号，其中所述第一输出数据信号取决于所述第一正传输线和所述第一负传输线中的电压电平，所述第二输出数据信号取决于所述第二正传输线和所述第二负传输线中的电压电平，并且所述基准输出数据信号取决于第一分割电压和第二分割电压，并且其中所述第一分割电压是通过分割所述第一正传输线和所述第一负传输线之间的电压而生成的，所述第二分割电压是通过分割所述第二正传输线和所述第二负传输线之间的电压而生成的。
2.根据权利要求1所述的系统，其中，所述第一高电压、所述第一中间电压和所述第一低电压分别等于所述第二高电压、所述第二中间电压和所述第二低电压。
3.根据权利要求1所述的系统，其中，所述数据发送部包括：
编码单元，所述编码单元生成第一控制信号组和第二控制信号组，其中所述第一控制信号组包括逻辑状态取决于所述第一传输数据信号和所述基准传输数据信号的逻辑信号，所述第二控制信号组包括逻辑状态取决于所述第二传输数据信号和所述基准传输数据信号的逻辑信号；
第一数据载入单元，其根据所述第一控制信号组，将所述第一正传输线和所述第一负传输线中选出的一个连接到所述第一中间电压，并将所述第一正传输线和所述第一负传输线中的另一个连接到所述第一高电压和所述第一低电压中的一个；和
第二数据载入单元，其根据所述第二控制信号组，将所述第二正传输线和所述第二负传输线中选出的一个连接到所述第二中间电压，并将所述第二正传输线和所述第二负传输线中的另一个连接到所述第二高电压和所述第二低电压中的一个。
4.根据权利要求3所述的系统，其中，所述第一控制信号组包括：
第一高正信号、第一中间正信号、第一低正信号、第一高负信号、第一中间负信号、和第一低负信号，并且
其中，所述第一数据载入单元包括：
第一高正开关，其响应于所述第一高正信号将所述第一正传输线连接到所述第一高电压；
第一中间正开关，其响应于所述第一中间正信号，将所述第一正传输线连接到所述第一中间电压；
第一低正开关，其响应于所述第一低正信号，将所述第一正传输线连接到所述第一低电压；
第一高负开关，其响应于所述第一高负信号，将所述第一负传输线连接到所述第一高电压；
第一中间负开关，其响应于所述第一中间负信号，将所述第一负传输线连接到所述第一中间电压；和
第一低负开关，其响应于所述第一低负信号，将所述第一负传输线连接到所述第一低电压，
其中，根据所述第一传输数据信号和所述基准传输数据信号，触发所述第一中间正信号和所述第一中间负信号中选出的一个；
其中，在触发所述第一中间负信号期间，所述第一高正信号和所述第一低正信号中选出的一个被触发，并且，
其中，在触发所述第一中间正信号期间，所述第一高负信号和所述第一低负信号中选出的一个被触发。
5.根据权利要求3所述的系统，其中，所述第二控制信号组包括：
第二高正信号、第二中间正信号、第二低正信号、第二高负信号、第二中间负信号、和第二低负信号，并且
其中，所述第二数据载入单元包括：
第二高正开关，其响应于所述第二高正信号，将所述第二正传输线连接到所述第二高电压；
第二中间正开关，其响应于所述第二中间正信号，将所述第二正传输线连接到所述第二中间电压；
第二低正开关，其响应于所述第二低正信号，将所述第二正传输线连接到所述第二低电压；
第二高负开关，其响应于所述第二高负信号，将所述第二负传输线连接到所述第二高电压；
第二中间负开关，其响应于所述第二中间负信号，将所述第二负传输线连接到所述第二中间电压；和
第二低负开关，其响应于所述第二低负信号，将所述第二负传输线连接到所述第二低电压，
其中，根据所述第二传输数据信号和所述基准传输数据信号，触发所述第二中间正信号和所述第二中间负信号中选出的一个；
其中，在触发所述第二中间负信号期间，所述第二高正信号和所述第二低正信号中选出的一个被触发，并且，
其中，在触发所述第二中间正信号期间，所述第二高负信号和所述第二低负信号中选出的一个被触发。
6.根据权利要求1所述的系统，其中，所述第一分割电压是所述第一正传输线和所述第一负传输线中的电压的平均，并且
其中所述第二分割电压是所述第二正传输线和所述第二负传输线中的电压的平均。
7.根据权利要求1所述的系统，其中，所述数据接收部包括
第一分割器，用于分割所述第一正传输线和所述第一负传输线之间的电压，从而生成所述第一分割电压；
第二分割器，用于分割所述第二正传输线和所述第二负传输线之间的电压，从而生成所述第二分割电压；
第一比较器，用于比较所述第一正传输线和所述第一负传输线中的电压，从而生成所述第一输出数据信号；
第二比较器，用于比较所述第二正传输线和所述第二负传输线中的电压，从而生成所述第二输出数据信号；以及
第三比较器，用于比较所述第一分割电压和所述第二分割电压，从而生成所述基准输出数据信号。
8.根据权利要求1所述的系统，其中，所述基准输出数据信号是时钟信号。
9.一种差分数据传输方法，用于通过第一传输线组和第二传输线组传输第一传输数据信号、第二传输数据信号和基准传输数据信号，以生成第一输出数据信号、第二输出数据信号和基准输出数据信号，其中，所述第一传输线组包括第一正传输线和第一负传输线，而所述第二传输线组包括第二正传输线和第二负传输线，所述差分数据传输方法包括数据发送步骤和数据接收步骤：
所述数据发送步骤在所述第一传输线组和所述第二传输线组上发送所述第一传输数据信号、所述第二传输数据信号和所述基准传输数据信号，所述数据发送步骤包括：
基于所述第一传输数据信号和所述基准传输数据信号，将第一中间电压施加到所述第一正传输线和所述第一负传输线中选出的一个，
基于所述第一传输数据信号和所述基准传输数据信号，将第一高电压和第一低电压中的一个施加到所述第一正传输线和所述第一负传输线中的另一个，
基于所述第二传输数据信号和所述基准传输数据信号，将第二中间电压施加到所述第二正传输线和所述第二负传输线中选出的一个，
基于所述第二传输数据信号和所述基准传输数据信号，将第二高电压和第二低电压中的一个施加到所述第二正传输线和所述第二负传输线中的另一个，
其中所述第一中间电压在所述第一高电压和所述第一低电压之间，并且其中所述第二中间电压在所述第二高电压和所述第二低电压之间；以及
所述数据接收步骤接收在所述第一传输线组和所述第二传输线组上发送的所述第一传输数据信号、所述第二传输数据信号和所述基准传输数据信号，所述数据接收步骤包括：
生成所述第一输出数据信号、所述第二输出数据信号和所述基准输出数据信号，
其中所述第一输出数据信号是基于施加到所述第一正传输线和所述第一负传输线的电压而生成的，所述第二输出数据信号是基于施加到所述第二正传输线和所述第二负传输线的电压而生成的，所述基准输出数据信号是基于第一分割电压和第二分割电压而生成的，并且
其中所述第一分割电压是通过分割所述第一正传输线和所述第一负传输线之间的电压而生成的，而所述第二分割电压是通过分割所述第二正传输线和所述第二负传输线之间的电压而生成的。
10.根据权利要求9所述的方法，其中，所述第一高电压、所述第一中间电压和所述第一低电压分别等于所述第二高电压、所述第二中间电压和所述第二低电压。
11.根据权利要求9所述的方法，其中，所述第一分割电压是所述第一正传输线和所述第一负传输线中的电压的平均，并且
其中所述第二分割电压是所述第二正传输线和所述第二负传输线中的电压的平均。
12.根据权利要求9所述的方法，其中，所述第一传输数据信号和所述第二传输数据信号在与所述基准传输数据信号相同的时间点处转变。
13.根据权利要求9所述的方法，其中，所述第一传输数据信号和所述第二传输数据信号在与所述基准传输数据信号不同的时间点处转变。
14.根据权利要求13所述的方法，其中，在所述基准传输数据信号的转变时间的中央处转变所述第一传输数据信号和所述第二传输数据信号。
15.根据权利要求9所述的方法，其中，所述基准输出数据信号是时钟信号。
CN2010101896085A 2009-08-11 2010-05-24 使用三个电平电压的差分数据传输系统和方法 Active CN101997793B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0073709 2009-08-11
KR1020090073709A KR101079603B1 (ko) 2009-08-11 2009-08-11 3레벨 전압을 이용하는 차동 데이터 송수신 장치 및 차동 데이터 송수신 방법

Publications (2)

Publication Number Publication Date
CN101997793A CN101997793A (zh) 2011-03-30
CN101997793B true CN101997793B (zh) 2013-07-17

Family

ID=43588581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101896085A Active CN101997793B (zh) 2009-08-11 2010-05-24 使用三个电平电压的差分数据传输系统和方法

Country Status (5)

Country Link
US (1) US8284848B2 (zh)
JP (1) JP2011041252A (zh)
KR (1) KR101079603B1 (zh)
CN (1) CN101997793B (zh)
TW (1) TWI423585B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
EP2429114B1 (en) * 2010-09-13 2013-03-27 Alcatel Lucent Coupling arrangement for phantom-mode transmission
US9313058B2 (en) 2013-03-07 2016-04-12 Qualcomm Incorporated Compact and fast N-factorial single data rate clock and data recovery circuits
US9071220B2 (en) * 2013-03-07 2015-06-30 Qualcomm Incorporated Efficient N-factorial differential signaling termination network
US9374216B2 (en) 2013-03-20 2016-06-21 Qualcomm Incorporated Multi-wire open-drain link with data symbol transition based clocking
US9363071B2 (en) 2013-03-07 2016-06-07 Qualcomm Incorporated Circuit to recover a clock signal from multiple wire data signals that changes state every state cycle and is immune to data inter-lane skew as well as data state transition glitches
EP2979388B1 (en) 2013-04-16 2020-02-12 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
US9735948B2 (en) 2013-10-03 2017-08-15 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9203599B2 (en) 2014-04-10 2015-12-01 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9755818B2 (en) 2013-10-03 2017-09-05 Qualcomm Incorporated Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes
JP6317474B2 (ja) 2014-02-02 2018-04-25 カンドウ ラボズ ソシエテ アノニム 制約ｉｓｉ比を用いる低電力チップ間通信の方法および装置
CN106105123B (zh) 2014-02-28 2019-06-28 康杜实验室公司 用于发送时钟嵌入式向量信令码的方法和系统
US9519604B2 (en) * 2014-04-11 2016-12-13 Qualcomm Incorporated Systems and methods for frequency control on a bus through superposition
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US11240076B2 (en) 2014-05-13 2022-02-01 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
WO2016014423A1 (en) 2014-07-21 2016-01-28 Kandou Labs S.A. Multidrop data transfer
WO2016019384A1 (en) 2014-08-01 2016-02-04 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
KR20160105093A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 고속 통신을 위한 인터페이스 회로 및 이를 포함하는 시스템
EP3314835B1 (en) 2015-06-26 2020-04-08 Kandou Labs S.A. High speed communications system
US9602317B1 (en) * 2015-10-12 2017-03-21 Qualcomm Incorporated Apparatus and method for combining currents from passive equalizer in sense amplifier
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
US9722822B1 (en) * 2016-03-04 2017-08-01 Inphi Corporation Method and system using driver equalization in transmission line channels with power or ground terminations
US10333741B2 (en) * 2016-04-28 2019-06-25 Kandou Labs, S.A. Vector signaling codes for densely-routed wire groups
CN109417521B (zh) 2016-04-28 2022-03-18 康杜实验室公司 低功率多电平驱动器
CN115567164A (zh) 2017-04-14 2023-01-03 康杜实验室公司 向量信令码信道的流水线式前向纠错方法和装置
CN115333530A (zh) 2017-05-22 2022-11-11 康杜实验室公司 多模式数据驱动型时钟恢复方法和装置
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10693587B2 (en) 2017-07-10 2020-06-23 Kandou Labs, S.A. Multi-wire permuted forward error correction
US10496583B2 (en) 2017-09-07 2019-12-03 Kandou Labs, S.A. Low power multilevel driver for generating wire signals according to summations of a plurality of weighted analog signal components having wire-specific sub-channel weights
KR101959825B1 (ko) * 2017-10-17 2019-03-19 금오공과대학교 산학협력단 3레벨 전압모드 송신기
US10467177B2 (en) 2017-12-08 2019-11-05 Kandou Labs, S.A. High speed memory interface
US10693688B2 (en) 2017-12-28 2020-06-23 Kandou Labs, S.A. Synchronously-switched multi-input demodulating comparator
KR20220022665A (ko) 2020-08-19 2022-02-28 삼성전자주식회사 수신 회로, 이를 포함하는 인쇄 회로 기판 및 인터페이스 회로
WO2024049482A1 (en) 2022-08-30 2024-03-07 Kandou Labs SA Pre-scaler for orthogonal differential vector signalling
US12063034B2 (en) 2022-08-30 2024-08-13 Kandou Labs SA Line driver impedance calibration for multi-wire data bus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061406B1 (en) * 2005-01-21 2006-06-13 Rambus, Inc. Low power, DC-balanced serial link transmitter

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE515490C2 (sv) 1993-12-03 2001-08-13 Ericsson Telefon Ab L M Signaleringssystem
US5825824A (en) 1995-10-05 1998-10-20 Silicon Image, Inc. DC-balanced and transition-controlled encoding method and apparatus
US6005895A (en) 1996-12-20 1999-12-21 Rambus Inc. Apparatus and method for multilevel signaling
KR100282441B1 (ko) * 1997-10-29 2001-03-02 김영환 데이터 전송장치
US6178198B1 (en) 1997-11-14 2001-01-23 Broadcom Corproation Apparatus for, and method of, processing signals transmitted over a local area network
JP3156782B2 (ja) * 1998-12-07 2001-04-16 日本電気株式会社 シングルエンドゼロレシーバ回路
US6295323B1 (en) * 1998-12-28 2001-09-25 Agere Systems Guardian Corp. Method and system of data transmission using differential and common mode data signaling
US6556628B1 (en) * 1999-04-29 2003-04-29 The University Of North Carolina At Chapel Hill Methods and systems for transmitting and receiving differential signals over a plurality of conductors
WO2001028182A1 (fr) * 1999-10-08 2001-04-19 Fujitsu Limited Appareil de transmission de donnees
US6792105B1 (en) * 2000-10-31 2004-09-14 3Com Corporation Current-mode differential active hybrid circuit
JP2002204272A (ja) * 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 信号伝送装置および信号伝送システム
US6781464B2 (en) * 2001-10-30 2004-08-24 Kabushiki Kaisha Toshiba Balanced amplifier and filter using the same
US20030201802A1 (en) * 2002-04-26 2003-10-30 Young Brian D. Driver and amplifier circuitry
KR100472896B1 (ko) 2003-04-07 2005-03-10 주식회사 티엘아이 한조 3개 전송선의 차동신호 전송장치 및 이를 이용한차동신호전송방법
JP4492920B2 (ja) * 2003-05-27 2010-06-30 ルネサスエレクトロニクス株式会社 差動信号伝送システム
US7072355B2 (en) 2003-08-21 2006-07-04 Rambus, Inc. Periodic interface calibration for high speed communication
US6842037B1 (en) 2003-09-04 2005-01-11 Lattice Semiconductor Corporation Shared transmission line communication system and method
KR100510548B1 (ko) * 2003-09-25 2005-08-26 삼성전자주식회사 입력 신호의 입력 커패시턴스를 줄일 수 있는 입력 버퍼
KR100629675B1 (ko) * 2004-07-16 2006-09-28 학교법인 포항공과대학교 4개 신호선을 이용한 3개 데이터의 전류모드 차동 전송방법 및 시스템
KR100638532B1 (ko) 2004-11-11 2006-10-26 주식회사 쏠리테크 아날로그 및 디지털 겸용 중계시스템
JP4472507B2 (ja) * 2004-12-16 2010-06-02 日本電気株式会社 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法
US7088270B1 (en) * 2005-01-21 2006-08-08 Rambus, Inc. Low power, DC-balanced serial link
JP2007043289A (ja) * 2005-08-01 2007-02-15 Toshiba Corp 増幅回路とこれを用いたフィルタ及び無線通信装置
KR100782305B1 (ko) * 2006-01-09 2007-12-06 삼성전자주식회사 3개의 전송선의 차동신호화에 의한 데이터 신호 송수신장치 및 송수신 방법
US7746937B2 (en) * 2006-04-14 2010-06-29 Formfactor, Inc. Efficient wired interface for differential signals
US7983347B2 (en) * 2006-04-27 2011-07-19 Panasonic Corporation Multiple differential transmission system including signal transmitter and signal receiver connected via three signal lines
WO2007125965A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 多重差動伝送システム
JP5019419B2 (ja) * 2006-07-07 2012-09-05 ルネサスエレクトロニクス株式会社 表示データ受信回路及び表示パネルドライバ
US7453305B2 (en) * 2006-07-27 2008-11-18 Analog Devices, Inc. Voltage level shifting circuit, a differential input stage circuit, and a method for providing a level shifted differential signal to a differential input buffer circuit
US7741900B1 (en) * 2006-11-02 2010-06-22 Marvell International Ltd. Bias setting device
US8958290B2 (en) * 2007-03-05 2015-02-17 Marvell International Ltd. Multi-level multi-pin differential interface
JP2009021978A (ja) * 2007-06-11 2009-01-29 Panasonic Corp 伝送ケーブル
JP2009033710A (ja) * 2007-06-28 2009-02-12 Panasonic Corp 差動伝送線路用コネクタ
KR100898305B1 (ko) * 2007-10-08 2009-05-19 주식회사 티엘아이 3라인 차동 신호법을 위한 클락 임베디드 차동 데이터수신장치
US8108567B2 (en) * 2009-06-19 2012-01-31 Analog Devices, Inc. Method and apparatus for connecting HDMI devices using a serial format

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061406B1 (en) * 2005-01-21 2006-06-13 Rambus, Inc. Low power, DC-balanced serial link transmitter

Also Published As

Publication number Publication date
TW201106628A (en) 2011-02-16
JP2011041252A (ja) 2011-02-24
TWI423585B (zh) 2014-01-11
CN101997793A (zh) 2011-03-30
KR101079603B1 (ko) 2011-11-03
US20110038425A1 (en) 2011-02-17
KR20110016148A (ko) 2011-02-17
US8284848B2 (en) 2012-10-09

Similar Documents

Publication Publication Date Title
CN101997793B (zh) 使用三个电平电压的差分数据传输系统和方法
KR102349415B1 (ko) 펄스 진폭 변조 송신기 및 펄스 진폭 변조 수신기
US7752482B2 (en) Hybrid parallel/serial bus interface
US7475273B2 (en) Hybrid parallel/serial bus interface
US20120217999A1 (en) Low Voltage Differential Signal Driving Circuit and Digital Signal Transmitter
CN101233732A (zh) 高速驱动器均衡
US11636823B2 (en) Method and apparatus of handling signal transmission applicable to display system
WO2022262129A1 (zh) 一种led控制系统
CN101916543B (zh) 一种led显示系统的数据通信方法
JP2009188489A (ja) 複数チャンネルの信号を送受信する送信回路及び受信回路
US6690744B2 (en) Digital line driver circuit
CN101741360A (zh) 差动预加重驱动器
TWI359610B (en) Data synchronization method and related apparatus
KR100883778B1 (ko) 블랭크 기간에 클록 신호를 전송하는 디스플레이 및 방법
US11706854B2 (en) LED drive control circuitry, electronic circuitry, and LED drive control method
KR101272886B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
CN110224805B (zh) 用于数据接收的设备和方法
JP4230381B2 (ja) Ｌｖｄｓシステム、その送信側回路、および、その受信側回路
JP4246841B2 (ja) 伝送方法および伝送装置
KR20090101052A (ko) 블랭크 기간에 클록 신호를 전송하는 디스플레이 및 방법
US20110025697A1 (en) Method for transmitting image data through rsds transmission interfaces
JP2009077151A (ja) 差動信号の伝送方式
CN118467421A (zh) 通信控制电路、方法、终端设备及通讯系统
US20150146824A1 (en) Indexed i/o symbol communications
KR20080070456A (ko) 직렬 디지털 데이터의 송신 장치, 수신 장치 및 직렬디지털 데이터의 송수신 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant