CN101982884B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101982884B CN101982884B CN2010102868256A CN201010286825A CN101982884B CN 101982884 B CN101982884 B CN 101982884B CN 2010102868256 A CN2010102868256 A CN 2010102868256A CN 201010286825 A CN201010286825 A CN 201010286825A CN 101982884 B CN101982884 B CN 101982884B
- Authority
- CN
- China
- Prior art keywords
- area
- semiconductor layer
- dielectric film
- capacitor
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 52
- 239000003990 capacitor Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000008569 process Effects 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 7
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 47
- 150000002500 ions Chemical class 0.000 description 14
- 239000012212 insulator Substances 0.000 description 13
- 238000002425 crystallisation Methods 0.000 description 12
- 230000008025 crystallization Effects 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- VVTQWTOTJWCYQT-UHFFFAOYSA-N alumane;neodymium Chemical compound [AlH3].[Nd] VVTQWTOTJWCYQT-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Abstract
本发明公开了一种半导体器件及其制造方法。通过形成与电容器电介质膜厚度不同的栅极电极的栅极绝缘膜，可以在不改变电容量的情况下减小电容器的表面积。半导体器件包括：多个形成于包括第一区域和第二区域的衬底上的半导体层图形；形成于包括半导体层图形的实质整个衬底表面上的绝缘膜，该绝缘膜在第一区域的一部分和第二区域上具有第一厚度，该第一厚度比第一区域内的半导体层图形的中心部分上的第二厚度小；及多个形成于绝缘膜上以覆盖第一区域内的半导体层图形的中心部分和第二区域内的半导体层图形的导电层图形。第一区域的半导体层图形作为沟道区域、源极和漏极区域和轻掺杂漏极区域，源极和漏极区域与轻掺杂漏极区域通过不同掺杂工艺形成。
Description
本申请是申请日为2005年10月12日的、题为“半导体器件及其制造方法”的第200510124965.2号申请的分案申请。
技术领域
本发明大体涉及一种半导体器件及其制造方法，更确切地说，涉及一种能够通过减少有机电致发光显示器件内部的电容器表面面积来提高有机电致发光显示器件的孔径比的半导体器件及制造该半导体器件的方法。
背景技术
在平板显示器件中，例如有源矩阵有机电致发光显示器件，也叫做有机发光二极管(OLED)显示器，每个单元像素包括(1)连接于栅极线、数据线和电源线的薄膜晶体管，(2)电容器，及(3)有机电致发光元件。形成该电容器的同时，也形成了栅极线、栅极电极、数据线、源极/漏极电极及电源线。在这样的平板显示器件中，通常使用增大电容器表面面积的方法，减小形成于电容器电极之间的电介质膜厚度的方法，或使用具有高电介质常数的电介质膜的方法来提高该电容器的电容量。然而，增大电容器表面面积的方法可能导致孔径比的降低，而且减小电介质膜厚度的方法需要多一个制造程序，因此，该制造需要增加工序数量。
图1是示范有机电致发光显示器件的平面示意图。参见图1，该有源矩阵有机电致发光显示器件包括多个栅极线110，多个数据线120，多个电源线130和多个连接于栅极线110、数据线120和电源线130的像素。
每个像素包括一个连接于多个栅极线110中相应栅极线和多个数据线120中相应数据线的开关薄膜晶体管(TFT)170。每个像素进一步包括一个用于驱动电致发光元件160而设置的驱动TFT150，其中，该驱动TFT150连接于相应的电源线130，每个像素还包括一个用于储存驱动TFT150的栅极-源极电压而设置的电容器140，和该电致发光元件160。
该驱动TFT150包括具有源极和漏极区域的半导体层152，栅极电极154，和分别通过接触孔155a、155b连接于源极和漏极区域的源极和漏极电极156a和156b。该开关TFT170具有与驱动TFT150一样的结构。
该电容器140包括连接于开关TFT170的源极和漏极电极之一(比如，源极电极)和驱动TFT150的栅极电极的下电极144。该电容器140进一步包括连接于驱动TFT150的源极和漏极电极之一(比如，源极电极156a)和共用电源线130的上电极146。每个像素电极161是具有开孔的电致发光元件的阳电极，它通过通孔158连接于驱动TFT150的源极和漏极电极156a、156b之一(比如，漏极电极156b)。
在上面描述的示范有机电致发光显示器件中，一个像素被分为由TFT和电容器提供的非发光区域和由电致发光元件提供的发光区域。增大非发光区域会相应地减小发光区域。然而，该电容器相对来说占据了该像素中的很大面积，而增加器件集成需要高容量的电容器。因此，由于像素中需要增大高容量电容器的面积，发光区域的面积要减小，由此会降低有机电致发光显示器件的孔径比。
发明内容
为了解决前面提到的问题，本发明的实施例包括一种能在不需要额外进行另一个掩模工序的情况下减小电容器表面积的半导体器件，由此提高有机电致发光显示器件的孔径比。制造半导体器件方法的实施例包括使用形成源极和漏极区域的离子注入掩模作为蚀刻掩模，去除预定厚度的栅极绝缘膜。
根据本发明的一个方面，半导体器件包括多个形成于分为第一区域和第二区域的衬底上的半导体层图形，和一个形成于包括半导体层图形的半导体器件的整个表面上的绝缘膜。该绝缘膜在第一区域的一部分和第二区域上具有第一厚度，它小于在第一区域中的半导体层图形的中心部分上的第二厚度，该半导体器件进一步包括形成于绝缘膜上的导电层图形，用于覆盖第一区域中半导体层图形的中心部分和第二区域中的半导体层图形。
根据本发明的另一个方面，半导体器件包括多个在分为第一区域、第二区域和第三区域的衬底上的半导体层图形。该半导体器件进一步包括一个形成于半导体器件的整个表面上(包括半导体层图形)的绝缘膜。该绝缘膜在第二区域的一部分和第三区域上具有第一厚度，它小于第一区域上及第二区域中的半导体层图形的中心部分的第二厚度。该半导体器件还包括形成于绝缘膜之上的导电层图形，用于覆盖第一和第二区域内的半导体层图形的中心部分和第三区域的半导体层图形。
根据本发明的再一个方面，制造半导体器件的方法包括：在分为第一区域和第二区域的衬底上形成多个半导体层图形，和在包括半导体层图形的衬底表面上形成一绝缘膜。该方法进一步包括在绝缘膜上形成用于覆盖第一区域内半导体层图形的中心部分的光致抗蚀剂图形，并使用该光致抗蚀剂图形作为离子注入掩模将杂质离子注入第一和第二区域的半导体层图形内。该方法还包括：使用光致抗蚀剂图形作为蚀刻掩模，将暴露在第一和第二区域的绝缘膜去除预定的厚度；去除该光致抗蚀剂图形；和在第一区域的半导体层图形的中心部分上及第二区域的半导体层图形上形成导电层图形。
根据本发明的又一个方面，制造半导体器件的方法包括：在分为第一区域、第二区域和第三区域的衬底上形成多个半导体层图形，和在包括半导体层图形的衬底表面上形成一绝缘膜。该方法进一步包括在绝缘膜上形成用于覆盖第一区域和第二区域内半导体层图形的中心部分的光致抗蚀剂图形，并使用该光致抗蚀剂图形作为离子注入掩模将高浓度的第一导电型杂质离子注入第二和第三区域的半导体层图形内。该方法进一步包括：使用光致抗蚀剂图形作为蚀刻掩模，去除暴露在第二和第三区域的绝缘膜预定的厚度，并去除该光致抗蚀剂图形。该方法还包括：在第一和第二区域内的半导体层图形的中心部分上及第三区域的半导体层图形上形成导电层图形，将低浓度的第一导电型杂质离子注入第二区域的半导体层图形，以及将高浓度的第二导电型杂质离子注入第一区域的半导体层图形。
附图说明
本发明的以上及其他特性和优势将通过参见附图详细描述示范实施例得到更明显的体现，其中：
图1是显示示范有机电致发光显示器件的平面示意图；
图2A至2C是制造有机电致发光显示器件方法的实施例的截面图；及
图3A至3C是制造有机电致发光显示器件方法的另一个实施例的截面图。
具体实施方式
参见附图，下面将详细描述本发明的实施例。
图2A至2C是显示根据本发明的一个实施例制造半导体器件方法的截面图，其中衬底被分为NMOS TFT的第一区域A和电容器的第二区域B。
该方法包括在实质上整个衬底200表面上形成具有预定厚度的缓冲层210。在一个实施例中，该缓冲层210包括氧化硅并可以通过使用等离子体增强化学气相淀积(PECVD)法来形成。该缓冲层210有利地防止在以下工序中形成的非晶硅层的结晶期间杂质扩散进入透明绝缘衬底200。
在形成缓冲层210之后，该方法进一步包括在缓冲层210上形成具有预定厚度的作为半导体层的非晶硅层(未显示)。下一步，使非晶硅层结晶，可使用的方法比如，准分子激光退火(excimer laser annealing，ELA)法，连续横向固化(sequential lateral solidification，SLS)法，金属诱导结晶(metal induced crystallization，MIC)法，或金属诱导横向结晶(metal inducedlateral crystallization，MILC)法。该晶化的非晶硅层通过使用光刻工艺构图，由此在单元像素中的第一区域A和第二区域B上形成多晶硅层图形220a和220b。
下一步，在实质整个衬底的所得面上形成栅极绝缘膜230。该栅极绝缘膜230可以包括氧化硅膜(SiO2)、氮化硅膜(SiNx)、和它们的叠层结构中的一种。
形成栅极绝缘膜230之后，在栅极绝缘膜230上形成光致抗蚀剂图形240，以暴露第一区域A的源极和漏极区域和第二区域B。下一步，通过使用光致抗蚀剂图形240作为离子注入掩模注入高浓度的n型杂质，在第一区域A内形成源极和漏极区域222a，并在第二区域B内形成电容器的下电极222b。
在形成源极和漏极区域222a和电容器下电极222b之后，使用光致抗蚀剂图形240作为蚀刻掩模，将第一区域A和第二区域B中的栅极绝缘膜230去除预定厚度，由此在第一区域A和第二区域B中形成了具有不同厚度的栅极绝缘膜图形232。根据器件的特性和该器件所需的电容量大小，可以改变第一区域A和第二区域B中的栅极绝缘膜图形232的厚度。该栅极绝缘膜图形232在第一区域A的一部分和第二区域B上具有第一厚度，它比第一区域A内的半导体层图形220a的中心部分上的第二厚度小，其中第一区域A内的半导体层图形220a的中心部分也是沟道区域。
下一步，去除光致抗蚀剂图形240，则在实质整个所得到的表面上形成栅极电极的导电层(未显示)。该栅极电极的导电层可以包括，例如，钼(Mo)或钼-钨合金(MoW)的单层，铝(Al)或铝-钕(Al-Nd)合金的单层，或上述金属的双层。
随后，通过使用例如光刻工艺蚀刻栅极电极的导电层，在第一区域A形成栅极电极250a，并在第二区域B形成电容器的上电极250b。
包括下电极222b、栅极绝缘膜图形232、和上电极250b的电容器表面积可以表示为下列等式：
其中ε表示电介质常数，Cst表示电容量，tGI表示栅极绝缘膜图形的厚度。
根据上述等式，由于像素电路需要的电容量Cst和栅极绝缘膜的电介质常数ε是固定的，该电容器的表面积A’由作为电容器电介质膜的栅极绝缘膜图形的厚度tGI决定。如上所述，由于该栅极绝缘膜图形的厚度tGI可以根据器件的特性和所需的电容大小进行改变，该电容器的表面积A’可以根据该栅极绝缘膜图形的厚度tGI进行改变。
因而，制造半导体器件的方法进一步包括使用栅极电极250a作为离子注入掩模注入低浓度的n型杂质离子，以便在第一区域A的半导体层图形220a中形成轻掺杂漏极(LDD)区域224。
此后，为了完成TFT，形成了连接于源极和漏极区域的源极和漏极电极，为完成平板显示器件，形成了连接于该TFT的发光元件。该平板显示器件可以是比如，有机电致发光器件或是液晶显示器件。
另一种方案是，上述方法可以应用于下面描述的CMOS TFT结构。图3A至3C是显示根据本发明另一实施例制造半导体器件方法的截面图，其中衬底被分成NMOS TFT的第一区域X，PMOS TFT的第二区域Y，和电容器的第三区域Z。
在半导体器件制造方法的一个实施例中，在实质整个透明绝缘衬底200的表面上形成具有预定厚度的缓冲层210，其中该缓冲层可以包括氧化硅，并使用如等离子体增强化学气相淀积(PECVD)法形成。在某些实施例中，该缓冲层210能有利地阻止杂质通过在以下过程中形成的非晶硅层的结晶扩散进入透明绝缘衬底200。
在形成缓冲层210之后，在缓冲层210上形成具有预定厚度的作为半导体层的非晶硅层(未显示)。继而，使非晶硅层结晶，可使用的方法比如，准分子激光退火(ELA)法，连续横向凝固(SLS)法，金属诱导结晶(MIC)法，或金属诱导横向结晶(MILC)法。该晶化的非晶硅通过使用光刻工艺构图，由此在单元像素中的第一区域X、第二区域Y和第三区域Z上形成多个多晶硅层图形220x、220y和220z。
下一步，在实质整个衬底的所得面上形成栅极绝缘膜230。该栅极绝缘膜230可以包括氧化硅膜(SiO2)、氮化硅膜(SiNx)、和它们的叠层结构中的一种。
形成栅极绝缘膜230之后，在栅极绝缘膜230上形成光致抗蚀剂图形240，以暴露第二区域Y的源极和漏极区域和第三区域Z。该方法进一步包括通过使用光致抗蚀剂图形240作为离子注入掩模注入高浓度的n型杂质，由此在第二区域Y内形成源极和漏极区域222y，并在第三区域Z内形成电容器的下电极222z。
下一步，使用光致抗蚀剂图形240作为蚀刻掩模，去除预定厚度的第二区域Y和第三区域Z中的栅极绝缘膜230，由此在第一区域X、第二区域Y和第三区域Z中形成了具有不同厚度的栅极绝缘膜图形232。根据所需器件的特性和电容量大小，可以改变第二区域Y和第三区域Z中的栅极绝缘膜图形232的厚度。该栅极绝缘膜图形232在第二区域Y的一部分和第三区域Z上具有第一厚度，它比第一区域X上及第二区域Y内的半导体层图形220y的中心部分上的第二厚度小，其中第二区域Y内的半导体层图形220y的中心部分也是沟道区域。
在形成栅极绝缘膜图形232后，去除光致抗蚀剂图形240，并在实质整个所得表面上形成栅极电极的导电层(未显示)。该栅极电极的导电层可以包括，钼(Mo)或钼-钨合金(MoW)的单层，铝(Al)或铝-钕(Al-Nd)合金的单层，和上述金属的双层。
随后，通过使用例如光刻工艺蚀刻栅极电极的导电层，在第一区域X和第二区域Y内形成栅极电极250x和250y，并在第三区域Z形成电容器的上电极250z。包括下电极222z、栅极绝缘膜图形232、和上电极250z的电容器表面积可以表示为等式(1)。
下一步，通过使用栅极电极作为离子注入掩模注入低浓度的n型杂质离子，在第二区域Y的半导体层图形220y内形成LDD区域224。在形成半导体层图形220y之后，形成光致抗蚀剂图形(未显示)以暴露第一区域X，并且将高浓度p型杂质离子注入第一区域X的半导体层图形220x内，由此形成源极和漏极区域222x。随后，去除光致抗蚀剂图形，然后进行后续的制造工艺。
根据本发明的上述实施例，通过使用用于在TFT区域内形成源极和漏极区域的光致抗蚀剂图形，将用作电介质膜的栅极绝缘膜去除预定厚度，可以提高电容器的电容量。由此，可以在不进行附加掩模工艺的情况下减小该电容器的表面积，并提高该有机电致发光显示器件的孔径比。
尽管在上文详细显示、描述和指出了发明应用于各种实施例的新颖特征，不背离本发明的精神，本领域技术人员可以对阐述的器件或工艺的形式及细节做出各种省略、替换和改变，这是可以理解的。本发明的范围由所附的权利要求书指明，而非前面的描述。所有在权利要求书的含义及等同物范围内的修改都将包含在它们的范围内。
本申请要求于2004年10月12日向韩国知识产权办公室提交的韩国专利申请号为2004-81500的权益。在这里将其公开全文引入作参照。
Claims (15)
1.一种半导体器件包括：
多个形成于衬底上的半导体层图形，所述衬底包括第一区域和第二区域；
形成于包括所述半导体层图形的整个衬底表面上的绝缘膜，其中该绝缘膜在所述第一区域的一部分和所述第二区域上具有第一厚度，该第一厚度比所述第一区域内的所述半导体层图形的中心部分上的第二厚度小；及
多个形成于所述绝缘膜上以覆盖所述第一区域内的所述半导体层图形的所述中心部分和所述第二区域内的所述半导体层图形的导电层图形，
其中设置所述第一区域的半导体层图形作为沟道区域、源极和漏极区域和轻掺杂漏极区域，且其中设置所述第一区域内的所述半导体层图形的中心部分作为沟道区域和轻掺杂漏极区域，所述源极和漏极区域通过第一掺杂工艺而形成，所述轻掺杂漏极区域通过第二掺杂工艺而形成；
其中在所述第一区域内的所述半导体层图形的中心部分上形成的所述绝缘膜的上表面是平的。
2.根据权利要求1中的半导体器件，其中设置所述第一区域作为NMOS薄膜晶体管。
3.根据权利要求1中的半导体器件，其中设置所述第二区域作为电容器。
4.根据权利要求1中的半导体器件，其中设置所述第二区域的半导体层图形作为电容器的下电极。
5.根据权利要求1中的半导体器件，其中设置所述第一区域内的导电层图形作为栅极电极，且设置所述第二区域内的导电层图形作为电容器的上电极。
6.根据权利要求1中的半导体器件，其中所述绝缘膜是栅极绝缘膜。
7.根据权利要求1中的半导体器件，其中所述绝缘膜包括氧化硅和氮化硅中的一种。
8.根据权利要求1中的半导体器件，其中包括第二区域中的半导体层图形、绝缘膜和导电层图形的电容器的表面积A’满足以下等式：
其中εGI表示电介质常数，Cst表示电容器的电容量和tGI表示绝缘膜的厚度。
9.一种制造半导体器件的方法，该方法包括：
在衬底上形成多个半导体层图形，其中该衬底包括第一区域和第二区域；
在包括所述半导体层图形的衬底表面上形成绝缘膜；
在该绝缘膜上形成光致抗蚀剂图形，以覆盖所述第一区域内所述半导体层图形的中心部分；
使用该光致抗蚀剂图形作为离子注入掩模，将杂质离子注入所述第一区域和所述第二区域的所述半导体层图形内以形成源极和漏极区域及电容器下电极；
使用该光致抗蚀剂图形作为蚀刻掩模，将暴露于所述第一区域和所述第二区域的所述绝缘膜的厚度减小；
去除所述光致抗蚀剂图形；
在所述第一区域内所述半导体层图形的中心部分上和所述第二区域内所述半导体层图形上形成导电层图形；及
以所述第一区域内的导电层图形作为离子注入掩模，将杂质离子注入所述第一区域的半导体图形中以形成轻掺杂漏极区域，
其中在所述第一区域内的所述半导体层图形的中心部分上形成的所述绝缘膜的上表面是平的。
10.根据权利要求9中的方法，其中设置所述第一区域作为NMOS薄膜晶体管的至少一部分。
11.根据权利要求9中的方法，其中设置所述第二区域作为电容器的至少一部分。
12.根据权利要求9中的方法，其中所述绝缘膜是栅极绝缘膜。
13.根据权利要求9中的方法，其中所述绝缘膜包括氧化硅和氮化硅中的至少一种。
14.根据权利要求9中的方法，其中所述第一区域内的所述导电层图形作为栅极电极，且所述第二区域内的所述导电层图形作为电容器的上电极。
15.根据权利要求9中的方法，其中包括所述第二区域中的半导体层图形、绝缘膜和导电层图形的电容器的表面积A’满足以下等式：
其中εGI表示电介质常数，Cst表示电容器的电容量和tGI表示绝缘膜的厚度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR81500/04 | 2004-10-12 | ||
| KR1020040081500A KR100659761B1 (ko) | 2004-10-12 | 2004-10-12 | 반도체소자 및 그 제조방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510124965.2A Division CN1794452B (zh) | 2004-10-12 | 2005-10-12 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101982884A CN101982884A (zh) | 2011-03-02 |
| CN101982884B true CN101982884B (zh) | 2012-10-10 |
Family
ID=36144411
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102868256A Active CN101982884B (zh) | 2004-10-12 | 2005-10-12 | 半导体器件及其制造方法 |
| CN200510124965.2A Active CN1794452B (zh) | 2004-10-12 | 2005-10-12 | 半导体器件及其制造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510124965.2A Active CN1794452B (zh) | 2004-10-12 | 2005-10-12 | 半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7659578B2 (zh) |
| JP (1) | JP4377355B2 (zh) |
| KR (1) | KR100659761B1 (zh) |
| CN (2) | CN101982884B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI254457B (en) * | 2005-03-09 | 2006-05-01 | Au Optronics Corp | Method for fabricating metal oxide semiconductor with lightly doped drain |
| KR101094285B1 (ko) | 2009-12-04 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 박막트랜지스터 및 이를 포함하는 표시장치 |
| KR101084273B1 (ko) * | 2010-03-03 | 2011-11-16 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| CN102263062B (zh) * | 2010-05-28 | 2013-05-01 | 无锡华润上华半导体有限公司 | 复合半导体器件的侧壁形成方法 |
| KR102015986B1 (ko) * | 2012-01-06 | 2019-08-30 | 삼성디스플레이 주식회사 | 유기발광 표시장치 |
| CN103107095A (zh) * | 2013-01-25 | 2013-05-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
| JP6436333B2 (ja) * | 2013-08-06 | 2018-12-12 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 表示装置 |
| CN104716271B (zh) * | 2013-12-12 | 2018-05-25 | 昆山国显光电有限公司 | 一种半导体器件及其制备方法 |
| KR102161600B1 (ko) | 2013-12-17 | 2020-10-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| CN104134674B (zh) | 2014-07-18 | 2017-02-01 | 京东方科技集团股份有限公司 | 一种多晶硅薄膜晶体管阵列基板及其制备方法、显示装置 |
| CN104409413B (zh) * | 2014-11-06 | 2017-12-08 | 京东方科技集团股份有限公司 | 阵列基板制备方法 |
| CN105870199A (zh) * | 2016-05-26 | 2016-08-17 | 深圳市华星光电技术有限公司 | 薄膜晶体管、薄膜晶体管的制备方法及cmos器件 |
| CN106783626A (zh) * | 2017-01-04 | 2017-05-31 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板和显示装置的制造方法 |
| CN110197851A (zh) * | 2018-02-27 | 2019-09-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板和电子装置 |
| CN109712992A (zh) * | 2018-12-21 | 2019-05-03 | 惠科股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN113140637A (zh) * | 2020-01-20 | 2021-07-20 | 京东方科技集团股份有限公司 | 显示装置、阵列基板、薄膜晶体管及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6452241B1 (en) * | 1999-10-15 | 2002-09-17 | Nec Corporation | Thin film transistor for use in liquid crystal display device and method for manufacturing the same |
| CN1405748A (zh) * | 2001-08-03 | 2003-03-26 | 株式会社半导体能源研究所 | 显示设备及驱动其的方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2618534B2 (ja) | 1990-12-20 | 1997-06-11 | シャープ株式会社 | アクティブマトリクス表示装置の製造方法 |
| JPH06175154A (ja) * | 1992-12-03 | 1994-06-24 | Seiko Epson Corp | 液晶表示装置の製造方法 |
| US5623443A (en) * | 1994-03-11 | 1997-04-22 | Waferscale Integration, Inc. | Scalable EPROM array with thick and thin non-field oxide gate insulators |
| KR100310179B1 (ko) * | 1999-04-01 | 2001-10-29 | 구본준, 론 위라하디락사 | 엑스레이 영상 감지소자 및 그 제조방법 |
| GB9928353D0 (en) * | 1999-12-01 | 2000-01-26 | Koninkl Philips Electronics Nv | Liquid crystal display and method of manufacture |
| KR100675317B1 (ko) * | 1999-12-30 | 2007-01-26 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 및 그의 제조방법 |
| JP4387065B2 (ja) | 2000-01-26 | 2009-12-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置および液晶表示装置の作製方法 |
| KR100404225B1 (ko) * | 2000-12-28 | 2003-11-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100437475B1 (ko) * | 2001-04-13 | 2004-06-23 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치용 표시 소자 제조 방법 |
| KR100699987B1 (ko) | 2001-08-06 | 2007-03-26 | 삼성에스디아이 주식회사 | 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법 |
| KR100551046B1 (ko) * | 2003-08-28 | 2006-02-09 | 삼성에스디아이 주식회사 | 유기 이엘 소자 |
| KR100600878B1 (ko) * | 2004-06-29 | 2006-07-14 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조방법 |
-
2004
- 2004-10-12 KR KR1020040081500A patent/KR100659761B1/ko active IP Right Grant
-
2005
- 2005-05-24 JP JP2005151294A patent/JP4377355B2/ja active Active
- 2005-10-11 US US11/247,470 patent/US7659578B2/en active Active
- 2005-10-12 CN CN2010102868256A patent/CN101982884B/zh active Active
- 2005-10-12 CN CN200510124965.2A patent/CN1794452B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6452241B1 (en) * | 1999-10-15 | 2002-09-17 | Nec Corporation | Thin film transistor for use in liquid crystal display device and method for manufacturing the same |
| CN1405748A (zh) * | 2001-08-03 | 2003-03-26 | 株式会社半导体能源研究所 | 显示设备及驱动其的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1794452A (zh) | 2006-06-28 |
| JP2006114871A (ja) | 2006-04-27 |
| US7659578B2 (en) | 2010-02-09 |
| JP4377355B2 (ja) | 2009-12-02 |
| KR100659761B1 (ko) | 2006-12-19 |
| CN1794452B (zh) | 2011-03-16 |
| KR20060032536A (ko) | 2006-04-17 |
| CN101982884A (zh) | 2011-03-02 |
| US20060076618A1 (en) | 2006-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101982884B (zh) | 半导体器件及其制造方法 | |
| CN100481513C (zh) | 薄膜晶体管及其制备方法 | |
| JP3614671B2 (ja) | アクティブマトリクス表示装置 | |
| US9954014B2 (en) | Thin film transistor substrate and display using the same | |
| US20170062490A1 (en) | Thin Film Transistor Substrate and Display Using the Same | |
| CN105470267A (zh) | 一种阵列基板及其制备方法 | |
| CN102135674A (zh) | 液晶显示装置用阵列基板及其制造方法 | |
| KR100224704B1 (ko) | 박막 트랜지스터-액정표시장치 및 그 제조방법 | |
| KR20160116244A (ko) | 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치 | |
| JP2009506563A (ja) | アモルファス多結晶シリコン薄膜回路の製造方法 | |
| CN112447764A (zh) | 用于显示设备的氢陷阱层及显示设备 | |
| US6847414B2 (en) | Manufacturing method for liquid crystal display | |
| US6558992B2 (en) | Method to fabricate flat panel display | |
| US6703266B1 (en) | Method for fabricating thin film transistor array and driving circuit | |
| KR20050020645A (ko) | 어레이 기판 및 평면 표시 장치 | |
| JP5090693B2 (ja) | 表示装置とその製造方法 | |
| CN111048593A (zh) | 一种薄膜晶体管及其制造方法 | |
| KR100580825B1 (ko) | 액티브 메트릭스 기판 제조방법 및 이에 의해 제조되는 게이트 | |
| KR101148526B1 (ko) | 액정표시장치의 박막트랜지스터 제조방법 | |
| JP2009224396A (ja) | 薄膜トランジスタ基板、およびその製造方法、並びに表示装置 | |
| KR20050100843A (ko) | 폴리실리콘형 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| JP2009059779A (ja) | 薄膜トランジスタ、その製造方法、及び表示装置 | |
| JP2003179073A (ja) | アクティブマトリクス表示装置 | |
| JP2001326357A (ja) | 薄膜トランジスタの製造方法 | |
| KR20070045457A (ko) | 영상 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD. Effective date: 20121017 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121017 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Mobile Display Co., Ltd. |