CN101911203B - 在存储器装置读取操作期间向字线选择性地施加负电压的系统和方法 - Google Patents

在存储器装置读取操作期间向字线选择性地施加负电压的系统和方法 Download PDF

Info

Publication number
CN101911203B
CN101911203B CN2009801019106A CN200980101910A CN101911203B CN 101911203 B CN101911203 B CN 101911203B CN 2009801019106 A CN2009801019106 A CN 2009801019106A CN 200980101910 A CN200980101910 A CN 200980101910A CN 101911203 B CN101911203 B CN 101911203B
Authority
CN
China
Prior art keywords
word line
coupled
negative voltage
mtj
selected word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801019106A
Other languages
English (en)
Other versions
CN101911203A (zh
Inventor
杨赛森
钟成
朴东奎
穆罕默德·H·阿布-拉赫马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40568664&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101911203(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101911203A publication Critical patent/CN101911203A/zh
Application granted granted Critical
Publication of CN101911203B publication Critical patent/CN101911203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明揭示在存储器装置读取操作期间向字线选择性地施加负电压的系统和方法。在实施例中，存储器装置(100)包括字线逻辑电路(110)，所述字线逻辑电路(110)耦合到多个字线(108)且适合于选择性地向耦合到选定存储器单元的选定字线施加正电压(V)且向非选定字线施加负电压(NV)，所述选定存储器单元包括磁性隧道结(MTJ)装置。

Description

在存储器装置读取操作期间向字线选择性地施加负电压的系统和方法
技术领域
本发明大体上涉及磁性随机存取存储器(MRAM)中泄漏电流减小的系统和方法。
背景技术
技术进展已导致尺寸较小且功能更强大的个人计算装置。例如，当前存在体积小、重量轻且易于由用户携带的包括无线计算装置的多种便携式个人计算装置，例如便携式无线电话、个人数字助理(PDA)和寻呼装置。更具体而言，例如蜂窝式电话和IP电话等便携式无线电话可经由无线网络传送语音和数据包。另外，许多所述无线电话包括并入其中的其他类型装置。例如，无线电话也可包括数字静态照相机、数字摄像机、数字记录器和音频文件播放器。而且，所述无线电话可处理可执行指令，所述可执行指令包括可用以接入因特网的软件应用程序(例如，网页浏览器应用程序)。因而，这些无线电话可包括显著的计算能力。
电子电路设计进展已允许电子装置的改善性能，包括较快操作和减小的功率消耗以延长便携式装置的有效电池寿命。虽然例如磁性随机存取存储器(MRAM)和自旋转移力矩随机存取存储器(STT-RAM)的新存储器技术提供低功率下的快速读取/写入操作的可能，但这些装置通常具有小读取裕量，从而导致可靠的电流感测和读取检测方面的难题。此外，所述装置通常经受泄漏电流。因为电流感测裕量由电流泄漏减小，所以泄漏电流通常影响装置的在低电压下读取数据的能力。
发明内容
在特定实施例中，揭示一种从包括磁性隧道结(MTJ)装置的存储器阵列读取数据的方法。所述方法包括将读取信号施加至耦合到存储器阵列的位线，所述存储器阵列包括多个存储器单元。所述多个存储器单元中的每一者包括MTJ装置。所述方法包括将正电压施加至选定字线，所述选定字线耦合到所述存储器阵列的选定存储器单元。所述方法进一步包括将负电压施加至耦合到所述存储器阵列的非选定字线。
在另一特定实施例中，所述存储器装置包括存储器单元阵列。所述存储器单元阵列中的存储器单元中的每一者包括磁性隧道结(MTJ)装置。所述存储器装置还包括耦合到所述存储器单元阵列的多个位线。所述存储器装置进一步包括耦合到所述存储器单元阵列的多个字线。所述存储器装置包括位线逻辑电路，其耦合到所述多个位线且适合于将读取信号施加至所述多个位线中的一个位线，所述一个位线耦合到所述存储器单元阵列的选定存储器单元。所述存储器装置包括字线逻辑电路，其耦合到所述多个字线且适合于将正电压选择性地施加至所述多个字线中的选定字线。所述选定字线耦合到所述选定存储器单元。所述字线逻辑电路将负电压施加至耦合到所述存储器阵列的非选定字线。所述非选定字线包括所述多个字线中的除所述选定字线外的每一者。
在另一特定实施例中，所述存储器装置包括字线逻辑电路，所述字线逻辑电路耦合到多个字线且适合于选择性地向耦合到选定存储器单元的选定字线施加正电压且向非选定字线施加负电压，所述选定存储器单元包括磁性隧道结(MTJ)装置。
在另一特定实施例中，揭示一种存储器装置。所述存储器装置包括用于将读取信号施加至耦合到存储器阵列的位线的装置，所述存储器阵列包括多个存储器单元。所述多个存储器单元中的每一者包括磁性隧道结(MTJ)装置。所述存储器装置还包括用于将正电压施加至选定字线的装置，所述选定字线耦合到所述存储器阵列的选定存储器单元。所述存储器装置进一步包括用于将负电压施加至耦合到所述存储器阵列的至少一个非选定字线的装置。
在另一特定实施例中，揭示一种无线装置，其包括处理器和响应于处理器的无线控制器。所述无线装置还包括耦合到处理器的存储器装置。所述存储器装置包括字线逻辑电路，所述字线逻辑电路耦合到多个字线且适合于选择性地向耦合到选定存储器单元的选定字线施加正电压且向非选定字线施加负电压，所述选定存储器单元包含磁性隧道结(MTJ)装置。
由所揭示实施例提供的一个特定优点为归因于增大的存储器读取电流裕量的在较低操作电压下的改善操作。另一特定优点为归因于存储器阵列中的所减小泄漏电流的所减小功率消耗。
本发明的其他方面、优点和特征在审阅包括以下章节的整个申请案之后将变得显而易见：【附图说明】、【具体实施方式】和【权利要求书】。
附图说明
图1为在存储器读取操作期间向至少一个字线施加负电压的系统的特定说明性实施例的框图；
图2为在存储器装置的存储器读取操作期间向至少一个字线施加负电压的系统的第二说明性实施例的图；
图3为说明数据读取电流感测裕量的图；
图4为在存储器装置的存储器读取操作期间向至少一个字线施加负电压的系统的第三说明性实施例的图；
图5为说明数据读取电压感测裕量的图；
图6为从包括磁性隧道结(MTJ)装置的存储器阵列读取数据的方法的特定实施例的流程图；以及
图7为包括具有负电压读取逻辑电路的存储器装置的无线通信装置的框图。
具体实施方式
参看图1，描绘在存储器读取操作期间将负电压施加至字线的系统的特定实施例，且通常将所述系统指定为100。系统100包括经由多个位线104耦合到位线逻辑电路106的存储器单元阵列102。存储器单元阵列102又经由多个字线108耦合到字线逻辑电路110。字线逻辑电路110耦合到正电压源(V)112、系统接地(GRD)114和负电压源(NV)116。
在特定实施例中，存储器单元阵列102包括磁性隧道结(MTJ)装置的阵列。每一MTJ装置存储至少一个数据值，所述至少一个数据值由通过MTJ装置的电阻来表示。电阻可由MTJ装置中的两个磁场的相对对准产生，所述两个磁场的相对对准可由MTJ装置处写入电流的施加来编程。在特定实施例中，可通过将单元选择信号施加至多个字线108中的相应字线和多个位线104中的相应位线来读取存储器单元阵列102的每一存储器单元。
在特定实施例中，字线逻辑电路110经配置以向耦合到选定存储器单元的选定字线选择性地施加正电压，且向耦合到存储器阵列的非选定字线施加负电压。非选定字线可包括多个字线108中的除选定字线外的每一者。例如，字线逻辑电路108可适合于将多个字线108中的一者选择性地耦合到正电压源(V)112，且将多个字线108中的剩余字线同时耦合到负电压源(NV)116。在特定实施例中，虽然字线逻辑电路110内的电子组件(未图示)中的一些或全部使用正电压源(V)112和系统接地(GND)114操作，但字线逻辑电路110仅将正电压或负电压而不是系统接地施加至多个字线108。
在操作期间，字线逻辑电路110可确定对应于存储器单元阵列102的选定存储器单元的选定字线，且位线逻辑电路106可确定对应于选定存储器单元的选定位线。字线逻辑电路110可将正电压施加至选定字线且将负电压施加至非选定字线，而位线逻辑电路可将正电压施加至选定位线且将系统接地施加至非选定位线。通过将负电压施加至非选定字线，减小来自耦合到非选定字线的存储器单元的泄漏电流，从而实现通过选定存储器单元的电流且因此其电阻的更准确确定。在特定实施例中，减小的泄漏电流又实现较小形体尺寸，并提供增大的存储器阵列密度、较低操作电压、在数据写入期间归因于更灵敏数据读取的减小的电流、每字线存储器单元的增大的数目和较大阵列大小，或其任何组合。
作为说明性非限制性实例，正电压可介于大约3.3V(其他电子装置的共用电压)与大约0.7V(例如，对于32nm或22nm技术而言)之间的范围内，且在特定实例中可在大约1.2V与大约2V之间。类似地，在说明性非限制性实例中，负电压可介于约-0.2V至约-0.5V范围内，使得负电压可足够大以大体上减小泄漏电流，但并不足够大到不利地影响装置操作。虽然提供了电位范围的说明性实例，但可视特定实施方案来使用任何正电压和负电压。
参看图2，描绘在存储器读取操作期间将负电压施加至字线的系统的第二说明性实施例，且通常将所述系统指定为200。系统200包括存储器单元(例如，代表性存储器单元220)阵列。字线缓冲器202耦合到一组字线(WL0，WL1，...WLn)204，所述字线耦合到存储器单元阵列。包括代表性位线BL0212的一组位线(BL0，BL1，...BLn)耦合到存储器单元阵列，且进一步耦合到位线逻辑电路214。存储器单元阵列进一步耦合到一组源极线(SL0，SL1，...SLn)。比较装置230比较代表性位线212处的信号与参考线232处的信号，以产生输出信号234，所述输出信号234指示存储于选定存储器单元处的值。
在特定实施例中，每一存储器单元包括例如代表性MTJ装置222的磁性隧道结(MTJ)装置，所述磁性隧道结(MTJ)装置耦合到例如代表性晶体管224的切换装置。每一MTJ装置可包括自由层、固定层和隧道势垒，例如MTJ装置222的代表性自由层260、隧道势垒262和固定层264。固定层264可包括具有第一定向的大体上固定的磁场，且自由层260可包括具有可编程定向的磁场。当自由层260中的磁场经定向以与第一定向匹配时，对经由隧道势垒262通过自由层260与固定层264的电流的电阻与在场具有相反定向时相比较为较低的。在特定实施例中，MTJ装置作为自旋力矩转移(STT)装置操作。
位线逻辑电路214适合于将读取信号施加至所述组位线BL0，BL1，...BLn中的一个位线，所述一个位线耦合到存储器单元阵列的选定存储器单元。在特定实施例中，当选择存储器单元220时，读取信号为施加至位线212的读取电压。
在特定实施例中，字线缓冲器202包括耦合到驱动器集合的控制逻辑电路240，所述驱动器集合包括代表性驱动器242。每一驱动器耦合到所述组字线204中的相应字线、正电压(Vdd)源和负电压(NV)源。每一驱动器可适合于基于从控制逻辑电路240接收到的输入选择性地将Vdd源或NV源耦合到其相应字线。
在特定实施例中，控制逻辑电路240经配置以选择性地向耦合到选定存储器单元的选定字线施加正电压Vdd，且向耦合到存储器阵列的非选定字线施加负电压。在特定实施例中，控制逻辑电路240经配置以通过指示非选定字线的每一驱动器将非选定字线耦合到负电压(NV)源而向所述组字线204中的除选定字线外的每一者施加负电压。在特定实施例中，控制逻辑240又可适合于在无字线被选择时(例如，在备用状态期间)向所述组字线204中的每一者供应负电压。
在操作期间，在特定实施例中，针对读取操作选择存储器单元(例如，存储器单元220)。字线缓冲器202可使用控制逻辑电路选择性地将选定字线(WL0)耦合到正电压源并将非选定字线(WL1...WLn)耦合到负电压源，从而指示每一驱动器将相应字线选择性地耦合到正电压(Vdd)源或耦合到负电压(NV)源。在特定实施例中，非选定字线包括所述组字线204中的除选定字线外的至少一者。
在特定实施例中，因为负电压足以减小来自非选定存储器单元的泄漏电流，所以施加负电压增强选定存储器单元220的读取裕量。因此，当负电压施加至非选定字线WL1...WLn但并不施加至选定字线WL0时，所得读取电流Iread主要由通过选定存储器单元220的读取电流Iread1而非由来自耦合到位线212的其他存储器单元的泄漏电流来确定。因此，可经由读取电流中的由泄漏电流引起的“噪声”区分由读取电流的归因于选定存储器单元220中的自旋力矩转移效应引起的截然不同的电平所指示的数据值。在特定实施例中，负电压小于0.5伏特，且作为非限制性实例可小于系统接地电压约0.2伏特。
在特定实施例中，比较装置230包括电流感测放大器(CSA)，所述电流感测放大器(CSA)经配置以比较位线212处的读取电流Iread与参考电流Iref，并基于比较产生输出信号234。例如，当Iread＜Iref时，输出信号234可为逻辑“1”值，且当Iread＞＝Iref时，输出信号234可为逻辑“0”值。虽然将比较装置230描绘为响应于存储器单元上的电压(例如，施加于位线BL0与源极线SL0之间的电位差)而比较读取电流与参考电流，但所属领域技术者将把其他操作方法辨识为在本发明的范围内。例如，如结合图4将进一步描述，比较装置230可响应于在存储器单元220上施加的电流而比较位线212处的电压与参考电压。作为另一实例，比较装置230可经配置以确定输入信号的量值或正负号，而非执行与参考信号的直接比较。
在特定实施例中，系统200可包括于一个或一个以上其他组件或装置内。例如，系统200可为随机存取存储器(RAM)装置的部分。在说明性实施例中，例如代表性MTJ装置222的每一MTJ装置可安置于自旋转移力矩随机存取存储器(STT-RAM)装置的位单元内，且电流感测放大器可耦合到位单元中的一者或一者以上。
参看图3，描绘与读取磁性隧道结(MTJ)存储器装置相关联的数据读取电流感测裕量的说明，且通常将其指定为300。将参考电流电平(Iref)302说明为沿垂直轴线小于“0”值读取电流电平(Iread0)304，且大于“1”值读取电流电平(Iread1)306。读取“1”感测裕量312指示参考电流电平302与“1”值读取电流电平306之间的差。读取“0”感测裕量310描绘“0”值读取电流电平304与参考电流电平302之间的差。
在说明性实施例中，参考电流电平302可对应于参考信号Iref 232，且读取电流电平304和306可对应于在无来自其他存储器单元的泄漏电流的情况下在图2的系统200的存储器单元220处读取“0”或“1”数据值时读取电流Iread1的相应值。读取感测裕量310和312中的每一者可表示与读取操作相关联的噪声容限，使得最大容许随机噪声电平为读取感测裕量310与312中的较小读取感测裕量。因此，当读取感测裕量310与312大约相等时，随机噪声的容限改善。
然而，由耦合到数据读取线的非选定存储器装置产生的泄漏电流添加至数据读取线上的总电流，从而分别将“0”值读取电流电平和“1”值读取电流电平移位至经移位的电平322和324。当参考电流电平302并未移位时，分别与先前裕量310和312相比较，新读取“0”感测裕量326增大，且新读取“1”移位裕量328降低。由于大于两个新读取移位裕量326和328中的较小读取移位裕量的噪声量值可导致错误结果，因此减小整体噪声容限。
可通过将负电压施加至耦合到非选定装置的字线来减小由非选定存储器装置产生的泄漏电流。可选择负电压，以使读取感测裕量返回至310和312的大体上相等的值。因此，在减小的有害效应的情况下，可减小存储器阵列的装置特征，将额外装置添加至数据读取线，可降低操作电压，或其任何组合。
参看图4，描绘在存储器读取操作期间将负电压施加至字线的系统的第三说明性实施例，且通常将所述系统指定为400。系统400包括存储器单元(例如，代表性存储器单元420)阵列。字线缓冲器402耦合到一组字线(WL0，WL1，...WLn)404，所述字线耦合到存储器单元阵列。包括代表性位线BL0412的一组位线(BL0，BL1，...BLn)耦合到存储器单元阵列，且进一步耦合到位线逻辑电路414。存储器单元阵列进一步耦合到一组源极线(SL0，SL1，...SLn)。电压比较装置430比较代表性位线412处的电压Vread与参考电压Vref 432，以产生输出信号434，所述输出信号434指示存储于选定存储器单元处的值。
在特定实施例中，每一存储器单元包括例如代表性MTJ装置422的磁性隧道结(MTJ)装置，所述磁性隧道结(MTJ)装置耦合到例如代表性晶体管424的切换装置。每一MTJ装置可包括自由层、固定层和隧道势垒，例如MTJ装置422的代表性自由层460、隧道势垒462和固定层464。固定层464可包括具有第一定向的大体上固定的磁场，且自由层460可包括具有可编程定向的磁场。当自由层460中的磁场经定向以与第一定向匹配时，对经由隧道势垒462通过自由层460与固定层464的电流的电阻与在场具有相反定向时相比较为较低的。在特定实施例中，MTJ装置作为自旋力矩转移(STT)装置操作。
在特定实施例中，位线逻辑电路414适合于通过在选择存储器单元420时将读取电流施加至位线412而将读取信号施加至所述组位线BL0，BL1，...BLn中的一个位线，所述一个位线耦合到存储器单元阵列的选定存储器单元。
在特定实施例中，字线缓冲器402包括耦合到驱动器集合的控制逻辑电路440，所述驱动器集合包括代表性驱动器442。每一驱动器耦合到所述组字线404中的相应字线、正电压(Vdd)源和负电压(NV)源。每一驱动器可适合于基于从控制逻辑电路440接收到的输入选择性地将Vdd源或NV源耦合到其相应字线。
在特定实施例中，控制逻辑电路440经配置以选择性地向耦合到选定存储器单元的选定字线施加正电压Vdd，且向耦合到存储器阵列的非选定字线施加负电压。在特定实施例中，控制逻辑电路440经配置以通过指示非选定字线的每一驱动器将非选定字线耦合到负电压(NV)源而向所述组字线404中的除选定字线外的每一者施加负电压。在特定实施例中，控制逻辑440又可适合于在无字线被选择时(例如，在备用状态期间)向所述组字线404中的每一者供应负电压。
在操作期间，在特定实施例中，针对读取操作选择存储器单元(例如，存储器单元420)。字线缓冲器402可使用控制逻辑电路选择性地将选定字线(WL0)耦合到正电压源并将非选定字线(WL1...WLn)耦合到负电压源，从而指示每一驱动器将相应字线选择性地耦合到正电压(Vdd)源或耦合到负电压(NV)源。在特定实施例中，非选定字线包括所述组字线404中的除选定字线外的至少一者。
在特定实施例中，因为负电压足以减小来自非选定存储器单元的泄漏电流，所以施加负电压增强选定存储器单元420的读取裕量。因此，当负电压被施加至非选定字线WL1...WLn但不施加至选定字线WL0时，由于归因于耦合到位线412的其他存储器单元处的泄漏电流的而减小的效应，所得读取电压Vread主要由通过选定存储器单元420的电阻的读取电流Iread1来确定。因此，可经由由泄漏电流引起的“噪声”区分由读取电流的归因于选定存储器单元420中的自旋力矩转移效应引起的截然不同的电平指示的数据值。
在特定实施例中，电压比较装置430包括电压感测放大器(VSA)，所述电压感测放大器(VSA)经配置以比较位线412处的读取电压Vread与参考电压Vref 432，并基于所述比较产生输出信号434。例如，当Vread＜Vref时，输出信号434可为逻辑“0”值，且当Vread＞＝Vref时，输出信号434可为逻辑“1”值。
在特定实施例中，系统400可包括于一个或一个以上其他组件或装置内。例如，系统400可为随机存取存储器(RAM)装置的部分。在说明性实施例中，例如代表性MTJ装置422的每一MTJ装置可安置于自旋转移力矩随机存取存储器(STT-RAM)装置的位单元内，且电压感测放大器可耦合到位单元中的一者或一者以上。
参看图5，其描绘与读取磁性隧道结(MTJ)存储器装置相关联的数据读取电压感测裕量的说明，且通常将其指定为500。将参考电压电平(Vref)502说明为沿垂直轴线小于“1”值读取电压电平(Vread1)504且大于“0”值读取电压电平(Vread0)506。读取“0”感测裕量512指示参考电压电平502与“0”值读取电压电平506之间的差。读取“1”感测裕量510描绘“1”值读取电压电平504与参考电压电平502之间的差。
在说明性实施例中，参考电压电平502可对应于参考信号Vref 432，且读取电压电平504和506可对应于读取电压的相应值，所述相应值是归因于在无来自其他存储器单元的泄漏电流的情况下在图4的系统400的存储器单元420处读取“0”或“1”数据值时通过存储器单元420的电阻的Iread1。读取感测裕量510和512中的每一者可表示与读取操作相关联的噪声容限，使得最大容许随机噪声电平为读取感测裕量510与512中的较小读取感测裕量。因此，当读取感测裕量510与512大约相等时，随机噪声的容限改善。
然而，由耦合到数据读取线的非选定存储器装置产生的泄漏电流分流施加至数据读取线的读取电流远离选择存储器单元，从而分别将“1”值读取电压电平和“0”值读取电压电平移位至经移位的电平522和524。当参考电压电平502并未移位时，分别与先前裕量510和512相比较，新读取“1”感测裕量526降低，且新读取“0”移位裕量528增大。由于大于两个新读取移位裕量526和528中的较小读取移位裕量的噪声量值可导致错误结果，因此减小整体噪声容限。
可通过将负电压施加至耦合到非选定装置的字线来减小由非选定存储器装置产生的泄漏电流。可选择负电压，以使读取感测裕量返回至510和512的大体上相等的值。因此，在减小的有害效应的情况下，可减小存储器阵列的装置特征，将额外装置添加至数据读取线，可降低操作电压，或其任何组合。
参看图6，描绘从包括磁性隧道结(MTJ)装置的存储器阵列读取数据的方法的特定实施例。在602处，将读取信号施加至耦合到存储器阵列的位线，所述存储器阵列包括多个存储器单元。多个存储器单元中的每一者包括MTJ装置。在特定实施例中，每一MTJ装置包括自由层、固定层和隧道势垒，使得数据值可由自由层中的磁场相对于固定层中的磁场的定向来表示。在特定实施例中，读取信号包括读取电压，且如图2至图3中所说明，数据值可通过比较MTJ装置处的电流与参考电流来读取。在另一实施例中，读取信号包括读取电流，且如图4至图5中所说明，数据值可通过比较MTJ装置处的电压与参考电压来读取。
移动至604，将正电压施加至耦合到存储器阵列的选定存储器单元的选定字线。继续至606，将负电压施加至耦合到存储器阵列的非选定字线。在特定实施例中，正电压和负电压由字线逻辑电路(例如，说明于图1中的字线逻辑电路110、说明于图2中的控制逻辑电路240或说明于图4中的控制逻辑电路440)来确定。在特定实施例中，施加负电压通过减小来自耦合到非选定字线的存储器单元的泄漏电流来增强选定存储器单元的读取裕量。
进行至608，在特定实施例中，在备用状态期间将负电压施加至字线中的每一者。当负电压施加至字线中的每一者时，整体功率消耗在备用状态期间可归因于存储器阵列中的减小的泄漏电流而被减小。
图7为例如无线通信装置的通信装置700的说明性实施例的框图，所述通信装置700包括具有负电压读取逻辑电路的存储器装置732，所述具有负电压读取逻辑电路的存储器装置732耦合到例如数字信号处理器(DSP)710的处理器。在特定实例中，如关于图1至图6所描述，具有负电压读取逻辑电路的存储器装置732包括磁性隧道结(MTJ)单元的存储器阵列和字线逻辑电路，所述字线逻辑电路耦合到多个字线，且经配置以在读取操作期间将负电压施加至非选定MTJ单元的字线。在特定实施例中，具有负电压读取逻辑电路的存储器装置732包括自旋力矩转移随机存取存储器(STT-RAM)。
图7又展示显示控制器726，所述显示控制器726耦合到数字信号处理器710和显示器728。编码器/解码器(编解码器)734又可耦合到数字信号处理器710。扬声器736和麦克风738可耦合到编解码器734。
图7又指示，无线控制器740可耦合到无线天线742并响应于数字信号处理器710。在特定实施例中，输入装置730和电源744耦合到芯片上系统722。此外，在特定实施例中，如图7中所说明，显示器728、输入装置730、扬声器736、麦克风738、无线天线742和电源744在芯片上系统722外部。然而，每一者可耦合到芯片上系统722的组件，例如接口或控制器。
所属领域技术人员将进一步了解，结合本文中所揭示的实施例描述的各种说明性逻辑块、配置、模块、电路和算法步骤可实施为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件与软件的此互换性，上文已大体上按照其功能性描述了各种说明性组件、块、配置、模块、电路和步骤。此功能性实施为硬件还是软件视特定应用和强加于整个系统上的设计约束而定。所属领域技术人员可针对每一特定应用以不同的方式实施所描述功能性，但此实施决策不应解释为导致偏离本发明的范围。
结合本文中所揭示的实施例描述的方法或算法的步骤可直接以硬件、以由处理器执行的软件模块或以两者的组合来体现。软件模块可驻存于RAM存储器、快闪存储器、ROM存储器、PROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸式磁盘、CD-ROM或在所述技术中已知的任何其他形式存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息，并将信息写入至存储媒体。在替代例中，存储媒体可与处理器成一体。处理器和存储媒体可驻留于ASIC中。ASIC可驻留于计算装置或用户终端中。在替代例中，处理器和存储媒体可作为离散组件驻留于计算装置或用户终端中。
提供所揭示实施例的先前描述以使所属领域技术人员能够制造或使用所揭示实施例。对这些实施例的各种修改对于所属领域技术人员易于为显而易见，且本文中所定义的一般原理可在不偏离本发明的精神或范围的情况下应用至其他实施例。因此，本发明无意限于本文中所展示的实施例，而是符合与如由所附权利要求书定义的原理和新颖特征一致的可能的最广泛范围。

Claims (23)

1.一种从包括磁性隧道结(MTJ)装置的存储器阵列读取数据的方法，所述方法包含：
将读取信号施加至耦合到包括多个存储器单元的存储器阵列的位线，所述多个存储器单元中的每一者包含磁性隧道结(MTJ)装置；
将正电压施加至耦合到所述存储器阵列的多个字线的选定字线，其中所述选定字线耦合到所述存储器阵列的选定存储器单元；
将负电压施加至耦合到所述存储器阵列的所述多个字线的非选定字线；以及
在备用状态期间将所述负电压施加至所述多个字线中的每一者。
2.根据权利要求1所述的方法，其中每一MTJ装置包含自由层、固定层和隧道势垒。
3.根据权利要求1所述的方法，其中对所非选定字线施加所述负电压通过减小来自耦合到所述非选定字线的存储器单元的泄漏电流来增强所述选定存储器单元的读取裕量。
4.根据权利要求1所述的方法，其中所述读取信号包括读取电流或读取电压。
5.一种存储器装置，其包含：
存储器单元阵列，所述存储器单元阵列中的存储器单元中的每一者包含磁性隧道结(MTJ)装置；
耦合到所述存储器单元阵列的多个位线；
耦合到所述存储器单元阵列的多个字线；
位线逻辑电路，其耦合到所述多个位线且经配置以将读取信号施加至所述多个位线中的一个位线，所述一个位线耦合到所述存储器单元阵列的选定存储器单元；以及
字线逻辑电路，其耦合到所述多个字线且经配置以将正电压选择性地施加至所述多个字线中的选定字线，所述选定字线耦合到所述选定存储器单元，且其中所述字线逻辑电路将负电压施加至耦合到所述存储器阵列的非选定字线，所述非选定字线包括所述多个字线中除所述选定字线外的每一者，并且其中所述字线逻辑电路经配置以在备用状态期间将所述负电压施加至所述多个字线中的每一者。
6.一种存储器装置，其包含：
字线逻辑电路，所述字线逻辑电路耦合到多个字线且经配置以向耦合到包含磁性隧道结(MTJ)装置的选定存储器单元的选定字线选择性地施加正电压且向非选定字线施加负电压，其中所述字线逻辑电路经配置以在备用状态期间将所述负电压施加至所述多个字线中的每一者。
7.根据权利要求6所述的存储器装置，其进一步包含经配置以将所述负电压施加至所述非选定字线的负电压源。
8.根据权利要求7所述的存储器装置，其中所述字线逻辑电路将所述负电压源选择性地耦合至所述非选定字线。
9.根据权利要求7所述的存储器装置，其进一步包含存储器单元阵列，所述存储器单元阵列中的每一存储器单元包含MTJ装置。
10.根据权利要求6所述的存储器装置，其进一步包含：
存储器单元阵列，所述存储器单元阵列中的每一存储器单元包含MTJ装置，其中所述多个字线耦合到所述存储器单元阵列；
耦合到所述存储器单元阵列的多个位线；以及
位线逻辑电路，其耦合到所述多个位线且经配置以将读取信号施加至所述多个位线中的一个位线，所述一个位线耦合到所述存储器单元阵列的选定存储器单元。
11.根据权利要求10所述的存储器装置，其中所述非选定字线包括所述多个字线中除所述选定字线外的至少一个字线。
12.根据权利要求11所述的存储器装置，其中每一MTJ装置包含自由层、固定层和隧道势垒。
13.根据权利要求6所述的存储器装置，其中对所述非选定字线施加所述负电压增强所述选定存储器单元的读取裕量。
14.根据权利要求6所述的存储器装置，其中施加至所述非选定字线的所述负电压足以减小来自所述非选定存储器单元的泄漏电流。
15.根据权利要求6所述的存储器装置，其中所述负电压在读取操作期间被施加至所述非选定字线，但不被施加至所述选定字线。
16.根据权利要求6所述的存储器装置，其中所述MTJ装置安置于自旋转移力矩随机存取存储器装置的位单元内。
17.根据权利要求16所述的存储器装置，其进一步包含耦合到所述位单元的电流感测放大器。
18.根据权利要求6所述的存储器装置，其中所述负电压小于0.5伏特。
19.根据权利要求18所述的存储器装置，其中所述负电压为约0.2伏特。
20.一种存储器装置，其包含：
用于将读取信号施加至耦合到包括多个存储器单元的存储器阵列的位线的装置，所述多个存储器单元中的每一者包含磁性隧道结(MTJ)装置；
用于将正电压施加至耦合到所述存储器阵列的多个字线的选定字线的装置，其中所述选定字线耦合到所述存储器阵列的选定存储器单元；
用于将负电压施加至耦合到所述存储器阵列的所述多个字线的至少一个非选定字线的装置；以及
用于在备用状态期间将所述负电压施加至所述多个字线中的每一者的装置。
21.根据权利要求20所述的存储器装置，其进一步包含耦合到所述用于施加所述负电压的装置的负电压源。
22.一种无线装置，其包含：
处理器；以及
耦合到所述处理器的存储器装置，所述存储器装置包括字线逻辑电路，所述字线逻辑电路耦合到多个字线且经配置以向耦合到包含磁性隧道结(MTJ)装置的选定存储器单元的选定字线选择性地施加正电压且向非选定字线施加负电压，其中所述字线逻辑电路在备用状态期间将所述负电压施加至所述多个字线中的每一者。
23.根据权利要求22所述的无线装置，其中所述存储器装置包含自旋转移力矩随机存取存储器装置。
CN2009801019106A 2008-01-11 2009-01-09 在存储器装置读取操作期间向字线选择性地施加负电压的系统和方法 Active CN101911203B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/972,696 US7672175B2 (en) 2008-01-11 2008-01-11 System and method of selectively applying negative voltage to wordlines during memory device read operation
US11/972,696 2008-01-11
PCT/US2009/030540 WO2009089411A1 (en) 2008-01-11 2009-01-09 System and method of selectively applying negative voltage to wordlines during memory device read operation

Publications (2)

Publication Number Publication Date
CN101911203A CN101911203A (zh) 2010-12-08
CN101911203B true CN101911203B (zh) 2013-07-17

Family

ID=40568664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801019106A Active CN101911203B (zh) 2008-01-11 2009-01-09 在存储器装置读取操作期间向字线选择性地施加负电压的系统和方法

Country Status (10)

Country Link
US (1) US7672175B2 (zh)
EP (1) EP2232494A1 (zh)
JP (3) JP5502755B2 (zh)
KR (2) KR20120130262A (zh)
CN (1) CN101911203B (zh)
BR (1) BRPI0906774A2 (zh)
CA (1) CA2711671C (zh)
MX (1) MX2010007597A (zh)
RU (1) RU2450372C2 (zh)
WO (1) WO2009089411A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2405438B1 (en) 2010-07-07 2016-04-20 Crocus Technology S.A. Method for writing in a MRAM-based memory device with reduced power consumption
US8363453B2 (en) 2010-12-03 2013-01-29 International Business Machines Corporation Static random access memory (SRAM) write assist circuit with leakage suppression and level control
US8958263B2 (en) * 2011-06-10 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8811093B2 (en) * 2012-03-13 2014-08-19 Silicon Storage Technology, Inc. Non-volatile memory device and a method of operating same
CN103426477A (zh) * 2012-05-18 2013-12-04 北京兆易创新科技股份有限公司 一种NOR Flash 存储器的读方法及装置
CN103578561A (zh) * 2012-07-23 2014-02-12 北京兆易创新科技股份有限公司 一种快闪存储器及其擦除校验方法和装置
US9672885B2 (en) 2012-09-04 2017-06-06 Qualcomm Incorporated MRAM word line power control scheme
CN103730145A (zh) * 2012-10-15 2014-04-16 北京兆易创新科技股份有限公司 快闪存储器及其电压控制方法
KR102154026B1 (ko) 2013-08-29 2020-09-09 삼성전자주식회사 자기 메모리 장치의 동작 방법
US9928891B2 (en) * 2013-09-20 2018-03-27 Tohoku University Nonvolatile variable resistance memory circuit which includes magnetic tunnel junction element
CN105097030A (zh) * 2014-04-25 2015-11-25 北京兆易创新科技股份有限公司 存储器的编程校验方法和编程校验装置
JP6266479B2 (ja) * 2014-09-12 2018-01-24 東芝メモリ株式会社 メモリシステム
JP6271460B2 (ja) * 2015-03-02 2018-01-31 東芝メモリ株式会社 半導体記憶装置
US9905316B2 (en) * 2016-08-01 2018-02-27 Qualcomm Incorporated Efficient sense amplifier shifting for memory redundancy
KR102480013B1 (ko) * 2018-11-26 2022-12-22 삼성전자 주식회사 누설 전류를 보상하는 메모리 장치 및 이의 동작 방법
US20230054577A1 (en) * 2021-08-20 2023-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1053638A1 (ru) * 1982-02-08 1994-12-30 В.И. Овчаренко Накопитель для постоянного запоминающего устройства
SU1108915A1 (ru) * 1982-03-04 1997-05-27 В.И. Кольдяев Матричный накопитель для постоянного запоминающего устройства
KR100295150B1 (ko) * 1997-12-31 2001-07-12 윤종용 비휘발성메모리장치의동작방법과상기동작을구현할수있는장치및그제조방법
US7123936B1 (en) * 1998-02-18 2006-10-17 Ericsson Inc. Cellular phone with expansion memory for audio and video storage
JP3250525B2 (ja) * 1998-08-13 2002-01-28 日本電気株式会社 半導体記憶装置
US6058060A (en) * 1998-12-31 2000-05-02 Invox Technology Multi-bit-per-cell and analog/multi-level non-volatile memories with improved resolution and signal-to noise ratio
US6243298B1 (en) * 1999-08-19 2001-06-05 Azalea Microelectronics Corporation Non-volatile memory cell capable of being programmed and erased through substantially separate areas of one of its drain-side and source-side regions
US6333874B2 (en) * 2000-03-30 2001-12-25 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device having normal and standby modes, semiconductor integrated circuit and mobile electronic unit
US6631085B2 (en) * 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
US7177181B1 (en) * 2001-03-21 2007-02-13 Sandisk 3D Llc Current sensing method and apparatus particularly useful for a memory array of cells having diode-like characteristics
US7116593B2 (en) * 2002-02-01 2006-10-03 Hitachi, Ltd. Storage device
US6903965B2 (en) 2002-07-18 2005-06-07 Renesas Technology Corp. Thin film magnetic memory device permitting high precision data read
JP2004103202A (ja) * 2002-07-18 2004-04-02 Renesas Technology Corp 薄膜磁性体記憶装置
US6795342B1 (en) * 2002-12-02 2004-09-21 Advanced Micro Devices, Inc. System for programming a non-volatile memory cell
US6865119B2 (en) * 2003-02-10 2005-03-08 Artisan Components, Inc. Negatively charged wordline for reduced subthreshold current
JP2005005513A (ja) * 2003-06-12 2005-01-06 Sony Corp 不揮発性半導体メモリ装置およびその読み出し方法
JP2006060030A (ja) * 2004-08-20 2006-03-02 Renesas Technology Corp 半導体記憶装置
US7457149B2 (en) 2006-05-05 2008-11-25 Macronix International Co., Ltd. Methods and apparatus for thermally assisted programming of a magnetic memory device
JP5076361B2 (ja) * 2006-05-18 2012-11-21 株式会社日立製作所 半導体装置
JP2008198311A (ja) * 2007-02-15 2008-08-28 Renesas Technology Corp 磁気記憶集積回路装置

Also Published As

Publication number Publication date
RU2450372C2 (ru) 2012-05-10
WO2009089411A1 (en) 2009-07-16
JP2015092431A (ja) 2015-05-14
CA2711671C (en) 2013-12-17
JP5502755B2 (ja) 2014-05-28
US7672175B2 (en) 2010-03-02
BRPI0906774A2 (pt) 2015-07-14
JP2011510424A (ja) 2011-03-31
KR20100097762A (ko) 2010-09-03
RU2010133555A (ru) 2012-02-20
JP2013137859A (ja) 2013-07-11
US20090180315A1 (en) 2009-07-16
CN101911203A (zh) 2010-12-08
MX2010007597A (es) 2010-09-28
KR20120130262A (ko) 2012-11-29
CA2711671A1 (en) 2009-07-16
EP2232494A1 (en) 2010-09-29
JP5701917B2 (ja) 2015-04-15

Similar Documents

Publication Publication Date Title
CN101911203B (zh) 在存储器装置读取操作期间向字线选择性地施加负电压的系统和方法
US9437272B1 (en) Multi-bit spin torque transfer magnetoresistive random access memory with sub-arrays
US9142278B2 (en) Asymmetric write scheme for magnetic bit cell elements
JP4634153B2 (ja) 磁気ランダムアクセスメモリおよびそのデータ読み出し方法
US9653137B2 (en) STT-MRAM bitcell for embedded flash applications
US9105341B2 (en) Nonvolatile memory apparatus having magnetoresistive memory elements and method for driving the same
JP2008299891A (ja) 半導体記憶装置
US8134856B2 (en) Data protection scheme during power-up in spin transfer torque magnetoresistive random access memory
CN101276638B (zh) 具有铁电器件的半导体存储器器件及其更新方法
JP2013004151A (ja) 半導体記憶装置
US6504751B2 (en) Integrated memory having memory cells with a magnetoresistive storage property and method of operating such a memory
JP2019160365A (ja) 磁気メモリ装置及び磁気メモリ装置の書き込み方法
JP2012009100A (ja) 不揮発性記憶装置
US20200106005A1 (en) Magnetoresistive dynamic random access memory cell
US11328758B2 (en) Magnetic memory, and programming control method, reading method, and magnetic storage device of the magnetic memory
KR20230014647A (ko) 반도체 장치 및 반도체 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant