CN101877342A - 电路布置以及设计方法 - Google Patents

电路布置以及设计方法 Download PDF

Info

Publication number
CN101877342A
CN101877342A CN2010101700262A CN201010170026A CN101877342A CN 101877342 A CN101877342 A CN 101877342A CN 2010101700262 A CN2010101700262 A CN 2010101700262A CN 201010170026 A CN201010170026 A CN 201010170026A CN 101877342 A CN101877342 A CN 101877342A
Authority
CN
China
Prior art keywords
circuit
semiconductor element
bus
interlayer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101700262A
Other languages
English (en)
Other versions
CN101877342B (zh
Inventor
G·K·巴特利
R·D·胡弗
C·L·约翰逊
S·P·范德维尔
P·R·瓦里坎普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101877342A publication Critical patent/CN101877342A/zh
Application granted granted Critical
Publication of CN101877342B publication Critical patent/CN101877342B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

电路布置和方法在多层半导体堆叠中利用通用的标准化层间互连以促进在半导体管芯的堆叠上设置的功能单元之间的互连和通信。要求多层半导体堆叠中的每个电路层包括被大体上设置在相同形貌位置的层间接口区域，以使得当其上设置该电路层的半导体管芯在堆叠中被布置在一起时，每个半导体管芯内设置的导电体彼此对准以提供关于单独的电路层垂直地或横向地指向的层间总线。基于每个电路层中层间接口区域的标准化放置，和与层间总线相关联的导电体的标准化布置，可使用其上已经提供了期望实现层间总线的设计特征的标准化模板设计每个电路层，由此简化电路层设计和功能单元到层间总线的互连。另外，可以在半导体堆叠内限定垂直定向超节点以提供具有在堆叠的多个电路层中设置的功能单元的多个独立操作的节点。

Description

电路布置以及设计方法
技术领域
本发明总的来说涉及堆叠的互连的多个半导体管芯及其电路逻辑的设计。
技术领域
随着半导体技术就特征尺寸而言持续渐进地接近实用限制，设计者日益关注满足将日益复杂的电路集成到半器件或芯片上的需求的替代方式。另外，随着特征尺寸减小，且因此随着将更快更复杂的电路集成到给定的半导体芯片上，设计者发现在许多情况下，在半导体芯片上的各种功能单元之间的数据通信变为总性能的瓶颈。在设置在大的半导体芯片(例如，300或500mm2管芯尺寸)相对两端的功能单元之间的数据通信常常需要若干个时钟周期，以及需要芯片上的可观的缓冲逻辑。此外，总的来说，随着集成到芯片设计中的电路尺寸和数量的增加，制造工艺的产量典型地减小，由此增加了所制造芯片的成本。
一个提出的解决这些限制的解决方案是将多个半导体芯片或管芯物理地和电气地耦合在一起成为堆叠布置。通过这样做，较小、较不复杂且较不昂贵的单独的芯片可用于替代单个较大的、更复杂和更昂贵的芯片，且通常具有可相提并论或更好的总体性能。在许多情况下，例如，已经发现，在设置在多层半导体堆叠的不同层中的电路逻辑之间的垂直距离可能最终短于任意给定电路层内的最大水平距离，且同样地，在设置在不同芯片上的电路层之间传递数据可能比在相同芯片上的间隔点之间传递数据涉及更少的延迟。例如，某些现有的堆叠技术能够以小于100μm分开堆叠中相邻管芯上的电路层，这是许多管芯的最大水平面积的数值的量级，或远小于许多管芯的最大水平面积(例如，100mm2的管芯具有10,000μm的长度和宽度)。
但是，从设计的观点来看，多层半导体堆叠中的多个芯片上的集成电路可能是有问题的。对信号路径和导电体进行布图以有效地互连电路通常需要大量的设计工作，且设计被再利用的机会受到了限制。
因此，现有技术中持续显著需要促进多层半导体堆叠的设计和制造的改进的方式。
发明内容
本发明通过提供如下电路布置和方法来解决与现有技术相关联的这些及其他问题，所述电路布置和方法在多层半导体堆叠中利用通用的、标准化的层间互连以促进设置在半导体管芯的堆叠上的各功能单元之间的互连和通信。多层半导体堆叠中的每个电路层需要大体上设置在相同形貌位置处的层间接口区域，以使得当其上设置该电路层的半导体管芯被以堆叠方式布置在一起时，每个半导体管芯内设置的导电体彼此对准以提供关于单独的电路层垂直地或横向地定向的层间总线。通过这样做，设置在电路层上的功能单元可以被耦合到层间总线，以允许在不同电路层上的功能单元之间进行通信。此外，基于每个电路层中层间接口区域的标准化放置，和与层间总线相关联的导电体的标准化布置，可使用其上已经提供了实现层间总线需要的设计特征的标准化模板来设计每个电路层，由此简化电路层设计和功能单元到层间总线的互连。
例如，与本发明的一个方面一致，多个半导体管芯在堆叠中彼此物理地和电气地耦合，每个半导体管芯包括相对的面，其中每个半导体管芯的至少一个面包括在其上集成的电路逻辑，该电路逻辑限定了包括至少一个功能单元的电路层，其中每个半导体管芯的至少一个面包括在其上设置的层间接口区域，且其中当在堆叠内设置各个半导体管芯时，每个半导体管芯上的每个层间接口区域被设置在大体上相同的形貌位置处。层间总线将多个半导体管芯上的功能单元彼此电气地耦合，层间总线包括在每个半导体管芯的层间接口区域内设置且在每个半导体管芯的相对面之间延伸的多个导电体，其中当在堆叠中多个电路层彼此物理地和电气地耦合时，堆叠中相邻的半导体管芯的层间接口区域中设置的各个导电体彼此电气地耦合。
与本发明的另一方面一致，通过基于电路布置中多个功能单元的每一个的功能特性将电路布置中多个功能单元的每一个分配给多个电路层之一来设计多层电路布置。响应于用户输入，在分配有所述功能单元的相应电路层上布图每个功能单元，其中每个电路层限定了被配置为集成到半导体管芯上的电路逻辑，以及其中每个电路层包括设置在其上预定形貌位置处的层间接口区域，以使得当各个半导体管芯在堆叠中彼此物理地和电气地耦合时，多个电路层上的层间接口区域被设置在大体上相同的形貌位置处，且其中每个层间接口区域包括被配置为限定层间总线的多个信号路径，当各个半导体管芯在堆叠中彼此物理地和电气地耦合时，层间总线将多个电路层彼此电气地互连。此外，响应于用户输入，将每个功能单元互连到分配有所述功能单元的电路层的层间接口区域中的多个信号路径的至少一个子集。
与本发明的又一方面一致，电路布置可包括半导体堆叠，半导体堆叠包括在其上限定电路逻辑的多个电路层，半导体堆叠包括彼此物理地和电气地耦合的多个半导体管芯，且每个半导体管芯包括相对的面，且其中每个半导体管芯的至少一个面包括在其上集成的包括至少一个功能单元而且限定多个电路层当中一个电路层的电路逻辑。电路布置还可包括由电路逻辑限定且设置在半导体堆叠的多个电路层上的多个独立操作的垂直定向的超节点，其中每个垂直定向的超节点包括在多个电路层的至少一个子集当中垂直分布的多个功能单元；多个层间总线，其每一个专用于垂直定向的超节点之一并将其功能单元电气地耦合在一起，且每个层间总线包括设置在相应的层间接口区域内的多个导电体，所述层间接口区域被设置在每个半导体管芯上并在每个半导体管芯的相对的面之间延伸，其中当在堆叠中多个电路层彼此物理地和电气地耦合时，设置在堆叠中相邻的半导体管芯的层间接口区域中的各个导电体彼此电气地耦合，且其中对于每个垂直定向的超节点，当它们各自的半导体管芯被设置在堆叠内时，将其层间接口区域设置在大体上相同的形貌位置处；以及设置在多个电路层之一中并被配置以在多个垂直定向的超节点之间传递数据的层间总线。
在附于这里并形成另外的部分的权利要求中提出特性化本发明的这些及其他优点和特征。但是，为了更好地理解本发明和通过使用本发明所获得的优点和结果，应该参考附图，并且参考所附的说明书，其中描述了本发明的示例性实施例。
附图说明
图1是包括与本发明一致的层间总线的多层半导体堆叠的框图。
图2是来自图1的多层半导体堆叠的示例性电路层的框图。
图3是图示用于图1的多层半导体堆叠中的半导体管芯示例性接触焊盘阵列的框图。
图4是图1的多层半导体堆叠的功能截面图。
图5是图示用于重新设计单个电路层设计以与本发明一致的方式在多层半导体堆叠中实现的处理的流程图。
图6是图示能够由图5的处理重新设计的示例性单个电路层设计的框图。
图7是图6的单个电路层设计的框图，图示了对多个电路层的单个电路层设计中功能单元的映射。
图8是图6的单个电路层设计的多层半导体堆叠实现的功能分解透视图。
图9是来自图8的多层半导体堆叠的计算电路层的框图。
图10是来自图8的多层半导体堆叠的加速器电路层的框图。
图11是来自图8的多层半导体堆叠的I/O电路层的框图。
图12是另一多层半导体堆叠实现的框图，图示了与本发明一致的用于层间总线的多总线分段的使用。
图13是又一多层半导体堆叠实现的框图，图示了不同尺寸的半导体管芯的使用。
图14是还一多层半导体堆叠实现的框图，图示了包括不同半导体制造设计规则的半导体管芯的使用。
图15是适于以与本发明一致的方式设计多层半导体堆叠实现的计算机系统的框图。
具体实施方式！
与本发明一致的实施例利用通用的标准化层间总线来促进设置在多层半导体堆叠中不同电路层中的各功能单元之间的通信。在这方面，可以考虑使单独的电路层包括设置在半导体衬底上的逻辑电路的二维布图。将认识到，作为制造处理的结果，单个电路层可包括多个物理层(例如，金属层，电介质层等)，但是该多个层共同地限定了大体上在二维覆盖区上布图的逻辑电路。因此多层半导体堆叠包括以重叠关系彼此互联的多个电路层，以有效地限定三维电路设计，增加了垂直或横向维度到单独的电路层的平面维度，并利用层间总线来沿着单独的电路层内限定的各功能单元之间的垂直方向通信。
例如，图1图示了包括多个半导体管芯或芯片12的多层半导体堆叠10，每个半导体管芯包括一个或多个功能单元14。根据本发明，多个芯片12上的功能单元14经由垂直地或横向地定向的层间总线16彼此通信，且以堆叠的布置彼此物理地和电气地耦合。
如图2所示，为实现通用的标准化层间总线，每个半导体管芯12包括设置在管芯的预定形貌(topographic)位置的层间接口区域18，其包括设置在预定位置的多个导电体(图2中没有示出)，以使得当将管芯12堆叠在一起时，各个层间接口区域18且因此在其中的导电体在形貌方面彼此对准(在本发明的环境下，且假定其中x和y指电路平面内的维度且z指垂直于电路的平面的维度的x-y-z坐标系统，当在其上形成两个特征的管芯在堆叠中被布置在一起时，在两个特征具有大体上相同的x，y坐标时它们在形貌上对准)。在许多情况下，由于该对准，各个管芯内的导电体形成层间总线的彼此互连是从管芯彼此物理地和电气地互连到堆叠中自动产生的结果。
将认识到，取决于例如需要的总线分段的数目，实现总线需要的互连的数目，功能单元的数目和布置，和各个管芯的尺寸之类的因素，层间接口区域可采用多种形式。例如，如果堆叠包括可变尺寸的管芯，则不同管芯上的层间接口区域可以是不同尺寸的，但是尽管如此可包括相应的和在形貌上对准的导电体以实现总线。并且，接口区域可以是单个连续区域或可以分为多个不连续区域。此外，如以下关于图8论述的，堆叠中的某些电路层可包括层内总线互连，例如，互连层间总线的多个总线分段，以使得一个电路层的层间接口区域可以是另一层的层间接口区域的超集或子集。
在图示的实施例中，用于电路层的功能电路(例如，电路设计中的功能单元14)可以不设置在层间接口区域内，而是另行需要被放置在管芯的功能区域20中。在本发明的上下文中，功能单元通常是指已经为功能目的划分为分立单元的、功能地相关的逻辑电路。虽然在图示的实施例中，功能单元典型地是高度复杂的电路，例如处理器核心、存储控制器或加速器单元，将认识到在其他实施例中，功能单元的复杂性和功能性可以更复杂或更简单，且与本发明一致的层间总线可以用于允许在可以集成到电路设计中的实际上任意类型的逻辑电路之间的数据通信。
现在转到图3，虽然不是必须的，典型地期望在多层半导体堆叠的全部电路层当中，以可重复的规则图形在层间总线中安置导电体。例如，在图示的实施例中，可能期望将导电体布置为规则的二维阵列，例如矩形阵列，此外，可能期望将这种阵列与作为每个半导体管芯的功率分配网络操作的功率分配导电体的阵列集成。
例如，图3图示了在半导体管芯12的表面之上设置的接触焊盘22的矩形阵列。设置在层间接口区域18内的灰色焊盘24被耦合到层间总线的导电体，而黑色焊盘26是耦合到正电压(VDD)或者地的功率分配焊盘。白色焊盘22是虚拟焊盘，且与任意有源电路电气地隔离。但是，虚拟焊盘用作附加的机械连接，可将相邻的半导体管芯固定到所述虚拟焊盘。
在该实施例中，层间总线焊盘24的间距是功率分配焊盘26的三倍，由此在层间接口区域18中的焊盘的任意3×3栅格内，将有九个层间总线焊盘24，但是在功能区域20中的焊盘的任意3×3栅格内，将有一个功率分配焊盘26和八个虚拟焊盘28。
例如，在一个实施例中，层间总线焊盘的间距是50μm，而功率分配焊盘的间距是150μm，其是与例如现有的微C4焊接技术兼容的。例如，在具有在210mm2(18.6mm×11.3mm)面积上分布的接触焊盘的半导体管芯上，可以提供84,072(226×372)个接触焊盘的阵列。以图3所示的方式配置的层间接口区域具有大约18.6mm×0.55mm的尺寸(或等于11行接触焊盘的宽度)，其占据小于5％的管芯上可用空间，且将提供4092个独立的信号路径。
将认识到，在某些实施例中，功率分配焊盘还可以被设置在层间接口区域内，且在其他实施例中，可以考虑某些正电压和地导电体作为层间总线体系结构的一部分，且因此由于该原因所述正电压和地导电体存在于层间接口区域内。另外将认识到，正电压和地接触焊盘的分布可在不同实施例中不同，例如，具有比接地焊盘更多或更少的正电压接触焊盘，或具有在整个功能区域中以不规则分布图形分布的功率分配焊盘。
如图4所示(没有按比例示出)，在一种实施方式中，多层半导体堆叠10中的半导体管芯12彼此物理地和电气地以堆叠布置耦合。每个管芯12包括衬底40(例如，硅衬底)，且每个管芯包括相对的表面或面42、44，且其至少一个包括电路逻辑46，所述电路逻辑集成在表面或面上并限定用于多层堆叠的电路层。其中可以在衬底40的表面上制造集成电路逻辑的各种方式对从本公开中获益的本领域技术人员是公知的，且因此在这里不再更详细地描述。
为将半导体管芯12物理地和电气地耦合在一起，且由此联接用于层间总线的导电体，可以使用各种技术。例如，在一个实施例中，在传统厚度(例如，大约700μm厚)的硅晶片上制造每个半导体管芯。然后将晶片的一侧(与电路逻辑所在的一侧相反)接地并抛光例如到大约50至大约70μm厚。在完全在表面42、44之间延伸的每个管芯中形成(例如，经由离子蚀刻)孔的规则阵列(例如，在该50μm的实现中，采用与接触焊盘的规则阵列相同的间距)，且将导电材料淀积在所述孔的壁上。随后孔被填充硅以形成硅过孔(TSV)48。然后在每个管芯12的相对的表面42、44上形成接触焊盘22的形貌对准的规则阵列，其中在相对的表面42、44上形貌对准的接触焊盘22通过在上述焊盘22之间延伸的各个通路48彼此电气地耦合。
将认识到，TSV可完全地延伸通过每个管芯12，或TSV的某些或全部可间断地通过每个管芯的厚度。例如，在某些实施例中，对于与Vdd/Gnd相关联的任意TSV，期望完全地延伸通过管芯的厚度，且对于与携带数据的信号相关联的TSV，数据信号可经由接触焊盘22进入单个电路层的底部，连接到电路层中的电路，且使得该电路的输出路由到相同的形貌位置并耦合到延伸通过管芯的衬底至相对的接触焊盘22的TSV。
在图示的实施例中，不需要在形貌上对准管芯上任意虚拟接触焊盘的每个管芯中形成通路。因此，例如，可需要在每个管芯的层间接口区域18内以层间总线导电体的间距形成通路的规则阵列(在该实施例中，50μm)，但是在功能区域20以功率分配导体的间距形成通路的规则阵列(在该实施例中，150μm)。通过这样做，有源电路层的功能区域的否则将由通路占据的面积可用于功能电路。
一旦在半导体管芯12的相对表面上形成接触焊盘，管芯12可以与晶片分离，并使用多种不同类型的芯片焊接技术(例如，压缩焊接或微C4(可控崩塌芯片连接))中的任意一种，以堆叠的布置物理地和电气地彼此耦合，使得形成物理的/电气的互连50的规则阵列，其接合相邻的半导体芯片12的相邻表面42、44上的接触焊盘22。还可以执行附加的制造步骤，例如，安装堆叠10到载体或包装，应用热油脂，附加散热器，封装堆叠等以完成装配。
虽然每个半导体管芯12被示出为在两个表面上包括接触焊盘，在其中一个表面上设置单个电路层，且所有管芯被定向以使得每个管芯有源层面向下，然而将认识到，在其他实施例中可使用可替换的布置。例如，不同的管芯互连技术可以用于相同堆叠内的不同管芯，且可以与堆叠中的其他管芯不同地配置设置在堆叠的顶部或底部的管芯。作为实例，堆叠中的端部(或顶部)管芯可以不包括通路，且可简单地包括直接耦合到管芯单个面上的有源电路的接触焊盘。但是，在许多实施例中，对于端部管芯，期望在与有源电路相对的面上包括通路和接触焊盘，这是因为假定导电通路和接触焊盘通过堆叠的整个厚度在形貌上对准，通路中的导电材料可以以与热管大致相同的方式操作。
作为另一实例，可将有源电路集成到半导体管芯的两个表面上，或者可以通过晶片将两个半导体衬底面对面或者背对背地接合在一起而形成双侧半导体管芯。作为又一实例，堆叠中的可选的管芯可以被翻转以将特定半导体管芯上的有源电路定向为更靠近或更远离相邻的半导体管芯上的有源电路。
还将认识到，可以使用当前巳知的或者可能随后开发出的多个替代的制备、封装和制造技术来制造与本发明一致的多层半导体堆叠。因此本发明不限于在这里描述的特定的技术。
接下来图5图示了可以用来以与本发明一致的方式设计多层半导体堆叠的电路布置的示例性设计处理80。在该实现中，现有的单个电路层设计(在这里也被称为二维设计)被重新设计或改编为适于实现多层半导体堆叠的三维设计。但是，将认识到可以采用其它设计方法，且三维或多层半导体堆叠设计的设计不必基于先前存在的二维设计。因此本发明不限于在这里使用的特定的设计方法。
处理80在块82开始，以现有的二维设计和普通平面布置开始。设计中的电路逻辑典型地被组织成多个功能单元，其中每个功能单元包括功能地与执行通常的计算任务相关的电路逻辑。附加支持电路可能不具有任意特定的高级任务，但是设计的操作需要该附加支持电路，该附加支持电路也可视为被组织成用于处理80的目的的功能单元，且可能需要将无关但是能够被布图在相同的一般区域中作为促进重新设计处理的功能单元的电路逻辑分组在一起。例如，在如下所述的实例中，可能期望将如下的大量电路分组在一起，所述电路不将特定处理核心或加速器单元专用于处理辅助任务(例如外部驱动和接口、联网、测试、调试、时钟和/或功率分配、存储控制等)的一个或多个I/O功能单元。
接下来，在块84，单个电路层中的功能单元，二维设计被再划分为N个电路层。虽然可以使用各种替换的方法，然而典型地期望将相同电路层上功能地相关的功能单元分组在一起。此外，在设计中存在给定功能单元的多个实例的情况中，可期望将所有那些实例定位在相同的电路层上。例如，在包括多个处理核心的设计中，可能期望将那些处理核心分配给相同的层。
接下来，在块86，从物理和逻辑的观点来看，限定了层间互连或总线。具体的，确定每个电路层上的层间接口区域的维度和位置以及该区域内用于总线的通路和导电体的特定位置。类似地，在块88，确定层-层功率分配网络(Vdd/Gnd)，由此指定了正电压和接地通路的位置。
接下来，在块90，使用层间总线导电体位置和功率分配网络位置创建物理层-层模板，以设计出用于通路的适当区域并提供可以电耦合到每个电路层上的逻辑电路的接触点。另外，模板可以提供标准化总线接口逻辑以促进功能单元电路到层间总线的互连。
接下来，如块92-96所示，通过在各个层设计中设置分配给那些层的功能单元并将那些功能单元耦合到由背景模板限定的层间总线和功率分配网络，所创建的模板随后可被用作多层设计中每个电路层的背景。如块98所示，一旦设计了每个层，可以为了测试和仿真的目的堆叠N个层，且然后该设计适于制备和制造。
典型地，响应于来自电路设计师的用户输入，通过基于软件的电路设计工具执行电路层设计中功能单元的放置，以及功能单元到层间总线的信号路径的互连。设计处理使得产生一个或多个设计文件，在制造与本发明一致的多层半导体堆叠的制备处理期间，可根据该设计文件测试、仿真、调试和最终使用设计。
图6-11进一步通过实例的方式图示了在图5中所示的处理。在图6中，具体地说，图示了用于多核心联网装置的示例性二维设计100。设计100包括系统总线102，多个功能单元彼此耦合到该系统总线以及耦合到设计中的其他支持和接口逻辑。例如，其中可以使用与可从国际商业机器公司获得的电源处理器体系结构结合使用的PowerBus或PBus总线体系结构来实现系统总线102。
设计100包括多个(例如，16个)节点104，其中每个节点104包括耦合到共享的L2高速缓存108的多个(例如，四个)处理核心106。例如，每个处理核心106可以被实现为电源体系结构的兼容核心。
设计100还包括存储控制器逻辑110，其包括多个(例如，四个)存储控制器块112，每个存储控制器块具有用于耦合到芯片外(off-chip)存储器的协物理存储器接口块114。设计100还包括一组加速器块，用于提供加速设计中所需的各种功能的专用逻辑，例如，图形匹配(块116)、XML处理(块118)、加密(块120)和压缩/解压(块112)。加速器块116-122被分组为四个组，每个组利用相关联的总线接口逻辑(PBIC)块124与系统总线102接口。
三个芯片/芯片接口块126提供芯片-到-芯片通信，且通过相关联的PBIC块128耦合到系统总线102，然而另一PBIC块130将多个附加的联网和接口逻辑块耦合到系统总线102。特别地，PCIExpress块132耦合到芯片上PCI总线134，而分组处理器单元136和主机以太网控制器块138耦合到芯片上总线140。分组交换接口块142和40G比特以太网媒体访问控制块144耦合在总线134和140之间，且多个物理接口块146耦合到总线134以与外部(芯片外)装置通信。10G比特以太网媒体访问控制块148还耦合到总线134并通过物理接口块150与芯片外接口。低管脚计数(LPC)块152还经由PBIC 130与系统总线102接口，且耦合到LPC IO块154。在图6中没有图示的附加支持逻辑当中，附加的电路逻辑(例如，可编程中断控制器(PIC)块156和普适逻辑(pervasive logic)158)也可被包括在电路设计100中。例如，普适逻辑158可包括JTAG、性能监视器、时钟控制器、POR和错误控制逻辑。
为重新设计用于多层半导体堆叠的电路设计100，如上关于图5中的块84所述，设计100中的功能单元被再划分为多个电路层。例如，图7图示了电路设计100中功能单元被划分为四个电路层。在该实例中，标明为I/O层1的第一层用于存储控制器，网络以及接口逻辑，普适逻辑及其他支持逻辑，包括实现芯片外通信所需的任意其他逻辑。十六个处理节点104(包括总共64个处理核心)被分配给两个计算层(标明为计算层2和3)，且加速器块116-122被分配给单独的加速器层(标明为加速器层4)，产生总共四个单独的电路层。
接下来，如上关于图5的块86所述，限定层-层或层间互连。例如，图8图示了包括四个层162、164、166和168的示例性多层电路设计160，该四个层分别对应于I/O层1、计算层2、计算层3和加速器层4。
在该实现中，以四个分段限定了层间总线170。在该实现中，使用PowerBus体系结构兼容总线，其包括单独的命令和数据总线(在172和174图示)和普适互连(在176图示)。例如，在一个实施例中，PowerBus数据总线可包括提供8×32B宽的数据总线的2560信号路径和提供命令总线(包括46个地址比特、17个Ttag比特、6个Ttype比特、7个Tsize比特、10个snoop比特、40个组合响应比特)的210信号路径。附加的40到80个信号路径可以用于提供普适的信号路径，例如，LBIST信道、ABIST接口、跟踪和性能监视信号路径、通电复位信号路径、错误状态信号路径、中断信号路径、时钟控制路径、本地时钟缓冲器(LCB)信号路径等。但是，将认识到信号路径的分配和到层间总线的互连可在不同实施例中不同，这样本发明不限于在这里描述的特定的分配。
在该实现中，多层设计中功能单元到层的划分用于实现彼此独立操作的多个垂直定向的“超节点”或片(尽管它们在设计的相同层上分布)。具体地说，限定了四个超节点，每个超节点包括四个计算节点(每个计算层164，166中两个计算节点)和加速器层168中的一组专用的加速器块。层间总线170中的各个总线分段专用于每个超节点，且结果，在每个层164、166和168上限定了四个单独的层间接口区域178。但是，超节点共享层162上的I/O资源，以及经由互连总线分段的层内总线彼此通信，且结果，可以共享层162的层间接口区域180，且其另外包括将各个总线分段逻辑地彼此接合的逻辑。层162-168的各个层间接口区域178、180外的区域是功能区域182，在功能区域182内，可以放置通常以184表示的功能单元。
一旦已经限定了层-层互连，如上关于图5所述，创建模板且其被用作用于各个电路层的设计的背景。在图8-11的实现中，使用两个单独的模板，第一模板用于计算和加速器层164-168(因为这些层包括四个分开的总线分段)且第二模板用于I/O层162(因为在该层中有效地接合了四个总线分段)。例如，图9图示了用于图示的计算层164的一个适当的布图，其还可以适于计算层166。在图9以及在图10-11中，将认识到标号2xx的块或功能单元典型地对应于图6的二维电路设计中标号为1xx的块或功能单元，而且在许多实例中，在三维多层半导体堆叠设计中可以简单地再次使用来自二维设计的块或功能单元。
在该布图中，每个超节点包括两个计算节点204，每个计算节点204具有四个处理核心206和共享的L2高速缓存208，且对于用于超节点的相关联的总线分段耦合到层间总线逻辑200。将认识到，通过以如图9所示的方式配置的两个计算层，每个超节点将具有分配给其的总共四个计算节点204。
图10图示了加速器层168的一个适当的实现，包括到层间总线分段200的连接，且每个超节点被分配各自的加速器块，包括图形匹配块216、XML处理块218、加密块220和压缩/解压块222。每个超节点还包括相关联的总线接口逻辑(PBIC)块224以接口各个加速器块和层间总线。
图11图示了I/O层162的一个适当的实现，包括层间总线200的一部分，其另外包括一个或多个层内总线，所述层内总线互连四个层间总线分段，且由此允许每个超节点访问I/O层162上的功能单元以及允许其彼此通信。
如上所述，可以以多个方式实现与本发明一致的层间总线。典型地，层间总线包括与经总线的数据通信相关联的功能信号路径，以及附加支持或普适信号路径，例如，其包括功率分配信号路径、时钟分布信号路径、测试/调试信号路径、中断信号路径、复位信号路径等。功能信号路径可实现多个总线实现方式，包括实现单独的命令、地址和数据信号路径的总线实现方式，或其中经由相同信号路径传递命令、地址和/或数据的总线实现方式。还可以实现各种总线或网络体系结构，例如，点对点、交换、多点连接(multi drop)等，且可以在体系结构中使用控制逻辑以将层间总线划分为多个分段，以使得不要求耦合到总线的全部功能单元共享相同带宽。虽然在这里使用术语“总线”，将认识到层间总线实际上可以包括使得电路设计中的多个逻辑单元能够彼此通信的任意网络体系结构，且层间总线体系结构可以包括实现期望的联网体系结构所需要的各种缓冲器、控制器、交换机、路由器等。此外，在某些实施例中，电路层可以被标明为源、终端和/或内部层，其中在每个这种层中实现不同的总线控制逻辑以为给定的总线体系结构提供适当的总线源和终端逻辑。例如，可能期望使用I/O层162上的一个或多个主总线控制器来管理经由每个总线分段的数据通信。
普适信号路径到层间总线体系结构中的集成在整个多层半导体堆叠上分布电路设计的普适逻辑方面提供了附加的益处，这是因为仅将半导体管芯对准到堆叠中并将它们接合在一起的处理不仅形成了层间总线，而且还在整个多个电路层上分布了包括时钟逻辑和测试/调试逻辑的普适逻辑。此外，在制造期间实现附加的益处，这是因为一旦在管芯上形成接触焊盘，每个半导体管芯的层间接口区域内普适信号路径的标准化位置使得能够单独地测试单个半导体管芯，此外，一旦将半导体管芯接合到堆叠中，外部半导体管芯之一上的相同接触焊盘可用于执行整个接合的堆叠的附加全局测试。
另外，层间总线可以包括层内的部分，例如，互连堆叠中在形貌上彼此偏离的多个总线分段。例如，图12图示了示例性的多层半导体堆叠300，其中包括两个层间总线分段302A和302B的层间总线302另外包括层内总线分段304，以使得耦合到层间总线分段302A的功能单元306A能够与耦合到另一层间总线分段302B的功能单元306B通信。在该实现中，可以在每个分段302A、302B和304之间使用联网逻辑，以定位每个层间分段302A、302B的带宽，并仅使用层内分段304来中继来自层间总线分段302A、302B中的一个、被寻址到层间总线分段302A、302B中的另一个上的功能单元的通信。但是，在其他实施例中，层间总线可以是全局的，其中在给定多层半导体堆叠中全部功能单元共享相同的带宽，或可以实现完全地彼此隔离的多个层间总线。
标准化或通用层间总线体系结构的另一益处在于，给定堆叠内的各个电路层和半导体管芯可以具有不同的维度和/或组成。例如，如图13所示，与本发明一致的多层半导体堆叠310可以包括一个或多个半导体管芯，例如与堆叠中的其他半导体管芯314、316尺寸不同的管芯312。只要当将管芯接合到堆叠中时在形貌上对准用于层间总线的接触焊盘，则各个管芯的物理维度可以彼此独立。
作为另一实例，如图14所示，与本发明一致的多层半导体堆叠320可以包括一个或多个半导体管芯，例如使用与堆叠中的其他半导体管芯324、326不同的半导体制造设计规则来设计和制造的管芯322。具体地说，图示的管芯322使用45nm工艺制造，而图示的管芯324、326使用32nm工艺制造。只要当将管芯接合到堆叠中时在形貌上对准用于层间总线的接触焊盘，则每个单独的管芯上逻辑电路的特征尺寸可以彼此独立。另外，该配置允许可以以更新的、更先进的层再次使用某些遗留层的可能性。例如，在图8的电路设计中，使用较小的特征尺寸制造的计算层的新的高性能版本可以代替遗留的计算层，其中在新的多层半导体堆叠中再次使用来自前一代的加速器和I/O层。
此外，在这里描述的方法中，具有公共功能性的功能单元可以被分配给特定的电路层，在设计再次使用方面，能够得到显著的灵活性。例如，如上关于图8-11所述的基本多层设计160包括单独的I/O、计算和加速器层162、164/166、168，其可用于通过简单地混合和匹配用于不同半导体堆叠中不同功能层的半导体管芯来实现整个系列的产品。公共的I/O层162可以用作全部变型的起点，例如包括：
低功率-I/O层，1计算层
低功率+加速器-I/O层，1计算层，1加速器层
中等功率-I/O层，2计算层
中等功率+加速器-I/O层，2计算层，1加速器层
高功率-I/O层，3计算层
高功率+加速器-I/O层，3计算层，1加速器层
并且，通过提供不同的加速器层，可以从相同的通用计算平台制备各种类型的专用装置。例如，包括适当的加速硬件的加速器层可以用于优化用于特定应用的装置，例如联网、图形处理、加密等。同样地，可以在不同的变型中使用具有不同的功耗特性的不同的替换层，以使得相同平台能够被用于高性能/高功率和低性能/低功率应用两者。另外，在这里描述的技术可以用于提供用于不同变型的高速缓存存储器的不同级别和/或尺寸，以使得例如，需要附加的高速缓存存储器的应用可利用在几个电路层上实现的更大的高速缓存存储器或多级高速缓存。
独立电路层的使用还可以提供利用不同层上的不同类型的电路的能力，例如，所述不同类型的电路包括某些层上的FPGA。另外，独立的电路层可以使得需要不均匀特性的专用电路能够与单个层隔离，例如，考虑芯片外驱动、可变电压、无源或模拟组件、电压调节电路。在某些实施例中，还可以为了测试/调试目的或样机制造而单独地使用专用层，然后一旦特定的设计投入生产，则该层由不同的操作层代替。
如上所述，图8-11中图示的配置的另一有益方面在于，垂直地划片每个电路层并利用每个电路层上相同逻辑的多个实例，以使得单独的实例形成垂直定向的超节点，其在I/O层中彼此接口，且是独立操作的单元。图8-11的配置有效地是四个独立处理器的集合，每个处理器包括16个处理核心、专用的L2高速缓存和专用的一组加速器。
例如，在多个实施例中期望限定多个独立操作的垂直定向的超节点(其是彼此的功能复制)，例如，以从与该电路接口的外部电路的观点来看，限定多个以大体上以彼此相同的方式操作的电路(例如，类似于将多个处理器芯片集成到相同的集成电路中)。此外，在某些实施例中，为了便于设计、制备和测试，期望使用功能单元的相同实例实现多个超节点，例如，以使得对于其中为垂直定向的超节点之一限定功能单元的每个电路层，对于多个垂直定向的超节点中的每一个在这种电路层中限定了这种功能单元的相应实例。因此，例如，以计算节点204的八个实例图示了每个计算层164、166，其中将两个这种实例分配给每个垂直定向的超节点，而以加速器块的多个实例图示了加速器层168，包括图形匹配块216、XML处理块218、加密块220和压缩/解压块222，其中将单独的实例分配给每个超节点。将认识到在某些实施例中，从用于实现这种实例的电路逻辑的角度，分配给不同超节点的功能相同的实例也可能相同，而在其他实施例中，例如优化电路设计的物理布图的考虑可能需要使用不相同的下层电路逻辑实现的功能相同的实例。
此外，由于每个超节点内电路的垂直定向，超节点比其在单个电路层上实现的情况在空间上更加紧凑，且更少受到超节点内的功能单元之间的信号传播延迟的影响。例如，假定以7mm×7mm(7000μm×7000μm)的面积实现计算层164，166中的每个节点204。通过层间总线(假定70μm的层厚度)通信的两个节点被并排布置在相同层上，且迫使其与层内通信，信号路径的长度将至少是较长幅度的量级，且因此需要较慢的数据传输速率来考虑将在那些信号路径中存在的附加传播延迟。同样地，对于较大的高速缓存存储器，与比并排安置的情况相比，在隔离层中定向那些高速缓存存储器可以将那些存储器定向为更靠近处理逻辑。
将认识到，在这里描述的电路层设计可被实现为通用门网表，或以其它方式实现为可由本领域技术人员所知的。网表是电路的逻辑功能的布尔-代数表示(门，标准单元)，类似于为高级程序应用列出的汇编码。例如，还可以以可合成的形式实现电路层设计，如例如Verilog或VHDL的硬件描述语言中描述的。除网表和可合成实现之外，还可以以较低级的物理描述传达电路层设计。例如SERDES、PLL、DAC、ADC等的模拟元件可以分布在例如GDSII的晶体管布图格式中。有时也以布图格式提供电路层设计的数字元素。还将认识到，与本发明一致地实现的电路层设计以及其它逻辑电路可以以计算机数据文件的形式分布(例如，以逻辑定义程序代码)，其在各级别细节定义了实现这种逻辑的电路布置的功能性和/或布图。因此，虽然已经以及在下文中将以完全功能集成电路装置实现的电路布置和这种装置的堆叠布置、利用这种装置的数据处理系统、和其它实体的物理硬件电路的背景描述了本发明，然而从本公开直接受益的本领域技术人员将认识到，还可以在程序产品内实现本发明，且同等地应用本发明而不论用于分布程序产品的计算机可读的或信号承载介质的特定类型如何。计算机可读的或信号承载介质的实例包括，但不限于物理的可记录类型介质，例如易失和非易失存储器件、软盘、硬盘驱动器、CD-ROM和DVD等(以及其他)，和例如数字和模拟通信链路的传输类型的介质。
还将认识到，可至少部分地使用计算机化设计和仿真工具执行上述设计处理。例如，图15图示了设备400，在其内可执行设计处理中的各种步骤。在图示的实施例中的设备400被实现为经由网络402耦合到一个或多个客户端计算机404的服务器或多用户计算机。为了本发明的目的，每个计算机400，404实际上可以表示任意类型的计算机，计算机系统或其他可编程电子设备。此外，例如，在簇或其它分布式计算系统中，可以使用一个或多个联网的计算机实现每个计算机400，404。替代地，可以在单个计算机或其他可编程电子设备内实现计算机400，例如，在台式计算机、膝上型计算机、手持计算机、移动电话、机顶盒等内。
计算机400典型地包括中央处理单元406，其包括耦合到存储器408的至少一个微处理器，存储器408可以表示包括计算机400的主存储的随机存取存储器(RAM)器件，以及任意补充级别的存储器，例如，高速缓存存储器、非易失性或备用存储器(例如，可编程或闪存存储器)，只读存储器等。另外，可以考虑存储器408包括物理上定位在计算机400中其它位置的存储器，例如，CPU 406中的处理器中的任意高速缓存存储器，以及用作虚拟内存的任意存储容量，例如，如存储在大容量存储器件410上或存储在耦合到计算机400的另一计算机上。计算机400还典型地接收用于外部地传递信息的多个输入和输出。为了与用户或操作者接口，计算机400典型地包括用户界面142，其包括一个或多个用户输入装置(例如，键盘、鼠标、轨迹球、操纵杆、触板、和/或麦克风等以及其他)和显示器(例如，CRT监视器、LCD显示面板和/或扬声器等以及其他)。另外，可以经由另一计算机或终端接收用户输入。
对于辅助存储，计算机400还可以包括一个或多个大量储存器件410，例如，软盘驱动器或其它可拆卸盘驱动器、硬盘驱动器、直接存取存储器件(DASD)、光驱动器(例如，CD驱动器、DVD驱动器等)和/或带驱动器等。此外，计算机400可以包括与一个或多个网络402(例如，LAN、WAN、无线网络和/或因特网等)的接口414，以允许与其他计算机和电子设备的信息通信。应该认识到，如本领域中熟知的，计算机400典型地包括在CPU 406和每个组件408、410、412和414之间适当的模拟和/或数字接口。在本发明的上下文内构想了其他硬件环境。
计算机400在操作系统416的控制下操作，且执行或依靠各种计算机软件应用、组件、程序、对象、模块、数据结构等，如将在下面更详细地描述的。例如，可以通过各种设计和仿真工具418的辅助来执行在这里描述的处理，其可以作为输入接收，并作为输出产生一个或多个电路设计420。另外，如上所述，层模板422可以用于促进包括适于实现通用或标准化层间总线的特征的电路层的设计。此外，还可以在经由网络402耦合到计算机400的另一计算机(例如，在分布或客户端-服务器计算环境)中，在一个或多个处理器上执行各种应用、组件、程序、对象、模块等，由此，实现计算机程序功能所要求的处理可以通过网络被分配给多个计算机。
总的来说，执行以实现本发明的实施例的例程(无论实现为操作系统的一部分或特定应用程序、组件、程序、对象、模块或指令序列，或甚至其子集)在这里将被称为“计算机程序代码”，或简单地称为“程序代码”。程序代码典型地包括在各种时间驻留于计算机中的各种存储器和存储器件中的一个或多个指令，且在由计算机中的一个或多个处理器读取和执行时，其使得计算机执行实现具体表现本发明的各个方面的步骤或元件所需的步骤。此外，虽然已经以完全功能计算机和计算机系统的上下文描述了本发明的各方面，本领域技术人员将认识到本发明的各种实施例能够分布为各种形式的程序产品，且同等地应用本发明而不论用于实际上执行分布的计算机可读介质的特定类型如何。
另外，可以基于应用标识在这里描述的各种程序代码，在应用内，以本发明的特定实施例实现各种程序代码。但是，应该认可下面的任意特定程序名称仅是为了方便起见而是用的，且因此本发明不应该限于单独地用于由这种名称标识和/或暗示的任意专门应用。此外，典型地给定其中计算机程序可以被组织成例程、过程、方法、模块、对象等的无数方式，以及其中可以在位于典型的计算机内的各个软件层(例如，操作系统、库、API、应用、小程序等)当中分配程序功能性的各种方式，应该认可本发明不限于在这里描述的程序功能性特定组织和分配。
可以进行各种修改而不脱离本发明的精神和范围。例如，虽然在这里图示的实施例利用层间总线来使得功能单元能够彼此通信，还可利用层间总线来启用功能单元内通信。
其他修改对本领域技术人员是显而易见的。因此，本发明在于在下文中所附的权利要求。

Claims (34)

1.一种电路布置，包括：
多个半导体管芯，其在堆叠中彼此物理地和电气地耦合，每个半导体管芯包括相对的面，其中每个半导体管芯的至少一个面包括在其上集成的电路逻辑，该电路逻辑限定了包括至少一个功能单元的电路层，其中每个半导体管芯的至少一个面包括在其上设置的层间接口区域，且其中当在堆叠内设置各个半导体管芯时，每个半导体管芯上的每个层间接口区域被设置在大体上相同的形貌位置处；和
层间总线，其将多个半导体管芯上的功能单元彼此电气地耦合，层间总线包括在每个半导体管芯的层间接口区域内设置且在每个半导体管芯的相对面之间延伸的多个导电体，其中当在堆叠中多个电路层彼此物理地和电气地耦合时，堆叠中相邻的半导体管芯的层间接口区域中设置的各个导电体彼此电气地耦合。
2.如权利要求1所述的电路布置，其中，在每个半导体管芯中的多个导电体包括多个功能总线导体和多个普适互连。
3.如权利要求2所述的电路布置，其中，多个功能总线导体限定了命令总线和数据总线。
4.如权利要求2所述的电路布置，其中，多个普适互连包括从如下组中选出的至少一个普适互连，所述组包括LBIST互连、ABIST互连、迹线互连、性能监测互连、复位互连、错误状态互连、中断互连和时钟互连。
5.如权利要求1所述的电路布置，其中，在每个层间接口区域内设置的导电体的形貌位置对于每个半导体管芯上的每个层间接口区域大体上相同。
6.如权利要求1所述的电路布置，其中，至少一个半导体管芯中的多个导体包括延伸通过半导体管芯的多个导电通过通路。
7.如权利要求1所述的电路布置，其中，堆叠中的每个半导体管芯具有大体上相同的形貌维度。
8.如权利要求1所述的电路布置，其中，堆叠中的至少一个半导体管芯具有与堆叠中的另一半导体管芯不同的形貌维度。
9.如权利要求1所述的电路布置，其中，使用大体上相同的半导体制造设计规则制造堆叠中的每个半导体管芯。
10.如权利要求1所述的电路布置，其中，使用与堆叠中另一半导体管芯不同的半导体制造设计规则制造堆叠中的至少一个半导体管芯。
11.如权利要求1所述的电路布置，其中，至少一个半导体管芯上的电路层限定了包括至少一个处理器功能单元的计算层，且至少一个半导体管芯上的电路层限定了包括至少一个加速器功能单元的加速器层。
12.如权利要求11所述的电路布置，其中，至少一个半导体管芯上的电路层限定了I/O层，所述I/O层包括存储控制器功能单元和至少一个外部接口功能单元，存储控制器和外部接口功能单元中的每一个耦合到外部接口以将多个半导体管芯接口至至少一个外部装置。
13.如权利要求1所述的电路布置，其中，至少一个半导体管芯中的电路层进一步包括在其电路逻辑中设置的层内总线，用于将在该电路层中设置的每个功能单元电气地耦合到层间总线，其中所述层内总线包括耦合到层间总线中相应的导电体的多个导电体。
14.如权利要求1所述的电路布置，其中，所述层间总线包括延伸通过多个半导体管芯的多个总线分段，每个总线分段被设置在不同的形貌位置处，且其中至少一个半导体管芯中的电路层包括设置在其电路逻辑中并将多个总线分段彼此电气地耦合的层内总线。
15.如权利要求1所述的电路布置，其中，每个半导体管芯包括设置在该半导体管芯的至少一个面上的接触焊盘的规则阵列，其中，设置在该半导体管芯的层间接口区域内并在每个半导体管芯的相对面之间延伸的多个导电体在形貌上对准，并电气地耦合到在形貌上设置在该半导体管芯的层间接口区域内的接触焊盘的规则阵列的至少第一子集，且其中设置在该半导体管芯的层间接口区域外的接触焊盘的规则阵列的至少第二子集限定了用于该半导体管芯上的电路层的功率分配网络。
16.如权利要求15所述的电路布置，其中，用于电气地耦合到层间总线的接触焊盘的接触焊盘间距大于用于电气地耦合到功率分配网络的接触焊盘的接触焊盘间距，且其中设置在该半导体管芯的层间接口区域外的接触焊盘的规则阵列的至少第三子集是虚拟接触焊盘。
17.如权利要求16所述的电路布置，其中，用于电气地耦合到层间总线的接触焊盘的接触焊盘间距是用于电气地耦合到功率分配网络的接触焊盘的接触焊盘间距的大约三倍。
18.如权利要求1所述的电路布置，进一步包括在形貌上与第一层间总线分开的第二层间总线，其中，半导体管芯的堆叠限定了第一和第二垂直定向的超节点，其中堆叠中的多个半导体管芯上的电路层包括被分配给第一和第二超节点中的每一个的功能单元，其中被分配给第一超节点的功能单元耦合到第一层间总线，且被分配给第二超节点的功能单元耦合到第二层间总线。
19.一种程序产品，包括限定如权利要求1所述的多个电路层的至少一个硬件设计文件，和存储至少一个所述硬件设计文件的计算机可读存储介质。
20.一种多层半导体堆叠，包括如权利要求1所述的多个半导体管芯。
21.一种电路布置，包括：
半导体堆叠，包括其上限定电路逻辑的多个电路层，半导体堆叠包括彼此物理地和电气地耦合的多个半导体管芯，每个半导体管芯包括相对的面，其中每个半导体管芯的至少一个面包括在其上集成的电路逻辑，所述电路逻辑包括至少一个功能单元且限定多个电路层之中的一个电路层；
多个独立操作的垂直定向超节点，其由所述电路逻辑限定并被设置在半导体堆叠的多个电路层上，每个垂直定向超节点包括在多个电路层的至少一个子集当中垂直分布的多个功能单元；
多个层间总线，每个层间总线专用于垂直定向的超节点之一且将其功能单元电气地耦合在一起，每个层间总线包括设置在相应的层间接口区域内的多个导电体，该层间接口区域被设置在每个半导体管芯上并在每个半导体管芯的相对面之间延伸，其中当多个电路层在堆叠中彼此物理地和电气地耦合时，在堆叠中相邻的半导体管芯的层间接口区域中设置的各个导电体彼此电气地耦合，且其中对于每个垂直定向的超节点，当它们各自的半导体管芯被设置在堆叠内时，对于所述超节点的层间接口区域被设置在大体上相同的形貌位置；和
层间总线，被设置在多个电路层之一中并被配置以在多个垂直定向的超节点之间传递数据。
22.如权利要求21所述的电路布置，其中，所述多个垂直定向的超节点是彼此的功能复制，且其中，对于其中限定用于垂直定向的超节点之一的功能单元的每个电路层，为多个垂直定向的超节点中的每一个在该电路层中限定所述功能单元的相应的实例。
23.一种设计多层电路布置的计算机实现的方法，所述方法包括：
基于电路布置中多个功能单元中的每一个的功能特性将电路布置中多个功能单元的每一个分配给多个电路层之一；
响应于用户输入，在分配有所述功能单元的相应电路层上布图每个功能单元，其中每个电路层限定了被配置为集成到半导体管芯上的电路逻辑，以及
其中，每个电路层包括设置在其上预定形貌位置处的层间接口区域，以使得当各个半导体管芯在堆叠中彼此物理地和电气地耦合时，多个电路层上的层间接口区域被设置在大体上相同的形貌位置处，且其中每个层间接口区域包括被配置为限定层间总线的多个信号路径，当各个半导体管芯在堆叠中彼此物理地和电气地耦合时，层间总线将多个电路层彼此电气地互连；和
响应于用户输入，将每个功能单元互连到分配有所述功能单元的电路层的层间接口区域中的多个信号路径的至少一个子集。
24.如权利要求23所述的方法，其中，布图每个功能单元和互连每个功能单元的步骤包括产生描述多个电路层的至少一个设计文件，该方法进一步包括使用所述至少一个设计文件制造电路布置，其中制造电路布置的步骤包括制造在其上限定多个电路层的多个半导体管芯，和在堆叠中将半导体管芯彼此物理地和电气地耦合，以使得各个电路层的层间接口区域在形貌上对准，且在多个电路层上限定的功能单元经由层间总线彼此电气地耦合。
25.如权利要求23所述的方法，其中，每个电路层基于如下的电路层模板，所述电路层模板具有在其上的预定形貌位置处限定的层间接口区域。
26.如权利要求23所述的方法，其中，所述层间总线包括延伸通过多个电路层的多个总线分段，每个总线分段被设置在不同的形貌位置处，且其中至少一个电路层包括在其中限定的层内总线，所述层内总线被配置为将多个总线分段彼此电气地耦合。
27.如权利要求23所述的方法，其中，使用相同的半导体制造设计规则设计多个电路层。
28.如权利要求23所述的方法，其中，使用与另一电路层不同的半导体制造设计规则设计至少一个电路层。
29.如权利要求23所述的方法，其中，多个功能单元与单层电路布置相关联，且其中所述方法包括将单层电路布置改编为多层电路布置。
30.如权利要求23所述的方法，其中，将每个功能单元分配给电路层的步骤包括将多个处理器功能单元分配给至少一个计算电路层和将多个加速器功能单元分配给至少一个加速器电路层。
31.如权利要求30所述的方法，其中，将每个功能单元分配给电路层的步骤进一步包括将存储控制器功能单元和至少一个外部接口功能单元分配给I/O电路层，所述I/O电路层还包括用于将电路布置接口至至少一个外部装置的外部接口。
32.如权利要求23所述的方法，其中，多个信号路径包括多个功能总线信号路径和多个普适信号路径。
33.一种设备，包括：
至少一个处理器；和
程序代码，被配置为在由所述至少一个处理器执行时通过如下步骤设计多层电路布置：
基于电路布置中多个功能单元中的每一个的功能特性将电路布置中多个功能单元中的每一个分配给多个电路层之一；
响应于用户输入，在分配有所述功能单元的各个电路层上布图每个功能单元，其中每个电路层限定了被配置为集成到半导体管芯上的电路逻辑，且其中每个电路层包括被设置在其上预定形貌位置处的层间接口区域，以使得当在堆叠中各个半导体管芯彼此物理地和电气地耦合时，多个电路层上的层间接口区域被设置在大体上相同的形貌位置处，且其中每个层间接口区域包括被配置以限定层间总线的多个信号路径，在堆叠中各个半导体管芯彼此物理地和电气地耦合时，该层间总线将多个电路层彼此电气地互连；和
响应于用户输入，将每个功能单元互连到分配有所述功能单元的电路层的层间接口区域中的多个信号路径的至少一个子集。
34.一种程序产品，包括：
计算机可读介质；和
程序代码，驻留于计算机可读介质上并被配置为在执行时通过如下步骤设计多层电路布置：
基于电路布置中多个功能单元中的每一个的功能特性将电路布置中多个功能单元中的每一个分配给多个电路层之一；
响应于用户输入，在分配有所述功能单元的各个电路层上布图每个功能单元，其中每个电路层限定了被配置为集成到半导体管芯上的电路逻辑，和
其中，每个电路层包括设置在其上预定的形貌位置处的层间接口区域，以使得当在堆叠中各个半导体管芯彼此物理地和电气地耦合时，多个电路层上的层间接口区域被设置在大体上相同的形貌位置处，且其中每个层间接口区域包括被配置以限定层间总线的多个信号路径，当在堆叠中各个半导体管芯彼此物理地和电气地耦合时，该层间总线将多个电路层彼此电气地互连；和
响应于用户输入，将每个功能单元互连到分配有所述功能单元的电路层的层间接口区域中的多个信号路径的至少一个子集。
CN2010101700262A 2009-04-28 2010-04-27 电路布置以及设计方法 Active CN101877342B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/431,259 US8330489B2 (en) 2009-04-28 2009-04-28 Universal inter-layer interconnect for multi-layer semiconductor stacks
US12/431,259 2009-04-28

Publications (2)

Publication Number Publication Date
CN101877342A true CN101877342A (zh) 2010-11-03
CN101877342B CN101877342B (zh) 2012-10-03

Family

ID=42991580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101700262A Active CN101877342B (zh) 2009-04-28 2010-04-27 电路布置以及设计方法

Country Status (4)

Country Link
US (3) US8330489B2 (zh)
JP (1) JP5618603B2 (zh)
KR (1) KR101182988B1 (zh)
CN (1) CN101877342B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102663204A (zh) * 2012-04-25 2012-09-12 北京工业大学 3d集成电路自动布局中tsv位置的距离优化方法
CN103136394A (zh) * 2011-11-28 2013-06-05 上海华虹Nec电子有限公司 一种模块级版图设计的端口放置方法
CN103779332A (zh) * 2012-10-22 2014-05-07 国际商业机器公司 具有内置自维护块的集成电路芯片的堆叠芯片模块
CN104321824A (zh) * 2012-06-28 2015-01-28 英特尔公司 存储器i/o接口的非接触应力测试
CN106256020A (zh) * 2014-04-29 2016-12-21 高通股份有限公司 功率分配网络(pdn)中交错的功率结构
CN110348116A (zh) * 2019-07-09 2019-10-18 北京艾达方武器装备技术研究所 电路模块的工艺制造方法
CN111758157A (zh) * 2018-02-22 2020-10-09 赛灵思公司 用于具有减小的电阻的有源区上有源区管芯堆叠的功率分配
CN112864117A (zh) * 2019-11-26 2021-05-28 爱思开海力士有限公司 半导体装置的金属选用结构
CN114725704A (zh) * 2018-08-03 2022-07-08 麦伦﹒沃克 柔性可中断径向总线和总线安装珠状装置

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8418115B1 (en) * 2010-05-11 2013-04-09 Xilinx, Inc. Routability based placement for multi-die integrated circuits
US9098438B2 (en) * 2010-09-30 2015-08-04 Texas Instruments Incorporated Synchronized voltage scaling and device calibration
KR20120062281A (ko) * 2010-12-06 2012-06-14 삼성전자주식회사 관통 전극을 가지는 적층 구조의 반도체 장치 및 이에 대한 테스트 방법
KR101747191B1 (ko) 2011-01-14 2017-06-14 에스케이하이닉스 주식회사 반도체 장치
US9543956B2 (en) * 2011-05-09 2017-01-10 Intel Corporation Systems and methods for configuring an SOPC without a need to use an external memory
US20130140688A1 (en) * 2011-12-02 2013-06-06 Chun-Hung Chen Through Silicon Via and Method of Manufacturing the Same
US9268738B2 (en) * 2012-02-24 2016-02-23 International Business Machines Corporation Three-dimensional permute unit for a single-instruction multiple-data processor
CN104321714B (zh) * 2012-03-16 2017-05-17 英特尔公司 至少部分地由晶片制成并且包括至少一个复制的集成电路的至少一个管芯
US8732647B1 (en) * 2013-03-13 2014-05-20 Atrenta, Inc. Method for creating physical connections in 3D integrated circuits
US9612988B2 (en) * 2013-07-23 2017-04-04 International Business Machines Corporation Donor cores to improve integrated circuit yield
US9773754B2 (en) 2014-12-05 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Input output for an integrated circuit
US9996788B2 (en) 2014-08-13 2018-06-12 R.R. Donnelley & Sons Company Method and apparatus for producing an electronic device
CN106575392B (zh) 2014-08-19 2021-01-26 克里奥瓦克有限公司 用于在运输过程中监视包裹的设备及方法
US9378326B2 (en) * 2014-09-09 2016-06-28 International Business Machines Corporation Critical region identification
US9245870B1 (en) 2014-10-17 2016-01-26 Qualcomm Incorporated Systems and methods for providing data channels at a die-to-die interface
EP3385857A4 (en) * 2015-11-30 2018-12-26 Pezy Computing K.K. Die and package, and manufacturing method for die and producing method for package
EP3385858A4 (en) 2015-11-30 2018-12-26 Pezy Computing K.K. Die and package
WO2017120226A1 (en) 2016-01-04 2017-07-13 R.R. Donnelley & Sons Company Multiple detector apparatus and method for monitoring an environment
US9785881B2 (en) * 2016-02-15 2017-10-10 R.R. Donnelley & Sons Company System and method for producing an electronic device
US10342136B2 (en) 2016-09-23 2019-07-02 R.R. Donnelley & Sons Company Monitoring device
US10424921B2 (en) 2017-02-16 2019-09-24 Qualcomm Incorporated Die-to-die interface configuration and methods of use thereof
US10445692B2 (en) 2017-03-06 2019-10-15 Cryovac, Llc Monitoring device and method of operating a monitoring device to transmit data
EP3376539A1 (en) 2017-03-14 2018-09-19 HS Elektronik Systeme GmbH Stackable power module
NO343359B1 (en) 2017-05-02 2019-02-11 Numascale As Interconnect switch in multiprocessor systems
CN110741737A (zh) 2017-05-31 2020-01-31 克里奥瓦克有限公司 电子装置、用于制造电子装置的方法和设备及其组合物
US10423752B2 (en) 2017-09-29 2019-09-24 International Business Machines Corporation Semiconductor package metal shadowing checks
US10546096B2 (en) 2017-09-29 2020-01-28 International Business Machines Corporation Semiconductor package via stack checking
US10423751B2 (en) 2017-09-29 2019-09-24 International Business Machines Corporation Semiconductor package floating metal checks
CN111386604B (zh) * 2018-06-01 2023-12-19 富士电机株式会社 半导体装置
US11625245B2 (en) * 2018-09-28 2023-04-11 Intel Corporation Compute-in-memory systems and methods
CN109446677B (zh) * 2018-11-02 2023-07-14 南京贝伦思网络科技股份有限公司 基于网络芯片的通用平台及其搭建方法
US11217563B2 (en) 2019-10-24 2022-01-04 Apple Inc. Fully interconnected heterogeneous multi-layer reconstructed silicon device
US11238206B1 (en) 2021-03-26 2022-02-01 Xilinx, Inc. Partition wire assignment for routing multi-partition circuit designs
CN113283209B (zh) * 2021-05-24 2023-01-31 海光信息技术股份有限公司 互连线设计方法及装置、芯片、电子设备和计算机可读存储介质
US20230215858A1 (en) * 2021-12-30 2023-07-06 Micron Technology, Inc. Layouts of data pads on a semiconductor die
CN115630702B (zh) * 2022-12-23 2023-03-28 材料科学姑苏实验室 一种多层超导量子芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6230308B1 (en) * 1997-03-28 2001-05-08 Sgs-Thomson Microelectronics S.R.L. Method of assembling modules to form a complex integrated circuit and corresponding module architecture
US20070200216A1 (en) * 2004-06-18 2007-08-30 Samsung Electronics Co., Ltd. Chip stack package
US20080224322A1 (en) * 2007-03-15 2008-09-18 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703747A (en) 1995-02-22 1997-12-30 Voldman; Steven Howard Multichip semiconductor structures with interchip electrostatic discharge protection, and fabrication methods therefore
JPH0992781A (ja) * 1995-09-22 1997-04-04 Internatl Business Mach Corp <Ibm> 統合した回路を有するマルチチップ半導体構造およびその製造方法
US6300670B1 (en) * 1999-07-26 2001-10-09 Stmicroelectronics, Inc. Backside bus vias
US7649386B2 (en) * 2002-01-17 2010-01-19 Ozguz Volkan H Field programmable gate array utilizing dedicated memory stacks in a vertical layer format
US7112994B2 (en) * 2002-07-08 2006-09-26 Viciciv Technology Three dimensional integrated circuits
JP4248928B2 (ja) * 2003-05-13 2009-04-02 ローム株式会社 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
DE102004060345A1 (de) 2003-12-26 2005-10-06 Elpida Memory, Inc. Halbleitervorrichtung mit geschichteten Chips
JP4068616B2 (ja) * 2003-12-26 2008-03-26 エルピーダメモリ株式会社 半導体装置
US20050281298A1 (en) 2004-04-02 2005-12-22 K2 Optronics Analog external cavity laser
WO2005109646A1 (ja) * 2004-05-12 2005-11-17 National University Corporation Okayama University 多次元のスイッチトポロジーを有する集積回路
CN101013795A (zh) * 2005-04-01 2007-08-08 K2光电子公司 模拟外腔激光器
US7382154B2 (en) 2005-10-03 2008-06-03 Honeywell International Inc. Reconfigurable network on a chip
KR100845006B1 (ko) * 2007-03-19 2008-07-09 삼성전자주식회사 적층 칩 패키지 및 그 제조 방법
JP2008251666A (ja) * 2007-03-29 2008-10-16 Tohoku Univ 三次元構造半導体装置
US7701252B1 (en) * 2007-11-06 2010-04-20 Altera Corporation Stacked die network-on-chip for FPGA
US8089299B1 (en) * 2008-05-19 2012-01-03 Xilinx, Inc. Integrated circuit with through-die via interface for die stacking and cross-track routing
US7741156B2 (en) * 2008-05-27 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming through vias with reflowed conductive material
US7973555B1 (en) * 2008-05-28 2011-07-05 Xilinx, Inc. Configuration interface to stacked FPGA
US7930661B1 (en) * 2008-08-04 2011-04-19 Xilinx, Inc. Software model for a hybrid stacked field programmable gate array
US8932906B2 (en) * 2008-08-19 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via bonding structure
US7943411B2 (en) * 2008-09-10 2011-05-17 Analog Devices, Inc. Apparatus and method of wafer bonding using compatible alloy
US20110193212A1 (en) * 2010-02-08 2011-08-11 Qualcomm Incorporated Systems and Methods Providing Arrangements of Vias

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6230308B1 (en) * 1997-03-28 2001-05-08 Sgs-Thomson Microelectronics S.R.L. Method of assembling modules to form a complex integrated circuit and corresponding module architecture
US20070200216A1 (en) * 2004-06-18 2007-08-30 Samsung Electronics Co., Ltd. Chip stack package
US20080224322A1 (en) * 2007-03-15 2008-09-18 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103136394B (zh) * 2011-11-28 2016-04-13 上海华虹宏力半导体制造有限公司 一种模块级版图设计的端口放置方法
CN103136394A (zh) * 2011-11-28 2013-06-05 上海华虹Nec电子有限公司 一种模块级版图设计的端口放置方法
CN102663204B (zh) * 2012-04-25 2014-03-26 北京工业大学 3d集成电路自动布局中tsv位置的距离优化方法
CN102663204A (zh) * 2012-04-25 2012-09-12 北京工业大学 3d集成电路自动布局中tsv位置的距离优化方法
CN104321824B (zh) * 2012-06-28 2017-08-25 英特尔公司 存储器i/o接口的非接触应力测试设备、方法和系统
CN104321824A (zh) * 2012-06-28 2015-01-28 英特尔公司 存储器i/o接口的非接触应力测试
CN103779332B (zh) * 2012-10-22 2016-08-17 国际商业机器公司 具有内置自维护块的集成电路芯片的堆叠芯片模块
CN103779332A (zh) * 2012-10-22 2014-05-07 国际商业机器公司 具有内置自维护块的集成电路芯片的堆叠芯片模块
CN106256020A (zh) * 2014-04-29 2016-12-21 高通股份有限公司 功率分配网络(pdn)中交错的功率结构
US10231324B2 (en) 2014-04-29 2019-03-12 Qualcomm Incorporated Staggered power structure in a power distribution network (PDN)
CN106256020B (zh) * 2014-04-29 2019-03-22 高通股份有限公司 功率分配网络(pdn)中交错的功率结构
CN111758157A (zh) * 2018-02-22 2020-10-09 赛灵思公司 用于具有减小的电阻的有源区上有源区管芯堆叠的功率分配
CN114725704A (zh) * 2018-08-03 2022-07-08 麦伦﹒沃克 柔性可中断径向总线和总线安装珠状装置
CN114725704B (zh) * 2018-08-03 2024-09-06 麦伦·沃克 柔性可中断径向总线和总线安装珠状装置
CN110348116A (zh) * 2019-07-09 2019-10-18 北京艾达方武器装备技术研究所 电路模块的工艺制造方法
CN110348116B (zh) * 2019-07-09 2022-12-20 北京艾达方武器装备技术研究所 电路模块的工艺制造方法
CN112864117A (zh) * 2019-11-26 2021-05-28 爱思开海力士有限公司 半导体装置的金属选用结构

Also Published As

Publication number Publication date
US9495498B2 (en) 2016-11-15
KR101182988B1 (ko) 2012-09-18
KR20100118508A (ko) 2010-11-05
US8330489B2 (en) 2012-12-11
CN101877342B (zh) 2012-10-03
US20120198406A1 (en) 2012-08-02
US20130009324A1 (en) 2013-01-10
JP2010263203A (ja) 2010-11-18
US20100271071A1 (en) 2010-10-28
JP5618603B2 (ja) 2014-11-05

Similar Documents

Publication Publication Date Title
CN101877342B (zh) 电路布置以及设计方法
US8445918B2 (en) Thermal enhancement for multi-layer semiconductor stacks
US8736068B2 (en) Hybrid bonding techniques for multi-layer semiconductor stacks
CN110085570B (zh) 可编程中介层电路系统
CN113764399B (zh) 集成电路系统、制造集成电路的方法及存储介质
US10916516B2 (en) High bandwidth memory (HBM) bandwidth aggregation switch
CN109564914B (zh) 用于堆叠硅互连(ssi)技术集成的独立接口
CN115098432A (zh) 多维管芯系统中的可编程逻辑器件的可编程逻辑结构可访问的嵌入式片上网络
US8305789B2 (en) Memory/logic conjugate system
US11983135B2 (en) Electrical and optical interfaces at different heights along an edge of a package to increase bandwidth along the edge
US11869874B2 (en) Stacked die circuit routing system and method
US20240145434A1 (en) Multi programable-die module
US9406347B2 (en) Semiconductor wafer and method of fabricating an IC die
US20240162189A1 (en) Active Interposers For Migration Of Packages
US20240202421A1 (en) Bi-directional dynamic function exchange
US20240120302A1 (en) Techniques For Arranging Conductive Pads In Electronic Devices
CN117334669A (zh) 可编程路由桥
KR20240004301A (ko) 모듈식 병렬 프로세서를 위한 다이 적층
JP2016143307A (ja) ストレージシステム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171113

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171113

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.