CN106256020A - 功率分配网络(pdn)中交错的功率结构 - Google Patents

功率分配网络(pdn)中交错的功率结构 Download PDF

Info

Publication number
CN106256020A
CN106256020A CN201580022321.4A CN201580022321A CN106256020A CN 106256020 A CN106256020 A CN 106256020A CN 201580022321 A CN201580022321 A CN 201580022321A CN 106256020 A CN106256020 A CN 106256020A
Authority
CN
China
Prior art keywords
region
group
network list
integrated device
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580022321.4A
Other languages
English (en)
Other versions
CN106256020B (zh
Inventor
R·D·莱恩
Y·李
C·D·裴恩特
R·K·藏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106256020A publication Critical patent/CN106256020A/zh
Application granted granted Critical
Publication of CN106256020B publication Critical patent/CN106256020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0091—Apparatus for coating printed circuits using liquid non-metallic coating compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Ceramic Engineering (AREA)

Abstract

一些新颖特征涉及包括第一金属层和第二金属层的集成器件。第一金属层包括第一组区域。第一组区域包括集成器件的功率分配网络(PDN)的第一网络列表结构。第二金属层包括第二组区域。第二组区域包括集成器件的PDN的第二网络列表结构。在一些实现中，第二金属层进一步包括：包括集成器件的PDN的第一网络列表结构的第三组区域。在一些实现中，第一金属层包括：包括集成器件的PDN的第三网络列表结构的第三组区域。第三组区域与第一金属层的第一组区域是不重叠的。

Description

功率分配网络(PDN)中交错的功率结构
相关申请的交叉引用
本申请要求于2014年4月29日向美国专利商标局提交的美国非临时专利申请No.14/264,836的优先权和权益，其全部内容通过援引纳入于此。
背景
领域
各种特征涉及功率分配网络(PDN)中交错的功率分配结构。
背景技术
功率递送结构是向一个或多个管芯和/或芯片提供电力的功率分配网络(PDN)的一部分。然而，功率递送是高速信号芯片设计中更具挑战性的问题之一。在设计功率递送结构时，该功率递送结构需要为管芯和/或芯片提供稳定且平衡的功率支持。
图1解说了可包括功率分配网络(PDN)的管芯封装的示例。具体而言，图1解说了包括封装基板102、管芯104、第一组焊球106、以及第二组焊球108的管芯封装100。管芯104通过第一组焊球106耦合至封装基板102。第二组焊球108耦合至封装基板102。第二组焊球108耦合至印刷电路板(PCB)110。封装基板包括一组焊盘、一组金属层、以及一组通孔，所有这些都未示出。这组焊盘、这组金属层、以及这组通孔是配置成向管芯104提供功率信号的功率分配网络的一部分。通常，功率分配网络将包括封装基板102中的若干金属层(例如，3层或更多层金属层)。因为管芯的设计已经变得更加复杂，所以功率分配网络使得在封装基板102中使用许多金属层是必要的。
存在对于提供较薄的管芯、管芯封装和/或芯片的发展趋势。如此，存在对于提供低剖型的封装(例如，较薄和/或具有较少层的封装)的趋势。然而，低剖型的封装伴随有困难的设计挑战。具体地，因为由于功率递送结构中的互连(例如，封装基板中的金属层)彼此如此靠近的事实而产生的寄生问题，所以低剖型的封装难以设计。
因此，存在对于使寄生效应最小化的、在低剖型的封装中用于功率分配网络(PDN)的功率递送结构的需要。理想地，此类功率递送结构将在低剖型的封装中提供稳定且全区域覆盖(或接近全区域覆盖)的功率递送结构。
概述
本文中描述的各种特征、装备以及方法提供了功率分配网络(PDN)中交错的功率分配结构。
第一示例提供了一种包括第一金属层和第二金属层的集成器件。第一金属层包括第一组区域。第一组区域包括集成器件的功率分配网络(PDN)的第一网络列表(netlist)结构。第二金属层包括第二组区域。第二组区域包括集成器件的PDN的第二网络列表结构。
根据一方面，第二金属层进一步包括：包括集成器件的PDN的第一网络列表结构的第三组区域。
根据一个方面，第二金属层进一步包括：包括集成器件的PDN的第一网络列表结构的第三组岛状区域。
根据一方面，第一金属层进一步包括：包括集成器件的PDN的第三网络列表结构的第三组区域。第三组区域与第一金属层的第一组区域不重叠。
根据一个方面，该集成器件进一步包括配置成耦合第一组区域的一组通孔。
根据一方面，第一组区域包括定义第一金属层的大部分的一组重复图案区域。
根据一个方面，第一组区域包括以至少星型、偏移型、交错型、和/或辐射型中的一者来形成的一组重复图案区域。
根据一方面，第一网络列表结构包括第一组互连，并且第二网络列表结构包括第二组互连。
根据一个方面，功率分配结构可以在至少印刷电路板(PCB)、管芯的重分布部分、晶片级管芯、晶片级封装(WLP)、嵌入式晶片级封装(eWLP)、嵌入式晶片级球格阵列(eWLB)、和/或集成扇出(INFO)晶片级封装中的一者中实现。
根据一方面，该集成器件被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
第二示例提供包括第一金属层和第二金属层的基板。第一金属层包括第一组区域。第一组区域包括基板的功率分配网络(PDN)的第一网络列表结构。第二金属层包括第二组区域。第二组区域包括基板的PDN的第二网络列表结构。
根据一方面，第二金属层进一步包括：包括基板的PDN的第一网络列表结构的第三组区域。
根据一个方面，第二金属层进一步包括：包括基板的PDN的第一网络列表结构的第三组岛状区域。
根据一方面，第一金属层进一步包括第三组区域。。第三组区域包括基板的PDN的第三网络列表结构。第三组区域与第一金属层的第一组区域不重叠。
根据一个方面，该基板包括配置成耦合第一组区域的一组通孔。
根据一方面，第一组区域包括定义第一金属层的大部分的一组重复图案区域。
根据一个方面，第一组区域包括以至少星型、偏移型、交错型、和/或辐射型中的一者来形成的一组重复图案区域。
根据一方面，第一网络列表结构包括第一组互连，并且第二网络列表结构包括第二组互连。
根据一个方面，该基板被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机中的至少一者中。
第三示例提供了一种用于制造集成器件的方法。该方法形成第一金属层，其中形成第一金属层包括在第一金属层的第一组区域中形成集成器件的功率分配网络(PDN)的第一网络列表结构。该方法形成第二金属层，其中形成第二金属层包括在第二金属层的第二组区域中形成集成器件的PDN的第二网络列表结构。
根据一方面，形成第一金属层进一步包括在第一金属层的第三组区域中形成集成器件的PDN的第三网络列表结构，其中第三组区域与第一金属层的第一组区域不重叠。
根据一个方面，该方法进一步形成配置成耦合第一组区域的一组通孔。
根据一方面，第一组区域包括以至少星型、偏移型、交错型、和/或辐射型中的一者来形成的一组重复图案区域。
根据一个方面，功率分配结构可以在至少印刷电路板(PCB)、管芯的重分布部分、晶片级管芯、晶片级封装(WLP)、嵌入式晶片级封装(eWLP)、嵌入式晶片级球格阵列(eWLB)、和/或集成扇出(INFO)晶片级封装中的一者中实现。
根据一方面，该集成器件被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
第四示例提供了一种用于制造基板的方法。该方法形成第一金属层，其中形成第一金属层包括在第一金属层的第一组区域中形成基板的功率分配网络(PDN)的第一网络列表结构。该方法形成第二金属层，其中形成第二金属层包括在第二金属层的第二组区域中形成基板的PDN的第二网络列表结构。
根据一方面，形成第一金属层进一步包括在第一金属层的第三组区域中形成基板的PDN的第三网络列表结构，其中第三组区域与第一金属层的第一组区域不重叠。
根据一个方面，该方法形成配置成耦合第一组区域的一组通孔。
根据一方面，第一组区域包括以至少星型、偏移型、交错型、和/或辐射型中的一者来形成的一组重复图案区域。
根据一个方面，该基板被纳入音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机中的至少一者中。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。
图1解说了耦合至印刷电路板的管芯封装的剖面图。
图2解说了功率分配结构的网络列表区域的倾斜示图。
图3解说了功率分配结构的第三网络列表区域的倾斜示图。
图4解说了功率分配结构的第一网络列表区域的倾斜示图。
图5解说了功率分配网络的第二网络列表区域的倾斜示图。
图6解说了包括互连的、被细分成若干网络列表区域的金属层的平面图。
图7解说了可包括功率分配结构的基板。
图8解说了可包括功率分配结构的集成器件。
图9解说了另一功率分配结构的网络列表区域的倾斜示图。
图10解说了功率分配结构的第一网络列表区域的倾斜示图。
图11解说了功率分配结构的第二网络列表区域的倾斜示图。
图12解说了功率分配结构的第三网络列表区域的倾斜示图。
图13解说了功率分配结构的第二金属层的平面图。
图14解说了功率分配结构的第一金属层的平面图。
图15解说了功率分配结构的焊盘/凸块层的平面图。
图16解说了功率分配结构的第一金属层的平面图。
图17解说了功率分配结构的第二金属层的平面图。
图18解说了功率分配结构的第一网络列表区域的平面图。
图19解说了功率分配结构的第二网络列表区域的平面图。
图20解说了功率分配结构的第三网络列表区域的平面图。
图21解说了功率分配结构的第四网络列表区域的平面图。
图22解说了用于提供功率分配结构的方法的流程图。
图23解说了可集成本文中描述的集成器件、基板和/或PCB的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免模糊本公开的这些方面。
总览
一些新颖特征涉及包括第一金属层的第一区域中的第一网络列表、第二金属层的第二区域中的第二网络列表、以及第一金属层的第三区域和第二金属层的第四区域中的第三网络列表结构的集成器件。第三区域包括第一组重复图案区域。第四区域包括第二组重复图案区域。第一网络列表结构、第二网络列表结构、以及第三网络列表结构被配置成作为集成器件中的功率分配结构来操作。在一些实现中，在第一金属层和第二金属层中定义第一区域、第二区域、以及第三区域，以使得第一区域、第二区域、以及第三区域至少基本上(例如，至少90％)利用了第一金属层和第二金属层的所有表面面积。在一些实现中，集成器件进一步包括配置成将第三区域耦合至第四区域的一组通孔。在一些实现中，第一区域与第三区域不重叠。在一些实现中，第二区域与第四区域不重叠。在一些实现中，第一网络列表结构包括第一组互连。在一些实现中，第二网络列表结构包括第二组互连。在一些实现中，第三网络列表结构包括第四组互连区域。在一些实现中，集成器件包括第一金属层的第五区域和第二金属层的第六区域中的第四网络列表结构。第五区域包括第三组重复图案区域。第六区域包括第四组重复图案区域，其中第一网络列表结构、第二网络列表结构、第三网络列表结构、以及第四网络列表结构被配置成作为集成器件中的功率分配结构来操作。
示例性功率分配结构
图2-6解说了可如何通过将金属层划分成不同区域(例如，交错的岛状区域)来在集成器件和/或基板的一个或多个金属层上将功率分配网络基本上均匀地展开的示例，这(1)在凸块与焊球之间提供了较低的电感和较低的电阻，并且(2)更加均匀地展开凸块至焊球电感和电阻(例如，减少凸块至焊球的不同组合之间的电感和电阻的方差)，从而导致更好的信号性能以及由此更好的集成器件性能。
图2解说了可在集成器件和/或基板中实现的功率分配结构200的倾斜示图。在一些实现中，功率分配结构200是向/从集成器件提供功率的功率分配网络(PDN)的一部分。
在一些实施例中，功率分配网络包括第一网络列表、第二网络列表以及第三网络列表。在一些实现中，网络列表被定义为形成和/或定义集成器件中的电路的连通性的一组互连、一组有源元件(例如，晶体管)和/或一组无源元件(例如，电阻器、电容器)。在一些实现中，互连可包括迹线、通孔、焊盘、和/或重分布金属层。在一些实现中，第一网络列表是第一功率信号网络列表，第二网络列表是第二功率信号网络列表，并且第三网络列表是接地信号网络列表。在一些实现中，功率分配结构200被配置成向/从集成器件提供第一功率信号、第二功率信号、以及接地信号。
功率分配结构200可以在集成器件的不同部分中实现。在一些实现中，功率分配结构200可以在印刷电路板(PCB)、封装基板、管芯的重分布部分(例如，重分布层)、晶片级管芯、晶片级封装(WLP)、嵌入式晶片级封装(eWLP)、嵌入式晶片级球格阵列(eWLB)、和/或集成扇出(INFO)晶片级封装中实现。
在一些实现中，功率分配结构200提供若干优点给集成器件。例如，在功率分配结构200耦合至若干凸块和/或焊球时，功率分配结构200跨集成器件的整个金属层的均匀分布(1)在凸块与焊球之间提供较低的电感和较低的电阻，并且(2)更加均匀地展开凸块至焊球电感和电阻(例如，减少凸块至焊球的不同组合之间的电感和电阻的方差)，从而导致更好的信号性能以及由此导致更好的集成器件性能。
如图2中所示，功率分配结构200包括第一网络列表结构区域202、第二网络列表结构区域204、一组第三网络列表结构区域206、以及一组通孔区域208。第一网络列表结构区域202可包括用于第一网络列表的一个或多个互连。第二网络列表结构区域204可包括用于第二网络列表的一个或多个互连。该组第三网络列表结构区域206可包括用于第三网络列表的一个或多个互连。该组通孔区域208可包括用于第一网络列表、第二网络列表、和/或第三网络列表的一个或多个通孔。
在一些实现中，第一网络列表结构区域202包括：配置成向包括功率分配结构200的集成器件提供第一功率信号的第一组互连。在一些实现中，第二网络列表结构区域204包括：配置成向包括功率分配结构200的集成器件提供第二功率信号的第二组互连。在一些实现中，该组第三网络列表结构区域206包括：配置成向包括功率分配结构200的集成器件提供接地信号的第三组互连。
如图2中所示，在集成器件的两个金属层中形成功率分配结构200。集成器件的这两个金属层可以是印刷电路板(PCB)、封装基板、管芯的重分布部分(例如，重分布层)、晶片级管芯、晶片级封装(WLP)、嵌入式晶片级封装(eWLP)、嵌入式晶片级球格阵列(eWLB)、和/或集成扇出(INFO)晶片级封装的金属层。
功率分配结构200以最小化功率分配网络上的寄生效应的方式来配置。在一些实现中，这通过减少和/或最小化来自不同网络列表结构的互连之间的重叠(例如，垂直重叠)的数目来达成。例如，来自第一网络列表的第一互连可被放置在第一金属层上，以使得第一互连不与来自第二金属层上的第二网络列表的第二互连重叠(例如，垂直地重叠)。
图2解说了(i)第一网络列表结构区域202在集成器件或基板的第一金属层上，(ii)第二网络列表结构区域204在集成器件或基板的第二金属层上，(iii)该组第三网络列表结构区域206在集成器件或基板的第一金属层和第二金属层两者上，以及(iv)该组通孔区域位于集成器件或基板的第一金属层与第二金属层之间。
在一些实现中，第一网络列表结构区域202定义第一金属层的区域，该区域包括作为第一网络列表的一部分的一个或多个互连(例如，迹线)。在一些实现中，第一网络列表结构区域202定义第一金属层的区域(例如，毗连区域)，该区域包括仅是第一网络列表的一部分的一个或多个互连(例如，迹线)。应当注意，第一网络列表结构区域202不一定表示如何在集成器件的第一金属层上形成互连(例如，迹线)。
在一些实现中，第二网络列表结构区域204定义第二金属层的区域，该区域包括作为第二网络列表的一部分的一个或多个互连(例如，迹线)。在一些实现中，第二网络列表结构区域204定义第二金属层的区域(例如，毗连区域)，该区域包括仅是第二网络列表的一部分的一个或多个互连(例如，迹线)。应当注意，第二网络列表结构区域204不一定表示如何在集成器件的第二金属层上形成互连(例如，迹线)。
在一些实现中，该组第三网络列表结构区域206定义第一金属层和第二金属层的区域(例如，岛状区域)，该区域包括作为第三网络列表的一部分的一个或多个互连(例如，迹线)。在一些实现中，该组第三网络列表结构区域206定义第一金属层和第二金属层的区域，该区域包括仅是第三网络列表的一部分的一个或多个互连(例如，迹线)。应当注意，第三网络列表结构区域206不一定表示如何在集成器件的第一金属层和第二金属层上形成互连(例如，迹线)。如图2中所示，该组第三网络列表结构区域206包括在集成器件中重复若干次的若干区域。即，存在位于第一金属层和第二金属层中的若干第三网络列表结构区域。在一些实现中，这些第三网络列表结构区域206中的每一者都以交错、偏移和/或岛型(例如，星型、偏移型、交错型、辐射型)的方式彼此分隔开(例如，均匀地间隔开)。在一些实现中，两个或更多个第一网络列表结构区域202通过一组或多组通孔区域208来彼此电耦合。
在一些实现中，该组通孔区域208位于集成器件中，以使得该组通孔区域208与来自第一层的第三网络列表结构区域206以及来自第二层的另一第三网络列表结构区域206重叠(例如，垂直地重叠)。该组通孔区域208中的每一个通孔区域可包括一个或多个通孔。应当注意，该组通孔区域208不一定表示在集成器件的第一金属层和第二金属层之间通孔看起来是怎么样的。
在一些实现中，第一网络列表结构区域202、第二网络列表结构区域204、以及该组第三网络列表结构区域206被配置在第一金属层和第二金属层中，以使得他们至少基本上(例如，大约90％或更高)或完全地利用集成器件的第一金属层和第二金属层的所有表面面积，由此最大化可供用于功率分配网络的空间的使用，而同时最小化功率分配网络中的寄生效应、阻抗和/或电阻。
在一些实现中，第一网络列表结构区域202、第二网络列表结构区域204、以及第三网络列表结构区域206由一个或多个非导电区域(例如，电介质层)分开。在一些实现中，第一网络列表结构区域202、第二网络列表结构区域204、以及第三网络列表结构区域206的边界由一个或多个非导电区域(例如，电介质区域)定义和/或围绕。这确保来自相同金属层内的不同网络列表结构的区域不彼此接触以在电路中创建短路。
网络列表结构区域中的网络列表、网络列表结构的示例将在图6中进一步描述。
图3-5解说了图2的功率分配结构200的不同区域。图3解说了可在集成器件或基板中实现的功率分配结构200的一组第三网络列表结构区域206的倾斜示图。在一些实现中，该组第三网络列表结构区域206被配置成向/从集成器件提供接地信号。然而，在一些实现中，该组第三网络列表结构区域206可被配置成向/从集成器件提供功率信号。
如图3中所示，该组第三网络列表结构区域206包括第一组网络列表结构区域300以及第二组网络列表结构区域302。第一组网络列表结构区域302位于集成器件的第一金属层中。第二组网络列表结构区域300位于集成器件的第二金属层中。在一些实现中，区域300和302以交错、偏移和/或岛型(例如，星型、偏移型、交错型、辐射型)的方式彼此分隔开(例如，均匀地间隔开)。在一些实现中，两个或更多个网络列表结构区域300和/或302通过一组或多组通孔区域208彼此电耦合。图3解说了该组第三网络列表结构区域206包括区域300的第一重复图案，以及区域302的第二重复图案。
应当注意，该组第三网络列表结构区域206是包括功率分配结构的集成器件或基板中的区域的表示。由此，在一些实现中，该组第三网络列表结构区域206不是网络列表结构的实际表示，而是包括定义网络列表结构的互连的一个或多个区域。然而，在一些实现中，该组第三网络列表结构区域206可表示功率分配网络的实际网络列表结构(或接近功率分配网络的网络列表结构的实际表示)。
图4解说了可在集成器件或基板中实现的功率分配结构200的第一网络列表结构区域202的倾斜示图。如图4中所示，第一网络列表结构区域202在集成器件的第一金属层上。在一些实现中，第一网络列表结构区域202被配置成向/从集成器件提供第一功率信号。然而，第一网络列表结构区域202可被配置成向/从集成器件提供接地信号。在一些实现中，第一网络列表结构区域202在第一金属层上形成，以使得第一网络列表结构区域202基本上围绕第一组网络列表结构区域300。在一些实现中，此配置允许来自不同网络列表的互连的最小(大约10％或更小)重叠或没有重叠。
应当注意，第一网络列表结构区域202是包括功率分配结构的集成器件中的区域的表示。由此，在一些实现中，第一网络列表结构区域202不是网络列表结构的实际表示，而是包括定义网络列表结构的互连的一个或多个区域。然而，在一些实现中，第一网络列表结构区域202可表示功率分配网络的实际网络列表结构(或接近功率分配网络的网络列表结构的实际表示)。
图5解说了可在集成器件中实现的功率分配结构200的第二网络列表结构区域204的倾斜示图。如图5中所示，第二网络列表结构区域204在集成器件或基板的第二金属层上。在一些实现中，第二网络列表结构区域204被配置成向/从集成器件提供第二功率信号。然而，第二网络列表结构区域204可被配置成向/从集成器件提供接地信号。在一些实现中，第二网络列表结构区域204在第二金属层上形成，以使得第二网络列表结构区域204基本上围绕第二组网络列表结构区域302。在一些实现中，此配置允许来自不同网络列表的互连的最小(大约10％或更小)重叠或没有重叠。
应当注意，第二网络列表结构区域204是包括功率分配结构的集成器件中的区域的表示。由此，在一些实现中，第二网络列表结构区域204不是网络列表结构的实际表示，而是包括定义网络列表结构的互连的一个或多个区域。然而，在一些实现中，第二网络列表结构区域204可表示功率分配网络的实际网络列表结构(或接近功率分配网络的网络列表结构的实际表示)。
如以上提及的，在一些实现中，网络列表结构区域(例如，网络列表结构区域202、204和/或206)可表示包括定义网络列表结构的互连的区域。图6解说了一些实现中在集成器件中的功率分配结构的金属层。如图6中所示，功率分配结构600包括第一网络列表结构区域602以及一组第二网络列表结构区域604。在一些实现中，第一网络列表结构区域602被配置成提供第一网络列表结构，该第一网络列表结构向/从集成器件提供功率信号。在一些实现中，该组第二网络列表结构区域604被配置成提供第二网络列表结构，该第二网络列表结构向/从集成器件提供接地信号。
第一网络列表结构区域602包括一组第一互连620(例如，迹线)，以及一组第一通孔622。在一些实现中，该组第一互连620和/或该组第一通孔622定义向/从集成器件提供功率信号的网络列表和/或网络列表结构。在一些实现中，第一网络列表结构区域602是围绕该组第二网络列表结构区域604的金属层的毗邻区域。
该组第二网络列表结构区域604包括一组第二互连640(例如，迹线)，以及一组第二通孔642。在一些实现中，该组第二互连640和/或该组第二通孔642定义向/从集成器件提供接地信号的网络列表和/或网络列表结构。在一些实现中，该组第二网络列表结构区域604包括若干区域(例如，岛状区域)，这些区域以交错、偏移、和/或岛型(例如，星型、偏移型、交错型、辐射型)的方式彼此分隔开。在一些实现中，第二网络列表结构区域604可通过位于集成器件的不同金属层上的一组互连630(其被示为虚线互连)来彼此耦合。在一些实现中，一个或多个第二网络列表结构区域604表示网络列表结构的互连的实际形状和/或大小。
图2-6解说了可如何通过将金属层划分成不同区域(例如，岛状区域、毗邻区域)来在集成器件和/或基板的一个或多个金属层上将功率分配网络基本上均匀地展开，如以上所描述的，这(1)在凸块与焊球之间提供较低的电感和较低的电阻，并且(2)更加均匀地展开凸块至焊球电感和电阻(例如，减少凸块至焊球的不同组合之间的电感和电阻的方差)，从而导致更好的信号性能以及由此导致更好的集成器件性能。在一些实现中，一个或多个金属层包括一组重复图案区域(例如，岛状区域)以使得金属层的至少约90％是由该组重复图案区域定义的。在一些实现中，至少一个金属层包括至少100个重复图案区域。在一些实现中，至少一个金属层包括至少1000个重复图案区域。
应当注意，这一个或多个区域(例如，岛状区域、毗邻区域)可以具有相似或不同的大小和形状，并且不限于图2-6中示出的大小和/或形状。另外，将诸区域用于不同网络列表不限于两个金属层。在一些实现中，集成器件或基板的两个以上金属层可用以交错、偏移、和/或岛型的方式彼此分隔开的区域来实现。
示例性集成器件
如以上所描述的，功率分配结构可在集成器件和/或基板的金属层中形成。集成器件的金属层可以是印刷电路板(PCB)、封装基板、管芯的重分布部分(例如，重分布层)、晶片级管芯、晶片级封装(WLP)、嵌入式晶片级封装(eWLP)、嵌入式晶片级球格阵列(eWLB)、和/或集成扇出(INFO)晶片级封装的金属层。
图7解说了包括如本公开中所描述的功率分配结构的基板700的平面图。在一些实现中，基板700是封装基板。在一些实现中，基板700可以是印刷电路板(PCB)。
基板700包括电介质层701、第一组焊盘702、第一组通孔703、一组第一金属层704、第二组通孔705、一组第二金属层706、第三组通孔707、以及第二组焊盘708。
在一些实现中，电介质层701包括一个电介质层701，而在其他实现中，电介质层701可包括若干电介质层。
第一组焊盘耦合至第一组通孔703。第一组通孔703耦合至该组第一金属层704。该组第一金属层704耦合至第二组通孔705。第二组通孔705耦合至该组第二金属层706。该组第二金属层706耦合至第三组通孔707。第三组通孔707耦合至第二组焊盘708。
在一些实现中，该组第一金属层704、第二组通孔705、和/或该组第二金属层706被配置成作为功率分配结构来操作，该功率分配网络与本公开中所描述的一个或多个功率分配结构一致。
图8解说了包括如本公开中所描述的功率分配结构的晶片800的一部分的平面图。在一些实现中，晶片800是晶片级管芯。晶片800包括基板801、若干金属层和电介质层802、焊盘804、钝化层806、第一绝缘层808、第一金属层810、第二绝缘层812、第二金属层814、第三绝缘层816、以及凸块下金属化(UBM)层818。图8还解说了晶片800上的焊球820。具体而言，焊球820耦合至UBM层818。焊盘804、第一金属层810以及UBM层818是导电材料(例如，铜)。第一绝缘层808、第二绝缘层812、以及第三绝缘层816可包括用于再钝化的至少聚酰亚胺层(PI)、聚苯并噁唑(PBO)或其他聚合物层中的一者。第一金属层810和第二金属层814分别是第一重分布层和第二重分布层。在一些实现中，第一金属层810和第二金属层814被配置成作为功率分配结构来操作，该功率分配结构与本公开中所描述的一个或多个功率分配结构一致。
示例性功率分配结构
图9解说了可在集成器件和/或基板中实现的功率分配结构900的倾斜示图。在一些实现中，功率分配结构900是向/从集成器件提供功率的功率分配网络(PDN)的一部分。
在一些实施例中，功率分配网络包括第一网络列表、第二网络列表以及第三网络列表。在一些实现中，网络列表被定义为形成和/或定义集成器件中的电路的连通性的一组互连、一组有源元件(例如，晶体管)和/或一组无源元件(例如，电阻器、电容器)。在一些实现中，互连可包括迹线、通孔、焊盘、和/或重分布金属层。在一些实现中，第一网络列表是第一功率信号网络列表，第二网络列表是第二功率信号网络列表，并且第三网络列表是接地信号网络列表。在一些实现中，功率分配结构900被配置成向/从集成器件提供第一功率信号、第二功率信号、以及接地信号。
功率分配结构900可以在集成器件的不同部分中实现。在一些实现中，功率分配结构900可以在印刷电路板(PCB)、封装基板、管芯的重分布部分(例如，重分布层)、晶片级管芯、晶片级封装(WLP)、嵌入式晶片级封装(eWLP)、嵌入式晶片级球格阵列(eWLB)、和/或集成扇出(INFO)晶片级封装中实现。
在一些实现中，功率分配结构900提供若干优点给集成器件。例如，在功率分配结构900耦合至若干凸块和/或焊球时，功率分配结构900跨集成器件的整个金属层的均匀分布(1)在凸块与焊球之间提供较低的电感和较低的电阻，并且(2)更加均匀地展开凸块至焊球电感和电阻(例如，减少凸块至焊球的不同组合之间的电感和电阻的方差)，从而导致更好的信号性能以及由此导致更好的集成器件性能。
如图9中所示，功率分配结构900包括第一网络列表结构区域902、第二网络列表结构区域904、一组第三网络列表结构区域906、以及一组通孔区域908。第一网络列表结构区域902可包括用于第一网络列表的一个或多个互连。第二网络列表结构区域904可包括用于第二网络列表的一个或多个互连。该组第三网络列表结构区域906可包括用于第三网络列表的一个或多个互连。该组通孔区域908可包括用于第一网络列表、第二网络列表、和/或第三网络列表的一个或多个通孔。
在一些实现中，第一网络列表结构区域902包括：配置成向包括功率分配结构900的集成器件提供第一功率信号的第一组互连。在一些实现中，第二网络列表结构区域904包括：配置成向包括功率分配结构900的集成器件提供第二功率信号的第二组互连。在一些实现中，该组第三网络列表结构区域906包括：配置成向包括功率分配结构900的集成器件提供接地信号的第三组互连。
如图9中所示，在集成器件的两个金属层中形成功率分配结构900。集成器件的这两个金属层可以是印刷电路板(PCB)、封装基板、管芯的重分布部分(例如，重分布层)、晶片级管芯、晶片级封装(WLP)、嵌入式晶片级封装(eWLP)、嵌入式晶片级球格阵列(eWLB)、和/或集成扇出(INFO)晶片级封装的金属层。
功率分配结构900以最小化功率分配网络上的寄生效应的方式来配置。在一些实现中，这通过减少和/或最小化来自不同网络列表结构的互连之间的重叠(例如，垂直重叠)的数目来达成。例如，来自第一网络列表的第一互连可被放置在第一金属层上，以使得第一互连不与来自第二金属层上的第二网络列表的第二互连重叠(例如，垂直地重叠)。
图9解说了(i)第一网络列表结构区域902在集成器件的第一金属层和第二金属层两者上，(ii)第二网络列表结构区域904在集成器件的第一金属层和第二金属层两者上，(iii)该组第三网络列表结构区域906在集成器件的第一金属层和第二金属层两者上，以及(iv)该组通孔区域位于集成器件的第一金属层与第二金属层之间。
图9进一步解说了焊盘区域912、第二焊盘区域914、以及第三焊盘区域916。第一焊盘区域912耦合至第一网络列表结构区域902。第二焊盘区域914耦合至第二网络列表结构区域904。第三焊盘区域916耦合至该组第三网络列表结构区域906。焊盘区域定义包括可耦合至凸块的一个或多个焊盘的区域。在一些实现中，焊盘区域可表示集成器件中的实际焊盘。
图9还解说了第一组凸块922、第二组凸块924、以及第三组凸块926。第一组凸块922耦合至第一焊盘区域912。第二组凸块924耦合至第二焊盘区域914。第三组凸块926耦合至第三焊盘区域916。
在一些实现中，第一网络列表结构区域902定义第一金属层和第二金属层的区域，该区域包括作为第一网络列表的一部分的一个或多个互连(例如，迹线)。在一些实现中，第一网络列表结构区域902定义第一金属层和第二金属层的毗邻区域，该毗邻区域包括仅是第一网络列表的一部分的一个或多个互连(例如，迹线)。应当注意，第一网络列表结构区域902不一定表示如何在集成器件的第一金属层上形成互连(例如，迹线)。
在一些实现中，第二网络列表结构区域904定义第一金属层和第二金属层的区域，该区域包括作为第二网络列表的一部分的一个或多个互连(例如，迹线)。在一些实现中，第二网络列表结构区域904定义第一金属层和第二金属层的区域(例如，毗连区域)，该区域包括仅是第二网络列表的一部分的一个或多个互连(例如，迹线)。应当注意，第二网络列表结构区域904不一定表示如何在集成器件的第二金属层上形成互连(例如，迹线)。
在一些实现中，该组第三网络列表结构区域906定义第一金属层和第二金属层的诸区域，这些区域包括作为第三网络列表的一部分的一个或多个互连(例如，迹线)。在一些实现中，该组第三网络列表结构区域906定义第一金属层和第二金属层的诸区域，这些区域包括仅是第三网络列表的一部分的一个或多个互连(例如，迹线)。应当注意，第三网络列表结构区域906不一定表示如何在集成器件的第一金属层和第二金属层上形成互连(例如，迹线)。如图9中示出的，该组第三网络列表结构区域906包括在集成器件中重复若干次的若干区域。即，存在位于第一金属层和第二金属层中的若干第三网络列表结构区域。在一些实现中，这些第三网络列表结构区域906中的每一者都以交错、偏移和/或岛型(例如，星型、偏移型、交错型、辐射型)的方式彼此分隔开(例如，均匀地间隔开)。在一些实现中，两个或更多个第一网络列表结构区域902通过一组或多组通孔区域908来彼此电耦合。
在一些实现中，该组通孔区域908位于集成器件中，以使得这组通孔区域与来自第一层的第三网络列表结构区域906以及来自第二层的另一第三网络列表结构区域重叠(例如，垂直地重叠)。该组通孔区域908中的每一者可包括一个或多个通孔。应当注意，该组通孔区域908不一定表示在集成器件的第一和第二金属层之间通孔看起来是怎么样的。
在一些实现中，第一网络列表结构区域902、第二网络列表结构区域904、以及该组第三网络列表结构区域20被配置在第一金属层和第二金属层中，以使得他们至少基本上(例如，大约90％或更高)或完全地利用集成器件的第一金属层和第二金属层的所有表面面积，由此最大化可供用于功率分配网络的空间的使用，而同时最小化功率分配网络中的寄生效应、阻抗和/或电阻。
在一些实现中，第一网络列表结构区域902、第二网络列表结构区域904、以及第三网络列表结构区域906由一个或多个非导电区域(例如，电介质层)分开。
图10-12解说了图9的功率分配结构900的不同区域。图10解说了可在集成器件中实现的功率分配结构900的第一网络列表结构区域902的倾斜示图。如图10中所示，第一网络列表结构区域902在集成器件的第一金属层上。在一些实现中，第一网络列表结构区域902被配置成向/从集成器件提供第一功率信号。然而，第一网络列表结构区域902可被配置成向/从集成器件提供接地信号。在一些实现中，第一网络列表结构区域902在第一金属层上形成，以使得第一网络列表结构区域902基本上围绕第一组网络列表结构区域902。在一些实现中，此配置允许来自不同网络列表的互连的最小(大约10％或更小)重叠或没有重叠。
应当注意，第一网络列表结构区域902是包括功率分配结构的集成器件中的区域的表示。由此，在一些实现中，第一网络列表结构区域902不是网络列表结构的实际表示，而是包括定义网络列表结构的互连的一个或多个区域。然而，在一些实现中，第一网络列表结构区域902可表示功率分配网络的实际网络列表结构(或接近功率分配网络的网络列表结构的实际表示)。
图11解说了可在集成器件中实现的功率分配结构900的一组第三网络列表结构区域906的倾斜示图。在一些实现中，该组第三网络列表结构区域906被配置成向/从集成器件提供接地信号。然而，在一些实现中，该组第三网络列表结构区域906可被配置成向/从集成器件提供功率信号。
应当注意，该组第三网络列表结构区域906是包括功率分配结构的集成器件中的区域的表示。由此，在一些实现中，该组第三网络列表结构区域906不是网络列表结构的实际表示，而是包括定义网络列表结构的互连的一个或多个区域。然而，在一些实现中，该组第三网络列表结构区域906可表示功率分配网络的实际网络列表结构(或接近功率分配网络的网络列表结构的实际表示)。
图12解说了可在集成器件中实现的功率分配结构900的第二网络列表结构区域904的倾斜示图。如图12中所示，第二网络列表结构区域904在集成器件的第二金属层上。在一些实现中，第二网络列表结构区域904被配置成向/从集成器件提供第二功率信号。然而，第二网络列表结构区域904可被配置成向/从集成器件提供接地信号。在一些实现中，第二网络列表结构区域904在第二金属层上形成，以使得第二网络列表结构区域904基本上围绕第三组网络列表结构区域906。在一些实现中，此配置允许来自不同网络列表的互连的最小(大约10％或更小)重叠或没有重叠。图12解说了包括诸区域的重复图案的第二网络列表结构区域904。
应当注意，第二网络列表结构区域904是包括功率分配结构的集成器件中的区域的表示。由此，在一些实现中，第二网络列表结构区域904不是网络列表结构的实际表示，而是包括定义网络列表结构的互连的一个或多个区域。然而，在一些实现中，第二网络列表结构区域904可表示功率分配网络的实际网络列表结构(或接近功率分配网络的网络列表结构的实际表示)。
图13解说了功率分配结构900的第二金属层1300。如图13中所示，第二金属层1300包括第一网络列表结构区域902、第二网络列表结构区域904、以及一组第三网络列表结构区域906。
图14解说了功率分配结构900的第一金属层1400。如图14中所示，第一金属层1400包括第一网络列表结构区域902、第二网络列表结构区域904、以及一组第三网络列表结构区域906。
图15解说了功率分配结构900的焊盘层1500。如图15中所示，第二金属层1500包括第一焊盘区域912、第二焊盘区域914、以及第三焊盘区域916。在一些实现中，第一焊盘区域912被配置成耦合至第一组凸块922。在一些实现中，第二焊盘区域914被配置成耦合至第二组凸块924。在一些实现中，第三焊盘区域916被配置成耦合至第三组凸块926。
图9-15解说了可如何通过将金属层划分成不同区域(例如，岛状区域、毗邻区域)来在集成器件和/或基板的一个或多个金属层上将功率分配网络基本上均匀地展开，如以上所描述的，这(1)在凸块与焊球之间提供较低的电感和较低的电阻，并且(2)更加均匀地展开凸块至焊球电感和电阻(例如，减少凸块至焊球的不同组合之间的电感和电阻的方差)，从而导致更好的信号性能以及由此导致更好的集成器件性能。在一些实现中，一个或多个金属层包括一组重复图案区域(例如，岛状区域)以使得金属层的至少约90％是由该组重复图案区域来定义的。在一些实现中，至少一个金属层包括至少100个重复图案区域。在一些实现中，至少一个金属层包括至少1000个重复图案区域。
应当注意，这一个或多个区域(例如，岛状区域、毗邻区域)可以具有相似或不同的大小和形状，并且不限于图9-15中示出的大小和/或形状。另外，将诸区域用于不同网络列表不限于两个金属层。在一些实现中，集成器件或基板的两个以上金属层可用以交错、偏移、和/或岛型的方式彼此分隔开的区域来实现。
示例性功率分配结构
功率分配网络(PDN)的功率分配结构可包括三个以上网络列表。图16-17解说了在集成器件和/或基板的两个金属层上形成的功率分配结构的示例，其中功率分配结构被配置成容适集成器件和/或基板的两个金属层上的四个网络列表。
在一些实施例中，功率分配网络包括第一网络列表、第二网络列表以及第三网络列表。在一些实现中，网络列表被定义为形成和/或定义集成器件中的电路的连通性的一组互连、一组有源元件(例如，晶体管)和/或一组无源元件(例如，电阻器、电容器)。在一些实现中，互连可包括迹线、通孔、焊盘、和/或重分配金属层。在一些实现中，第一网络列表是第一功率信号网络列表，第二网络列表是第二功率信号网络列表，并且第三网络列表是接地信号网络列表。在一些实现中，功率分配结构被配置成向/从集成器件提供第一功率信号、第二功率信号、第三功率信号以及接地信号。
图16解说了可在集成器件中实现的功率分配结构的第一金属层1600的平面图。第一金属层1600包括第一网络列表结构区域1602、第二网络列表结构区域1604、以及第三网络列表结构区域1606。在一些实现中，第一网络列表结构区域1602是第一网络列表结构。在一些实现中，第二网络列表结构区域1604是第二网络列表结构。在一些实现中，第三网络列表结构区域1606是第三网络列表结构。图16还解说了耦合至第二网络列表结构区域1604的第一组通孔1614，以及耦合至第三网络列表结构区域1606的第二组通孔1616。
在一些实现中，第一网络列表结构区域1602定义第一金属层的区域，该区域包括作为第一网络列表的一部分的一个或多个互连(例如，迹线)。在一些实现中，第一网络列表结构区域1602定义第一金属层的重复区域，该重复区域包括仅是第一网络列表的一部分的一个或多个互连(例如，迹线)。应当注意，第一网络列表结构区域202不一定表示如何在集成器件的第一金属层上形成互连(例如，迹线)。
在一些实现中，第二网络列表结构区域1604定义第一金属层的区域，该区域包括作为第二网络列表的一部分的一个或多个互连(例如，迹线)。在一些实现中，第二网络列表结构区域1604定义第一金属层的重复区域，该重复区域包括仅是第二网络列表的一部分的一个或多个互连(例如，迹线)。应当注意，第二网络列表结构区域1604不一定表示如何在集成器件的第一金属层上形成互连(例如，迹线)。
在一些实现中，第三网络列表结构区域1606定义第一金属层的区域，该区域包括作为第三网络列表的一部分的一个或多个互连(例如，迹线)。在一些实现中，第三网络列表结构区域1606定义第一金属层的重复区域，该重复区域包括仅是第二网络列表的一部分的一个或多个互连(例如，迹线)。应当注意，第三网络列表结构区域1606不一定表示如何在集成器件的第一金属层上形成互连(例如，迹线)。
图17解说了可在集成器件中实现的功率分配结构的第二金属层1700的平面图。第二金属层1700包括第四网络列表结构区域1702、第五网络列表结构区域1704、以及第六网络列表结构区域1706。在一些实现中，第四网络列表结构区域1702是第四网络列表结构。在一些实现中，第五网络列表结构区域1704是第五网络列表结构。在一些实现中，第六网络列表结构区域1706是第六网络列表结构。图17还解说了耦合至第五网络列表结构区域1704的第一组通孔1614，以及耦合至第六网络列表结构区域1706的第二组通孔1616。
在一些实现中，第四网络列表结构区域1702定义第二金属层的区域，该区域包括作为第四网络列表的一部分的一个或多个互连(例如，迹线)。在一些实现中，第四网络列表结构区域1702定义第二金属层的重复区域，该重复区域包括仅是第四网络列表的一部分的一个或多个互连(例如，迹线)。应当注意，第四网络列表结构区域1704不一定表示如何在集成器件的第二金属层上形成互连(例如，迹线)。
在一些实现中，第五网络列表结构区域1704定义第二金属层的区域，该区域包括作为第二网络列表的一部分的一个或多个互连(例如，迹线)。在一些实现中，第五网络列表结构区域1704定义第二金属层的重复区域，该重复区域包括仅是第二网络列表的一部分的一个或多个互连(例如，迹线)。应当注意，第五网络列表结构区域1704不一定表示如何在集成器件的第二金属层上形成互连(例如，迹线)。
在一些实现中，第六网络列表结构区域1706定义第二金属层的区域，该区域包括作为第三网络列表的一部分的一个或多个互连(例如，迹线)。在一些实现中，第六网络列表结构区域1706定义第二金属层的区域，该区域包括仅是第三网络列表的一部分的一个或多个互连(例如，迹线)。应当注意，第六网络列表结构区域1706不一定表示如何在集成器件的第二金属层上形成互连(例如，迹线)。
在一些实现中，第一金属层1600和第二金属层1700形成可在集成器件和/或基板的不同部分中实现的功率分配结构。在一些实现中，功率分配结构被配置成在两个金属层中提供四(4)个网络列表结构。在一些实现中，功率分配结构可以在印刷电路板(PCB)、封装基板、管芯的重分布部分(例如，重分布层)、晶片级管芯、晶片级封装(WLP)、嵌入式晶片级封装(eWLP)、嵌入式晶片级球格阵列(eWLB)、和/或集成扇出(INFO)晶片级封装中实现。
在一些实现中，功率分配结构提供若干优点给集成器件。例如，在功率分配结构耦合至若干凸块和/或焊球时，功率分配结构跨集成器件的整个金属层的均匀分布(1)在凸块与焊球之间提供较低的电感和较低的电阻，并且(2)更加均匀地展开凸块至焊球电感和电阻(例如，减少凸块至焊球的不同组合之间的电感和电阻的方差)，从而导致更好的信号性能以及由此导致更好的集成器件性能。
在一些实现中，功率分配结构以最小化功率分配网络上的寄生效应的方式来配置。在一些实现中，这通过减少和/或最小化来自不同网络列表结构的互连之间的重叠(例如，垂直重叠)的数目来达成。例如，来自第一网络列表的第一互连可被放置在第一金属层上，以使得第一互连不与来自第二金属层上的第二网络列表的第二互连重叠(例如，垂直地重叠)。
在一些实现中，第一网络列表结构区域1602、第二网络列表结构区域1604、第三网络列表结构区域1606、第四网络列表结构区域1702、第五网络列表结构区域1704、和/或第六网络列表结构区域1706被配置在第一金属层和第二金属层中，以使得它们至少基本上(例如，大约90％或更高)或完全地利用集成器件的第一金属层和第二金属层的所有表面面积，由此最大化可供用于功率分配网络的空间的使用，而同时最小化功率分配网络中的寄生效应、阻抗和/或电阻。
图18-21解说了图16-17的功率分配结构的不同网络列表结构区域。图18解说了功率分配结构的第一网络列表结构区域1602的平面图。在一些实现中，第一网络列表结构区域1602是第一网络列表结构。在一些实现中，第一网络列表结构区域1602被配置成提供功率分配网络的第一网络列表。在一些实现中，第一网络列表结构区域1602位于第一金属层上。如图18中所示，第一网络列表结构区域1602具有第一重复图案。
图19解说了功率分配结构的网络列表结构区域1702的平面图。在一些实现中，网络列表结构区域1702是第二网络列表结构。在一些实现中，网络列表结构区域1702被配置成提供功率分配网络的第二网络列表。在一些实现中，网络列表结构区域1702位于第二金属层上。如图19中所示，网络列表结构区域1702具有第二重复图案。
图20解说了功率分配结构的第三网络列表区域2000的平面图。在一些实现中，第三网络列表结构区域2000是第三网络列表结构。在一些实现中，第三网络列表结构区域2000被配置成提供功率分配网络的第三网络列表。在一些实现中，第三网络列表结构区域2000位于第一金属层和第二金属层上。第三网络列表结构区域2000包括第二网络列表结构区域1604、第五网络列表结构区域1704、以及第一组通孔1614。第二网络列表结构区域1604在第一金属层上。第五网络列表结构区域1704在第二金属层上。第二网络列表结构区域1604通过第一组通孔1614来耦合至第五网络列表结构区域1704。如图20中所示，第三网络列表结构区域2000具有第三重复图案。
图21解说了功率分配结构的第四网络列表区域2100的平面图。在一些实现中，第四网络列表结构区域2100是第四网络列表结构。在一些实现中，第四网络列表结构区域2100被配置成提供功率分配网络的第四网络列表。在一些实现中，第四网络列表结构区域2100位于第一金属层和第二金属层上。第四网络列表结构区域2100包括第三网络列表结构区域1606、第六网络列表结构区域1706、以及第二组通孔1616。第三网络列表结构区域1606在第一金属层上。第六网络列表结构区域1706在第二金属层上。第三网络列表结构区域1606通过第二组通孔1616来耦合至第六网络列表结构区域1706。如图21中所示，第四网络列表结构区域2100具有第四重复图案。
应当注意，在一些实现中，网络列表结构区域是包括功率分配结构的集成器件和/或基板中的区域的表示。由此，在一些实现中，网络列表结构区域不是网络列表结构的实际表示，而是包括定义网络列表结构的互连的一个或多个区域。然而，在一些实现中，网络列表结构区域可表示功率分配网络的实际网络列表结构(或接近功率分配网络的网络列表结构的实际表示)。
图16-21解说了可如何通过将金属层划分成不同区域(例如，岛状区域、毗邻区域)来在集成器件和/或基板的一个或多个金属层上将功率分配网络基本上均匀地展开，如以上所描述的，这(1)在凸块与焊球之间提供较低的电感和较低的电阻，并且(2)更加均匀地展开凸块至焊球电感和电阻(例如，减少凸块至焊球的不同组合之间的电感和电阻的方差)，从而导致更好的信号性能以及由此更好的集成器件性能。在一些实现中，一个或多个金属层包括一组重复图案区域(例如，岛状区域)以使得金属层的至少约90％是由该组重复图案区域来定义的。在一些实现中，至少一个金属层包括至少100个重复图案区域。在一些实现中，至少一个金属层包括至少1000个重复图案区域。
应当注意，一个或多个区域(例如，岛状区域、毗邻区域)可以具有相似或不同的大小和形状，并且不限于图16-21中示出的大小和/或形状。另外，将诸区域用于不同的网络列表不限于两个金属层。在一些实现中，集成器件或基板的两个以上金属层可用以交错、偏移、和/或岛型的方式彼此分隔开的区域来实现。
用于提供功率分配网络的示例性方法
图22解说了用于为集成器件和/或基板提供(例如，制造)功率分配网络的方法的流程图。
该方法提供(在2205处)集成器件中的第一网络列表结构区域。在一些实现中，提供(形成)第一网络列表结构区域(例如，网络列表结构区域206)包括提供包括集成器件和/或基板(例如，封装基板)的至少一个金属层(例如，第一金属层)上的一组互连(例如，迹线)的第一网络列表结构区域。在一些实现中，第一网络列表结构区域包括集成器件和/或基板的第一金属层上的一组重复区域。在一些实现中，第一网络列表结构区域包括集成器件和/或基板的第二金属层上的另一组重复区域。在一些实现中，第一网络列表结构区域包括被配置成向/从集成器件提供功率信号或接地信号的第一网络列表结构。
该方法进一步提供(在2210处)集成器件中的第二网络列表结构区域。在一些实现中，提供(形成)第二网络列表结构区域(例如，网络列表结构区域202)包括提供包括集成器件和/或基板(例如，封装基板)的至少一个金属层(例如，第一金属层)上的一组互连(例如，迹线)的第二网络列表结构区域。在一些实现中，第二网络列表结构区域包括集成器件和/或基板的第一金属层上的一组重复区域。在一些实现中，第二网络列表结构区域包括集成器件和/或基板的第二金属层上的另一组重复区域。在一些实现中，第二网络列表结构区域包括被配置成向/从集成器件提供功率信号或接地信号的第二网络列表结构。
该方法还提供(在2215处)集成器件中的第三网络列表结构区域。在一些实现中，提供(形成)第三网络列表结构区域(例如，网络列表结构区域204)包括提供包括集成器件和/或基板(例如，封装基板)的至少一个金属层(例如，第一金属层)上的一组互连(例如，迹线)的第三网络列表结构区域。在一些实现中，第三网络列表结构区域包括集成器件和/或基板的第一金属层上的一组重复区域。在一些实现中，第三网络列表结构区域包括集成器件和/或基板的第二金属层上的另一组重复区域。在一些实现中，第三网络列表结构区域包括被配置成向/从集成器件提供功率信号或接地信号的第一网络列表结构。
该方法可任选地提供(在2220处)集成器件中的第四网络列表结构区域。在一些实现中，提供(形成)第四网络列表结构区域(例如，网络列表结构区域2100)包括提供包括集成器件和/或基板(例如，封装基板)的至少一个金属层(例如，第一金属层)上的一组互连(例如，迹线)的第四网络列表结构区域。在一些实现中，第四网络列表结构区域包括集成器件和/或基板的第一金属层上的一组重复区域。在一些实现中，第四网络列表结构区域包括集成器件和/或基板的第二金属层上的另一组重复区域。在一些实现中，第四网络列表结构区域包括被配置成向/从集成器件提供功率信号或接地信号的第四网络列表结构。
在一些实现中，第一网络列表结构区域、第二网络列表结构区域、以及第三网络列表结构区域、和/或第四网络列表结构区域被配置在第一金属层和第二金属层中，以使得它们至少基本上(例如，大约90％或更高)或完全地利用集成器件的第一金属层和第二金属层的所有表面面积，由此最大化可供用于功率分配网络的空间的使用，而同时最小化功率分配网络中的寄生效应、阻抗和/或电阻。
图22解说了如何通过将金属层划分成不同区域(例如，岛状区域、毗邻区域)来提供(例如，形成)在集成器件和/或基板的一个或多个金属层上基本上均匀地展开的功率分配网络的方法的示例，如以上所描述的，这(1)在凸块与焊球之间提供较低的电感和较低的电阻，并且(2)更加均匀地展开凸块至焊球电感和电阻(例如，减少凸块至焊球的不同组合之间的电感和电阻的方差)，从而导致更好的信号性能以及由此导致更好的集成器件性能。在一些实现中，一个或多个金属层包括一组重复图案区域(例如，岛状区域)，以使得金属层的至少约90％是由该组重复图案区域来定义的。在一些实现中，至少一个金属层包括至少100个重复图案区域。在一些实现中，至少一个金属层包括至少1000个重复图案区域。
应当注意，这一个或多个区域(例如，岛状区域、毗邻区域)可以具有相似或不同的大小和形状，并且不限于本公开中示出的大小和/或形状。另外，将诸区域用于不同网络列表不限于两个金属层。在一些实现中，集成器件或基板的两个以上金属层可用以交错、偏移、和/或岛型的方式彼此分隔开的区域来实现。
示例性电子设备
图23解说了可集成有前述集成器件(例如，半导体器件)、集成电路、管芯、中介体和/或封装中的任何一者的各种电子设备。例如，移动电话2302、膝上型计算机2304、以及固定位置终端2306可包括如本文所述的集成器件2300。集成器件2300可以是例如本文所述的集成器件、集成电路、管芯或封装件中的任何一者。图23中所解说的设备2302、2304、2306仅是示例性的。其它电子设备也能以集成器件2300为其特征，此类电子设备包括但不限于移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单位(诸如仪表读取设备)、通信设备、智能电话、平板计算机或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
图2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、和/或23中解说的组件、步骤、特征和/或功能之中的一者或多者可以被重新编排和/或组合成单个组件、步骤、特征或功能，或实施在若干组件、步骤、或功能中。也可添加额外的元件、组件、步骤、和/或功能而不会脱离本公开。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中被用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。
术语“区域”、“网络列表区域”、以及“网络列表结构区域”被贯穿本申请使用。在一些实现中，“区域”、“网络列表区域”、和/或“网络列表结构区域”是集成器件和/或基板的由实际物理边界(例如，金属层与电介质层之间的边界)定义的区域。在一些实现中，“区域”、“网络列表区域”、和/或“网络列表结构区域”是集成器件和/或基板的由抽象或概念性的边界(例如，在集成电路/器件布局中定义的边界)定义的区域。这些抽象或概念性边界可以类似于实际物理边界或与实际物理边界对齐，和/或它们可以在集成电路和/或基板中被任意地定义。
还应注意，这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可被重新安排。过程在其操作完成时终止。
还应注意，本公开中描述的电感器可以被实现在器件的其它部分中。例如，在一些实现中，本公开中描述的电感器可以使用已知制造工艺被实现(例如，制造、提供)在印刷电路板(PCB)和/或管芯(例如，在管芯的较低金属层和电介质层中)中。
本文中所描述的本公开的各种方面可实现于不同系统中而不会脱离本公开。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本公开。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (30)

1.一种集成器件，包括：
包括第一组区域的第一金属层，所述第一组区域包括所述集成器件的功率分配网络(PDN)的第一网络列表结构；以及
包括第二组区域的第二金属层，所述第二组区域包括所述集成器件的所述PDN的第二网络列表结构。
2.如权利要求1所述的集成器件，其特征在于，所述第二金属层进一步包括：包括所述集成器件的所述PDN的所述第一网络列表结构的第三组区域。
3.如权利要求1所述的集成器件，其特征在于，所述第二金属层进一步包括：包括所述集成器件的所述PDN的所述第一网络列表结构的第三组岛状区域。
4.如权利要求1所述的集成器件，其特征在于，所述第一金属层进一步包括：包括所述集成器件的所述PDN的第三网络列表结构的第三组区域，所述第三组区域与所述第一金属层的所述第一组区域不重叠。
5.如权利要求1所述的集成器件，其特征在于，进一步包括配置成耦合所述第一组区域的一组通孔。
6.如权利要求1所述的集成器件，其特征在于，所述第一组区域包括定义所述第一金属层的大部分的一组重复图案区域。
7.如权利要求1所述的集成器件，其特征在于，所述第一组区域包括以至少星型、偏移型、交错型、和/或辐射型中的一者所形成的一组重复图案区域。
8.如权利要求1所述的集成器件，其特征在于，所述第一网络列表结构包括第一组互连，并且所述第二网络列表结构包括第二组互连。
9.如权利要求1所述的集成器件，其特征在于，所述功率分配网络(PDN)可以在至少印刷电路板(PCB)、管芯的重分布部分、晶片级管芯、晶片级封装(WLP)、嵌入式晶片级封装(eWLP)、嵌入式晶片级球格阵列(eWLB)、和/或集成扇出(INFO)晶片级封装中的一者中实现。
10.如权利要求1所述的集成器件，其特征在于，所述集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
11.一种基板，包括：
包括第一组区域的第一金属层，所述第一组区域包括所述基板的功率分配网络(PDN)的第一网络列表结构；以及
包括第二组区域的第二金属层，所述第二组区域包括所述基板的所述PDN的第二网络列表结构。
12.如权利要求11所述的基板，其特征在于，所述第二金属层进一步包括：包括所述基板的所述PDN的所述第一网络列表结构的第三组区域。
13.如权利要求11所述的基板，其特征在于，所述第二金属层进一步包括：包括所述基板的所述PDN的所述第一网络列表结构的第三组岛状区域。
14.如权利要求11所述的基板，其特征在于，所述第一金属层进一步包括：包括所述基板的所述PDN的第三网络列表结构的第三组区域，所述第三组区域与所述第一金属层的所述第一组区域不重叠。
15.如权利要求11所述的基板，其特征在于，进一步包括配置成耦合所述第一组区域的一组通孔。
16.如权利要求11所述的基板，其特征在于，所述第一组区域包括定义所述第一金属层的大部分的一组重复图案区域。
17.如权利要求11所述的基板，其特征在于，所述第一组区域包括以至少星型、偏移型、交错型、和/或辐射型中的一者所形成的一组重复图案区域。
18.如权利要求11所述的基板，其特征在于，所述第一网络列表结构包括第一组互连，并且所述第二网络列表结构包括第二组互连。
19.如权利要求11所述的基板，其特征在于，所述基板被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机中的至少一者中。
20.一种用于制造集成器件的方法，包括：
形成第一金属层，其中形成所述第一金属层包括在所述第一金属层的第一组区域中形成所述集成器件的功率分配网络(PDN)的第一网络列表结构；以及
形成第二金属层，其中形成所述第二金属层包括在所述第二金属层的第二组区域中形成所述集成器件的所述PDN的第二网络列表结构。
21.如权利要求20所述的方法，其特征在于，形成所述第一金属层进一步包括在所述第一金属层的第三组区域中形成所述集成器件的所述PDN的第三网络列表结构，其中所述第三组区域与所述第一金属层的所述第一组区域不重叠。
22.如权利要求20所述的方法，其特征在于，进一步包括形成配置成耦合所述第一组区域的一组通孔。
23.如权利要求20所述的方法，其特征在于，所述第一组区域包括以至少星型、偏移型、交错型、和/或辐射型中的一者所形成的一组重复图案区域。
24.如权利要求20所述的方法，其特征在于，所述功率分配网络(PDN)可以在至少印刷电路板(PCB)、管芯的重分布部分、晶片级管芯、晶片级封装(WLP)、嵌入式晶片级封装(eWLP)、嵌入式晶片级球格阵列(eWLB)、和/或集成扇出(INFO)晶片级封装中的一者中实现。
25.如权利要求20所述的方法，其特征在于，所述集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
26.一种用于制造基板的方法，包括：
形成第一金属层，其中形成所述第一金属层包括在所述第一金属层的第一组区域中形成所述基板的功率分配网络(PDN)的第一网络列表结构；以及
形成第二金属层，其中形成所述第二金属层包括在所述第二金属层的第二组区域中形成所述基板的所述PDN的第二网络列表结构。
27.如权利要求26所述的方法，其特征在于，形成所述第一金属层进一步包括在所述第一金属层的第三组区域中形成所述基板的所述PDN的第三网络列表结构，其中所述第三组区域与所述第一金属层的所述第一组区域不重叠。
28.如权利要求26所述的方法，其特征在于，进一步包括形成配置成耦合所述第一组区域的一组通孔。
29.如权利要求26所述的方法，其特征在于，所述第一组区域包括以至少星型、偏移型、交错型、和/或辐射型中的一者所形成的一组重复图案区域。
30.如权利要求26所述的方法，其特征在于，所述基板被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机中的至少一者中。
CN201580022321.4A 2014-04-29 2015-04-28 功率分配网络(pdn)中交错的功率结构 Active CN106256020B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/264,836 2014-04-29
US14/264,836 US10231324B2 (en) 2014-04-29 2014-04-29 Staggered power structure in a power distribution network (PDN)
PCT/US2015/028061 WO2015168160A1 (en) 2014-04-29 2015-04-28 Staggered power structure in a power distribution network (pdn)

Publications (2)

Publication Number Publication Date
CN106256020A true CN106256020A (zh) 2016-12-21
CN106256020B CN106256020B (zh) 2019-03-22

Family

ID=53175170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580022321.4A Active CN106256020B (zh) 2014-04-29 2015-04-28 功率分配网络(pdn)中交错的功率结构

Country Status (7)

Country Link
US (1) US10231324B2 (zh)
EP (1) EP3138127B1 (zh)
JP (1) JP2017515305A (zh)
KR (1) KR20160146751A (zh)
CN (1) CN106256020B (zh)
BR (1) BR112016024898A2 (zh)
WO (1) WO2015168160A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102410661B1 (ko) 2015-11-13 2022-06-20 삼성디스플레이 주식회사 터치 패널 및 이를 포함하는 표시 장치
IT202000029210A1 (it) * 2020-12-01 2022-06-01 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente procedimento

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6484302B1 (en) * 2000-07-11 2002-11-19 Hewlett-Packard Company Auto-contactor system and method for generating variable size contacts
US20060046353A1 (en) * 2004-08-26 2006-03-02 Vikram Shrowty Optimizing dynamic power characteristics of an integrated circuit chip
CN101877342A (zh) * 2009-04-28 2010-11-03 国际商业机器公司 电路布置以及设计方法
US20120313227A1 (en) * 2011-03-06 2012-12-13 Zvi Or-Bach Semiconductor device and structure for heat removal
CN103125020A (zh) * 2010-09-29 2013-05-29 意法爱立信有限公司 具有集成去耦电容的电源布线

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3432963B2 (ja) 1995-06-15 2003-08-04 沖電気工業株式会社 半導体集積回路
US6495770B2 (en) * 2000-12-04 2002-12-17 Intel Corporation Electronic assembly providing shunting of electrical current
US6609242B1 (en) 2001-07-20 2003-08-19 Hewlett-Packard Development Company, L.P. Automated creation of power distribution grids for tiled cell arrays in integrated circuit designs
US6891260B1 (en) * 2002-06-06 2005-05-10 Lsi Logic Corporation Integrated circuit package substrate with high density routing mechanism
US6978433B1 (en) 2002-09-16 2005-12-20 Xilinx, Inc. Method and apparatus for placement of vias
US7089522B2 (en) 2003-06-11 2006-08-08 Chartered Semiconductor Manufacturing, Ltd. Device, design and method for a slot in a conductive area
US7294791B2 (en) * 2004-09-29 2007-11-13 Endicott Interconnect Technologies, Inc. Circuitized substrate with improved impedance control circuitry, method of making same, electrical assembly and information handling system utilizing same
WO2008054324A1 (en) * 2006-11-01 2008-05-08 Agency For Science, Technology And Research Double-stacked ebg structure
JP5433972B2 (ja) * 2008-04-21 2014-03-05 日本電気株式会社 半導体装置及びその製造方法
US8230375B2 (en) 2008-09-14 2012-07-24 Raminda Udaya Madurawe Automated metal pattern generation for integrated circuits
US8106504B2 (en) * 2008-09-25 2012-01-31 King Dragon International Inc. Stacking package structure with chip embedded inside and die having through silicon via and method of the same
JP5581795B2 (ja) 2010-05-07 2014-09-03 ルネサスエレクトロニクス株式会社 スタンダードセル、スタンダードセルを備えた半導体装置、およびスタンダードセルの配置配線方法
US8749322B2 (en) * 2011-09-02 2014-06-10 National Taiwan University Multilayer circuit board structure and circuitry thereof
US20170017744A1 (en) * 2015-07-15 2017-01-19 E-System Design, Inc. Modeling of Power Distribution Networks for Path Finding

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6484302B1 (en) * 2000-07-11 2002-11-19 Hewlett-Packard Company Auto-contactor system and method for generating variable size contacts
US20060046353A1 (en) * 2004-08-26 2006-03-02 Vikram Shrowty Optimizing dynamic power characteristics of an integrated circuit chip
CN101877342A (zh) * 2009-04-28 2010-11-03 国际商业机器公司 电路布置以及设计方法
CN103125020A (zh) * 2010-09-29 2013-05-29 意法爱立信有限公司 具有集成去耦电容的电源布线
US20120313227A1 (en) * 2011-03-06 2012-12-13 Zvi Or-Bach Semiconductor device and structure for heat removal

Also Published As

Publication number Publication date
CN106256020B (zh) 2019-03-22
JP2017515305A (ja) 2017-06-08
WO2015168160A1 (en) 2015-11-05
US10231324B2 (en) 2019-03-12
US20150313006A1 (en) 2015-10-29
EP3138127A1 (en) 2017-03-08
KR20160146751A (ko) 2016-12-21
EP3138127B1 (en) 2023-01-04
BR112016024898A2 (pt) 2017-08-15

Similar Documents

Publication Publication Date Title
KR101872510B1 (ko) 재배선 층들 상에 스택된 다이들을 포함하는 통합 디바이스
US8604626B2 (en) Reduced susceptibility to electrostatic discharge during 3D semiconductor device bonding and assembly
US11393794B2 (en) Microelectronic device assemblies and packages including surface mount components
US9368566B2 (en) Package on package (PoP) integrated device comprising a capacitor in a substrate
CN107735860B (zh) 包括电容器、重分布层、和分立同轴连接的封装基板
EP3216055A1 (en) Integrated device package comprising silicon bridge in an encapsulation layer
CN106068558A (zh) 包括高密度互连和重分布层的集成器件
CN103165585A (zh) 使用再造晶片的堆叠封装
CN107690699A (zh) 具有焊接到管芯或基板的重分布层的高纵横比互连的集成电路封装及对应制造方法
CN105493280A (zh) 管芯上的堆叠重分布层
CN106489191A (zh) 包括同轴互连的集成器件
CN107112310B (zh) 包括高性能封装间连接的层叠封装(pop)器件
US20240186295A1 (en) Microelectronic device assemblies, stacked semiconductor die assemblies, and memory device packages
CN106256020A (zh) 功率分配网络(pdn)中交错的功率结构
CN106233458B (zh) 包括作为封装层中的通孔的导线的集成器件
US20160183379A1 (en) Substrate comprising an embedded capacitor
US20160056226A1 (en) Wafer level package (wlp) integrated device comprising electromagnetic (em) passive device in redistribution portion, and radio frequency (rf) shield
US9807884B2 (en) Substrate comprising embedded elongated capacitor
US11961825B2 (en) Microelectronic device assemblies and packages including multiple device stacks and related methods

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant