CN112864117A - 半导体装置的金属选用结构 - Google Patents

半导体装置的金属选用结构 Download PDF

Info

Publication number
CN112864117A
CN112864117A CN202010691251.4A CN202010691251A CN112864117A CN 112864117 A CN112864117 A CN 112864117A CN 202010691251 A CN202010691251 A CN 202010691251A CN 112864117 A CN112864117 A CN 112864117A
Authority
CN
China
Prior art keywords
metal
input
line
disposed
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010691251.4A
Other languages
English (en)
Inventor
安庆勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112864117A publication Critical patent/CN112864117A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体装置的金属选用结构可以包括：多个通孔，其将第一金属层中所设置的第一金属线连接到设置在第一金属层上方的第二金属层中所设置的第二金属线，并且被配置为构成选用电路的多个节点；以及识别图案，其设置在第一金属层和第二金属层之间并且与通孔具有不同的布局结构。

Description

半导体装置的金属选用结构
技术领域
各种实施方式总体上涉及一种半导体技术，更具体地，涉及一种半导体装置中的金属选用结构(metal option structure)。
背景技术
为了便于设计、制造和测试处理，在半导体装置中配置各种选用电路(optioncircuit)，并且半导体装置设计成通过经由遮罩修补(mask repair)改变选用金属来选择和改变电路。例如，为了在同一生产线上共同制造x8产品和x16产品，首先在生产线上制造x16产品。然后，当制造x8产品时，通过遮罩修补处理来改变选用金属以实现8x结构。
发明内容
各种实施方式涉及一种具有金属选用结构的半导体装置，其能够减少在用于改变选用金属的遮罩修补处理期间可能发生的故障，并且有助于提高修补效率。
在一个实施方式中，一种半导体装置的金属选用结构可以包括：多个通孔，其将第一金属层中所设置的第一金属线连接到被设置在第一金属层上方的第二金属层中所设置的第二金属线，并且被配置为构成选用电路的多个节点；以及识别图案，其设置在第一金属层和第二金属层之间并且与通孔具有不同的布局结构。
附图说明
图1是示出根据本公开的一个实施方式的半导体装置的金属选用结构的电路图。
图2是示出在修补金属选用结构之前图1的金属选用结构的一个实施方式的布局图。
图3是示出在修补金属选用结构之后图2的金属选用结构的布局图。
图4是示出在修补金属选用结构之前图1的金属选用结构的一个实施方式的布局图。
图5是示出在修补金属选用结构之后图4的金属选用结构的布局图。
图6是示出根据本公开的一个实施方式的半导体装置的金属选用结构的电路图。
图7是示出在修补金属选用结构之前图6的金属选用结构的一个实施方式的布局图。
图8是示出在修补金属选用结构之后图7的金属选用结构的布局图。
图9是示出在修补金属选用结构之前图6的金属选用结构的一个实施方式的布局图。
图10是示出在修补金属选用结构之后图9的金属选用结构的布局图。
图11是示出根据本公开的一个实施方式的半导体装置的金属选用结构的布局图。
图12是示出根据本公开的一个实施方式的具有半导体装置的电子系统的框图。
图13是示出根据本公开的一个实施方式的包括半导体装置的存储卡的框图。
具体实施方式
本发明的优点和特征以及实现这些优点和特征的方法将通过以下实施方式并且参照附图而得到清楚的描述。然而，本公开不限于本文所公开的示例性实施方式，而可以以各种不同的方式实现。本公开的示例性实施方式向本领域技术人员传达了本公开的范围。
描述本公开实施方式的附图中给出的数值、尺寸、比率、角度、元件数量仅仅是例示性的，而不是限制性的。在整个说明书中，相同的附图标记表示相同的元件。在描述本公开时，当确定对已知相关技术的详细描述可能模糊本公开的要点或清晰性时，将省略其详细描述。应当理解，说明书和权利要求书中使用的术语“包括”、“具有”、“包含”等不应被解释为限于其后列出的项目，除非另有特别说明。当提及单数名词时使用不定冠词或定冠词(例如“一个”、“一”、“该”)时，除非另有特别说明，否则该冠词可包括该名词的复数形式。
即使在没有明确陈述的情况下，本公开的实施方式中的元件也应该被解释为包括误差容限。
此外，在描述本公开的组件时，可能使用像第一、第二、A、B、(a)、(b)这样的术语。这些术语仅仅是为了区分一种组件与另一组件，而不是为了隐含或暗示组件的实质、等级、顺序或数量。如果一个组件被描述为“连接”、“联接”或“链接”到另一组件，可以表示该组件不仅可以直接地“连接”、“联接”或“链接”，而且还可以经由第三组件间接地“连接”、“联接”或“链接”。在描述位置关系时(例如“元件B上的元件A”、“元件B上方的元件A”、“元件B下方的元件A”和“元件B旁边的元件A”)，可以在元件A和元件B之间设置另一元件C，除非明确地使用术语“直接”或“紧接”。当描述位置关系时，例如，当描述诸如“上”、“上方”、“下”或“旁边”的两个组件之间的位置关系时，只要不使用诸如“直接”或“紧接”之类的术语，一个或更多个其他组件可以位于这两个组件之间。
此外，本公开的实施方式中的元件不受这些术语的限制。这些术语仅仅用于区分一个元件与另一元件。因此，如本文使用的那样，在本公开的技术构思内，第一元件可以是第二元件。
此外，本公开的各种示例性实施方式的特征可以部分或全部地耦合、组合或分离。从技术上可以进行各种交互和操作。各种示例性实施方式可以单独或组合实施。
在下文中，将参照附图详细描述示例性实施方式。在附图中，基本上平行于基板的顶面并且彼此相交的两个方向分别被定义为第一方向FD和第二方向SD，并且从基板的顶面垂直伸出的方向被定义为垂直方向。第一方向FD和第二方向SD可以基本上彼此垂直相交，以形成基本上平行于基板的顶面的平面。垂直方向可以对应于垂直于第一方向FD和第二方向SD的方向。在附图中，由箭头指示的方向和与其相反的方向表示相同的方向。
图1是示出根据本公开的一个实施方式的半导体装置的金属选用结构的电路图。
图2是示出在修补金属选用结构之前图1的金属选用结构的一个实施方式的布局图。
图3是示出在修补金属选用结构之后图2的金属选用结构的布局图。
参照图1至图3，金属选用结构可以包括设置在第一金属层M1中的多条第一金属线11至13；设置在第二金属层M2中的多条第二金属线21至23；以及多个通孔VIA1。多个通孔VIA1可以沿垂直方向延伸，并且连接第一金属线11至13和第二金属线21至23。多个通孔VIA1可以构成选用电路的节点INPUT_A、INPUT_B和OUT。第一金属层M1可以是沿垂直方向设置在比第二金属层M2更低的水平的金属层。第一金属层M1和第二金属层M2可以沿垂直方向彼此相邻设置。
选用区域可以包括沿第一方向FD设置的第一区域R1和第二区域R2，以及设置在第一区域R1和第二区域R2之间的第三区域R3。第一金属线11至13、第二金属线21至23以及通孔VIA1可以设置在第一区域R1和第二区域R2中。第一金属线11至13和第二金属线21至23以及通孔VIA1可以不设置在第三区域R3中。第一金属线11至13沿第一方向延伸，并且可以具有彼此相邻设置的端部。第一金属线11至13可以具有终止于第一区域R1和第三区域R3之间的边界处或其附近，或终止于第二区域R2和第三区域R3之间的边界附近的端部。
第一金属线11至13可以沿第一方向FD延伸。从垂直方向的俯视图来看，第二金属线21至23可以沿第二方向SD延伸，并且与第一金属线11至13相交或交叉。输入节点INPUT_A可以设置在第一金属线11和第二金属线21之间的交点处，并且可以连接第一金属线11和第二金属线21。输入节点INPUT_B可以设置在第一金属线13和第二金属线23之间的交点处，并且连接第一金属线13和第二金属线23。输出节点OUT可以设置在第一金属线12和第二金属线22之间的交点处，并且连接第一金属线12和第二金属线22。
可以设置与通孔VIA1具有不同的布局结构的识别图案310。识别图案310可以从第一金属层M1垂直延伸到第二金属层M2。在用于改变或修补选用金属的遮罩修补处理期间，识别图案310可以用作用于识别选用电路的节点INPUT_A、INPUT_B和OUT的引导件。选用电路的节点INPUT_A、INPUT_B和OUT具有相同或基本相同或相似的结构，并且都设置在选用金属区域中。因此，可能难以在用于改变选用金属的遮罩修补处理期间识别选用电路的节点INPUT_A、INPUT_B和OUT的位置。如果在未识别选用电路的节点INPUT_A、INPUT_B和OUT的位置的情况下执行遮罩修补处理，则可能发生短路故障或开路故障，这会降低修补效率。可以用于识别选用电路的节点INPUT_A、INPUT_B和OUT的识别图案310可以被设置为抑制在用于改变选用金属的遮罩修补处理期间可能发生的故障。
识别图案310可以被配置为多个通孔图案311至313的组合。在一个实施方式中，构成识别图案310的通孔图案311至313可以设置在第三区域R3中，并且可以在第三区域R3的边界处或其附近连接到第一金属线11至13的相应端部。如图2和图3所示，构成识别图案310的通孔图案311至313可以包括线型通孔图案311和点型通孔图案312和313。识别图案310的形状不限于这种线型图案和点型图案，而可以进行改变或选择以便于识别或图案化处理。
图2示出选用金属被设置或配置为连接输出节点OUT和输入节点INPUT_A的示例。参照图2，选用通孔40可以沿垂直方向从第一金属层M1延伸到第二金属层M2。选用通孔40可以连接通孔图案311和通孔图案312，通孔图案311通过第一金属线12而连接到输出节点OUT，通孔图案312通过第一金属线11而连接到输入节点INPUT_A。因此，可以配置连接输出节点OUT和输入节点INPUT_A的路由路径。在这种情况下，识别图案310中所包括的通孔图案311和312可以被包括在连接输出节点OUT和输入节点INPUT_A的路由路径(routing path)中。
返回参照图1和图3，在配置了图2的路由路径之后，可以通过遮罩修补处理来改变选用金属，以将输出节点OUT连接到输入节点INPUT_B。在用于改变选用金属的遮罩修补处理期间，识别图案310可以被用作用于识别选用电路中的节点INPUT_A、INPUT_B和OUT的引导件。也就是说，可以基于识别图案310来识别和定位选用电路的节点INPUT_A、INPUT_B和OUT的位置。然后，使用识别的位置信息，可以移除图2的选用通孔40(如图3中A所示)，以将输出节点OUT与输入节点INPUT_A断开。然后，可以在通过第一金属线12连接到输出节点OUT的通孔图案311和通过第一金属线13连接到输入节点INPUT_B的通孔图案313之间设置选用通孔41。修补之后，选用通孔41可以连接通孔图案311和313，以构成连接输出节点OUT和输入节点INPUT_B的路由路径。
图4是示出在修补金属选用结构之前图1的金属选用结构的一个实施方式的布局图。图5是示出在修补金属选用结构之后图4的金属选用结构的布局图。
参照图4和图5，可以在第一金属层M1中设置联接线51，其不直接连接到选用电路的节点INPUT_A、INPUT_B和OUT。联接线51可以沿第一方向延伸，并且可以通过作为识别图案310的一部分的通孔图案311而连接到第一金属线12。通孔图案311可以用作连接第一金属线12和联接线51的桥。通孔图案311可以被定义为桥式(bridge-type)通孔图案。
图4示出选用金属被设置或配置为连接输出节点OUT和输入节点INPUT_A的一个实施方式。参照图4，选用通孔42可以设置在第一金属线12和第二金属线21之间的交点处。选用通孔41可以沿垂直方向延伸，并且连接第一金属线12和第二金属线21。因此，可以配置连接输出节点OUT和输入节点INPUT_A的路由路径。
返回参照图1和图5，在配置了图4的路由路径之后，可以通过遮罩修补处理来改变或重新配置选用金属，以连接输出节点OUT和输入节点INPUT_B。在用于改变选用金属的遮罩修补处理期间，识别图案310可以用作用于识别选用电路的节点INPUT_A、INPUT_B和OUT的引导件。也就是说，可以使用识别图案310来识别和定位选用电路的节点INPUT_A、INPUT_B和OUT的位置。然后，基于识别的位置信息，可以移除图4的选用通孔42(如图5中B所示)，以将输出节点OUT从输入节点INPUT_A断开。选用通孔43可以设置在联接线51和第二金属线23之间的交点处。选用通孔43可以连接联接线51和第二金属线23，联接线51和第二金属线23被包括在连接输出节点OUT和输入节点INPUT_B的路由路径中。
在参照图1至图5描述的实施方式中，已经描述了具有两个输入节点INPUT_A和INPUT_B以及一个输出节点OUT的金属选用结构。然而，根据选用电路的形状、复杂度、配置、性质等，金属选用结构可以不同或以各种方式改变。以下，将参照图6至图10描述具有包括三个输入节点和一个输出节点的金属选用结构的实施方式，然而应当理解，本公开不限于本文描述的输入节点和输出节点的数量。通过所公开的识别图案的不同特征的实现，本公开可以设想任意数量的输入节点和输出节点。
图6是示出根据本公开的一个实施方式的半导体装置的金属选用结构的电路图。
图7是示出在修补金属选用结构之前图6的金属选用结构的一个实施方式的布局图。
图8是示出在修补金属选用结构之后图7的金属选用结构的布局图。
参照图6至图8，金属选用结构可以包括三个输入节点INPUT_A、INPUT_B和INPUT_C以及一个输出节点OUT。通孔VIA1可以沿垂直方向从第一金属层M1延伸到第二金属层M2。通孔VIA1可以构成选用电路的输入节点INPUT_A、INPUT_B和INPUT_C以及输出节点OUT。
沿第一方向延伸的多条第一金属线11至14可以设置在第一金属层M1中，并且可以连接到不同的通孔VIA1。沿第二方向延伸的多个第二金属线21至24可以设置在第二金属层M2中，并且可以连接到相应的通孔VIA1。可以被设置在第一金属层M1中的沿第一方向延伸的联接线52和53未直接连接到通孔VIA1。
返回参照图7，第一金属线11至14和第二金属线21至24、联接线52和53以及节点INPUT_A、INPUT_B、INPUT_C和OUT可以设置在第一区域R1和第二区域R2中。在第三区域R3中，可以不设置第一金属线11至14和第二金属线21至24、联接线52和53以及节点INPUT_A、INPUT_B、INPUT_C和OUT。第一金属线11至14可以具有彼此相邻设置的端部或端部部分。例如，第一金属线11和12可以具有终止于第一区域R1和第三区域R3之间的边界处或其附近的端部，并且第一金属线13和14可以具有终止于第二区域R2和第三区域R3之间的边界处或其附近的端部部分。
第一金属线11至14以及联接线52和53可以沿第一方向FD延伸。从垂直方向的俯视图来看，第二金属线21至24可以与第一金属线11至14以及联接线52和53相交或交叉，同时沿第二方向SD延伸。输入节点INPUT_A可以设置在第一金属线11和第二金属线21之间的交点处，并且可以连接第一金属线11和第二金属线21。输入节点INPUT_B可以设置在第一金属线13和第二金属线23之间的交点处，沿垂直方向在第一金属线13和第二金属线23之间延伸，并且可以连接第一金属线13和第二金属线23。输入节点INPUT_C可以设置在第一金属线14和第二金属线24之间的交点处，沿垂直方向在第一金属线14和第二金属线24之间延伸，并且可以连接第一金属线14和第二金属线24。输出节点OUT可以设置在第一金属线12和第二金属线22之间的交点处，沿垂直方向在第一金属线12和第二金属线22之间延伸，并且可以连接第一金属线12和第二金属线22。
可以设置与通孔VIA1具有不同的布局结构的识别图案320。识别图案310可以从第一金属层M1垂直地延伸到第二金属层M2。在用于改变或修补选用金属的遮罩修补处理期间，识别图案320可以用作用于识别选用电路的节点INPUT_A、INPUT_B、INPUT_C和OUT的引导件。
识别图案320可以被配置为多个通孔图案321至324的组合。在一个实施方式中，构成识别图案320的通孔图案321至324可以设置在第三区域R3中，并且可以连接到金属层M1的第一金属线11至14的相应端部部分。如图7和图8所示，构成识别图案320的通孔图案321至324可以包括线型通孔图案321和322以及点型通孔图案323和324。识别图案320的形状不限于这种线型图案和点型图案，并且可以进行改变或选择以便于识别或图案化处理。
联接线52可以通过通孔图案321连接到第一金属线12，并且联接线53可以通过通孔图案322连接到第一金属线14。通孔图案321可以用作连接第一金属线12和联接线52的桥，并且通孔图案322可以用作连接第一金属线14和联接线53的桥。
图7示出选用金属被设置或配置为连接输出节点OUT和输入节点INPUT_C的一个实施方式。参照图7，选用通孔44可以设置或形成在第二金属线22和联接线53之间的交点处，并且可以连接第二金属线22和联接线53。因此，可以配置连接输出节点OUT和输入节点INPUT_C的路由路径。
返回参照图6和图8，在配置了图7的路由路径之后，可以通过遮罩修补处理来改变选用金属，以连接输出节点OUT和输入节点INPUT_B。在遮罩修补处理期间，识别图案320可以用作用于识别选用电路中的节点INPUT_A、INPUT_B、INPUT_C和OUT的引导件。也就是说，可以基于识别图案320来识别和定位选用电路的节点INPUT_A、INPUT_B、INPUT_C和OUT的位置。然后，使用识别的位置信息，可以移除图7的选用通孔44(如图8中C所示)，以将输出节点OUT从输入节点INPUT_C断开。选用通孔45可以设置在联接线52和第二金属线23之间的交点处。选用通孔45可以连接联接线52和第二金属线23，并且可以被包括在连接输出节点OUT和输入节点INPUT_B的路由路径中。
图9是示出在修补金属选用结构之前图6的金属选用结构的一个实施方式的布局图。图10是示出在修补金属选用结构之后图9的金属选用结构的布局图。
参照图9和图10，通孔VIA1可以沿垂直方向从第一金属层M1延伸到第二金属层M2。通孔VIA1可以构成选用电路的节点INPUT_A、INPUT_B、INPUT_C和OUT。多条第一金属线11至14可以设置在第一金属层M1中，并且可以连接到相应通孔VIA1。多条第二金属线21至24可以设置在第二金属层M2中，并且可以连接到相应通孔VIA1。联接线54可以设置在第一金属层M1中，并且不直接连接到通孔VIA1。
第一金属线11至14和联接线54可以沿第一方向FD延伸。从俯视图来看，第二金属线21至24可以与第一金属线11至14和联接线54相交或交叉，同时沿第二方向SD延伸。
输入节点INPUT_A可以设置在第一金属线11和第二金属线21之间的交点处，并且可以连接第一金属线11和第二金属线21。输入节点INPUT_B可以设置在第一金属线13和第二金属线23之间的交点处，并且可以连接第一金属线13和第二金属线23。输入节点INPUT_C可以设置在第一金属线14和第二金属线24之间的交点处，并且可以连接第一金属线14和第二金属线24。输出节点OUT可以设置在第一金属线12和第二金属线22之间的交点处，并且可以连接第一金属线12和第二金属线22。
在第一金属层M1和第二金属层M2之间，可以设置与通孔VIA1具有不同的布局结构的识别图案330。在改变或修补选用金属的遮罩修补处理期间，识别图案330可用作用于识别选用电路的节点INPUT_A、INPUT_B、INPUT_C和OUT的引导件。
识别图案330可以包括多个通孔图案331至334。在一个实施方式中，构成识别图案330的通孔图案331至334可以连接到第一金属线11至14的端部或端部部分。联接线54可以通过通孔图案331连接到第一金属线11。
图9示出选用金属被设置或配置为连接输出节点OUT和输入节点INPUT_C的一个实施方式。参照图9，选用通孔46可以设置或形成在通孔图案334和通孔图案333之间，通孔图案334沿第二方向延伸并且通过第一金属线12连接到输出节点OUT，通孔图案333通过第一金属线14连接到输入节点INPUT_C。选用通孔46可以连接通孔图案334和通孔图案333。因此，可以配置连接输出节点OUT和输入节点INPUT_C的路由路径。
返回参照图6和图10，在配置了图9的路由路径之后，可以通过遮罩修补处理来改变或重新配置本公开的选用金属，以连接输出节点OUT和输入节点INPUT_B。在遮罩修补处理期间，识别图案330可以用作用于识别选用电路中的节点INPUT_A、INPUT_B、INPUT_C和OUT的引导件。也就是说，可以基于识别图案330来识别选用电路的节点INPUT_A、INPUT_B、INPUT_C和OUT的位置。
然后，使用识别的位置信息，可以移除图9的选用通孔46(如图10中D所示)，以将输出节点OUT从输入节点INPUT_C断开。选用通孔47可以设置在通孔图案334和通孔图案332之间，通孔图案334通过第一金属线12连接到输出节点OUT，通孔图案332通过第一金属线13连接到输入节点INPUT_B。选用通孔47以及通孔图案334和332可以被包括在连接输出节点OUT和输入节点INPUT_B的路由路径中。
在本文中参照图1至图10描述的实施方式中，识别图案可以被配置为连接到第一金属线的端部部分的通孔图案的组合，但是本公开设想的实施方式不限于此。例如，图11示出识别图案的另一实施方式。
参照图11，选用金属被设置为连接输出节点OUT和输入节点INPUT_A。具体地，选用通孔48可以设置在连接到输入节点INPUT_A的第一金属线11和连接到输出节点OUT的第一金属线12之间，并且可以连接第一金属线11和第一金属线12。因此，可以配置连接输出节点OUT和输入节点INPUT_A的路由路径。
在第一金属层M1和第二金属层M2之间，可以设置与通孔VIA1具有不同的布局或截面结构的识别图案340。例如，通孔VIA1可以具有矩形布局结构或截面形状，并且识别图案340可以具有十字形(cross-shaped)布局结构。
第一虚设金属线60可以设置在第一金属层M1中，并且第二虚设金属线70可以设置在第二金属层M2中。第一虚设金属线60可以与沿第一方向延伸的第一金属线11至13平行或基本平行地设置，并且可以不连接到第一金属线11至13。第二虚设金属线70可以与沿第二方向延伸的第二金属线21至23平行或基本平行地设置，并且可以不连接到第二金属线21至23。在俯视图中，第一虚设金属线60和第二虚设金属线70可以彼此相交或交叉，并且识别图案340可以垂直延伸地设置在第一虚设金属线60和第二虚设金属线70之间的交点处。根据本实施方式，识别图案340可以与第一金属线11至13、第二金属线21至23和通孔VIA1电分离。
本文公开的实施方式描述了用于识别选用电路的节点的识别图案。因此，在用于改变选用金属的遮罩修补处理期间，可以设置用于识别选用电路的节点的参考图案以精确地识别节点的位置，从而不仅可以减少修补处理期间可能发生的故障，而且可以提高修补效率。
上述半导体装置可以用于不同的电子系统和封装模块。
图12是示出根据本公开的一个实施方式的具有半导体装置的电子系统的框图。图13是示出根据本公开的一个实施方式的包括半导体装置的存储卡的框图。
参照图12，根据本文所公开的实施方式的半导体装置可以应用于电子系统710。电子系统710可以包括控制器711、输入/输出单元712和存储器713。控制器711、输入/输出单元712和存储器713可以通过提供数据移动路径的总线715彼此而电联接。
例如，控制器711可以包括至少一个微处理器、至少一个数字信号处理器、至少一个微控制器或能够与这些组件执行相同功能的至少一个逻辑电路。根据公开的实施方式，存储器713可以包括至少一个半导体装置。输入/输出单元712可以包括从小键盘、键盘、显示装置和触摸屏等中选择的至少一者。作为用于存储数据的装置，存储器713可以存储数据和/或将由控制器711执行命令等。
存储器713可以包括诸如DRAM的易失性存储器装置和/或诸如闪存存储器的非易失性存储器装置。例如，闪存存储器可以安装到移动终端诸如台式计算机的信息处理系统。闪存存储器可以由固态驱动器(SSD)构成。在此情况下，电子系统710可以在闪存存储器系统中稳定地存储大量数据。
电子系统710还可以包括被设置为能够向通信网络发送数据以及从通信网络接收数据的接口714。接口714可以是有线类型或无线类型的。例如，接口714可以包括天线、有线收发机或无线收发机。
可以将电子系统710理解为移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任何一种。
如果电子系统710是能够执行无线通信的装置，则电子系统710可用于例如码分多址(CDMA)、全球移动通信系统(GSM)、北美数字蜂窝(NADC)、增强时分多址(E-TDMA)、宽带码分多址(WCDMA)、CDMA2000、长期演进(LTE)和无线宽带互联网(Wibro)的通信系统。
参照图13，可以以存储卡800的形式设置根据公开实施方式的半导体装置。例如，存储卡800可以包括诸如非易失性存储器装置的存储器810和存储器控制器820。存储器810和存储器控制器820可以存储数据或读取存储的数据。
存储器810可以包括应用了根据实施方式的半导体装置的非易失性存储器装置中的至少一种，并且存储器控制器820可以响应于来自主机830的读取/写入请求来控制存储器810读取所存储的数据或存储数据。
虽然上面已经描述了各种实施方式，但是本领域技术人员应理解，所描述的实施方式仅仅是示例性的。因此，本文描述的半导体装置不应基于所描述的实施方式而受到限制。
相关申请的交叉引用
本申请要求2019年11月26日在韩国知识产权局提交的韩国专利申请No.10-2019-0152944的优先权，其全部内容通过引用并入本文。

Claims (10)

1.一种半导体装置的金属选用结构，该金属选用结构包括：
多个通孔，所述多个通孔分别将被设置在第一金属层中的多条第一金属线连接到被设置在第二金属层中的多条第二金属线，并且被配置为构成选用电路的多个节点，所述第二金属层被设置在所述第一金属层上方；以及
识别图案，所述识别图案从所述第一金属层延伸到所述第二金属层并且与所述通孔具有不同的布局结构。
2.根据权利要求1所述的金属选用结构，其中，所述识别图案包括多个通孔图案。
3.根据权利要求1所述的金属选用结构，其中，所述识别图案包括点型通孔图案和线型通孔图案。
4.根据权利要求2所述的金属选用结构，其中，所述第一金属线的一个端部部分彼此相邻设置，并且每个所述一个端部部分连接到所述多个通孔图案中的一个。
5.根据权利要求4所述的金属选用结构，其中，所述多个通孔图案中的至少一个被包括在连接所述多个节点中的至少两个的路由路径中。
6.根据权利要求5所述的金属选用结构，该金属选用结构还包括选用通孔，所述选用通孔被设置在所述第一金属层和所述第二金属层之间并且连接所述多个通孔图案中的在所述路由路径中的至少两个通孔图案。
7.根据权利要求2所述的金属选用结构，该金属选用结构还包括联接线，所述联接线被设置在所述第一金属层中并且连接到所述多个通孔图案中的一个。
8.根据权利要求7所述的金属选用结构，该金属选用结构还包括选用通孔，所述选用通孔被设置在所述联接线和所述多条第二金属线中的一条第二金属线之间以连接所述联接线和所述一条第二金属线，并且构成连接所述多个节点中的所选择的节点的路由路径。
9.根据权利要求1所述的金属选用结构，其中，所述识别图案包括与所述多条第一金属线和所述多条第二金属线电分离的通孔图案。
10.根据权利要求9所述的金属选用结构，该金属选用结构还包括：
第一虚设金属线，所述第一虚设金属线被设置在所述第一金属层中；以及
第二虚设金属线，所述第二虚设金属线被设置在所述第二金属层中并且与所述第一虚设金属线相交，
其中，所述通孔图案被设置在所述第一虚设金属线和所述第二虚设金属线之间的交点处。
CN202010691251.4A 2019-11-26 2020-07-17 半导体装置的金属选用结构 Pending CN112864117A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0152944 2019-11-26
KR1020190152944A KR20210064572A (ko) 2019-11-26 2019-11-26 반도체 장치의 메탈 옵션 구조

Publications (1)

Publication Number Publication Date
CN112864117A true CN112864117A (zh) 2021-05-28

Family

ID=75974515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010691251.4A Pending CN112864117A (zh) 2019-11-26 2020-07-17 半导体装置的金属选用结构

Country Status (3)

Country Link
US (1) US11069607B2 (zh)
KR (1) KR20210064572A (zh)
CN (1) CN112864117A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887862B2 (en) * 2021-09-14 2024-01-30 Deca Technologies Usa, Inc. Method for redistribution layer (RDL) repair by mitigating at least one defect with a custom RDL

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100238842B1 (ko) 1997-01-18 2000-01-15 윤종용 반도체 장치의 옵션 회로 레이아웃
US7111149B2 (en) * 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
KR100655427B1 (ko) 2004-07-14 2006-12-08 삼성전자주식회사 용이하게 변경할 수 있는 배선 구조체, 상기 배선구조체의 설계 및 변경 방법
KR20170050678A (ko) 2015-10-30 2017-05-11 삼성전자주식회사 Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20210159165A1 (en) 2021-05-27
US11069607B2 (en) 2021-07-20
KR20210064572A (ko) 2021-06-03

Similar Documents

Publication Publication Date Title
CN104769594B (zh) 具有堵塞点的硬宏、包括该硬宏的集成电路和用于布线穿过硬宏的方法
US11568119B2 (en) Cell layout of semiconductor device
US10002860B2 (en) Integrated circuit and standard cell library
CN110112116B (zh) 半导体封装件和形成半导体封装件的方法
US20130099235A1 (en) Semiconductor wafer and method for manufacturing stack package using the same
CN108400129B (zh) 具有接触跨接线的集成电路
US11164833B2 (en) Semiconductor device using wires and stacked semiconductor package
US10628550B2 (en) Method for designing an integrated circuit, and method of manufacturing the integrated circuit
KR102320823B1 (ko) 집적 회로 및 그것의 레이아웃을 설계하는 방법
CN102800644A (zh) Ddr信号布线封装基板以及ddr信号布线封装方法
CN112864117A (zh) 半导体装置的金属选用结构
US20190237398A1 (en) Semiconductor packages
US20060097395A1 (en) Integrated circuit design for routing an electrical connection
CN102890731B (zh) 具有统一接口的dfm改进实用工具
US10991598B2 (en) Methods of fabricating semiconductor packages including circuit patterns
KR102366810B1 (ko) 표준 셀 라이브러리 및 이를 사용하는 방법
US11764160B2 (en) Semiconductor packages including at least one die position checker
TW201935644A (zh) 半導體封裝和形成半導體封裝的方法
JP5187217B2 (ja) 半導体レイアウトシステム、方法、及び、プログラム
CN111063666A (zh) 包括重分布层结构的半导体装置及其形成方法
KR20200079173A (ko) 반도체 집적 회로 레이아웃 설계 방법
US20160284791A1 (en) Capacitor and semiconductor device including the same
CN104573154A (zh) 芯片卡盖板设计系统及方法
CN104424376A (zh) 布线方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination