CN101861649A - 非易失性存储装置及其制造方法 - Google Patents

非易失性存储装置及其制造方法 Download PDF

Info

Publication number
CN101861649A
CN101861649A CN200880116054A CN200880116054A CN101861649A CN 101861649 A CN101861649 A CN 101861649A CN 200880116054 A CN200880116054 A CN 200880116054A CN 200880116054 A CN200880116054 A CN 200880116054A CN 101861649 A CN101861649 A CN 101861649A
Authority
CN
China
Prior art keywords
distribution
layer
electrode
electrode layer
current control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880116054A
Other languages
English (en)
Other versions
CN101861649B (zh
Inventor
川岛良男
三河巧
宫永良子
高木刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN101861649A publication Critical patent/CN101861649A/zh
Application granted granted Critical
Publication of CN101861649B publication Critical patent/CN101861649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种非易失性存储装置及其制造方法。非易失性存储装置包括：形成于第一配线(11)与第二配线(14)的交叉部的导通孔(12)、和电流控制层(13b)被第一电极层(13a)和第二电极层(13c)夹着的电流控制元件(13)，在导通孔(12)内形成有电阻变化元件(15)，第一电极层(13a)以覆盖导通孔(12)的方式配置，电流控制层(13b)以覆盖第一电极层(13a)的方式配置，第二电极层(13c)配置于电流控制层(13b)之上，第二配线的配线层(14a)配置于第二电极层(13c)之上，第二配线(14)具有由电流控制层(13b)、第二电极层(13c)和第二配线的配线层(14a)构成的结构。

Description

非易失性存储装置及其制造方法
技术领域
本发明涉及一种使用通过施加电脉冲来可逆地改变电阻值的材料对数据进行存储的非易失性存储装置及其制造方法。
背景技术
近年来，随着电子设备的数字技术的发展，为了保存音乐、图像、信息等数据，积极地进行大容量且非易失性的半导体存储装置的开发。例如，使用强电介质作为电容元件的非易失性存储装置已经应用于很多领域。进而，对于使用这种强电介质电容器的非易失性存储装置，使用磁阻效应(Magneto Resistive effect)型的存储元件例如TMR元件的非易失性半导体存储装置、或使用通过施加电脉冲改变电阻值并持续保持该状态的电阻变化型存储元件(电阻变化元件)的非易失性半导体存储装置(以下，称其为ReRAM)，以易于与通常的半导体工艺匹配、并且能够微细化的优点而广受注目。
在实现该非易失性存储装置时，作为一种实现高集成化的构造，存在交叉点型构造(例如，专利文献1)。该交叉点型构造的非易失性存储装置构成为，将多个具有电阻变化元件的存储元件呈阵列状地配置，在多个第一配线、和与该第一配线正交且并排的多个第二配线的各交叉区域的导通孔(via hole)内，配置上述的电阻变化元件。此时，为了从阵列状的多个存储元件中有选择地激活(active)规定的存储元件，将具有非线性的电流·电压特性的元件(非线性元件或电流控制元件)与上述电阻变化元件串联地配置。在该专利文献1中，作为非线性元件，使用MIM二极管，能够双向地进行控制。
此外，还已知有以下结构，即，通过形成为：使存储器存储元件(电阻变化元件)与控制元件(电流控制元件)在水平方向上相邻地配置，而不是如上述专利文献1那样的垂直方向上配置，能够使存储器存储元件的截面积变得小于控制元件的截面积，这样，存储器存储元件能够以比控制元件低的能级改变状态(例如，专利文献2)。利用这样的结构，能够实现经济且大容量的存储器构造。
专利文献1：美国专利第6753561号说明书
专利文献2：日本特开2004-6777号公报
然而，如专利文献1所公开的那样，在作为电流控制元件使用MIM二极管的情况下，为了以低电压使其动作，一般需要使用数nm左右的绝缘膜。因此，在对电阻变化元件进行改写所需的电流密度较大的情况下，存在绝缘被破坏(绝缘膜的绝缘性丧失，作为电流控制元件的功能丧失)的可能性。此外，就现有的将电阻变化元件和电流控制元件串联地配置在导通孔内的构造而言，当今后微细化进一步发展时，电流控制元件流向电阻变化元件的电流进一步变小，变得难以对电阻变化元件进行改写。
此外，如专利文献2所公开的那样，通过采用电流控制元件的截面积比电阻变化元件的截面积大的构造，电阻变化元件能够以比电流控制元件低的能级来改变状态，但是其构造复杂，未公开与不到100nm的工艺规则(process rule)为主体的微细化工艺具有亲和性的存储元件的构造。
因此，为了解决上述的问题，需要这样一种非易失性存储元件，该非易失性存储元件具有对现在和将来的微细化工艺具有亲和性且适于量产工艺的结构，而且适当地配置有能够稳定地向微细的电阻变化元件提供所需的充分的电流的电流控制元件。
发明内容
本发明是为了解决上述的问题而完成的，其目的在于提供一种非易失性存储装置及其制造方法，该非易失性存储装置在被微细化的交叉点型构造中，与量产工艺具有亲和性、并且最优地连接有向电阻变化元件供给所需的充分大的改写电流的电流控制元件。
为了实现上述目的，本发明的非易失性存储装置的特征在于，包括：基板；在上述基板上以沿第一方向延伸的方式、相互平行地形成的多个第一配线；形成于上述基板和上述第一配线上的层间绝缘层；贯通上述第一配线上的上述第一层间绝缘层的导通孔；形成于上述导通孔的上部开口的下侧、且与上述第一配线电连接的电阻变化层；第一电极层，其形成为与上述电阻变化层电连接、覆盖上述导通孔的上部开口的整个面、并且在该开口的全周超出该开口(即从该开口的全周向外扩展)；和多个第二配线，该第二配线覆盖上述第一电极层的上表面和侧面，且以从上述层间绝缘层的厚度方向看时沿与上述第一方向交叉的第二方向延伸的方式相互平行地形成，上述第二配线分别包括：以覆盖上述第一电极层的上表面和侧面的方式形成的电流控制层；和以覆盖上述电流控制层的上表面和上述电流控制层的侧面中的覆盖上述第一电极层的侧面的侧面的方式形成的第二电极层。
在该结构中，由第一电极层和第二电极层夹持电流控制层来构成电流控制元件。电流控制元件的有效面积为第一电极层与电流控制层接触的部分的面积(第一电极层的上表面的面积、与第一电极层的侧面中被电流控制层覆盖的部分的面积之和)。电流控制元件的有效面积比导通孔的上部开口的面积大。如果电流控制元件中的电流密度相等，则能够使流过电流变化元件的电流更大。因此，为了将数据写入电阻变化元件(使电阻状态变化)，能够流过充分的电流。
为了实现上述目的，本发明的非易失性存储装置的特征在于，包括：基板；形成于上述基板上的条状的第一配线；形成于上述第一配线上的层间绝缘层；以与上述第一配线立体交叉的方式形成的条状的第二配线；形成于上述第一配线与上述第二配线的交叉部的塞式部(plug：也称塞式部件或插塞部件)；和电流控制层被第一电极层和第二电极层夹着、并且形成于上述塞式部上的电流控制元件，上述塞式部具备电阻变化元件，上述第一电极层以覆盖上述塞式部的方式配置，在上述第一电极层上，依次叠层有上述电流控制层、上述第二电极层、配线层，上述条状的第二配线由具有上述电流控制层、上述第二电极层、上述配线层的叠层结构构成，上述电流控制层以覆盖上述第一电极层的上表面和至少一部分的侧面的方式形成。
此外，本发明的非易失性存储装置的特征在于，包括：基板；形成于上述基板上的条状的第一配线；形成于上述第一配线上的层间绝缘层；以与上述第一配线立体交叉的方式形成的条状的第二配线；形成于上述第一配线与上述第二配线的交叉部的塞式部(plug)；和电流控制层被第一电极层和第二电极层夹着、并且形成于上述塞式部上的电流控制元件，上述塞式部具备电阻变化元件，上述第一电极层以覆盖上述塞式部的方式配置，在上述第一电极层上，依次叠层有上述电流控制层、上述第二电极层、配线层，上述条状的第二配线由具有上述电流控制层、上述第二电极层、上述配线层的叠层结构构成，上述第一电极层的宽度与上述第二配线的宽度相同。
通过采用这样的结构，电流控制元件的有效面积比塞式部的面积大，因此形成于塞式部的电阻变化元件即使使用现有的电流控制元件，也能够流过更多的电流，能够流过对电阻变化元件进行改写所需的充分的电流。
而且，以使用现有的CMOS工艺等的半导体工艺进行制作，在电阻变化元件和电流控制元件的制作中，也可以不使用各自所固有的、特殊的半导体工艺。因此，能够与微细化发展的半导体工艺亲和性良好地制作。
进而，通过采用上述的结构，作为电流控制元件，即使采用作为MIM(Metal-Insulator-Metal：金属-绝缘体-金属)二极管、MSM(Metal-Semiconductor-Metal：金属-半导体-金属)二极管、或肖特基二极管的结构，也能够施加电阻变化元件所需的充分的电流，因此能够制作与半导体工艺亲和性良好的非易失性存储装置。
此外，也可以采用上部电极与第一电极层为共用的共用电极的结构。
通过采用该结构，能够使制造工序简化，能够降低成本。
此外，本发明的非易失性存储装置的制造方法的特征在于，包括：在基板上形成条状的第一配线的工序；在上述基板和上述第一配线上形成层间绝缘层的工序；形成与上述第一配线立体交叉的条状的第二配线的工序；在上述第一配线和上述第二配线的交叉部形成具备电阻变化元件的塞式部(plug)的工序；和在上述塞式部上形成电流控制层被第一电极层和第二电极层夹着的电流控制元件的工序，形成上述第一电极层的工序具有：在上述塞式部上沉积上述第一电极层的工序；和蚀刻成覆盖上述塞式部且与上述塞式部的表面相比具有更大的面积的形状的工序，形成上述第二配线的工序具有：在上述第一电极层上依次沉积上述电流控制层、上述第二电极层和配线层的工序；和将上述电流控制层、上述第二电极层和上述配线层蚀刻成与上述第一电极层相比具有更大的宽度的上述第二配线的形状的工序。
通过采用该方法，能够不增加特别的工序地容易地制作一种非易失性存储装置，该非易失性存储装置至少使电流控制元件的有效面积比塞式部面积大，即使使用现有的电流控制元件，也能够流过更多的电流，能够流过对电阻变化元件进行改写所需的充分的电流。
此外，本发明的非易失性存储装置的制造方法的特征在于，包括：在基板上形成条状的第一配线的工序；在上述基板和上述第一配线上形成层间绝缘层的工序；形成与上述第一配线立体交叉的条状的第二配线的工序；在上述第一配线和上述第二配线的交叉部形成具备电阻变化元件的塞式部(plug)的工序；和在上述塞式部上形成电流控制层被第一电极层和第二电极层夹着的电流控制元件的工序，形成上述第一电极层的工序具有：在上述塞式部上沉积上述第一电极层的工序；和蚀刻成覆盖上述塞式部并具有比上述塞式部的表面更大的宽度、并且沿与上述第一配线相同的方向延伸的条状的配线形状的工序，形成上述第二配线的工序具有：在上述第一电极层上依次沉积上述电流控制层、上述第二电极层和配线层的工序；和对上述第一电极层、上述电流控制层、上述第二电极层和上述配线层一并进行蚀刻，使得成为上述条状的第二配线的形状的工序。这里，形成上述第一电极层的工序，也可以为如下方式，即，具有：在上述塞式部上和上述层间绝缘层的至少一部分之上沉积上述第一电极层的工序；和将上述第一电极层蚀刻成与上述第一配线相同的形状的工序。此外，蚀刻成与上述第一配线相同的形状的工序，也可以使用上述第一配线的掩膜图案来进行。
通过采用这样的方法，能够使用与在CMOS工艺等中使用的配线工序同等的微细化的半导体工艺进行制作，能够使用与微细化发展的半导体工艺亲和性良好、并且与不到100nm的工艺规则为主体的微细化工艺具有亲和性的量产工艺来制作本发明的非易失性存储装置。
此外，在该方法中，由第一电极层和第二电极层夹持电流控制层来构成电流控制元件。电流控制元件的有效面积为第一电极层与电流控制层接触的部分的面积(第一电极层的上表面的面积与第一电极层的侧面中被电流控制层覆盖的部分的面积之和)。电流控制元件的有效面积比塞式部的上端面的面积大，因此如果电流控制元件中的电流密度相等，则能够使流过电流变化元件的电流变大。因此，为了将数据写入电阻变化元件(使电阻状态变化)，能够流过充分的电流。
本发明的上述目的、其他目的、特征和优点，经参照附图在以下的优选实施方式的详细说明中被阐明。
发明效果
根据本发明的非易失性存储装置，即使进行微细化也能够获得电阻变化元件的写入所需的充分的电流，能够使用与不到100nm的工艺规则为主体的微细化工艺具有亲和性的量产工艺，能够实现非易失性存储装置的大容量化。
附图说明
图1(a)为示意性地表示本发明第一实施方式的非易失性存储装置的主要部位的结构的立体图，图1(b)为示意性地表示本发明第一实施方式的非易失性存储装置的主要部位的结构的平面图，图1(c)为在该图(a)、(b)中从箭头方向观察沿着A-A`截断而成的截面所得到的截面图，图1(d)为在该图(a)、(b)中从箭头方向观察沿着B-B`截断而成的截面所得到的截面图。
图2(a-1)为表示本发明第一实施方式的非易失性存储装置的制造方法的工序的平面图，图2(a-2)为在该图(a-1)中从箭头方向观察沿着II-II`截断而成的截面所得到的截面图，图2(b-1)为表示本发明第一实施方式的非易失性存储装置的制造方法的工序的平面图，图2(b-2)为在该图(b-1)中从箭头方向观察沿着II-II`截断而成的截面所得到的截面图，图2(c-1)为表示本发明第一实施方式的非易失性存储装置的制造方法的工序的平面图，图2(c-2)为在该图(c-1)中从箭头方向观察沿着II-II`截断而成的截面所得到的截面图，图2(d-1)为表示本发明第一实施方式的非易失性存储装置的制造方法的工序的平面图，图2(d-2)为在该图(d-1)中从箭头方向观察沿着II-II`截断而成的截面所得到的截面图。
图3(a)为示意性地表示本发明第二实施方式的非易失性存储装置的主要部位的结构的立体图，图3(b)为示意性地表示本发明第二实施方式的非易失性存储装置的主要部位的结构的平面图，图3(c)为在该图(a)、(b)中从箭头方向观察沿着A-A`截断而成的截面所得到的截面图，图3(d)为在该图(a)、(b)中从箭头方向观察沿着B-B`截断而成的截面所得到的截面图。
图4(a-1)为表示本发明第二实施方式的非易失性存储装置的制造方法的工序的平面图，图4(a-2)为在该图(a-1)中从箭头方向观察沿着III-III`截断而成的截面所得到的截面图，图4(a-3)为在该图(a-1)中从箭头方向观察沿着IV-IV`截断而成的截面所得到的截面图，图4(b-1)为表示本发明第二实施方式的非易失性存储装置的制造方法的工序的平面图，图4(b-2)为在该图(b-1)中从箭头方向观察沿着III-III`截断而成的截面所得到的截面图，图4(b-3)为在该图(b-1)中从箭头方向观察沿着IV-IV`截断而成的截面所得到的截面图。
图5(a)为示意性地表示本发明第三实施方式的非易失性存储装置的主要部位的结构的立体图，图5(b)为示意性地表示本发明第三实施方式的非易失性存储装置的主要部位的结构的平面图，图5(c)为在该图(a)、(b)中从箭头方向观察沿着A-A`截断而成的截面所得到的截面图，图5(d)为在该图(a)、(b)中从箭头方向观察沿着B-B`截断而成的截面所得到的截面图。
图6(a-1)为表示本发明第三实施方式的非易失性存储装置的制造方法的工序的平面图，图6(a-2)为在该图(a-1)中从箭头方向观察沿着V-V`截断而成的截面所得到的截面图，图6(a-3)为在该图(a-1)中从箭头方向观察沿着VI-VI`截断而成的截面所得到的截面图，图6(b-1)为表示本发明第三实施方式的非易失性存储装置的制造方法的工序的平面图，图6(b-2)为在该图(b-1)中从箭头方向观察沿着V-V`截断而成的截面所得到的截面图，图6(b-3)为在该图(b-1)中从箭头方向观察沿着VI-VI`截断而成的截面所得到的截面图。
图7(a)为表示本发明的非易失性存储装置的电阻变化元件和电流控制元件的一个例子的截面图，图7(b)为表示本发明的非易失性存储装置的电阻变化元件和电流控制元件的其他例子的截面图，图7(c)为表示本发明的非易失性存储装置的电阻变化元件和电流控制元件的其他例子的截面图。
符号说明：
10，20，30       非易失性存储装置
11，21，31       第一配线
12，22，32       导通孔
13，23，33       电流控制元件
13a，23a，33a    第一电极层
13b，23b，33b    电流控制层
13c，23c，33c    第二电极层
14，24           第二配线
14a，24a，34a    第二配线的配线层
15，25，35       电阻变化元件(塞式部)
16，26，36       层间绝缘层
17，27           基板
35a              下部电极
35b              电阻变化层
35c              上部电极
101              导通孔的直径
102              第一电极层的一边的长度
103              第一电极层的厚度
具体实施方式
以下，参照附图对本发明的优选实施方式进行说明。
另外，存在如下情况：对相同的部件赋予相同的符号，并省略其说明。此外，晶体管、存储部等的形状为示意性的，其个数为易于图示的个数。另外，本发明中的电阻变化元件是通过施加电脉冲来改变电阻值并持续保持其状态的电阻变化型的存储元件，电流控制元件是随着使施加于元件上的电压增加而流过元件的电流非线性地增加的元件。
(第一实施方式)
图1为示意性地表示本发明第一实施方式的非易失性存储装置10的主要部位的结构的图，(a)为立体图，(b)为平面图，(c)为表示从箭头方向观察沿着A-A`截断而成的截面所得到的截面图，(d)为表示从箭头方向观察沿着B-B`截断而成的截面所得到的截面图。
如图1所示，本发明的非易失性存储装置10，包括：基板17；形成于基板17上的条状的第一配线11；形成于第一配线11上的层间绝缘层16；以与第一配线11立体交叉的方式形成的条状的第二配线14；形成于第一配线11与第二配线14的交叉部的导通孔12；至少配置于导通孔12的塞式部(塞式部为连接第一配线11和第二配线14的部位，其具备电阻变化元件15)；和由第一电极层13a和第二电极层13c夹着电流控制层13b的、形成于导通孔12上的电流控制元件13。第一电极层13a以覆盖导通孔12的方式配置，电流控制层13b以覆盖第一电极层13a的方式配置，第二电极层13c配置于电流控制层13b之上。此外，第二配线14的配线层14a配置于第二电极层13c之上，第二配线14具有由电流控制层13b、第二电极层13c和第二配线的配线层14a构成的结构。
更详细而言，本实施方式的非易失性存储装置10包括：基板17；在基板17之上构成与基板17的主面平行的第一平面(即位于第一平面内)、并且各自以在第一方向上延伸的方式相互平行地形成的多个第一配线11；层间绝缘层16，其形成为，位于基板17和多个第一配线11之上(以覆盖它们的方式)，且上表面与基板17的主面平行；和多个第二配线14，该第二配线14在层间绝缘层16之上构成与第一平面平行的第二平面(即位于第二平面内)、并且各自以在从层间绝缘层16的厚度方向看时沿与第一方向交叉(图1的例子中为正交)的第二方向延伸的方式相互平行地形成。第一配线11与第二配线14相互立体交叉，与各个立体交叉点对应地设置有导通孔12。
第一配线11和第二配线的配线层14a的材料例如能够使用Al、Cu。第一电极层13a和第二电极层13c例如能够使用TaN、TiN、W。
电阻变化元件15可以是例如由Ta等过渡金属氧化物构成的电阻变化层。在该情况下，通过由第一配线11和第一电极层13a夹持该电阻变化层，构成电阻变化元件。电阻变化层与第一配线11和第一电极层13a电连接。关于电阻变化元件15的具体的结构例，在后面使用图7来描述。电阻变化元件15为电阻值因施加电脉冲而改变的ReRAM元件。电阻变化元件15具有低电阻状态和高电阻状态2个状态，优选：使得从低电阻状态向高电阻状态变化时的电脉冲(高电阻化脉冲)的电压的极性、与使得从高电阻状态向低电阻状态变化时的电脉冲(低电阻化脉冲)的电压的极性不同。即，电阻变化元件15优选为所谓的双极型电阻变化元件。
第一电极层13a构成为，覆盖设置于层间绝缘层16的圆筒形状的空隙即导通孔12的上部开口的整个面、并且从厚度方向看时在该开口的全周(即整周或四周)向外侧扩展(伸出)。即，第一电极层13a的下表面的面积比导通孔12的上部开口的面积大。此外，第一电极层13a具有与所对应的各个导通孔12对应地相互分离、以规定的间隔配列的岛状的形状。电阻变化元件15(电阻变化元件所具备的电阻变化层)形成在导通孔12的内部(位于导通孔12的上部开口的下侧、且位于导通孔12的下部开口的上侧)形成。根据该结构，电阻变化元件15的构成电阻变化区域的面积(电阻变化层与电极接触的面积：电极面积)与导通孔12的开口部面积同等、或小于导通孔12的开口部面积。
第一电极层13a的大小例如为160μm×160μm的正方形、厚度为20nm。导通孔12的上部开口例如其直径为80nm。第一配线11和第二配线14的宽度例如为200μm。
电流控制层13b完全地覆盖第一电极层13a的上表面(上表面的全部)和侧面(侧面的全部)。电流控制层13b的材料例如能够使用SiNx。电流控制层13b可以是半导体，也可以是绝缘体。在为半导体的情况下，电流控制元件13成为MSM二极管。在为绝缘体的情况下，电流控制元件13成为MIM二极管。电流控制层13b的厚度例如为10nm左右。
第二电极层13c完全地覆盖电流控制层的上表面(上表面的全部)和侧面(侧面的全部)。第二电极层13c的厚度例如为30nm左右。
在电流控制元件13，仅第一电极层13a与电流控制元件的各个对应地分离。电流控制层13b和第二电极层13c形成为，沿着第二配线14的延伸方向在多个电流控制元件处连续。然而，如果取出电流控制层13b和第二电极层13c中的、与形成为岛状的第一电极层13a对应的部分(覆盖第一电极层13a的部分)，则能够将各个均当作1个电流控制元件。
第二配线的配线层14a不是必需的，也可以将第二电极层13c用作第二配线的配线层。这样，在上下以物理的方式接触的电极、配线根据材料的价格、电传导性等，可以为相同的部件(可以将一个金属层既作为电极使用，也作为配线使用)，也可以为不同的部件。对于使电阻变化元件15的电极与其他部件为相同的部件的结构、以及为不同部件的结构，使用图7在后面描述。
在图1所示的非易失性存储装置10中，令第一配线11和第二配线14中的一方为字线、另一方为位线，进行动作。
接着，对本实施方式的非易失性存储装置10的具体结构及其制造方法，参照图2更具体地进行说明。图2为用于对本实施方式的非易失性存储装置10的制造方法进行说明的主要工序的平面图和截面图。另外，图2(a-1)、(b-1)、(c-1)、(d-1)表示非易失性存储装置10的主要部位的平面图，图2(a-2)、(b-2)、(c-2)、(d-2)表示沿着第一配线11从箭头方向观察沿着II-II`截断而成的截面所得到的截面图。此外，在实际的非易失性存储装置10中，形成有多个第一配线11和第二配线14，还设置有多个在该第一配线11与第二配线14交叉的交叉区域形成的导通孔12，但是在图2中以分别形成2条第一配线11和第二配线14的结构进行说明。进而，为了便于图示，将它们的形状进行部分放大来表示。
首先，如图2(a-1)、(a-2)所示的那样，在至少在表面具有绝缘层的基板17的表面形成第一配线11(其中，形成是指蚀刻成规定的图案形状的状态，但是在以下的说明中，也有将沉积的状态作为形成进行说明的情况)。在形成第一配线11之后，在形成有第一配线11的基板17的上表面形成层间绝缘层16，然后，如图2(b-1)、(b-2)所示的那样，在第一配线11与第二配线14交叉的交叉区域形成导通孔12。该导通孔的形成，例如在对形成导通孔12的部分以外的层间绝缘层16的上表面进行掩膜形成之后，能够通过蚀刻容易地实现。接着，在层间绝缘层16和由于上述导通孔的形成而露出的第一配线11之上沉积电阻变化层，在导通孔12内形成电阻变化元件15。
接着，在形成上述电阻变化元件15(塞式部)之后，使第一电极层13a沉积在导通孔12和层间绝缘层16上，如图2(c-1)、(c-2)所示的那样，以覆盖导通孔12的方式将第一电极层13a形成为比导通孔12更大的图案形状。该第一电极层13a的图案形成例如能够比使用掩膜的图案形成(patterning)更容易地形成。在如图2(c-2)所示的那样形成第一电极层13a之后，依次沉积电流控制层13b、第二电极层13c、第二配线的配线层14a，如图2(d-1)、(d-2)所示的那样，通过将电流控制层13b、第二电极层13c、第二配线的配线层14a蚀刻成规定的图案，形成第二配线14。
此时，电流控制层13b以完全覆盖第一电极层13a的上表面(上表面的全部)和侧面(侧面的全部)的方式形成。第二电极层13c以完全覆盖电流控制层的上表面(上表面的全部)和电流控制层13b的侧面中的将第一电极层13a的侧面覆盖的侧面的方式形成。
通过以上的处理(工艺)能够制作本实施方式的非易失性存储装置，图7表示构成本实施方式的非易失性存储装置的电阻变化元件和电流控制元件的形状的具体例。
图7(a)、(b)、(c)为电阻变化元件35和电流控制元件33的具体结构的截面图。
图7(a)为在导通孔32内形成有构成电阻变化元件35的下部电极35a、电阻变化层35b和上部电极35c的结构。在该结构中，成为电阻变化区域的面积(以下，简称为第一面积)为电阻变化层35b与下部电极35a接触的平面面积、或电阻变化层35b与上部电极35c接触的平面面积。这里，例如令导通孔32的直径101为80nm、具有正方形的形状的第一电极层33a的一边的长度102为160nm时，第一电极层33a与电流控制层33b接触的面积(以下，简称为第二面积，但是这里仅为两者相接的上表面界面)为0.0256μm2，上述第一面积为0.0050μm2。从而，第一面积与第二面积的面积比为约5.1倍，因此例如在电阻变化元件35的写入电流密度需要3mA/μm2的情况下，即使将在1mA/μm2被电流破坏的MIM二极管用作电流控制元件33，也能够充分地施加所需的电阻变化元件35的写入电流。作为电流控制元件，即使采用MIM(Metal-Insulator-Metal)二极管、MSM(Metal-Semiconductor-Metal)二极管、或肖特基二极管，也能够向电阻变化元件施加所需的充分的电流。
作为下部电极35a和上部电极35c的材料，例如能够使用Pt、TaN、Ir。
进而，如果也考虑侧面的面积，当令第一电极层33a的厚度为20nm时，第二面积为0.0384μm2。第一面积与第二面积的比(第二面积/第一面积)为约7.6倍。因此，可知：即使是电流密度的上限相同的电流控制元件，也能够对配置于塞式部的电阻变化元件施加更大的电流。
另外，在电流控制元件中不产生电流破坏(不丧失作为整流元件的功能)的电流密度的上限，由电极、绝缘体/半导体等的材料和绝缘体层/半导体层的厚度等的结构等决定。
根据以上的说明可知，本实施方式的非易失性存储装置，即使进行微细化，也能够获得电阻变化元件的写入所需的充分的电流，并且能够使用与不到100nm的工艺规则为主体的微细化工艺具有亲和性的量产工艺。
另外，电阻变化元件除了图7(a)的结构之外，也可以采用其它结构，即，将图7(b)所示的那样的电阻变化元件35的下部电极35a兼用作第一配线31。即使在此情况下，也能够获得与在上述的图7(a)中说明的效果相同的效果。
在上述的说明中，在沉积层间绝缘层之后形成导通孔，并在其内部形成了电阻变化层(甚至具有电阻变化层的塞式部)。但是，也可以将电阻变化层沉积在电极层之上，对其进行蚀刻而将电阻变化元件分离，然后沉积层间绝缘层。最终，在层间绝缘层的间隙形成电阻变化元件的电阻变化层即可。即，导通孔是指位于层间绝缘层的筒状的缺口部，填充于该导通孔的电阻变化元件乃至电阻变化层与层间绝缘层的形成顺序对于导通孔而言不重要。此时，通过以使得电阻变化层不从该间隙的上下开口部露出(伸出)的方式形成电阻变化层，由此，能够使电阻变化区域的面积在该间隙的开口部的面积以下。
此外，如图7(c)所示的那样，即使令电阻变化元件35的下部电极35a与第一配线31兼用、上部电极35c兼用作第一电极层33a，也能够获得与上述的图7(a)相同的效果。进而，就图7(c)的结构而言，由于使下部电极35a与第二配线(电极)为共用电极、并使上部电极35c与第一电极层33a为共用电极，因此能够简化制造工序，能够使制造成本变得便宜。
如以上所述，根据本实施方式的非易失性存储装置及其制造方法，能够使构成电流控制元件13和33的第一电极层13a、33a与电流控制层13b、33b的接触面积、比成为电阻变化元件15和35的电阻变化区域的面积(电阻变化层35b与下部电极35a接触的平面面积、或电阻变化层35b与上部电极35c接触的平面面积)大，因此即使进行微细化，也能够获得电阻变化元件的写入所需的充分的电流，并且能够使用与不到100nm的工艺规则为主体的微细化工艺具有亲和性的量产工艺。
(第二实施方式)
图3为示意性地表示本发明第二实施方式的非易失性存储装置20的主要部位的结构的图，(a)为立体图，(b)为平面图，(c)表示从箭头方向观察沿着A-A`截断而成的截面所得到的截面图，(d)表示从箭头方向观察沿着B-B`截断而成的截面所得到的截面图。
如图3所示的那样，本发明的非易失性存储装置20包括：基板27；形成于基板27上的条状的第一配线21；形成于第一配线21上的层间绝缘层26；以与第一配线21立体交叉的方式形成的条状的第二配线24；形成于第一配线21与第二配线24的交叉部的导通孔22；至少配置于导通孔22的电阻变化元件25的电阻变化区域；和由第一电极层23a与第二电极层23c夹着电流控制层23b而成的、形成于导通孔22上的电流控制元件23。第一电极层23a以覆盖导通孔22的方式配置，电流控制层23b配置于第一电极层23a之上，第二电极层23c配置于电流控制层23b之上。此外，第二配线24的配线层24a配置于第二电极层23c之上，第二配线24由电流控制层23b、第二电极层23c和第二配线的配线层24a构成，具有第一电极层23a的宽度与第二配线24的宽度相同的结构。
第一电极层23a的大小例如为140μm×160μm的矩形、厚度为20nm。第一配线21和第二配线24的宽度例如为160μm。能够使其他部件的大小与第一实施方式相同。
如图3(c)、图3(d)所示的那样，电流控制层23b覆盖第一电极层23a的上表面、和第一电极层23a的侧面(令第二配线24延伸的方向为前后方向时的前后的侧面)。第二电极层23c覆盖电流控制层23b的上表面、和电流控制层23b的侧面中的覆盖第一电极层23a的侧面的部分(令第二配线24延伸的方向为前后方向时的前后的侧面)。即，在第一电极层23a的侧面之上，仅在其中一部分(令第二配线24延伸的方向为前后方向时的前后的侧面)，依次叠层电流控制层23b和第二电极层23c。令第二配线24延伸的方向为前后方向时，第一电极层23a、电流控制层23b和第二电极层23c的左右端面从厚度方向看时相互一致。
此外，在图3所示的非易失性存储装置20中，令第一配线21和第二配线24中的一方为字线、另一方为位线，进行动作。
接着，对于本实施方式的非易失性存储装置20的具体的结构及其制造方法，参照图4更具体地进行说明。在本实施方式中，直到形成导通孔22、在导通孔22形成电阻变化元件25为止，与第一实施方式基本上相同，因此以下以不同之处为主进行说明。
图4是用于说明本实施方式的非易失性存储装置20的制造方法的主要工序的平面图和截面图。图4(a-1)、(b-1)表示非易失性存储装置20的主要部位的平面图，图4(a-2)、(b-2)表示从箭头方向观察沿着第一配线21沿着III-III`截断而成的截面所得到的截面图，图4(a-3)、(b-3)表示从箭头方向观察沿着第二配线24沿着IV-IV`截断而成的截面所得到的截面图。此外，在实际的非易失性存储装置20中，形成有多个第一配线21和第二配线24，还设置有多个形成于该第一配线21和第二配线24交叉的交叉区域的导通孔22，但是在图4中以分别形成第一配线21和第二配线24各2个的结构进行说明。进而，为了便于图示，将它们的形状进行部分放大来表示。
直到在导通孔22形成电阻变化元件25为止，均与第一实施方式相同，在形成电阻变化元件25之后，如图4(a-1)、(a-2)、(a-3)所示的那样，将第一电极层23a沉积在导通孔22上和层间绝缘层26的整个面上，形成如下结构的第一电极层23a：该第一电极层23a被蚀刻成具有比导通孔的宽度大、比第一配线21的宽度小的宽度，并且与第一配线21沿相同的方向延伸的条状的配线形状图案。在形成第一电极层23a之后，将电流控制层23b、第二电极层23c和第二配线的配线层24a依次沉积于第一电极层23a和层间绝缘层26的上表面，并且如图4(b-1)、(b-2)、(b-3)所示的那样，将第一电极层23a的未被蚀刻的部分、以及电流控制层23b、第二电极层23c和第二配线的配线层24a一并蚀刻成规定的图案，从而形成第二配线24。
通过依次沉积且一并进行蚀刻，电流控制层23b以覆盖第一电极层23a的上表面和第一电极层23a的侧面(将第二配线24延伸的方向设定为前后方向时的前后的侧面)的方式形成。第二电极层23c以覆盖电流控制层23b的上表面、和电流控制层23b的侧面中覆盖第一电极层23a的侧面的部分(将第二配线24延伸的方向设定为前后方向时的前后的侧面)的方式形成。即，在第一电极层23a的侧面上，仅在其一部分(将第二配线24延伸的方向设定为前后方向时的前后的侧面)，依次叠层电流控制层23b和第二电极层23c。在将第二配线24延伸的方向设定为前后方向时，第一电极层23a、电流控制层23b和第二电极层23c的左右端面从厚度方向看时相互一致。
所制作的非易失性存储装置的电阻变化元件和电流控制元件的形状基本上与第一实施方式相同，但是例如在形成第一电极层23a时，使用具有140nm的宽度、且与第一配线21在相同的方向上延伸的条状的配线形状图案来形成，使用具有160nm的宽度的配线图案来形成第二配线24a。此时，图7(a)、(b)、(c)所示的第一电极层33a，在从箭头方向观察沿着图4(b-1)中的III-III`截断而成的截面时宽度为160nm，在从箭头方向观察沿着图4(b-1)中的IV-IV`截断而成的截面时宽度为140nm。从而，第一电极层33a与电流控制层33b接触的面积(以下，称为第二面积)为0.0224μm2。导通孔32的直径101为80nm，因此成为电阻变化区域的面积(以下，简称为第一面积)为电阻变化层35b与下部电极35a接触的平面面积、或电阻变化层35b与上部电极35c接触的平面面积，因此，为0.0050μm2。从而，第一面积与第二面积的面积比为约4.4倍，因此例如在电阻变化元件35的写入电流密度需要3mA/μm2的情况下，即使将在1mA/μm2导致电流破坏的MIM二极管作为电流控制元件33使用，也能够充分地施加所需的电阻变化元件35的写入电流。
进而，如果还考虑侧面的面积，当令第一电极层33a的厚度103为20nm时，第二面积为0.0288μm2。第一面积与第二面积的比(第二面积/第一面积)为约5.7倍。因此可知：即使是电流密度的上限相同的电流控制元件，也能够对配置于塞式部的电阻变化元件施加更大的电流。
根据以上的说明可知，本实施方式的非易失性存储装置，最初形成第一电极层的图案并非点状的图案、而是线状的图案，一般而言，由于线状的图案更容易进行微细化(微细化蚀刻较容易)，因此与第一实施方式相比，适于更进一步的微细化。从而，根据本实施方式的结构，即使进行微细化，也能够获得电阻变化元件的写入所需的充分的电流，并且能够使用与不到100nm的工艺规则为主体的微细化工艺具有亲和性的量产工艺。
此外，即使令图7(c)所示的电阻变化元件35的下部电极35a与第一配线31共用、上部电极35c与第一电极层33a为共用电极，也由于上述的第一面积和第二面积与各个上述的面积相同，因此能够获得与上述相同的效果。进而，因为使电极为共用电极，因此能够简化制造工序，能够使制造成本变得便宜。
如上所述，在实施方式2的非易失性存储装置及其制造方法中，能够使电流控制元件23和33的第一面积比电阻变化元件25和35的电阻变化区域(第二面积)大，即使进行微细化，也能够获得电阻变化元件的写入所需的充分的电流。进而，能够使用与不到100nm的工艺规则为主体的微细化工艺具有亲和性的量产工艺。
(第三实施方式)
图5为示意性地表示本发明第三实施方式的非易失性存储装置30的主要部位的结构的图，(a)为立体图，(b)为平面图，(c)表示从箭头方向观察沿着A-A`切断而成的截面所得到的截面图，(d)表示从箭头方向观察沿着B-B`切断而成的截面所得到的截面图。
如图5(d)所示的那样，在本实施方式的非易失性存储装置30，第一电极层23a具有与第一配线层相同的宽度。对于非易失性存储装置30的其他的结构，与第二实施方式的非易失性存储装置20的情况相同，赋予相同的符号并省略说明。
第一电极层23a的大小例如为160μm×160μm的矩形、厚度为20nm。第一配线21和第二配线24的宽度例如为160μm。能够使其他部件的大小与第一实施方式相同。
具有上述形状的非易失性存储装置30的制造方法，除了以下方面，其他与上述的非易失性存储装置20的制造方法相同。
图6是用于说明本实施方式的非易失性存储装置30的制造方法的主要工序的平面图和截面图。图6(a-1)、(b-1)表示非易失性存储装置30的主要部位的平面图，图6(a-2)、(b-2)表示从箭头方向观察沿着第一配线21沿着V-V`截断而成的截面所得到的截面图，图6(a-3)、(b-3)表示从箭头方向观察沿着第二配线24沿着VI-VI`截断(切断)而成的截面所得到的截面图。与第二实施方式的非易失性存储装置20的制造方法的不同之处在于，在图6(a-1)、(a-2)、(a-3)所示的工序中，将第一电极层23a沉积在导通孔22上和层间绝缘层26上之后，使用第一配线21的掩膜图案蚀刻成为与第一配线21相同形状的配线形状图案。在此情况下，当第一配线21的配线宽度为160nm、第二配线24的配线宽度为160nm时，第一电极层23a与电流控制层23b接触的面积(以下，称为第二面积)为0.0256μm2。此外，在图7中，导通孔32的直径101为80nm，因此成为电阻变化区域的面积(第一面积)为电阻变化层35b与下部电极35a接触的平面面积、或电阻变化层35b与上部电极35c接触的平面面积，该第一面积为0.0050μm2。从而，即使在本实施方式的结构中，也与在第一实施方式和第二实施方式中所述的结构相同，例如在电阻变化元件35的写入电流密度需要3mA/μm2的情况下，即使将在1mA/μm2导致电流破坏的MIM二极管作为电流控制元件33使用，也能够充分地施加所需的电阻变化元件35的写入电流。进而，通过使第一配线21的掩膜图案与第一电极层23a的掩膜图案共用化，能够使制造成本降低。
如果也考虑侧面的面积，当令第一电极层13a的厚度为20nm时，第二面积为0.0320μm2。第一面积与第二面积的比(第二面积/第一面积)为约6.4倍。因此可知：即使是电流密度的上限相同的电流控制元件，也能够对配置于塞式部的电阻变化元件施加更大的电流。
如上所述，在实施方式3的非易失性存储装置及其制造方法中，能够与第二实施方式同样地使电流控制元件23和33的第一面积比电阻变化元件25和35的电阻变化区域(第二面积)大，即使进行微细化，也能够获得电阻变化元件的写入所需的充分的电流。进而，能够使用与不到100nm的工艺规则为主体的微细化工艺具有亲和性的量产工艺。
根据上述说明，对本领域的技术人员而言，能够了解到本发明的众多的改良以及其他的实施方式。从而，上述说明仅应当被解释为例示，以教示本领域技术人员实行本发明的最优实施方式为目的而被提供。能够不脱离本发明趣旨地实质性变更其构造和/或功能的详细内容。
产业上的可利用性
本发明的非易失性存储装置是使用通过施加电压或电流而可逆地改变电阻值的材料的装置，通过使电流控制元件的大小比电阻变化元件大，能够实现能够稳定地进行动作和高密度的大容量的非易失性存储装置，因此在个人计算机、便携式电话等使用非易失性存储装置的各种电子设备领域是有用的。

Claims (9)

1.一种非易失性存储装置，其特征在于，包括：
基板；
在所述基板上以沿第一方向延伸的方式相互平行地形成的多个第一配线；
形成于所述基板和所述第一配线上的层间绝缘层；
贯通所述第一配线上的所述第一层间绝缘层的导通孔；
形成于所述导通孔的上部开口的下侧、且与所述第一配线电连接的电阻变化层；
第一电极层，其形成为与所述电阻变化层电连接、覆盖所述导通孔的上部开口的整个面、并且在该开口的全周向外扩展；和
覆盖所述第一电极层的上表面和侧面，且以从所述层间绝缘层的厚度方向看时沿与所述第一方向交叉的第二方向延伸的方式相互平行地形成的多个第二配线，
所述第二配线各自包括：以覆盖所述第一电极层的上表面和侧面的方式形成的电流控制层；和
以覆盖所述电流控制层的上表面和所述电流控制层的侧面中的覆盖所述第一电极层的侧面的侧面的方式形成的第二电极层。
2.一种非易失性存储装置，其特征在于，包括：
基板；
形成于所述基板上的条状的第一配线；
形成于所述第一配线上的层间绝缘层；
以与所述第一配线立体交叉的方式形成的条状的第二配线；
形成于所述第一配线与所述第二配线的交叉部的塞式部；和
由第一电极层和第二电极层夹着电流控制层、并且形成于所述塞式部上的电流控制元件，
所述塞式部具备电阻变化元件，
所述第一电极层以覆盖所述塞式部的方式配置，
在所述第一电极层上，依次叠层有所述电流控制层、所述第二电极层和配线层，
所述条状的第二配线由具有所述电流控制层、所述第二电极层和所述配线层的叠层结构构成，
所述电流控制层以覆盖所述第一电极层的上表面和至少一部分的侧面的方式形成。
3.一种非易失性存储装置，其特征在于，包括：
基板；
形成于所述基板上的条状的第一配线；
形成于所述第一配线上的层间绝缘层；
以与所述第一配线立体交叉的方式形成的条状的第二配线；
形成于所述第一配线与所述第二配线的交叉部的塞式部；和
由第一电极层和第二电极层夹着电流控制层、并且形成于所述塞式部上的电流控制元件，
所述塞式部具备电阻变化元件，
所述第一电极层以覆盖所述塞式部的方式配置，
在所述第一电极层上，依次叠层有所述电流控制层、所述第二电极层和配线层，
所述条状的第二配线由具有所述电流控制层、所述第二电极层和所述配线层的叠层结构构成，
所述第一电极层的宽度与所述第二配线的宽度相同。
4.如权利要求2或3所述的非易失性存储装置，其特征在于：
所述电阻变化元件包括被下部电极和上部电极夹着的电阻变化层，
所述第一电极层与所述电流控制层接触的面积，比所述电阻变化层与所述下部电极接触的面积、或所述电阻变化层与上部电极接触的面积大。
5.如权利要求2或3所述的非易失性存储装置，其特征在于：
所述上部电极与所述第一电极层为共用电极。
6.一种非易失性存储装置的制造方法，其特征在于，包括：
在基板上形成条状的第一配线的工序；
在所述基板和所述第一配线上形成层间绝缘层的工序；
形成与所述第一配线立体交叉的条状的第二配线的工序；
在所述第一配线和所述第二配线的交叉部形成具备电阻变化元件的塞式部的工序；和
在所述塞式部上形成电流控制层被第一电极层和第二电极层夹着的电流控制元件的工序，
形成所述第一电极层的工序具有：在所述塞式部上沉积所述第一电极层的工序；和蚀刻成覆盖所述塞式部且与所述塞式部的表面相比具有更大的面积的形状的工序，
形成所述第二配线的工序具有：在所述第一电极层上依次沉积所述电流控制层、所述第二电极层和配线层的工序；和将所述电流控制层、所述第二电极层和所述配线层蚀刻成与所述第一电极层相比具有更大的宽度的所述第二配线的形状的工序。
7.一种非易失性存储装置的制造方法，其特征在于，包括：
在基板上形成条状的第一配线的工序；
在所述基板和所述第一配线上形成层间绝缘层的工序；
形成与所述第一配线立体交叉的条状的第二配线的工序；
在所述第一配线和所述第二配线的交叉部形成具备电阻变化元件的塞式部的工序；和
在所述塞式部上形成电流控制层被第一电极层和第二电极层夹着的电流控制元件的工序，
形成所述第一电极层的工序具有：在所述塞式部上沉积所述第一电极层的工序；和蚀刻成覆盖所述塞式部并具有比所述塞式部的表面更大的宽度、并且与所述第一配线沿相同的方向延伸的条状的配线形状的工序，
形成所述第二配线的工序具有：在所述第一电极层上依次沉积所述电流控制层、所述第二电极层和配线层的工序；和对所述第一电极层、所述电流控制层、所述第二电极层和所述配线层一并进行蚀刻，使得成为所述条状的第二配线的形状的工序。
8.如权利要求7所述的非易失性存储装置的制造方法，其特征在于：
形成所述第一电极层的工序具有：在所述塞式部上和所述层间绝缘层的至少一部分之上沉积所述第一电极层的工序；和将所述第一电极层蚀刻成与所述第一配线相同的形状的工序。
9.如权利要求8所述的非易失性存储装置的制造方法，其特征在于：
蚀刻成与所述第一配线相同的形状的工序，使用所述第一配线的掩膜图案来进行。
CN2008801160547A 2007-11-15 2008-11-14 非易失性存储装置及其制造方法 Active CN101861649B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007296510 2007-11-15
JP2007-296510 2007-11-15
PCT/JP2008/003325 WO2009063645A1 (ja) 2007-11-15 2008-11-14 不揮発性記憶装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN101861649A true CN101861649A (zh) 2010-10-13
CN101861649B CN101861649B (zh) 2012-10-31

Family

ID=40638499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801160547A Active CN101861649B (zh) 2007-11-15 2008-11-14 非易失性存储装置及其制造方法

Country Status (4)

Country Link
US (1) US8242479B2 (zh)
JP (1) JP4427630B2 (zh)
CN (1) CN101861649B (zh)
WO (1) WO2009063645A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103370790A (zh) * 2011-12-19 2013-10-23 松下电器产业株式会社 非易失性存储装置及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101616972B1 (ko) * 2009-09-15 2016-04-29 삼성전자주식회사 저항 소자를 갖는 반도체 장치 및 그 형성 방법
JP5010658B2 (ja) * 2009-09-18 2012-08-29 株式会社東芝 半導体記憶装置およびその製造方法
WO2011132423A1 (ja) 2010-04-21 2011-10-27 パナソニック株式会社 不揮発性記憶装置及びその製造方法
WO2011135843A1 (ja) 2010-04-28 2011-11-03 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
JP5555136B2 (ja) * 2010-11-02 2014-07-23 株式会社東芝 記憶装置及びその製造方法
US9252189B2 (en) 2011-06-27 2016-02-02 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and method for manufacturing nonvolatile semiconductor memory device
TWI497707B (zh) * 2012-08-01 2015-08-21 Macronix Int Co Ltd 記憶裝置的三維陣列結構

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0348820A (ja) 1989-07-18 1991-03-01 Citizen Watch Co Ltd 薄膜ダイオードの製造方法
JPH07263647A (ja) 1994-02-04 1995-10-13 Canon Inc 電子回路装置
JP3048820B2 (ja) 1994-02-15 2000-06-05 三洋電機株式会社 不凝縮ガス排出装置
JPH0774372A (ja) 1994-03-10 1995-03-17 Citizen Watch Co Ltd 薄膜ダイオードおよびその製造方法
US7087919B2 (en) 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6821848B2 (en) 2002-04-02 2004-11-23 Hewlett-Packard Development Company, L.P. Tunnel-junction structures and methods
US6967350B2 (en) 2002-04-02 2005-11-22 Hewlett-Packard Development Company, L.P. Memory structures
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
CN1764982B (zh) 2003-03-18 2011-03-23 株式会社东芝 相变存储器装置及其制造方法
KR100668824B1 (ko) * 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
JP2006203098A (ja) * 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
JP4017650B2 (ja) 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
JP4939324B2 (ja) 2005-12-02 2012-05-23 シャープ株式会社 可変抵抗素子及びその製造方法
CN101395716B (zh) 2006-03-08 2011-11-02 松下电器产业株式会社 非易失性存储元件、非易失性存储装置、以及它们的制造方法
JP4989631B2 (ja) * 2006-03-30 2012-08-01 パナソニック株式会社 不揮発性記憶素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103370790A (zh) * 2011-12-19 2013-10-23 松下电器产业株式会社 非易失性存储装置及其制造方法
CN103370790B (zh) * 2011-12-19 2016-01-20 松下电器产业株式会社 非易失性存储装置及其制造方法

Also Published As

Publication number Publication date
WO2009063645A1 (ja) 2009-05-22
JP4427630B2 (ja) 2010-03-10
US20100264392A1 (en) 2010-10-21
JPWO2009063645A1 (ja) 2011-03-31
CN101861649B (zh) 2012-10-31
US8242479B2 (en) 2012-08-14

Similar Documents

Publication Publication Date Title
CN101861649B (zh) 非易失性存储装置及其制造方法
CN101878529B (zh) 非易失性存储装置及其制造方法
US10854243B2 (en) Nonvolatile nanotube memory arrays using nonvolatile nanotube blocks and cell selection transistors
CN101842897B (zh) 非易失性半导体存储装置和其制造方法
CN101501850B (zh) 非易失性存储元件及其制造方法
CN101911295B (zh) 非易失性半导体存储装置和其制造方法
US8198618B2 (en) Nonvolatile memory device and manufacturing method thereof
CN104037188B (zh) 垂直型半导体器件及其制造方法和操作方法
CN108140665A (zh) 多阻抗关联电子开关结构
CN101542727B (zh) 非易失性存储元件阵列及其制造方法
CN108028262A (zh) 相关的电子开关可编程结构
TWI515934B (zh) 有機分子記憶體之製造方法
CN103262240A (zh) 非易失性存储元件及其制造方法
JP5056096B2 (ja) 不揮発性半導体記憶装置およびその製造方法
CN103370790A (zh) 非易失性存储装置及其制造方法
CN102918647A (zh) 非易失性存储装置及其制造方法
WO2017084237A1 (zh) 一种三维存储器及其制备方法
CN107579087A (zh) 一种存储器单元阵列结构和电子装置
TW201222793A (en) Memory device
JP2008218855A (ja) 不揮発性記憶素子及びその製造方法
US7470924B2 (en) Phase change RAM device with increased contact area between word line and active area
CN107534043A (zh) 半导体存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200605

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: Panasonic Corp.

TR01 Transfer of patent right