CN101796648A - 用于生长垂直排列的线阵列的晶片的再利用方法 - Google Patents

用于生长垂直排列的线阵列的晶片的再利用方法 Download PDF

Info

Publication number
CN101796648A
CN101796648A CN200880105133A CN200880105133A CN101796648A CN 101796648 A CN101796648 A CN 101796648A CN 200880105133 A CN200880105133 A CN 200880105133A CN 200880105133 A CN200880105133 A CN 200880105133A CN 101796648 A CN101796648 A CN 101796648A
Authority
CN
China
Prior art keywords
semiconductor structure
adhesive material
substrate
coating
linear array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880105133A
Other languages
English (en)
Other versions
CN101796648B (zh
Inventor
约书亚·M·斯珀津
凯瑟琳·E·普拉斯
内森·S·刘易斯
H·A·阿特沃特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
California Institute of Technology CalTech
Original Assignee
California Institute of Technology CalTech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by California Institute of Technology CalTech filed Critical California Institute of Technology CalTech
Publication of CN101796648A publication Critical patent/CN101796648A/zh
Application granted granted Critical
Publication of CN101796648B publication Critical patent/CN101796648B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

通过将线阵列转移到聚合物基体、再利用用于几个阵列生长的图案化的氧化物以及最后抛光和再氧化晶片表面并再应用图案化的氧化物，来再利用用于线阵列的形成的硅晶片。

Description

用于生长垂直排列的线阵列的晶片的再利用方法
相关申请的交叉引用
本申请涉及并要求了下面属于同一受让人的未决且共同被转让的美国专利申请的权益：美国专利申请第61/127,437号，其标题为″Regrowthof Silicon Rod Arrays″并于2008年5月13日提交；以及美国专利申请第60/966,432号，其标题为″Polymer-embedded Semiconductor Rod Arrays″并于2007年8月28日提交；这些申请的全部内容通过引用而被并入此处。对联邦政府赞助的研究或开发的声明
根据由DOE给予的批准号DE-FG02-03ER15483，美国政府在这个发明中拥有某些权利。
背景
1.领域
本公开涉及在衬底上制造半导体结构。更具体地说，本公开描述了用于在衬底上生长半导体结构和再利用所述衬底的方法。
2.相关技术描述
下面共同被转让的未决的申请描述了垂直排列的硅线阵列在衬底上的生长：美国专利申请第60/961,170号，其标题为″Fabrication of WireArray Samples and Controls″并于2007年7月19日提交；美国专利申请第60/961,169号，其标题为″Growth of Vertically Aligned Si Wire Arrays OverLarge Areas(＞1cm2)with Au and Cu Catalysts″并于2007年7月19日提交。这些生长高质量、垂直排列的硅线阵列的方法可能要求昂贵的、单晶硅(111)晶片用作衬底。这可能会阻碍这些线阵列用作传统平面结太阳能电池的更廉价的替换物的部分。
概述
下面未决的且共同被转让的专利申请描述了用于将在衬底上生长的半导体结构封入粘合剂材料层中的方法：美国专利申请第60/966,432号，其标题为″Polymer-embedded Semiconductor Rod Arrays″并于2007年8月28日提交。本发明的实施方式允许嵌入粘合剂材料层中的半导体结构从衬底上分离，且之后再利用所述衬底以便于生长另外的半导体结构。通过再利用衬底，在整个工艺中可减少晶片的费用。
本发明的一个实施方式是一种用于制造半导体结构的方法，该方法包括步骤：(a)在衬底上制造半导体结构；(b)将所制造的半导体结构封入粘合剂材料基体中；(c)将所制造的半导体结构从衬底上释放；以及(d)通过重复步骤(a)到(c)来再利用所述衬底以制造另外的半导体结构。
本发明的另一个实施方式是一种用于制造一组硅线阵列的方法，该方法包括以下步骤：使用沉积在硅晶片上的图案化的氧化物层在单晶硅晶片上生长硅线阵列；将所生长的硅线阵列转移到粘合剂材料基体；将粘合剂材料残留物和线阵列残余物从所述硅晶片上移除；以及通过重复生长硅线阵列、将所生长的硅线阵列转移到粘合剂材料基体以及移除粘合剂材料残留物和线阵列残余物的步骤来再利用所述硅晶片以便制造另外的硅线阵列。
本发明的另一个实施方式是一种再利用用于半导体结构制造的衬底的方法，该方法包括：使用沉积在衬底上的图案化的氧化物层在衬底上生长半导体结构，其中所述图案化的氧化物层接受催化剂金属到所述图案化氧化物层的开口中的沉积，以支持半导体结构的生长；将所生长的半导体结构转移到粘合剂材料基体；将粘合剂材料残留物和半导体结构残余物从所述衬底上移除；以及通过重复生长半导体结构、将所生长的半导体结构转移到粘合剂材料基体以及移除粘合剂材料残留物和半导体结构残余物的步骤来再利用所述衬底以制造另外的半导体结构。
以上简要描述或下面更详细描述的示例性实施方式的描述并没有限制的目的。
附图的多个视图的简述
图1A到1G图解了用于在硅衬底上生长垂直排列的硅线阵列的步骤。
图2A到2C图解了用于从衬底上嵌入和移除半导体结构的步骤。
图3A到3C图解了半导体结构未被完全封入时，用于从衬底上嵌入和移除半导体结构的步骤。
图4A到4F是显示了一种再利用用于半导体结构生长的衬底的方法的各种步骤的结果的SEM图像。
图5A到5D显示了通过再利用用于线阵列生长的硅晶片的方法的四代而获得的线阵列的SEM图像。
图6显示了从已经被机械抛光且然后被热氧化的硅(111)晶片上生长的硅线阵列的倾斜观看的SEM图像。
详述
在本说明书中，除非另有指明，术语“线”、“棒”、“须”、和“柱”以及其他相似的术语可以被同义地使用。一般来说，这些术语指的是拥有长度和宽度的细长结构，这里的长度是由结构的最长轴来定义的，而宽度是由一般垂直于结构最长轴的轴定义的。术语‘长宽比’指的是结构的长度与其宽度的比率。因此，细长结构的长宽比将会大于1。除非另有指明，术语“球”、“球体”、“圆块”和其他相似术语可以被同义地使用。一般来说，这些术语所指的是一些结构，其宽度是由结构的最长轴定义的，并且其长度是由一般垂直于宽度的轴定义的。因此，这样的结构的长宽比一般是1或者小于1。另外，关于线、棒、须、柱等等的术语“垂直的”一般指的是拥有长度方向的结构，该长度方向是从水平线上被有所提升的。术语“垂直排列”一般指的是从水平线上被提升的结构或一些结构的排列或取向。这样的结构或一些结构不必完全地垂直于水平线以被认为拥有垂直排列。除非另有指明，术语“阵列”一般指的是在一范围里分布且被间隔开的数个结构。阵列里的结构不必全部拥有相同的取向。术语“垂直排列的阵列”或“垂直取向的阵列”一般指的是结构阵列，这里该结构拥有从水平取向提升至完全与水平取向相垂直的取向，但是阵列里的这些结构可能或可能不具有关于水平线全部一样的取向。术语“有序的”一般指的是在指定的或预先确定的图案中的元件的布局，这里这些元件相互之间拥有明确的空间关系。因此，术语“有序的阵列”一般指的是在相互之间具有明确的、指定的或预先确定的空间关系的分布在一范围里的结构。例如，在有序的阵列里的空间关系可以是这样的，即这些结构相互之间以大致相等的距离间隔开。其他有序的阵列可以使用变化的、但被指定的或预先确定的间距。
在此说明书中，除非另有指明，术语“半导体”一般用来指包括拥有半导体性质的材料的元件、结构或者设备等。这样的材料包括但不限于：来自元素周期表第IV族的元素；包括了来自元素周期表第IV族的元素的材料；包括了来自元素周期表第III族和第V族的元素的材料；包括了来自元素周期表第II族和第VI族的元素的材料；包括了来自元素周期表第I族和第VII族的元素的材料；包括了来自元素周期表第IV族和第VI族的元素的材料；包括了来自元素周期表第V族和第VI族的元素的材料；以及包括了来自元素周期表第II族和第V族的元素的材料。具有半导体性质的其他材料可以包括：分层的半导体、金属合金、混杂的氧化物、一些有机材料以及一些磁性材料。术语“半导体结构”指的是至少部分地由半导体材料所组成的结构。半导体结构可以要么包括掺杂材料，要么包括非掺杂材料。
如所指明的，在衬底上制造半导体结构的方法可能要求昂贵的、单晶硅(111)晶片用作衬底。这阻碍了这些结构用作更廉价的替换物的部分以用于复杂的半导体设备如太阳能电池，而被用于替代传统的平面结太阳能电池。然而，通过将衬底从半导体结构分离以及再利用该衬底用于随后的半导体结构制造，可在整个工艺中减少晶片的费用。本公开描述了从给定的硅(111)晶片上制造多个的、高质量的半导体结构。作为例子，描述了从硅晶片衬底上制造垂直排列的硅线阵列。在将它从衬底上移除之前，线阵列被嵌入聚合物中以维持其垂直排列的结构。然后，用来控制线维度的氧化物模板由选择性的蚀刻步骤来恢复，且金属催化剂被电沉积回模板孔中以使得新的线阵列生长。此工序重复几次之后，通过抛光和热氧化可形成新的模板，以使得循环能够继续。
本发明的实施方式可使用各种用于制造半导体结构的方法。下面即将讨论的是使用V-L-S生长技术制造半导体结构。然而，半导体结构可沉积在衬底上，其中的一个示例在下面呈现。半导体结构还可从衬底上蚀刻，其中的一个示例也在下面呈现。通过蚀刻衬底制造的半导体结构的本发明的实施方式对再利用衬底提供的机会较少，因为在制造和再利用过程中，衬底在某种程度上被用光。然而，这种自顶向下的制造技术在本发明的实施方式的范围之内。
图1A-1G图解了用于使用气-液-固(VLS)生长工艺生长半导体结构的工艺。图1A-1G具体图解了硅线阵列的生长。根据本发明的实施方式，也可使用生长半导体结构的其他技术。因此，本发明的实施方式不限于这里所公开或所描述的半导体结构制造技术。
硅<111>晶片可用作从其上生长半导体结构的材料。晶片的所有或部分可被掺杂。例如可使用简并掺杂的N型硅晶片。如图1A中所示，表面氧化物层20在晶片10上热生长。表面氧化物层可生长到285nm、300m或其他厚度的厚度。氧化物层20还可经由化学气相沉积(CVD)或本领域已知的其他方法来沉积。
如图1B中所示，施加光致抗蚀剂(photoresist)层30。光致抗蚀剂层可以包括来自MicroChem Corp.(Newton，MA，USA)的S1813光致抗蚀剂，或者其他的光致抗蚀剂材料。然后，光致抗蚀剂层30暴露于所期望的阵列图案，并且用显影剂显影以形成如图1C中所示的抗蚀剂层(resist layer)30中的所期望图案的孔35。显影剂可以包括MF-319或本领域里已知的其他显影剂。然后，如图1D中所示，图案化的抗蚀剂层30被用来蚀刻硅晶片10上的氧化物层20。对氧化物层的蚀刻可以通过使用氢氟酸组成，比如来自Transene Company，Inc.(Danvers，MA，USA)的HF缓冲溶液(9％HF，32％NH4F)来实现。在本领域中已知的其他蚀刻技术也可以被用来蚀刻氧化物层20。蚀刻的结果将是如图1D所示的在氧化物层中的孔37的图案。
然后如图1E所示，生长催化剂50被热蒸发到抗蚀剂层30上，并且进入氧化物层20中的孔37里。例如，500nm的金可以被热蒸发到抗蚀剂层30上并进入孔37里。也可使用其他催化剂，例如但不限于，铜、铂或镍。然后执行对光致抗蚀剂30的剥离，留下如图1F中所示的催化剂岛状物57，其由氧化物层20中的氧化物分离。
然后，带有图案化的氧化物层20和沉积的催化剂的晶片10可以被退火。优选地，退火在管式炉中、在900到1000℃之间的温度或者在大约1050℃的温度下进行20分钟，同时通入1atm，流速1000sccm(这里sccm的意思是STP下立方厘米每分钟)的H2。然后，在晶片10上进行线的生长。图1G示出通过应用生长气体在线阵列中生长线40。优选地，线40在大约1atm的H2(1000sccm)和SiCl4(20sccm)的混合气中生长。线40可以在850℃到1100℃之间的温度下生长20到30分钟或用不同的生长时间、压力、和或流速。
制造半导体结构之后，施加粘合剂材料来封入衬底上生长的半导体结构，并且然后移除嵌入在粘合剂材料层中的被封入的结构。图2A到2C图解了施加和移除的工艺。图2A示出了衬底200，其带有在衬底上方的氧化层205且带有从衬底200和氧化物层205突出的半导体棒阵列210。图2B示出了将粘合剂材料220施加到衬底200和氧化物层205以及半导体棒阵列210的周围。图2C示出了当粘合剂材料220与嵌入的棒阵列210被从衬底200和氧化物层205移除时所获得的结构。如上面所指明的，除半导体棒阵列以外的半导体结构可被嵌入粘合剂材料层中。请注意衬底200和氧化物层205的每一个都可包括一层或多层。
粘合剂材料可包括聚二甲基硅氧烷(PDMS)聚合物。聚二甲基硅氧烷聚合物基(base)可包括来自Dow Corning的Sylgard 184 PDMS或其他这种材料。聚合物基和固化剂以10∶1w/w比率混合并搅拌。未固化的聚合物用二氯甲烷(1.0g/2.0mL)稀释并滴落涂布(drop-cast)在半导体棒阵列上，以使得优选观察到平滑的聚合物表面。然后，这些阵列被允许搁置一段时间以允许二氯甲烷缓慢蒸发。13-16小时之后，PDMS仍然是发粘的，并且通过加热到120℃、1.5-2.0小时而被固化。冷却后，使用切割设备将PDMS覆盖层和嵌入的棒从衬底和氧化物层移除，例如用刀片刮削氧化物层。产生的聚合物薄膜具有与在衬底上所观察的相同的次序嵌入的半导体棒阵列。
以上所描述的方法可提供电接触到半导体棒阵列的底端(该底端先前连接至衬底)，但是棒阵列的顶端可能被聚合物覆盖，使得电接触到那些顶端更加困难。在粘合剂材料施加的可选的方法中，更薄的粘合剂材料层被施加到衬底和半导体棒阵列周围。图3A-3C图解了这种施加方法。
图3A示出了衬底200，其带有在衬底205上方的氧化物层205且带有从衬底200和氧化物层205突出的半导体棒阵列210。图3B示出了将粘合剂材料225施加到衬底200上方的氧化物层205的顶部表面以及半导体棒阵列210的周围，但是施加的厚度小于棒阵列的高度。图3C示出了当粘合剂材料225与从粘合剂材料225突出的嵌入的棒阵列210从衬底200和氧化物层205移除时所获得的结构。
在上述可选的方法中，可使用旋转涂布法(spin casting)来施加粘合剂材料。例如，上述聚合物基和固化剂混合物可用六甲基环三硅氧烷溶液(Alfa Aesar，97％，在二氯甲烷中接近饱和)稀释，其中优选的稀释比例可以是4份六甲基环三硅氧烷比1份聚合物和固化剂混合物。为产生更薄的薄膜，低沸点的硅氧烷被添加到PDMS溶液，其用来形成聚合物/棒阵列复合物。然后，稀释的混合物被以1000rpm旋转涂布在棒阵列上2分钟。旋转涂覆后，二氯甲烷快速蒸发，且样本被在150℃下固化0.5小时。在固化步骤期间低沸点硅氧烷显著蒸发，产生20μm厚的聚合物薄膜，其中大于50％的线被暴露。固化和冷却后，使用切割设备再一次将PDMS覆盖层和嵌入的棒从衬底和氧化物层移除。
图4A是使用上述方法在衬底上生长的线阵列的SEM图像，这里图像的大半是具有10μm比例尺的线阵列的自顶向下看的视图，而插图是具有20μm比例尺的线阵列的70°倾斜视图。图4B是具有嵌入的棒阵列的移除的粘合剂材料层(图4B中的插图示出了70°倾斜的图像)的自顶向下的SEM图像(具有与图4A相同的比例尺)。图4C是移除粘合剂材料层之后留下的衬底表面(图4C中的插图示出了70°倾斜的图像)的自顶向下的SEM图像(具有与图4A相同的比例尺)。特别地，图4C示出了移除粘合剂材料层和嵌入的线阵列之后留下的线残根和聚合物残留物。
用于随后的半导体生长的衬底的再利用可通过在移除粘合剂材料层之后蚀刻衬底以移除任何半导体结构残余物和聚合物残留物开始。例如，如果硅晶片已经被用于生长硅线阵列，KOH蚀刻可用来给用于线生长的晶片表面涂底层(prime)。蚀刻可通过将晶片浸没在保持80℃、在搅拌下的4.5M KOH(aq)蚀刻剂中90秒来实现。优选地，使用光学显微镜来检查晶片以确保聚合物残留物和线残根已经完全被移除。图4D示出了KOH蚀刻之后的晶片的自顶向下的SEM图像(图4D中的插图示出了70°倾斜的图像)。如果必要，晶片可被再浸没在蚀刻剂中直到没有残留物或线残根存在。实验表明晶片表面可通过浸没在蚀刻剂中120秒或更少时间而被清洁。以这种方式蚀刻应该将图案化的氧化物层留在原地，所述图案化的氧化物层将被用作用于后续阵列生长的模板。
本发明的可选的实施方式可能没有在移除粘合剂基体(binder matrix)和嵌入的半导体结构之后移除半导体结构残余物和/或聚合物残留物的步骤。即，如果随后的制造步骤不要求或不受残余物和/或残留物的存在的影响，那么残余物和/或残留物可留在原地。没有这种蚀刻或清洁步骤可加速用于后续半导体制造的衬底的准备。
在半导体结构残余物和聚合物残留物已经被移除之后(如果需要或想要)，可再施加催化剂金属来促进新的半导体结构的生长。电沉积可用于再施加催化物金属。为开始再施加催化剂金属，应准备衬底以用于电沉积。例如，如果如上所述硅晶片已经被清洁，然后，它可能被氧化物面向下地放置，而施加HF缓冲溶液(aq)到晶片的背面5分钟。施加HF到晶片的背面为从晶片的那面移除任何氧化物做准备。然而，必须注意确保没有HF接触晶片的氧化物面，因为那可能会毁坏已图案化的氧化物层。
在衬底已经为电沉积做好准备后，电接触应该被形成以促进电沉积。在任何氧化物已经被从硅晶片的背面移除之后，该背面可用18MΩ电阻率的H2O冲洗且在N2气体流下干燥。然后，双面导电的铜胶带可加到晶片的背面。通过将铜胶带的另一面连接到玻璃管中的铜线，以及使用固定蜡(mounting wax)密封该管和覆盖晶片以使得只有正面的图案化的氧化物层被暴露，此装配可被制成电极。然后，此电极浸蘸在10％(按体积)HF(aq)中10秒以移除衬底上图案化的氧化物层中的图案化的孔的底部的原氧化物，且然后在水中彻底冲洗。
在支持电沉积的电接触已经形成且衬底最终为施加催化剂金属做好准备之后，可开始电沉积。如上所述在硅晶片电极已经形成且做好准备之后，电极可随后被立即转移到催化剂金属电沉积浴，如金电沉积浴(例如，来自Technic Inc的Orotemp 24)。如果使用Au金属，那么可通过在硅工作电极和铂网对电极(Pt gauze counterelectrode)之间设定0.4到0.8mAcm-2的恒定电流密度的暴露晶片区，并允许其恒流地(galvanostatically)进行直到通过0.12C cm-2的电荷，来将Au金属沉积进入图案化的孔中。当然，可选的实施方式可沉积更多的或更少的金，取决于所需要生长的硅线直径。普林斯顿应用研究模型173电势恒定器可用来进行电荷测量。然后，具有沉积在图案化孔中的金属催化剂的晶片可通过在丙酮中彻底溶解安装蜡而从电极装配移除。如下面所讨论的，这应该在下一组半导体结构生长之前完成。图4E示出了金催化剂电沉积之后的翻新晶片的自顶向下的SEM图像(图4E中的插图示出了70°倾斜的图像)。
在催化剂金属沉积之后，可使用与用于第一代结构的技术相同的技术来生长第二代半导体结构。返回到硅晶片的示例，上述的且在图1A到1G图解的V-L-S技术可被用来形成第二组线阵列，然后，如上所述，其可被封入且被移除。图4F示出了新的线阵列已经被生长之后的翻新晶片的自顶向下的SEM图像(图4F中的插图示出了70°倾斜的图像)。后续的聚合物涂布和剥离、图案化表面再生、金属催化剂电沉积以及线再生长这些阶段可被重复以在同一组硅晶片上制造第三和第四代(或更多的)线阵列。图5A-5D示出了使用上述方法所获得的连续的线阵列代。图5A是第一代线阵列的自顶向下的SEM图像(比例尺是40μm)。图5B是第二代线阵列的自顶向下的SEM图像(比例尺是40μm)。图5C是第三代线阵列的自顶向下的SEM图像(比例尺是40μm)。图5D是第四代线阵列的自顶向下的SEM图像(比例尺是40μm)。请注意缺陷密度随着连续的代而增加。
如所指明的，氧化物模板图案的保真度可能会损坏，所以，通过机械抛光或其他技术来移除氧化物层且为施加新的图案化氧化物层准备衬底，衬底可另外为再利用做好准备。例如，用于制造连续代的线阵列的硅晶片可通过对它们进行机械抛光其次是热氧化而准备以再次开始循环。晶片可用蜡固定到抛光卡盘上，且它的表面通过采用South Bay技术抛光轮而变平滑。它可被先后暴露给1200粒度碳化硅纸、15μm大小的氧化铝颗粒悬浮液、1μm大小的氧化铝颗粒悬浮液和0.3μm大小的氧化铝颗粒悬浮液。然后，抛光的硅晶片可被放入管式炉中，在充分的工业级空气的水合大气中、在900℃进行8小时，产生300-400nm厚的表面氧化物。然后，在与用来在新晶片上生长第一代硅线的工艺条件相同的工艺条件(如上所述和如图1A-1G所示)下，硅晶片可被光刻图案化以形成所需要的阵列图案(可使用其他图案化技术)，被覆盖在蒸发的催化剂层中，经受剥离以及被放入反应器中。然后，如上所述，此翻新的硅晶片可被用来形成其他代的线阵列。图6示出了从已经被机械抛光且然后被热氧化的硅(111)晶片生长的硅线阵列的倾斜观看的SEM图像。比例尺是40μm。
如上面所指明的，其他方法可用于根据本发明的实施方式的半导体结构的制造。例如，半导体结构可被沉积在衬底上，而不是经由生长工艺。在这种情况下，以与上述很大程度上相同的方式完成沉积的半导体结构的转移和释放。在半导体结构形成后，粘合剂材料层可被沉积在该结构的周围，且具有嵌入结构的粘合剂材料层将被从衬底分离。使用蚀刻衬底的另一个半导体结构制造工艺将仍会提供再利用衬底的机会。在通过蚀刻掉部分衬底而在衬底中形成半导体结构之后，粘合剂材料层将被沉积在该结构的周围，且具有嵌入结构的粘合剂材料层将被从衬底分离。当然，在这种情况下，制造该结构会导致损失衬底的材料，限制了衬底再利用的量。
虽然已有可能将用于光生伏打的理想维度的硅线制造成垂直排列的、特别均匀的阵列，但是迄今为止，为了引起对齐的外延生长，昂贵的单晶晶片衬底对于每一个阵列都是必要的。然而，通过将线转移到聚合物基体，再利用用于几个阵列生长的图案化的氧化物，以及最后抛光和再氧化晶片表面以结束循环，衬底的费用被分摊给数百线阵列。本发明的实施方式可采用许多不同的聚合物材料，以及任何表面开始的半导体结构生长方法。
本发明的一些实施方式包括通过将线阵列转移到聚合物基体、再利用用于几个阵列生长的图案化的氧化物，以及最后抛光和再氧化晶片表面和再施加图案化的氧化物而再利用用于形成线阵列的硅晶片。
出于按照法律的要求进行说明和公开的目的，给出了上述的示范性的和优选的实施方式的详细描述。这里既无意于详尽无遗地说明本发明，也无意于把发明限制在所描述的一个或一些确切的形式中，而只是使本领域中的其他技术人员能够明白，本发明怎样可以适合于特别的应用或实现。修改和变更的可能性对于本领域内的技术从业者是明显的。这里不是想通过对可能包含了公差、特征尺寸、特殊操作条件、工程规范诸如此类，并且可以在实现方式之间变化，或者具有对现有技术水平的改变的示范性实施方式的描述而对本发明加以限制，也不借此暗示有什么限制。本公开是根据最新的技术水平所作出的，而且还设想到了一些进展，并且在未来的调整上可能要考虑那些进展，也就是根据当时的最新技术水平而调整。这里的意图是用书面形式的权利要求和适用的等价形式来界定本发明的范围。参考权利要求，单数形式元件并不意味着“一个且仅有一个”，除非明确地写明为“一个且仅有一个”。此外，本公开中的任何元件、组件，抑或方法或工艺步骤并不旨在对于公众来说是专用的，不论这些元件、组件、或步骤是否被明确地列举在权利要求中。此处的权利要求中的元件都没有按照35 U.S.C.Sec.112，第六段的规定来解释，除非该元件特意地用词组“用于...的装置”来陈述，而且此处没有一种方法或工艺步骤是按那些规定解释的，除非该步骤或多个步骤明确地用词组“包括了用于...的步骤(或一些步骤)”来陈述。

Claims (20)

1.一种用于制造半导体结构的方法，该方法包括步骤：
(a)在衬底上制造半导体结构；
(b)将所制造的半导体结构封入粘合剂材料基体中；
(c)将所制造的半导体结构从所述衬底释放；以及
(d)通过重复步骤(a)到(c)来再利用所述基底以制造另外的半导体结构。
2.如权利要求1所述的方法，还包括在执行步骤(a)到(c)之后且在执行步骤(d)之前，将粘合剂材料残留物和所制造的半导体结构的残余物从所述衬底上移除。
3.如权利要求1或2所述的方法，还包括在执行步骤(a)到(c)之后且在执行步骤(d)之前另外调节所述衬底。
4.如权利要求1到3中任意一项所述的方法，其中在衬底上制造半导体结构的步骤包括：
在所述衬底上形成模板化的氧化物层，其中用于所述模板化的氧化物层的模板包括用于形成半导体结构的所述氧化物层中的开口；以及
在所述衬底上生长一组半导体结构，其中所述半导体结构的生长由沉积在所述氧化物层中的所述开口中的催化剂支持。
5.如权利要求4所述的方法，其中将所制造的半导体结构封入粘合剂材料基体中的步骤包括在所述模板化氧化物层的顶部表面沉积薄膜层，其中所述薄膜层包括所述粘合剂材料基体，并且其中所述薄膜层在所述氧化物层的所述顶部表面及以上保形地填充所生长的半导体结构之间的间隙。
6.如权利要求5所述的方法，其中将所制造的半导体结构从所述衬底释放的步骤包括：在或接近所述薄膜层接触所述氧化物层的顶部表面的位置，将所述薄膜层和所生长的半导体结构从所述氧化物层分离，以提供嵌入在所述薄膜层中的一组半导体结构。
7.如权利要求1到6中任意一项所述的方法，其中半导体结构包括垂直排列的线阵列。
8.如权利要求1到6的任意一项所述的方法，其中所述粘合剂材料基体包括聚合物。
9.如权利要求4所述的方法，其中所述催化剂包括金、铜、镍或其一些组合。
10.如权利要求3所述的方法，其中另外调节所述衬底的步骤包括机械抛光所述衬底。
11.一种用于制造硅线阵列的组的方法，该方法包括以下步骤：
在单晶硅晶片上使用沉积在所述硅晶片上的图案化的氧化物层来生长硅线阵列；
将所生长的硅线阵列转移到粘合剂材料基体；以及
通过重复生长硅线阵列、将所生长的硅线阵列转移到粘合剂材料基体以及移除粘合剂材料残留物和线阵列残余物的步骤来再利用所述硅晶片以制造另外的硅线阵列。
12.如权利要求11所述的方法，还包括在将所生长的硅线阵列转移到所述粘合剂材料基体之后，将粘合剂材料残留物和线阵列残余物从所述硅晶片上移除。
13.如权利要求11或12所述的方法，还包括在通过重复生长硅线阵列和将所生长的硅线阵列转移到粘合剂材料基体的步骤来再利用所述硅晶片以制造另外的硅线阵列的一个或多个循环之后，移除所述图案化的氧化物层；以及
在所述硅晶片上再沉积图案化的氧化物层以支持另外的硅线阵列的生产。
14.如权利要求11至13中任一项所述的方法，其中生长硅线阵列的步骤包括：
将催化剂金属沉积在所述图案化的氧化物层中的开口中；以及
施加生长气体。
15.如权利要求11至14中任一项所述的方法，其中所述粘合剂材料包括聚合物。
16.一种再利用用于半导体结构制造的衬底的方法，该方法包括：
在衬底上使用沉积在所述衬底上的图案化的氧化物层生长半导体结构，其中所述图案化的氧化物层接受催化剂金属到所述图案化的氧化物层中的开口中的沉积以支持所述半导体结构的生长；
将所生长的半导体结构转移到粘合剂材料基体；以及
通过重复生长半导体结构、将所生长的半导体结构转移到粘合剂材料基体以及移除粘合剂材料残留物和半导体结构残余物的步骤来再利用所述衬底以制造其他半导体结构。
17.如权利要求16所述的方法，还包括在将所生长的半导体结构转移到所述粘合剂材料基体之后，将粘合剂材料残留物和半导体结构残余物从所述衬底上移除。
18.如权利要求16或17所述的方法，还包括在用于通过重复生长结构和将所生长的半导体结构转移到粘合剂材料基体的步骤来再利用所述衬底以制造另外的半导体的一个或多个循环之后，移除所述图案化的氧化物层；以及
将图案化氧化物层再沉积到所述衬底上以支持另外的半导体结构的生产。
19.如权利要求16到18中任一项所述的方法，其中所述粘合剂材料包括聚合物。
20.如权利要求16至19中任一项所述的方法，其中沉积催化剂金属的至少一种情况包括电沉积所述催化物金属。
CN2008801051338A 2007-08-28 2008-07-18 用于生长垂直排列的线阵列的晶片的再利用方法 Expired - Fee Related CN101796648B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US96643207P 2007-08-28 2007-08-28
US60/966,432 2007-08-28
US12743708P 2008-05-13 2008-05-13
US61/127,437 2008-05-13
PCT/US2008/070523 WO2009032413A1 (en) 2007-08-28 2008-07-18 Method for reuse of wafers for growth of vertically-aligned wire arrays

Publications (2)

Publication Number Publication Date
CN101796648A true CN101796648A (zh) 2010-08-04
CN101796648B CN101796648B (zh) 2012-05-30

Family

ID=40406101

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008801051357A Pending CN102067324A (zh) 2007-08-28 2008-07-18 聚合物嵌入式半导体棒阵列
CN2008801051338A Expired - Fee Related CN101796648B (zh) 2007-08-28 2008-07-18 用于生长垂直排列的线阵列的晶片的再利用方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2008801051357A Pending CN102067324A (zh) 2007-08-28 2008-07-18 聚合物嵌入式半导体棒阵列

Country Status (7)

Country Link
US (4) US7910461B2 (zh)
EP (2) EP2183788A1 (zh)
JP (2) JP2010541194A (zh)
KR (2) KR20100072220A (zh)
CN (2) CN102067324A (zh)
AU (2) AU2008296763A1 (zh)
WO (2) WO2009032412A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103145090A (zh) * 2011-12-06 2013-06-12 林清富 大面积薄型单晶硅的制作技术
US9257601B2 (en) 2011-05-17 2016-02-09 Mcmaster University Light emitting diodes and substrates
CN106158582A (zh) * 2015-04-01 2016-11-23 中国科学院上海高等研究院 近邻阴影效应辅助阵列法制备层转移薄晶硅工艺

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100044854A (ko) * 2007-07-19 2010-04-30 캘리포니아 인스티튜트 오브 테크놀로지 반도체의 정렬된 어레이의 구조
KR100955109B1 (ko) * 2007-07-25 2010-04-28 김경환 휴대용 숯불구이기
WO2009032412A1 (en) * 2007-08-28 2009-03-12 California Institute Of Technology Polymer-embedded semiconductor rod arrays
US8242353B2 (en) * 2009-03-16 2012-08-14 International Business Machines Corporation Nanowire multijunction solar cell
US20100244820A1 (en) * 2009-03-26 2010-09-30 Biomimetics Technologies Inc Microchip for detection of poor sources of electrical and magnetic fields
US10641843B2 (en) 2009-03-26 2020-05-05 Biomimetics Technologies, Inc. Embedded crystal circuit for the detection of weak electrical and magnetic fields
US8344597B2 (en) * 2009-10-22 2013-01-01 Lawrence Livermore National Security, Llc Matrix-assisted energy conversion in nanostructured piezoelectric arrays
JP2011135058A (ja) * 2009-11-30 2011-07-07 Honda Motor Co Ltd 太陽電池素子、カラーセンサ、ならびに発光素子及び受光素子の製造方法
US8808933B2 (en) * 2009-11-30 2014-08-19 California Institute Of Technology Semiconductor wire array structures, and solar cells and photodetectors based on such structures
WO2011156042A2 (en) 2010-03-23 2011-12-15 California Institute Of Technology Heterojunction wire array solar cells
EP2694705A4 (en) * 2011-04-05 2015-04-29 Us Gov Sec Navy MICROFABRICATION OF TUNNELS
EP2745360A4 (en) 2011-08-01 2015-07-08 Univ Columbia CONJUGATES OF NANODIAMANT AND MAGNETIC OR METALLIC PARTICLES
WO2013040446A1 (en) 2011-09-16 2013-03-21 The Trustees Of Columbia University In The City Of New York High-precision ghz clock generation using spin states in diamond
US9632045B2 (en) 2011-10-19 2017-04-25 The Trustees Of Columbia University In The City Of New York Systems and methods for deterministic emitter switch microscopy
WO2013106793A1 (en) 2012-01-13 2013-07-18 California Institute Of Technology Solar fuel generators
US10026560B2 (en) 2012-01-13 2018-07-17 The California Institute Of Technology Solar fuels generator
US9476129B2 (en) 2012-04-02 2016-10-25 California Institute Of Technology Solar fuels generator
JP6293061B2 (ja) * 2012-02-07 2018-03-14 フィリップス ライティング ホールディング ビー ヴィ 可撓性のナノワイヤをベースにした太陽電池
WO2013126432A1 (en) 2012-02-21 2013-08-29 California Institute Of Technology Axially-integrated epitaxially-grown tandem wire arrays
WO2013152132A1 (en) 2012-04-03 2013-10-10 The California Institute Of Technology Semiconductor structures for fuel generation
EP2859588B1 (en) * 2012-06-07 2016-12-21 QuNano AB A method of manufacturing a structure comprising elongate nanostructures adapted to be transferred to a non-crystalline layer
US10170746B2 (en) * 2012-10-17 2019-01-01 Infineon Technologies Ag Battery electrode, battery, and method for manufacturing a battery electrode
US9012883B2 (en) * 2012-12-21 2015-04-21 Sol Voltaics Ab Recessed contact to semiconductor nanowires
US9553223B2 (en) 2013-01-24 2017-01-24 California Institute Of Technology Method for alignment of microwires
WO2014138172A1 (en) * 2013-03-06 2014-09-12 The Trustees Of Columbia University In The City Of New York Techniques for fabricating diamond nanostructures
KR101402989B1 (ko) * 2013-06-12 2014-06-11 한국과학기술연구원 기판과의 결합력이 향상된 탄소나노튜브 기반 전계효과트랜지스터 소자의 제조방법 및 이에 의하여 제조된 탄소나노튜브 기반 전계효과트랜지스터 소자
US20140374268A1 (en) * 2013-06-24 2014-12-25 Agency For Science, Technology And Research Method for forming a composite film
KR20150048538A (ko) * 2013-10-28 2015-05-07 희성금속 주식회사 반도체용 재활용 Ａｕ 타겟의 제조방법
KR102410666B1 (ko) 2015-01-09 2022-06-20 삼성전자주식회사 반도체 소자의 계측 방법, 및 이를 이용한 반도체 소자의 제조방법
DE102015205230B4 (de) * 2015-03-23 2023-01-19 Universität Duisburg-Essen Verfahren zur Herstellung von Bauelementen aufweisend eine Schottky-Diode mittels Drucktechnik und Bauelement
DE102015117834B4 (de) 2015-10-20 2019-05-02 Technische Universität Dresden Verfahren zur Herstellung einer flexiblen Rod-Array-Anordnung und Rod-Array-Anordnung
DE102015015452A1 (de) * 2015-12-02 2017-06-08 Forschungszentrum Jülich GmbH Verfahren zum Planarisieren von Nanostrukturen
WO2018085371A1 (en) 2016-11-01 2018-05-11 Massachusetts Institute Of Technology Lift-off embedded micro and structures
US11111598B2 (en) * 2019-06-28 2021-09-07 Kabushiki Kaisha Toshiba Crystal growth method in a semiconductor device
WO2022047239A1 (en) 2020-08-27 2022-03-03 H2U Technologies, Inc. System for managing fuel generation

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2658839B1 (fr) * 1990-02-23 1997-06-20 Thomson Csf Procede de croissance controlee de cristaux aciculaires et application a la realisation de microcathodes a pointes.
US5336558A (en) * 1991-06-24 1994-08-09 Minnesota Mining And Manufacturing Company Composite article comprising oriented microstructures
US5352651A (en) * 1992-12-23 1994-10-04 Minnesota Mining And Manufacturing Company Nanostructured imaging transfer element
RU2099808C1 (ru) 1996-04-01 1997-12-20 Евгений Инвиевич Гиваргизов Способ выращивания ориентированных систем нитевидных кристаллов и устройство для его осуществления (варианты)
JP4032264B2 (ja) * 1997-03-21 2008-01-16 ソニー株式会社 量子細線を有する素子の製造方法
US5976957A (en) * 1996-10-28 1999-11-02 Sony Corporation Method of making silicon quantum wires on a substrate
JPH11214720A (ja) 1998-01-28 1999-08-06 Canon Inc 薄膜結晶太陽電池の製造方法
JP2000269561A (ja) * 1999-03-19 2000-09-29 Asahi Chem Ind Co Ltd 複合構造体
US6649824B1 (en) * 1999-09-22 2003-11-18 Canon Kabushiki Kaisha Photoelectric conversion device and method of production thereof
JP2001135516A (ja) * 1999-11-05 2001-05-18 Tdk Corp 磁性複合組成物及び磁性成形物
JP5013650B2 (ja) 2000-08-22 2012-08-29 プレジデント・アンド・フェローズ・オブ・ハーバード・カレッジ ドープされた細長い半導体、そのような半導体の成長、そのような半導体を含んだデバイス、およびそのようなデバイスの製造
EP1374309A1 (en) * 2001-03-30 2004-01-02 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
EP1436841A1 (en) 2001-05-18 2004-07-14 President And Fellows Of Harvard College Nanoscale wires and related devices
US7109517B2 (en) 2001-11-16 2006-09-19 Zaidi Saleem H Method of making an enhanced optical absorption and radiation tolerance in thin-film solar cells and photodetectors
US7259324B2 (en) * 2001-12-05 2007-08-21 Konarka Technologies, Inc. Photovoltaic solar cell
WO2003060986A2 (en) * 2002-01-11 2003-07-24 The Pennsylvania State University Method of forming a removable support with a sacrificial layers and of transferring devices
US7253017B1 (en) * 2002-06-22 2007-08-07 Nanosolar, Inc. Molding technique for fabrication of optoelectronic devices
JP4514402B2 (ja) * 2002-10-28 2010-07-28 シャープ株式会社 半導体素子及びその製造方法
US7335259B2 (en) * 2003-07-08 2008-02-26 Brian A. Korgel Growth of single crystal nanowires
US7238594B2 (en) * 2003-12-11 2007-07-03 The Penn State Research Foundation Controlled nanowire growth in permanent, integrated nano-templates and methods of fabricating sensor and transducer structures
JP2005194609A (ja) 2004-01-09 2005-07-21 Sony Corp 水素ガス発生装置、電気分解装置、太陽電池モジュールおよびエネルギーシステム
TWI299358B (en) * 2004-03-12 2008-08-01 Hon Hai Prec Ind Co Ltd Thermal interface material and method for making same
US7057881B2 (en) * 2004-03-18 2006-06-06 Nanosys, Inc Nanofiber surface based capacitors
CN100383213C (zh) * 2004-04-02 2008-04-23 清华大学 一种热界面材料及其制造方法
KR100624419B1 (ko) * 2004-04-07 2006-09-19 삼성전자주식회사 나노와이어 발광소자 및 그 제조방법
JP2005310821A (ja) * 2004-04-16 2005-11-04 Ebara Corp 光電変換素子
JP2005310388A (ja) 2004-04-16 2005-11-04 Ebara Corp 光電変換素子
KR100553317B1 (ko) 2004-04-23 2006-02-20 한국과학기술연구원 실리콘 나노선을 이용한 실리콘 광소자 및 이의 제조방법
US20050279274A1 (en) 2004-04-30 2005-12-22 Chunming Niu Systems and methods for nanowire growth and manufacturing
JP2007535413A (ja) * 2004-04-30 2007-12-06 ナノシス・インコーポレイテッド ナノワイヤ成長および採取のための系および方法
JP2006128233A (ja) * 2004-10-27 2006-05-18 Hitachi Ltd 半導体材料および電界効果トランジスタとそれらの製造方法
US7560366B1 (en) * 2004-12-02 2009-07-14 Nanosys, Inc. Nanowire horizontal growth and substrate removal
CN1669920A (zh) 2004-12-29 2005-09-21 浙江大学 阳极氧化铝模板中一维硅纳米结构的制备方法
CN100375235C (zh) 2005-01-18 2008-03-12 中国科学院半导体研究所 大面积制备二氧化硅或者硅纳米线的控制生长方法
US20060207647A1 (en) 2005-03-16 2006-09-21 General Electric Company High efficiency inorganic nanorod-enhanced photovoltaic devices
WO2006138671A2 (en) 2005-06-17 2006-12-28 Illuminex Corporation Photovoltaic wire
US20090050204A1 (en) * 2007-08-03 2009-02-26 Illuminex Corporation. Photovoltaic device using nanostructured material
KR100767184B1 (ko) * 2005-08-10 2007-10-15 재단법인서울대학교산학협력재단 전자부품 냉각장치 및 그 제조방법
JP2007091485A (ja) * 2005-09-26 2007-04-12 Sonac Kk カーボンファイバの製造方法、基板カートリッジおよび熱ｃｖｄ装置
JP5057010B2 (ja) * 2005-11-01 2012-10-24 ニッタ株式会社 カーボンファイバの製造方法
US20070122313A1 (en) * 2005-11-30 2007-05-31 Zhiyong Li Nanochannel apparatus and method of fabricating
CN100463111C (zh) * 2006-01-14 2009-02-18 清华大学 硅线的制备方法
KR101327723B1 (ko) 2006-02-27 2013-11-11 로스 알라모스 내셔널 씨큐어리티 엘엘씨 향상된 전자 전이를 갖는 물질을 포함한 광전 장치
US8337979B2 (en) * 2006-05-19 2012-12-25 Massachusetts Institute Of Technology Nanostructure-reinforced composite articles and methods
EP2441884A1 (en) * 2006-05-19 2012-04-18 Massachusetts Institute Of Technology Nanostructure-reinforced composite articles and methods
US7998788B2 (en) * 2006-07-27 2011-08-16 International Business Machines Corporation Techniques for use of nanotechnology in photovoltaics
US7893348B2 (en) * 2006-08-25 2011-02-22 General Electric Company Nanowires in thin-film silicon solar cells
US7850941B2 (en) * 2006-10-20 2010-12-14 General Electric Company Nanostructure arrays and methods for forming same
KR20090087467A (ko) 2006-11-07 2009-08-17 나노시스, 인크. 나노와이어 성장 시스템 및 방법
US20080110486A1 (en) 2006-11-15 2008-05-15 General Electric Company Amorphous-crystalline tandem nanostructured solar cells
JP4767828B2 (ja) * 2006-12-01 2011-09-07 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ用アプリケーション・プログラムの作成システム、方法、及びプログラム
US7977568B2 (en) * 2007-01-11 2011-07-12 General Electric Company Multilayered film-nanowire composite, bifacial, and tandem solar cells
US8330090B2 (en) 2007-05-07 2012-12-11 Nxp, B.V. Photosensitive device and method of manufacturing a photosensitive device using nanowire diodes
US20080315430A1 (en) * 2007-06-22 2008-12-25 Qimonda Ag Nanowire vias
CN101779271B (zh) 2007-07-19 2013-05-22 加利福尼亚技术学院 垂直排列的硅线阵列的结构及其形成方法
KR20100044854A (ko) 2007-07-19 2010-04-30 캘리포니아 인스티튜트 오브 테크놀로지 반도체의 정렬된 어레이의 구조
WO2009032412A1 (en) 2007-08-28 2009-03-12 California Institute Of Technology Polymer-embedded semiconductor rod arrays
KR101345432B1 (ko) * 2007-12-13 2013-12-27 성균관대학교산학협력단 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257601B2 (en) 2011-05-17 2016-02-09 Mcmaster University Light emitting diodes and substrates
CN103145090A (zh) * 2011-12-06 2013-06-12 林清富 大面积薄型单晶硅的制作技术
CN106158582A (zh) * 2015-04-01 2016-11-23 中国科学院上海高等研究院 近邻阴影效应辅助阵列法制备层转移薄晶硅工艺
CN106158582B (zh) * 2015-04-01 2018-09-28 中国科学院上海高等研究院 近邻阴影效应辅助阵列法制备层转移薄晶硅工艺

Also Published As

Publication number Publication date
US8222123B2 (en) 2012-07-17
KR20100072220A (ko) 2010-06-30
JP2010541194A (ja) 2010-12-24
US8455333B2 (en) 2013-06-04
CN101796648B (zh) 2012-05-30
EP2183789A1 (en) 2010-05-12
EP2183788A1 (en) 2010-05-12
WO2009032413A1 (en) 2009-03-12
US7910461B2 (en) 2011-03-22
US20120028420A1 (en) 2012-02-02
WO2009032412A1 (en) 2009-03-12
JP2010538464A (ja) 2010-12-09
AU2008296763A1 (en) 2009-03-12
US20090057839A1 (en) 2009-03-05
KR20100067088A (ko) 2010-06-18
US20090061600A1 (en) 2009-03-05
US8110898B2 (en) 2012-02-07
AU2008296764A1 (en) 2009-03-12
CN102067324A (zh) 2011-05-18
US20120282761A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
CN101796648B (zh) 用于生长垂直排列的线阵列的晶片的再利用方法
CN101779271B (zh) 垂直排列的硅线阵列的结构及其形成方法
US7691201B2 (en) Method of forming three-dimensional nanocrystal array
US20080107876A1 (en) Zinc Oxide Microstructures and a Method of Preparing the Same
CN101443265A (zh) 在硅上无金属合成外延半导体纳米线的方法
JP2007223024A (ja) 局在細長ナノストラクチャの成長用担体を製造する方法
US20050145596A1 (en) Method of fabricating multiple nanowires of uniform length from a single catalytic nanoparticle
JP4811851B2 (ja) シリコンナノワイヤーの架橋成長方法
US20130140524A1 (en) Nanoparticle Synthesis
CN102157371B (zh) 一种制作单晶硅纳米结构的方法
KR20090114653A (ko) 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에의해 제조된 나노구조체
CN102842496A (zh) 硅基纳米阵列图形化衬底及硅基外延层的制备方法
US8269257B2 (en) Nanowire synthesis
CN112053934B (zh) 一种al2o3薄片制备方法
Spurgeon et al. Method for reuse of wafers for growth of vertically-aligned wire arrays
Park et al. Mechanism of vertical Ge nanowire nucleation on Si (111) during subeutectic annealing and growth
Park et al. Location‐Controlled Growth of Vertically Aligned Si Nanowires using Au Nanodisks Patterned by KrF Stepper Lithography
JP5152715B2 (ja) 三次元微細加工方法及び三次元微細構造
Zeng et al. Fabrication of silicon films from patterned protruded seeds
KR20110096379A (ko) 나노선 수평 성장을 위한 금속촉매의 측면 증착방법 및 이를 이용하여 수평 성장된 나노선의 제조방법
CN1235206A (zh) 纳米引晶法选择性生长金刚石膜的工艺
LeBoeuf Growing Silicon Thin–Films Laterally Over Amorphous Substrates Using the Vapor–Liquid–Solid Technique
Yasuda et al. Position-specified formation of epitaxial Si grains on thermally oxidized Si (001) surfaces via isolated nanodots
JPS60211936A (ja) 成膜方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120530

Termination date: 20140718

EXPY Termination of patent right or utility model