JP5336046B2 - 局在細長ナノストラクチャの成長用担体を製造する方法 - Google Patents

局在細長ナノストラクチャの成長用担体を製造する方法 Download PDF

Info

Publication number
JP5336046B2
JP5336046B2 JP2007011726A JP2007011726A JP5336046B2 JP 5336046 B2 JP5336046 B2 JP 5336046B2 JP 2007011726 A JP2007011726 A JP 2007011726A JP 2007011726 A JP2007011726 A JP 2007011726A JP 5336046 B2 JP5336046 B2 JP 5336046B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
crystal defects
nanoparticles
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007011726A
Other languages
English (en)
Other versions
JP2007223024A (ja
Inventor
フランク・フルネル
ジャン・ディジョン
ピエール・ムール
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2007223024A publication Critical patent/JP2007223024A/ja
Application granted granted Critical
Publication of JP5336046B2 publication Critical patent/JP5336046B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00206—Processes for functionalising a surface, e.g. provide the surface with specific mechanical, chemical or biological properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C01B32/16—Preparation
    • C01B32/162—Preparation characterised by catalysts
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C01B33/021—Preparation
    • C01B33/027—Preparation by decomposition or reduction of gaseous or vaporised silicon compounds other than silica or silica-containing material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/72—On an electrically conducting, semi-conducting, or semi-insulating substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y10S977/763—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less formed along or from crystallographic terraces or ridges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Composite Materials (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Catalysts (AREA)
  • Recrystallisation Techniques (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、局在した触媒ナノ粒子を含む担体の生成を可能にする方法に関する。局在した触媒ナノ粒子上では、ナノワイヤ型、ナノチューブ型、ナノファイバ型あるいはナノケーブル型の細長いナノストラクチャの成長が可能であり、細長いナノストラクチャもまた、正確な方法で局在化される。
現在、ナノワイヤ、ナノチューブ、ナノファイバまたはナノケーブル型の細長いナノストラクチャは、特にバイオチップおよびDNA配列の検出に関するバイオロジィ分野で、あるいは高密度センサまたは電界効果トランジスタの製造に関するマイクロエレクトロニクスの分野で技術的な関心を大いに引いている。
縦型ナノワイヤを生成するために、多くの方法がある。これら方法の大多数は、基板上に、触媒ナノ粒子を堆積し、次いでその上にナノストラクチャを成長させる。これら触媒ナノ粒子の分布および粒度は、ナノストラクチャの直径、位置および密度を決定することになる(本明細書の巻末に引用されている非特許文献１参照)。
これらの金属の触媒ナノ粒子は、一般に金属触媒層を細分化することによって、得られる。この細分化は、一般に金属触媒層を熱アニーリングすることによって、実施される。たとえば、酸化ケイ素上に堆積された、厚さが10nmのニッケル層を500から600℃の範囲でアニーリングすると、平均直径が60nmのニッケル玉を設けることが可能になる。この技法の欠点は、触媒ナノ粒子の位置、密度および直径を容易に制御することが可能ではないことである。というのは、触媒ナノ粒子が基板の表面上にランダムに現れ、サイズが様々であるからである。さらに、そのようにして得られたナノ粒子の密度および直径が、極めて強く相互に関連している。したがって、この技法を使用して、位置を正確に制御し、得られたナノストラクチャの密度および直径を独立に選択することは、極めて困難である。
金属ナノ粒子を局在化し、正確にその直径を定めることは、いくつかの方法で可能である。たとえば、金属ナノ粒子を1個ずつ定めることになる技法、たとえば電子リソグラフィなどの技法を使用することは可能である。しかし、これらの方法は正確であるが、極めて時間がかかり煩わしく、したがってナノストラクチャの工業的生産には不適切である。
特許文献１１および２に記載された他の方法によって、基板の表面でナノ粒子の局在化が可能になる。この方法は、基板の面上に周期的に局在した核生成サイトを誘起するために、結晶欠陥および/または応力場の配列を使用することからなっている。これらの結晶欠陥および/または応力場の配列は、2つの結晶基板を互いに貼り合わせ、次いで、厚さが数ナノメートルの結晶膜が得られるまで、基板の一方を薄くし、さらに膜の表面において結晶欠陥および/または応力場の配列を露呈するように結晶膜を処理(たとえば、熱的または化学的に)することによって、生成される。膜が十分薄い場合、結晶欠陥および/または応力場の配列は、処理中に膜の表面まで伝播し、膜の表面で固有で周期的な核生成サイトを形成させる。得られた結晶欠陥および/または応力場の配列は、接着時に導入された方向ずれの角度はもちろん、膜と基板の結晶格子に依存する。したがって、これらの特性および/またはこれらの角度を修正することによって、膜の表面上に特定の核生成サイトの様々なパターンを設け、およびその局在化をすることが可能である。
この方法によって、核生成サイト間の距離を選択し、それによって将来のナノストラクチャの密度を設定することが可能になる。したがって、この方法は、ナノストラクチャの密度および周期性を制御するために適用される。
この技法の問題は、そのように用意された(優先的な核生成サイトを有する)基板上への触媒金属の高温堆積では、堆積が、これらサイトに直接局在化されて誘起されることである。しかし、触媒ナノ粒子の堆積と局在化の時間を分離することは、いくつかの適用事例には有利になり得る。これは、たとえば、触媒が玉状にされた後、材料Mが堆積される場合、前記堆積が触媒堆積器中で実施することができないような場合である(たとえば、ガスの適合性の理由で)。堆積器の内部で玉状になった材料Mを変換するステップを実施することによって、堆積器が交換されるときに表面が汚染される恐れを制限することが可能になる。
仏国特許出願公開第2815121号明細書 仏国特許出願公開第2766620号明細書 Applied Physics Letters 78, 15, p2214 (2001年4月9日)
本発明の目的は、触媒ナノ粒子の正確な局在化を可能にする方法を得ることであり、その方法では、これらのナノ粒子上での成長、およびこれらナノ粒子の堆積および局在化の分離によって、局在化されたナノストラクチャを設けることも可能になる。
この目的は、ナノストラクチャの成長のためのナノ粒子を含む担体を製造するための方法によって達成され、前記ナノ粒子は、周期的に配列され、前記方法は、
その表面の一方の近くに、結晶欠陥および/または応力場の周期的配列を含む担体を設けるステップと、
前記表面上に、ナノストラクチャの成長反応に触媒作用を及ぼすことができる第1の材料の連続層を堆積するステップと、
前記第1の材料層を熱処理によって細分化し、前記第1の材料のナノ粒子を形成するステップとを含むことを特徴とする。
したがって、本発明は、結晶欠陥および/または応力場の周期的配列を有する担体の表面上に、触媒材料の連続層を堆積するステップと、次いで、その後のステップとして、この層から玉を形成させて、触媒ナノ粒子を形成するステップとからなる。この方法では、堆積ステップとナノ粒子の局在化ステップの分離が可能になる。それによって、たとえば、除湿熱処理の温度および期間のより容易な調節が可能である。
結晶欠陥および/または応力場の配列の存在によって、触媒層の除湿または細分化が容易になり、触媒ナノ粒子の正確な局在化が確保される。したがって、これらのナノ粒子の密度は、結晶欠陥および/または応力場の配列によって決定され、一方ナノ粒子の直径は、堆積される材料の量(すなわち、堆積される触媒層の厚さ)および細分化処理の熱量に主に依存する。
結晶欠陥および/または応力場の配列の周期は、この結晶欠陥および/または応力場の配列がなく、細分化される前の使用される連続層の厚さを有すれば、ナノ粒子が基板上で有することになるはずの自然の自己組織化による周期によって、選ぶことが有利である。
第1の実施形態によれば、担体を設けるステップが、
結晶材料からなる第1の基板の表面を、結晶材料からなる第2の基板の表面と分子付着によって接着するステップであって、前記両表面がオフセットされた結晶格子を有しており、前記接着するステップが結晶欠陥および/または応力場の配列を接着界面の近くに形成させる、ステップと、
前記接着界面によって前記基板の一方に付着する薄膜が得られるまで、前記基板の他方を薄くするステップであって、前記薄膜の厚さは、その自由表面が結晶欠陥および/または応力場の配列の存在を露呈させるような厚さである、ステップとを実施することによって達成される。
第2の実施形態によれば、担体を設けるステップが、
結晶材料からなる第1の基板の表面を、結晶材料からなる第2の基板の表面と分子付着によって接着するステップであって、前記両表面がオフセットされた結晶格子を有しており、前記接着するステップが応力場および/または結晶欠陥の配列を接着界面の近くに形成させる、ステップと、
前記接着界面によって前記基板の一方に付着する薄膜が得られるまで、前記基板の他方を薄くするステップであって、前記薄膜の厚さは、その自由表面が応力場および/または結晶欠陥の配列の存在を露呈させないような厚さであり、前記薄膜の前記厚さは、それに続くステップを実施することができるような厚さでもある、ステップと、
前記薄膜を処理し、その自由表面において結晶欠陥および/または応力場の配列の存在を露呈させる、ステップとを実施することによって得られる。
前記薄膜の処理は、熱処理と、機械的取り組みと、化学的取り組みと、電気化学的取り組みと、イオンによる取り組みと、光化学的な取り組みとを、単独でまたは組み合せて有利にも含むことができる。
第3の実施形態によれば、担体を設けるステップが、基板上に薄膜を移設することによって得られ、前記薄膜は、結晶欠陥および/または応力場の配列をその将来の自由表面上の近くに有する。たとえば、前述の実施形態の1つによって得られた担体を使用し、前記担体の薄膜の表面を基板に接着することが可能である。その場合、その薄膜に到達するまで、担体の一部を除去(たとえば、機械的または化学的に薄くする)すれば(実際、担体を構成する最初の基板を除去するステップが含まれる)、間に合う。
他の実施形態によって、前述の実施形態が完了する。製造方法には、担体の表面上に周期的な表面のトポグラフィを得るために、結晶欠陥および/または応力場、あるいはこれらの欠陥および/またはこれらの場の間に位置する領域を優先的にエッチングすることによって、薄膜の自由表面を選択的にエッチングするステップも含まれる。このトポグラフィによって、その後の、第1の材料層の細分化が容易になる。
第1の基板および第2の基板は、同じ結晶材料から製造することが有利である。
第1の基板および/または第2の基板は、Si、Ge、SiC、GaN、GaAsまたはInPから製造することが有利である。
第1の材料(触媒)は、Ni、Au、WおよびPtから選択される、少なくとも1つの金属を含むことが有利である。
したがって、有利には、第1の材料(触媒)は、たとえば、金属材料の、少なくとも2つの層のスタックとすることができる。したがって、これによって、次いで、触媒層の細分化の形で合金から製造されるナノ粒子を得ることが可能になる。
本発明による方法は、担体の表面上に第2の材料からなる中間層を形成するステップも含む。したがって、これによって、第1の材料層(触媒)の除湿が容易になり、および/または第1の材料層(触媒)と基板の間の相互拡散の問題に歯止めをかけることが可能になる。この中間層は、担体上に、連続的に堆積することが好ましい。同様に、この中間層の厚さは、担体の応力場が前記中間層の表面まで伝播することが妨げられず、および/またはトポグラフィがその表面に留まることができるような厚さである。言い換えると、この中間層の厚さは、中間層が応力場を遮断しない、すなわち応力場が前記中間層の表面まで伝播することができるほど十分に薄い、あるいは担体が表面トポグラフィを有する場合、中間層の厚さは、担体の表面トポグラフィの浮き彫りの上を完全に平滑化しないほど十分な薄さである必要がある。たとえば、酸化ケイ素の中間層が使用される場合、この層の厚さは、結晶欠陥および/または応力場の配列を含む3から50nmの範囲の、薄くされた担体の膜の上で、あるいは大きさが2から10nmの範囲の表面トポグラフィの浮き彫りに対して、通常1から100nmの範囲になる。
中間層は、不連続であり、結晶欠陥および/または応力場の周期的配列によって局在することが有利である。
中間層は、SiO2、Si3N4、Al2O3、ダイヤモンド、HfO2または半導体材料(たとえば、Si、Geなど)から選択される材料を含むことが有利である。
エッチングステップを含む実施形態に関連している特定の実施形態によれば、薄膜が付着される基板は、結晶材料の他の薄膜と基板の間に配置される第3の材料の層を含むスタックであり、前記基板の接着表面が、前記スタックの前記他の薄膜の自由表面になる。
スタックは、シリコンの薄膜とシリコン基板の間に絶縁層を含むシリコンオンインシュレータ基板(SOI)とすることが有利である。
薄膜の自由表面の選択的なエッチングは、スタックの第3の材料に到達するまで、実施することが有利である。
本発明は、担体の表面上に局在化されたナノ粒子上にナノストラクチャを製造するための方法にも関する。この方法は、上述のように担体を製造する方法、およびその後に続く、第1の材料のナノ粒子上にナノストラクチャを成長させるステップの実施を含む。
本発明は、非限定の実施例として示され、添付の図面を伴う以下の記述を読んだとき、よりよく理解することができ、他の利点および特別な特徴が現れる。
ここで、細長いナノストラクチャの成長のために秩序付けされた触媒ナノ粒子を有する担体の製造のいくつかの実施例を示して、本発明を記述する。
まず、ニッケルナノ粒子を有する担体を製造する。応力場の周期的配列を有する担体として、2つのシリコン結晶基板を接着した「ねじれた」基板を使用する。この「ねじれた」基板の製造についての詳細は、特許文献１に記載されている。たとえばシリコンからなる、2つの結晶基板の表面は、分子結合によって接着され、これにより、前記表面がオフセットされた結晶格子を有するようになり、この接着は、接着界面の近くで結晶領域内に結晶欠陥および/または応力場の配列（アレイ）を形成させる。これら結晶欠陥および/または応力場は、接着界面での転位の存在によって発生させることができる。次いで、基板の一方を、接着界面で他方の基板に付着する薄膜が得られるまで、薄くする。最後に、接着界面において存在する結晶欠陥および/または応力場の配列の存在がその自由表面で露呈されるように、薄膜を処理する。薄膜の処理は、たとえば、その薄膜への化学エッチングおよび/または熱量の供給および/または化学種の添加によって、実施することができる。
実施例では、担体は、界面において結晶欠陥および/または応力場の配列を有するシリコン基板(001)上のシリコン膜(001)から構成される。膜および基板は、たとえば、曲げによる方向ずれを有さずに回転で0.88°の方向ずれを有し、それによって、周期が25nmの、四角の転位配列が生じる。次いで、処理は、たとえば化学エッチングによって実施され、結晶欠陥および/または応力場の配列が、膜表面において現れる(特許文献１参照)。図1Aに、応力場を示してあり、18を参照のこと。いくつかの応力場のみが示されていることに留意のこと。これらの応力場は、周期的であり、周期は、接着界面14/21において、すなわち、たとえば膜16の自由表面の下で約10nmにおいて存在する転位3の配列の周期に依存する。応力場に沿ってエッチング操作を実施し、応力場の配列と関連付けられた周期的な表面トポグラフィの浮き彫りを生成することが可能である。応力場に敏感なエッチングを使用することによって、その下にある応力場の配列に関連した(方向、周期性)、基板の表面におけるトポグラフィを設ける。したがって、このトポグラフィは、局在化され周期的な、触媒ナノ粒子の核生成サイトを出現させるために、使用することができる。
エッチングは、接着界面において応力場および転位配列が消えるまで、任意選択で実施することができる。
次いで、シリコン膜16の表面を酸化して、中間酸化物層19を形成する(図1B参照)。この中間層は、特に、細分化を担体上で直接実施することができる場合(化学親和力の問題)、または担体材料と触媒材料の間に大きい相互拡散がない場合、常に必要ではない。次いで、連続触媒膜20、たとえばニッケルを中間層上に低温で(たとえば、室温で)堆積する(図1C参照)。アセンブリをより高い温度の状態(たとえば550℃)にして、ニッケル膜20を細分化する。次いで、金属玉またはナノ粒子22が、金属およびその下にある層の親和力によって、たとえば実施例では表面トポグラフィの浮き彫りの頂点上に局在化される(図1D参照)。細分化は、表面エネルギーを最小にするように、実際、常に設計される。
ニッケルナノ粒子22上に、たとえばCVD法によって、カーボンナノチューブとも呼ばれる、カーボンナノワイヤ23を成長させることが可能である。これを実施するために、アセンブリをアセチレン雰囲気中に置き、熱アニーリングを約600℃の温度で実施する。同様に、シラン雰囲気中でシリコンナノワイヤを成長させることが可能である。そのように、カーボンナノチューブ23は、ニッケルナノ粒子22が位置しているところで成長し、それにより、ナノストラクチャ23の位置、密度および直径は、よく制御される(図1E参照)。
カーボンナノストラクチャの異なる局在化および密度を得るために、基板と膜の間の方向ずれを変更することが可能である。たとえば、上記のように、2つのシリコン結晶基板の表面を分子付着によって接着し、接着界面で曲げによる方向ずれがなくて回転で0.44°の方向ずれを得るように、2つの基板の表面を配置し、それによって50nmの周期性を得ることが可能になる。次いで、薄膜16が得られるまで、基板の一方を薄くするステップを実施し、前記薄膜を処理して、応力場18が膜の表面に現れるようにする(図1A参照)。次いで、膜16の表面において浮き彫りまたはトポグラフィを生成するために応力場に沿って任意選択でエッチング操作を実施することが可能である(図1B参照)。そのようにして、接着界面において存在する応力場18の配列および転位3の配列と関連付けられる、周期的な表面トポグラフィが得られる。次いで、シリコン表面16を酸化して、10nmの酸化物層19を形成し、厚さが5nmのニッケル膜20を低温(たとえば、室温)で堆積する(図1C参照)。アセンブリをより高い温度の状態(たとえば550℃)にして、ニッケル膜を細分化する(図1D参照)。最後に、アセンブリをアセチレン雰囲気中に置いて、カーボンナノチューブ23をニッケルナノ粒子22上に成長させる(図1E参照)。
金のナノ粒子を使用して、シリコンナノワイヤを有する担体を製造することもできる。前述の実施例のように、2つのシリコン結晶基板の表面を接着し、その基板の一方を薄くして薄膜16を設け、その薄膜の処理を、たとえば熱処理によって実施して、接着界面において存在する応力場18を薄膜の表面に出現させる。膜および基板が、たとえば曲げによる方向ずれがなくて回転で0.88°の方向ずれを有すると、それによって、25nmの周期性を得ることが可能になる。表面を酸化して、薄膜の表面で5nmの中間シリコン酸化層29を形成し、前記中間層上に金の膜30を低温(たとえば、室温)で堆積する(図2A参照)。この場合、中間層の厚さがわずか5nmなので、この厚さは、応力場18を遮断しないような十分な薄さである。すなわち応力場18が中間層29の表面まで伝播することができ(応力場の伝播は図示せず)、結晶欠陥および/または応力場は、層29の表面でその影響を及ぼすことができる。したがって、応力場に沿った選択的なエッチングステップを実施する必要がない。
次いで、アセンブリをより高い温度(たとえば、550℃)の状態にして、金の膜30を細分化する。次いで、金属(金)の玉32が応力場によって位置決めされる(図2B参照)。次いで、アセンブリをSiH4雰囲気中に置き、シリコンナノワイヤ33を金のナノ粒子上に成長させる(図2C参照)。
他の実施形態によれば、触媒層の細分化を容易にする目的で、表面トポグラフィだけでなく2つの相異なる材料も有する表面を使用することが可能である。実際、応力場を選択的にエッチングすることによって表面トポグラフィを形成中に、このエッチングが異なる材料の層に到達する場合、基板表面において2つのタイプの材料を得ることが可能である。それによって、金属膜の細分化中の金属玉の局在化が容易になる。たとえば、シリコン酸化物層39(この層は、担体基板38と薄膜37の間に配置される)が埋め込まれた「SOI」(シリコンオンインシュレータ)ストラクチャ35を第2のSOIストラクチャと、あるいはその後で薄くする必要があるシリコン基板36と接着することが可能である。疎水性の分子付着によって、曲げによる方向ずれがなくて0.88°の方向ずれの角度で、SOIストラクチャ35とシリコンストラクチャ36を接着し、それによって結晶欠陥および/または応力場の配列が生成される(図3Aには接着界面にある転位のみを示してあり、それは、参照記号3によって表し、図面を簡単化している)。シリコンの薄膜46のみを保存するように、シリコン基板36(または第2のSOIストラクチャの背面)を薄くする(図3B参照)。次いで、接着界面に存在する転位3の配列の応力場18に沿って、エッチング操作を選択的に実施し、埋め込まれた酸化物層39に到達するまで、そのエッチングを持続する(任意選択でエッチングのタイプを変更して)。そのようにして、シリコン酸化物層39上に、シリコンナノ結晶から形成された周期的な浮き彫りを設ける(図3C参照)。次いで、低温(たとえば、室温)で、シリコンナノ結晶41を含む担体の表面上に金の膜40を直接堆積する(図3D参照)。次いで、アセンブリを高温(たとえば、500℃)状態にして、金属膜40を細分化する。次いで、金属玉42が、シリコンナノ結晶41上に局在化される(図3E参照)。シリコン酸化物39がシリコンナノ結晶の間にあるので、金の層40の細分化、およびシリコンナノ結晶41上への金の玉42の局在化が容易になる。というのは、金の親和力がシリコンと、およびシリカと異なるからである。この場合、埋め込まれたSOI層39は、中間層として働く。したがって、アセンブリをシラン雰囲気中に置き、アセンブリに対して、たとえば440℃で熱アニーリング操作を実施することによって、ナノワイヤ型のシリコンナノストラクチャ43を金の玉42上に成長させることが可能である(図3F参照)。
あるいは、表面トポグラフィだけでなく2つの相異なる材料も有する表面を設け、それによってその後の細分化を容易にするために、連続触媒層の堆積前に、トポグラフィ、および/またはその下にある、応力場および/または結晶欠陥の配列に敏感な中間層を堆積することが可能である。したがって、この層は、局所的にだけ存在することになる。たとえば、シリコン基板上にゲルマニウムを堆積し、その上に、応力場および/または結晶欠陥の配列を前述のように露呈させることが可能である。すなわち、ゲルマニウムが、シリコン基板の突出領域において、局在されることになる。次いで、連続触媒層の堆積を実施することができる。
本発明によるナノストラクチャの製造の実施例のステップを示す図である。 本発明によるナノストラクチャの製造の実施例のステップを示す図である。 本発明によるナノストラクチャの製造の実施例のステップを示す図である。 本発明によるナノストラクチャの製造の実施例のステップを示す図である。 本発明によるナノストラクチャの製造の実施例のステップを示す図である。 本発明によるナノストラクチャの製造の別の実施例のステップを示す図である。 本発明によるナノストラクチャの製造の別の実施例のステップを示す図である。 本発明によるナノストラクチャの製造の別の実施例のステップを示す図である。 本発明によるナノストラクチャの製造の第3の実施例のステップを示す図である。 本発明によるナノストラクチャの製造の第3の実施例のステップを示す図である。 本発明によるナノストラクチャの製造の第3の実施例のステップを示す図である。 本発明によるナノストラクチャの製造の第3の実施例のステップを示す図である。 本発明によるナノストラクチャの製造の第3の実施例のステップを示す図である。 本発明によるナノストラクチャの製造の第3の実施例のステップを示す図である。
符号の説明
2 第2の基板
3 転位
14 表面、接着界面
15 自由表面
16 薄膜、シリコン膜、シリコン表面
18 結晶欠陥および/または応力場、応力場
19 中間酸化物層
20 連続層、材料層、連続触媒膜、ニッケル膜
21 表面、接着界面
22 ナノ粒子
23 ナノストラクチャ、カーボンナノワイヤ、カーボンナノチューブ
29 中間層、中間シリコン酸化層
30 連続層、材料層、膜
32 ナノ粒子、玉
33 ナノストラクチャ、シリコンナノワイヤ
35 スタック、「SOI」(シリコンオンインシュレータ)ストラクチャ
36 シリコン基板、シリコンストラクチャ
37 薄膜
38 基板
39 層、シリコン酸化物層、SOI層
40 連続層、材料層、膜、層
41 シリコンナノ結晶
42 ナノ粒子、玉
43 ナノストラクチャ
46 薄膜

Claims (17)

  1. 周期的に配列されたナノ粒子(22、32、42)を含む担体を製造するための方法であって、前記方法が、
    ａ）その表面の一方の近くに、結晶欠陥および/または応力場(18)の周期的配列を含む担体を設けるステップと、
    ｂ）前記表面上に、ナノストラクチャの成長反応に触媒作用を及ぼすことができる第1の材料の連続層(20、30、40)を堆積するステップと、
    ｃ）前記第1の材料層(20、30、40)を熱処理によって細分化し、前記第1の材料のナノ粒子(22、32、42)を形成するステップとを含むことを特徴とする、製造するための方法。
  2. 結晶欠陥および/または応力場の配列がなく、使用される前記連続層(20、30、40)の細分化前の厚さを有していると、前記ナノ粒子(22、32、42)が基板上で有することになるはずの自然の自己組織化周期によって、前記結晶欠陥および/または応力場の配列の周期が選択されることを特徴とする、請求項1に記載の製造するための方法。
  3. 前記担体を設けるステップが、
    結晶材料からなる第1の基板の表面(14)を、結晶材料からなる第2の基板(2)の表面(21)と分子付着によって接着するステップであって、前記両表面がオフセットされた結晶格子を有しており、前記接着するステップが結晶欠陥および/または応力場(18)の配列を接着界面の近くに形成させる、ステップと、
    前記接着界面(14/21)によって前記基板の一方(2)に付着する薄膜(16)が得られるまで、前記基板の他方(1)を薄くするステップであって、前記薄膜(16)の厚さが、その自由表面が前記結晶欠陥および/または応力場の配列の存在を露呈するような厚さである、ステップとを実施することによって達成されることを特徴とする、請求項1に記載の製造するための方法。
  4. 前記担体を設ける前記ステップが、
    結晶材料からなる第1の基板の表面(14)を、結晶材料からなる第2の基板(2)の表面(21)と分子付着によって接着するステップであって、前記両表面がオフセットされた結晶格子を有しており、前記接着するステップが応力場および/または結晶欠陥(18)の配列を前記接着界面の近くに形成させる、ステップと、
    前記接着界面(14/21)によって前記基板の一方(2)に付着する薄膜(16)が得られるまで、前記基板の他方(1)を薄くするステップであって、前記薄膜(16)の厚さは、その自由表面(15)が前記応力場および/または結晶欠陥(18)の配列の存在を露呈しないような厚さであり、前記薄膜(16)の前記厚さがその後のステップを実施することができるような厚さでもある、ステップと、
    前記薄膜(16)を処理し、その自由表面において前記結晶欠陥および/または応力場(18)の配列の存在を露呈させる、ステップとを実施することによって達成されることを特徴とする、請求項1に記載の製造するための方法。
  5. 前記薄膜(16)の前記処理が、熱処理および/または機械的取り組みおよび/または化学的取り組みおよび/または電気化学的取り組みおよび/またはイオンによる取り組みおよび/または光化学的な取り組みから選択されることを特徴とする、請求項4に記載の製造するための方法。
  6. 前記担体を設ける前記ステップが、基板上に薄膜を移設することによって達成され、前記薄膜が結晶欠陥および/または応力場の配列をその将来の自由表面の近くに有することを特徴とする、請求項1に記載の製造するための方法。
  7. 前記担体の前記表面上に周期的な表面トポグラフィが得られるように、結晶欠陥および/または応力場(18)、あるいはこれら欠陥および/またはこれらの場(18)の間に配置された領域を優先的にエッチングすることによって、前記薄膜の前記自由表面を選択的にエッチングするステップも含むことを特徴とする、請求項3、4または6のいずれか一項に記載の製造するための方法。
  8. 前記第1の基板および前記第2の基板(2)が同じ結晶材料からなることを特徴とする、請求項3または4のいずれか一項に記載の製造するための方法。
  9. 前記第1の基板および/または前記第2の基板(2)が、好ましくはSi、Ge、SiC、GaN、GaAsまたはInPからなることを特徴とする、請求項3または4のいずれか一項に記載の製造するための方法。
  10. 前記第1の材料が、Ni、Au、WおよびPtから選択される、少なくとも1つの金属を含むことを特徴とする、請求項1から9のいずれか一項に記載の製造するための方法。
  11. ステップａ）とステップｂ）との間に、前記担体の前記表面上に第2の材料からなる中間層を形成するステップも含むことを特徴とする、請求項1から10のいずれか一項に記載の製造するための方法。
  12. 前記中間層が、不連続であり、前記結晶欠陥および/または応力場の周期的配列によって局在されることを特徴とする、請求項11に記載の製造するための方法。
  13. 前記中間層が、SiO2、Si3N4、Al2O3、ダイヤモンド、HfO2または半導体材料から選択される材料を含むことを特徴とする、請求項11に記載の製造するための方法。
  14. 前記薄膜（46）が付着される前記基板が、結晶材料の他の薄膜(37)と基板(38)の間に配置された第3の材料の層(39)を含むスタック(35)であり、前記薄膜（46）が付着される前記基板は前記他の薄膜(37)の自由表面に対応する接着表面を有することを特徴とする、請求項7に記載の製造するための方法。
  15. 前記スタック(35)が、シリコンの薄膜とシリコン基板の間にある絶縁層を含むシリコンオンインシュレータ基板(SOI)であることを特徴とする、請求項14に記載の製造するための方法。
  16. 前記スタックの第3の材料の前記層(39)に到達するまで、前記選択的エッチングが実施されることを特徴とする、請求項14に記載の製造するための方法。
  17. 担体の表面上に位置決めされたナノ粒子上にナノストラクチャ(23、33、43)を製造するための方法であって、
    前記方法が、請求項1から16のいずれか一項に記載の担体を製造するための方法と、その後の、前記第1の材料のナノ粒子(22、32、42)上にナノストラクチャ(23、33、43)を成長させるステップとの実施を含むことを特徴とする、ナノストラクチャ(23、33、43)を製造するための方法。
JP2007011726A 2006-01-23 2007-01-22 局在細長ナノストラクチャの成長用担体を製造する方法 Expired - Fee Related JP5336046B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0650235 2006-01-23
FR0650235A FR2896493B1 (fr) 2006-01-23 2006-01-23 Procede d'elaboration d'un support pour la croissance de nanostructures allongees localisees

Publications (2)

Publication Number Publication Date
JP2007223024A JP2007223024A (ja) 2007-09-06
JP5336046B2 true JP5336046B2 (ja) 2013-11-06

Family

ID=37067916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007011726A Expired - Fee Related JP5336046B2 (ja) 2006-01-23 2007-01-22 局在細長ナノストラクチャの成長用担体を製造する方法

Country Status (5)

Country Link
US (1) US7544547B2 (ja)
EP (1) EP1810948B1 (ja)
JP (1) JP5336046B2 (ja)
DE (1) DE602007000688D1 (ja)
FR (1) FR2896493B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2926675B1 (fr) * 2008-01-18 2011-07-29 Univ Paris Sud Methode d'obtention d'un materiau structure d'ouvertures traversantes, en particulier de nitrures de semi-conducteurs de type iii structures selon des motifs de cristaux photoniques
FR2926669A1 (fr) * 2008-05-21 2009-07-24 Commissariat Energie Atomique Procede de realisation de nanoelements a des emplacements predetermines de la surface d'un substrat
CN101609735B (zh) * 2009-07-21 2011-08-31 中国地质大学（北京） 高纯度高密度高产率Si3N4/SiO2同轴纳米电缆阵列的制备方法
EP2392697A1 (en) * 2010-06-03 2011-12-07 The Provost, Fellows and Scholars of the College of the Holy and Undivided Trinity of Queen Elizabeth near Dublin Method and system for growing nano-scale materials
JP5673325B2 (ja) * 2011-04-20 2015-02-18 富士通株式会社 カーボンナノチューブの形成方法及び熱拡散装置
FR2974941B1 (fr) * 2011-05-06 2013-06-14 Commissariat Energie Atomique Procede de realisation de nanocristaux de
FR2974940B1 (fr) * 2011-05-06 2015-11-13 Commissariat Energie Atomique Procede de realisation de nanocristaux de semi-conducteur orientes selon une direction pre-definie
JP2013001598A (ja) * 2011-06-16 2013-01-07 Hitachi Zosen Corp カーボンナノチューブ生成用基板の製造方法および製造装置
WO2014162125A1 (en) * 2013-04-01 2014-10-09 Gencoa Ltd Bio control activity surface
US10312081B2 (en) 2016-07-15 2019-06-04 University Of Kentucky Research Foundation Synthesis of metal oxide surfaces and interfaces with crystallographic control using solid-liquid-vapor etching and vapor-liquid-solid growth

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783477A (en) * 1996-09-20 1998-07-21 Hewlett-Packard Company Method for bonding compounds semiconductor wafers to create an ohmic interface
FR2766620B1 (fr) * 1997-07-22 2000-12-01 Commissariat Energie Atomique Realisation de microstructures ou de nanostructures sur un support
FR2815026B1 (fr) * 2000-10-06 2004-04-09 Commissariat Energie Atomique Procede d'auto-organisation de microstructures ou de nanostructures et dispositif a microstructures ou a nanostructures
FR2815121B1 (fr) * 2000-10-06 2002-12-13 Commissariat Energie Atomique Procede de revelation de defauts cristallins et/ou de champs de contraintes a l'interface d'adhesion moleculaire de deux materiaux solides
JP3877302B2 (ja) * 2002-06-24 2007-02-07 本田技研工業株式会社 カーボンナノチューブの形成方法
JP2004261630A (ja) * 2003-01-28 2004-09-24 Japan Science & Technology Agency カーボンナノコイル製造用触媒及びその製造方法並びにカーボンナノコイル製造方法
JP2005059167A (ja) * 2003-08-18 2005-03-10 Sony Corp 微細構造体の製造方法および微細構造体、ならびに記録装置の製造方法および記録装置
AU2005325265A1 (en) * 2004-07-07 2006-07-27 Nanosys, Inc. Systems and methods for harvesting and integrating nanowires
FR2895391B1 (fr) * 2005-12-27 2008-01-25 Commissariat Energie Atomique Procede d'elaboration de nanostructures ordonnees

Also Published As

Publication number Publication date
US20080318366A1 (en) 2008-12-25
JP2007223024A (ja) 2007-09-06
FR2896493B1 (fr) 2008-02-22
EP1810948B1 (fr) 2009-03-18
FR2896493A1 (fr) 2007-07-27
US7544547B2 (en) 2009-06-09
DE602007000688D1 (de) 2009-04-30
EP1810948A1 (fr) 2007-07-25

Similar Documents

Publication Publication Date Title
JP5336046B2 (ja) 局在細長ナノストラクチャの成長用担体を製造する方法
US7378347B2 (en) Method of forming catalyst nanoparticles for nanowire growth and other applications
US7181836B2 (en) Method for making an electrode structure
KR101138865B1 (ko) 나노 와이어 및 그 제조 방법
TWI419202B (zh) 大面積薄型單晶矽之製作技術
KR101149088B1 (ko) 나노미터 스케일 필라멘트 구조 합성 방법 및 그러한구조를 포함하는 전자 부품
JP2005239541A (ja) カーボンナノチューブの水平成長方法およびカーボンナノチューブを含む素子
JP2010541194A (ja) 垂直配列ワイヤアレイ成長用ウェハの再利用方法
KR20120063164A (ko) 그래핀 구조물 및 그 제조방법
TW201130731A (en) silicon nanostructures and method for producing the same and application thereof
JP2007050500A (ja) 半導体ナノ構造及びそれを製造する方法
JP5571502B2 (ja) グラフェン膜の製造方法およびグラフェン膜の層数を均一化する方法
TW201530619A (zh) 半導體奈米線的製造
JP6009738B2 (ja) ナノチャネルデバイスおよびその製造方法
JP2009229341A (ja) バイオセンサーおよびその製造方法
US9761669B1 (en) Seed-mediated growth of patterned graphene nanoribbon arrays
JP5137095B2 (ja) シリコンナノ結晶材料の製造方法及び該製造方法で製造されたシリコンナノ結晶材料
JP5334085B2 (ja) 基板への種付け処理方法、ダイヤモンド微細構造体及びその製造方法
US9494615B2 (en) Method of making and assembling capsulated nanostructures
WO2010129482A2 (en) Controlled quantum dot growth
KR20080114023A (ko) 나노와이어 제작 방법
Vedrine et al. Large-area, ordered hexagonal arrays of nanoscale holes or dots from block copolymer templates
KR101855950B1 (ko) 금속 촉매의 형상 제어를 통한 나노와이어 형성 방법
US8420551B2 (en) Methods of fabricating semiconductor devices and semiconductor devices fabricated by the same
KR101067381B1 (ko) 나노선 수평 성장을 위한 금속촉매의 측면 증착방법 및 이를 이용하여 수평 성장된 나노선의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130801

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees