CN102067324A - 聚合物嵌入式半导体棒阵列 - Google Patents

聚合物嵌入式半导体棒阵列 Download PDF

Info

Publication number
CN102067324A
CN102067324A CN2008801051357A CN200880105135A CN102067324A CN 102067324 A CN102067324 A CN 102067324A CN 2008801051357 A CN2008801051357 A CN 2008801051357A CN 200880105135 A CN200880105135 A CN 200880105135A CN 102067324 A CN102067324 A CN 102067324A
Authority
CN
China
Prior art keywords
semiconductor structure
layer
adhesive material
substrate
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2008801051357A
Other languages
English (en)
Inventor
内森·S·刘易斯
凯瑟琳·E·普拉斯
约书亚·M·斯珀津
H·A·阿特沃特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
California Institute of Technology CalTech
Original Assignee
California Institute of Technology CalTech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by California Institute of Technology CalTech filed Critical California Institute of Technology CalTech
Publication of CN102067324A publication Critical patent/CN102067324A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种由嵌入在粘合剂材料中的良序半导体结构组成的结构，所述粘合剂材料保持所述半导体结构的次序和取向。用于形成这种结构的方法包括在衬底上形成半导体结构，将粘合剂材料涂布到所述衬底上以在所述粘合剂材料中嵌入所述半导体材料，以及在所述衬底处将所述粘合剂材料从所述衬底分离。这些方法为保持分离的粘合剂材料中的高度有序的半导体的取向和次序做准备。

Description

聚合物嵌入式半导体棒阵列
相关申请的交叉引用
本申请涉及并要求了下列同时待审和共同被转让的美国专利申请的权益：美国专利申请第60/966,432号，标题为“Polymer-embeddedsemiconductor rod arrays”，2007年8月28日提交，以及美国专利申请第61/127,437号，标题为“Regrowth of Silicon Rod Arrays”，2008年5月13日提交；这两个申请的全部内容在此通过引用并入。
对联邦政府赞助的研究或开发的声明
根据由DOE授予的批准号DE-FG02-03ER15483/T-103465，美国政府在这个发明中拥有某些权利。
背景
1.领域
本公开涉及半导体棒阵列。更具体地说，本公开描述了包括半导体棒阵列的结构以及用于制造这样的结构的方法。
2.相关技术描述
半导体棒阵列是可用在太阳能电池构造和其他传感和电子设备中的结构。半导体棒阵列可包括从衬底，如单晶片上生长的均匀或接近均匀的阵列。然而，半导体棒阵列到衬底的附着可能会影响阵列的功能。因此，在某些应用中，在保持棒的完整性和阵列的有序化(ordering)的同时，将棒阵列从衬底上释放可以是优选的。
对于碳纳米管CdS纳米颗粒、Mo纳米线和ZnO纳米棒来说，已经实现在聚合物中嵌入纳米尺度的无机物质。然而，本领域已知的方法在将柔性(flexibility)与结晶度和长程有序结合起来的能力方面可能是有限的。这种方法还可能无法在宏观尺度的设备中施加(impose)、创建和维持无机纳米尺度或微尺度的线的有序的、取向的(oriented)阵列。
单晶无机半导体目前使最有效的太阳能电池成为可能，但是它们的刚度妨碍了它们在如卷带式(roll-to-roll)制造的廉价的工艺方案和/或软板安装方面的应用。尽管无机半导体的非晶和多晶薄膜可在柔韧的衬底，例如不锈钢片或聚合物衬底上生长，但从这些无序吸收体材料加工得到的太阳能电池显示出远远低于单晶的太阳能转换效率。有机和混合有机/无机太阳能电池提供柔性和加工性，但是在长时间光照下会遭受有机光吸收和/或电荷传导材料的不稳定性。
概述
本公开描述了一种由半导体结构的良序阵列组成的结构，所述良序阵列通过在保持所述结构的完整性和次序的同时将所述半导体结构从衬底上移除而获得。本公开还描述了一种用于获得这种结构的方法，其中所述方法包括将聚合物或其他粘结相涂布(casting)到所述结构之上，然后所述聚合物/粘合剂薄膜或这种可加工的薄膜材料的层与嵌入的棒一同被移除。
本发明的一个实施方式是一种结构，该结构包括：粘合剂材料层；和分隔开的半导体结构的有序阵列，其中所述半导体结构中的每一个都具有长度尺寸，并且其中所述半导体结构沿着每一个半导体结构的至少一部分长度尺寸被保形地限制在所述粘合剂材料层。
本发明的另一个实施方式是一种用于制造半导体结构的方法，包括：在衬底上生长有序取向的半导体结构；在所述衬底上沉积薄膜层，其中所述薄膜层包括粘合剂材料，且其中所述粘合剂材料将一个或多个所述半导体结构封装在所述衬底以及所述衬底以上；以及在或接近所述薄膜层接触所述衬底的位置，将所述薄膜层从所述衬底分离，其中一个或多个所述半导体结构的次序和取向在所述薄膜层中被保持。
本发明的另一个实施方式是一种用于制造半导体结构的方法，包括：在衬底的至少一部分上形成一个或多个棒阵列，其中所述棒阵列中的单个棒的每一个都具有邻近于所述衬底设置的第一末端和远离于所述衬底设置的第二末端；在所述衬底上沉积粘合剂材料，其中所述粘合剂材料保形地填充所述单个棒之间的间隙，并且所述粘合剂材料形成具有底部表面和顶部表面的薄膜层，所述底部表面邻近于所述衬底；使所述薄膜层形成为所述棒阵列嵌入在所述薄膜层中的固体层；以及，在或接近所述薄膜层的底部表面处将所述薄膜层和多个所述单个棒从所述衬底分离。
上面简要描述或下面另外详细描述的示例性实施方式的描述并没有限制的目的。
附图的多个视图的简述
图1A-1I显示了用于从衬底上生长半导体棒阵列的方法。
图2显示了使用图1A-1I所示的方法制造的垂直排列的Si线阵列的剖面扫描电镜(SEM)图像。
图3A-3C显示了用于制造嵌入式棒阵列的方法。
图4显示了具有根据图3A-3C所示的方法制造的嵌入式棒阵列的粘合剂材料的剖面SEM图像。
图5A-5C显示了用于制造嵌入式棒阵列的可选的方法。
图6A和6B显示了具有根据图5A-5C所示的方法制造的嵌入式棒阵列的粘合剂材料的SEM图像。
图7显示了具有嵌入式棒阵列的弯曲的粘合剂材料的剖面SEM图像。
图8显示了移除粘合剂材料之后的衬底的SEM图像。
图9显示了由通过包含嵌入式棒阵列的粘合剂材料层的透射光所产生的光学衍射图。
图10A呈现了将Czochralski(CZ)-生长的硅(111)晶片与具有嵌入式硅线阵列的粘合剂材料层相比较的2θX射线衍射数据。
图10B显示了将具有嵌入式棒阵列的粘合剂材料层与CZ Si(111)晶片作比较的(111)摇摆曲线。
图10C是示出硅晶格的六个简并反射的phi扫描。
图11显示了使用嵌入式棒阵列制造的Au催化剂悬浮的硅线阵列肖特基二极管的J-V特性。
图12A-12F描绘了使用AAO膜作为模板的纳米棒的制造。
图13显示了移除AAO模板之后的Cd(Se，Te)纳米棒阵列的剖面SEM图像。
图14显示了纳米棒阵列电极的俯视SEM图像。
图15A-15G显示了通过使用蚀刻工艺而制备的柱的SEM图像。
详述
在本说明书中，除非另有指明，术语“线”、“棒”、“须”、和“柱”以及其他相似的术语可以被同义地使用。一般来说，这些术语指的是拥有长度和宽度的伸长结构，这里的长度是由结构的最长轴来定义的，而宽度是由一般垂直于结构最长轴的轴定义。术语‘长宽比’指的是结构的长度与其宽度的比率。因此，伸长结构的长宽比将会大于1。除非另有指明，术语“球”、“球体”、“圆块”和其他相似术语可以被同义地使用。一般来说，这些术语所指的是一些结构，其宽度是由结构的最长轴定义，并且其长度由一般垂直于宽度的轴定义。因此，这样的结构的长宽比一般是1或者小于1。另外，关于线、棒、须、柱等等的术语“垂直的”一般指的是拥有从水平面有所提升的长度方向的结构。术语“垂直排列”一般指的是从水平线上被提升的结构或一些结构的排列或取向。这样的结构或一些结构不必完全地垂直于水平线以被认为拥有垂直排列。除非另有指明，术语“阵列”一般指的是在一范围里分布且被间隔开的多个结构。阵列里的结构不必全部拥有相同的取向。术语“垂直排列的阵列”或“垂直取向的阵列”一般指的是结构阵列，这里该结构拥有从水平取向提升至完全与水平取向相垂直的取向，但是阵列里的这些结构可能或可能不具有关于水平线全部一样的取向。术语“有序的”一般指的是在指定的或预先确定的图案中的元件的布局，这里这些元件相互之间拥有明确的空间关系。因此，术语“有序的阵列”一般指的是在相互之间具有明确的、指定的或预先确定的空间关系的分布在一范围里的结构。例如，在有序的阵列里的空间关系可以是这样的，即这些结构相互之间以大致相等的距离间隔开。其他有序的阵列可以使用变化的、但被指定的或预先确定的间距。
在本说明书中，除非另有指明，术语“半导体”一般用来指包括拥有半导体性质的材料的元件、结构或者设备等。这样的材料包括但不限于：来自元素周期表第IV族的元素；包括了来自元素周期表第IV族的元素的材料；包括了来自元素周期表第III族和第V族的元素的材料；包括了来自元素周期表第II族和第VI族的元素的材料；包括了来自元素周期表第I族和第VII族的元素的材料；包括了来自元素周期表第IV族和第VI族的元素的材料；包括了来自元素周期表第V族和第VI族的元素的材料；以及包括了来自元素周期表第II族和第V族的元素的材料。具有半导体性质的其他材料可以包括：分层的半导体、金属合金、混杂的氧化物、一些有机材料以及一些磁性材料。术语“半导体结构”指的是至少部分地由半导体材料所组成的结构。半导体结构可以要么包括掺杂材料，要么包括非掺杂材料。
半导体棒阵列是太阳能电池构造和其他传感和电子设备发展中的有前途的材料。然而，如上所述，半导体棒阵列一般从衬底上制造，因而棒阵列保持与衬底相接触。本发明的实施方式在棒已经被制造后可移除成为柔性的、可加工的形式。根据本发明的实施方式，聚合物薄膜或其他粘结相薄膜(binder phase film)被涂布在阵列上，之后聚合物/粘合剂薄膜，或这种可加工的薄膜材料的层同嵌入式棒一起被移除。因此，本发明的实施方式为在保持棒或结构的完整性和阵列的次序的同时将棒阵列或其他半导体结构从衬底移除做准备。嵌入式棒阵列允许有棒的特性以及允许涉及到单个棒的变化的底部和顶部接触的多种设备构造。
如下面所讨论的，本发明的实施方式可用于光电池应用。因此，半导体结构优选包括具有用于有效吸收太阳能和将该太阳能转换成电的性质的半导体材料。这种材料包括晶体硅：单晶硅或是多晶硅，不论是掺杂的还是非掺的。半导体材料还可以是非晶硅、微非晶硅(micromorphoussilicon)、原晶硅(protocrystalline silicon)或纳米晶硅(nanocrystallinesilicon)。半导体材料还可以是碲化镉、硒化铜铟、铜铟镓硒砷化镓、磷砷化镓、硒化镉、磷化铟，或a-Si：H合金或来自元素周期表第I、III和VI族的其他元素的组合；或本领域已知的具有所需的太阳能转换性质的其他无机元素或元素的组合。在其他应用中，使用特别适合太阳能转换的半导体材料可能不是那么重要。因此，其他实施方式可包括适合形成所需的半导体结构的有序阵列的半导体材料。
本发明的实施方式还保证半导体棒的性质可与衬底的性质分开测量。即，假定原生半导体棒附着于衬底，对这种棒的光学性质的测量由于衬底性质而变得错综复杂，而在聚合物或支持薄膜中，光学性质由棒的光学性质主导。本发明的实施方式可提供对设备特别有用的结构，所述设备如太阳能电池、从衬底上生长脱离并被转移进聚合物或基于薄膜的材料中的电子设备、利用以另一个光学上不同的材料的结构次序配置的具有的光吸收或光引导材料的周期结构的光学性质的光子材料、传感器和类似的化学、光学和电子设备和结构。
某些应用可要求使用昂贵的单晶片生长棒，这增加了生长过程的成本。本发明的实施方式还可允许衬底材料的再利用。因此，移除棒和再利用衬底的能力使得本发明的实施方式所提供的这种结构最具成本效益。
如前所述，半导体结构可在衬底上制造。半导体结构可使用自下而上(bottom-up)的工艺如根据下面图1A-1I所述的气-液-固(VSL)生长工艺来制造。用于自下而上制造半导体结构的其他技术也可使用且在下面作了简要的讨论。此外，半导体结构可使用自顶向下(top-down)的工艺来形成，如本领域已知的和下面简要讨论的光刻和蚀刻工艺。因此，本发明的实施方式并不局限于这里所公开或描述的半导体棒阵列制造技术。
现在描述一种用于形成诸如棒阵列的半导体结构的方法。硅<111>晶片可被用作从其上生长线阵列的材料。晶片的所有或部分可被掺杂。例如，可使用简并掺杂的N型硅晶片。如图1A所示，表面氧化物层20在晶片10上热生长。表面氧化物层可以生长到285nm、300nm的厚度或其他厚度。氧化物层20还可经由化学气相沉积(CVD)或本领域已知的其他方法而被沉积。
如图1B所示，施加光致抗蚀剂(photoresist)层30。光致抗蚀剂层可包括来自MicroChem公司(Newton，MA，USA)的S1813光致抗蚀剂或其他光致抗蚀剂材料。然后，光致抗蚀剂层30暴露于所期望的阵列图案，并且用显影剂显影以形成如图1C中所示的抗蚀剂层(resist layer)30中的所期望图案的孔35。显影剂可以包括MF-319或本领域里已知的其他显影剂。然后，如图1D中所示，图案化的抗蚀剂层30被用来蚀刻硅晶片10上的氧化物层20。对氧化物层的蚀刻可以通过使用氢氟酸组成，比如来自Transene Company，Inc.(Danvers，MA，USA)的HF缓冲溶液(9％HF，32％NH4F)来实现。本领域已知的其他蚀刻技术也可以被用来蚀刻氧化物层20。蚀刻的结果将是如图1D所示的在氧化物层中的孔37的图案。
然后如图1E所示，生长催化剂50被热蒸发到抗蚀剂层30上，并且进入氧化物层20中的孔37里。例如，500nm的金可以被热蒸发到抗蚀剂层30上并进入孔37里。还可使用其他的催化剂，且还可使用其他的催化剂沉积技术。然后执行对光致抗蚀剂层30的剥离，留下如图1F中所示的催化剂岛状物57，其由氧化物层20中的氧化物分离。
然后，带有图案化的氧化物层20和沉积的催化剂的晶片10可被退火。优选地，退火在管式炉中、在900到1000℃之间的温度或者在大约1050℃的温度下进行20分钟，同时通入1atm，流速1000sccm(这里sccm的意思是STP下立方厘米每分钟)的H2。然后，在晶片10上进行线的生长。图1G显示的是通过应用生长气体在线阵列中生长线40。优选地，线40在大约1atm的H2(1000sccm)和SiCl4(20sccm)的混合气中生长。线40可以在850℃到1100℃之间的温度下生长20到30分钟或可以用不同的生长时间、压力、和或流速。
如图1H中所示，在线40生长之后，氧化物层20或其某些部分可以被移除。氧化物层20可以通过在10％的HF(aq)中对晶片10做10秒钟的蚀刻来移除，或可用本领域中已知的其他方法来移除氧化物层。如图1H所示，催化剂颗粒51可能仍然留在每条生长的线40的顶部，其可能影响所得到的线阵列的功能。因此，移除这些催化剂颗粒可能是有利的。例如，如果催化剂包括金，则这些金颗粒可以通过把晶片10浸泡在TFA溶液中10分钟的方法来移除，所述TFA溶液来自Transene Company，Inc.，其包含I-/I3 -。在本领域中已知的其他方法也可以用来移除催化剂颗粒。图1I显示了催化剂颗粒51被移除后的线40。
使用以上所述和图1A-1I所示的方法提供了良序的垂直取向的晶体硅线，所述晶体硅线可以是直径为1.5-2.0μm，长度大于70μm，且在衬底上以7μm的中心到中心的间距被间隔开。然而，如所指出的，除以上所描述和图1A-1I所示的方法之外的方法可被用来制造半导体棒阵列。图2显示了使用上述方法和使用镍催化剂生长的、均匀长度和直径的、完全良序的、垂直排列的硅线阵列的剖面扫描电镜(SEM)图像。催化剂颗粒保留在线的顶部。图2中所示的插图提供了同一结构的45°角的SEM图像。
如所指出的，在本发明的实施方式中，除从衬底生长半导体结构之外的方法也可被用来提供适合从衬底移除以供使用的半导体结构。图12A-12F描绘了使用AAO膜作为模板的纳米棒的制造。图12A描绘了AAO膜501。纳米棒阵列电极可使用商业可得的、60μm厚、200nm孔径的AAO膜(Whatman Scientific)作为模板而被制造。图12B描绘了溅射薄薄的CdSe薄膜503到模板501的一侧上。薄薄的CdSe薄膜503可包括沉积在AAO模板501的一侧以覆盖孔的底部的300nm厚的CdSe层503(通过使用RF磁控管溅射器，99.995％纯度的CdSe溅射靶，Kurt J.LeskerCompany而沉积)。图12C描绘了溅射钛欧姆背接触层505到CdSe层503的背面上。钛欧姆背接触层505可通过溅射1.5μm的钛(99.995％纯度的钛溅射靶，Kurt J.Lesker Company)到CdSe层503的背面上而被制造。然后，AAO模板501的另一侧在固定蜡(mounting wax)层(未示出)中被覆盖，以在随后的步骤中防止金属沉积到孔的底部之上。然后，通过附着铜线并施加传导的银涂料在膜边缘的周围，模板被制作成工作电极。线被装入玻璃管中，且线接触区域被用环氧树脂密封。
为在移除模板之后为纳米棒阵列提供机械稳定性和支持，＞10μm的镍金属随后被电沉积到钛的背面上。图12D描绘了镍金属衬底507沉积到钛层505之上。镍衬底507在室温、在搅拌下从0.8M镍(II)氨基磺酸盐(Ni(SO3NH2)2)和0.6M硼酸(H3BO3)的水溶液中被恒流电沉积(galvanostatically electrodeposited)。在此过程中，在工作电极和铂网对电极(Pt gauze counterelectrode)之间保持25mA cm-2的电流密度1个小时。然后，固定蜡由在丙酮中的几次洗涤而被彻底移除。然后，使用在1M H2SO4中包含0.2M CdSO4，、20mM SeO2和10mM TeO2的水沉积浴(aqueous deposition bath)，将CdSe0.65Te0.35电沉积到孔中。图12E显示了CdSeTe509沉积到AAO模板501的孔中。曲通X-100也被添加(0.25％)以减少表面张力和提高沉积质量。除了铂网对电极，饱和甘汞电极(SCE)参考与AAO工作电极一起使用。电沉积在相对于SCE-650mV、室温下、无搅拌恒电位地进行5到30分钟。
在纳米棒生长之后，AAO模板501通过在1M NaOH(aq)中浸没电极组件20分钟而被移除。图12F显示了移除模板501之后留下的纳米棒511。然后，纳米棒阵列在18MΩcm电阻率的H2O中彻底冲洗、干燥并脱离铜线。然后该阵列在包含低百分比(～0.2％)O2的Ar气氛中在600℃退火～90分钟。然后纳米棒阵列被切成更小的样本(0.1-0.3cm2)，并且这些样本被制成电极以用于光电化学电池测量。图13显示了移除AAO模板之后的Cd(Se，Te)纳米棒阵列的剖面SEM图像。衬底的差异表明从钛欧姆背接触到溅射的CdSe分路预防层的转变。镍支持层在此图像中不可见，因为当电极被切割时，镍在样本的边缘与钛分开。EDS表明元素组成为Cd∶Se∶Se的比例为3∶2∶1，在几个百分点的范围内。图14显示了纳米棒阵列电极的俯视SEM图像。
另一个用于制造半导体结构的方法可通过蚀刻平面衬底以产生柱或其他半导体结构来完成。蚀刻的柱可使用低温反应离子蚀刻(RIE)工艺来制造。这种工艺可在接近液氮温度下进行并可产生非常深的蚀刻结构。可使用光致抗蚀剂作为掩蔽介质来蚀刻平面衬底。图15A-15G显示了通过使用蚀刻工艺而制备的柱的SEM图像。用来图案化抗蚀剂的光掩膜具有包含在密排六方阵列中间隔的5、10、20和50μm直径斑点(spot)的阵列的区域，这样每一种情况下都将导致柱的相同的总填充率。图15A显示了直径50μm柱的阵列，且图15B显示了单个直径50μm的柱。图15C显示了直径20μm的柱。图15D显示了直径10μm的柱且图15E显示了直径10μm的柱的侧视图。图15F显示了直径5μm的柱且图15G显示了直径5μm的柱阵列的自顶向下看的视图。
上面所讨论的用于形成适合用在本发明的实施方式中的半导体结构的三个示例并非是可用来形成这种结构的详尽的方法。本领域的技术人员将理解的是根据本发明的实施方式可使用多种半导体结构制造技术。如下所述，优选的技术是为适合密封在粘合剂材料中的半导体结构的良序阵列的制造做准备的那些技术。
图3A-3C说明了一种根据本发明的实施方式提供嵌入式棒阵列的方法。图3A显示了衬底200，其带有从该衬底200突出的半导体棒阵列210。请注意衬底200可包括多层且可包括一层或多层氧化物层(未示出)。图3B显示将粘合剂材料220施加到衬底200的顶部表面和半导体棒阵列210的周围。图3C显示了当粘合剂材料220与嵌入的棒阵列210从衬底200移除时所获得的结构。图4显示了具有嵌入式棒阵列210的粘合剂材料220(在这种情况下包括聚合物薄膜)的剖面SEM图像。请注意刚一从衬底200移除，棒阵列就仅在粘合剂材料的底部处暴露。还请注意棒阵列的单个棒之间的间隙的保形填充(conformal filling)。
在本发明的实施方式中，粘合剂材料可包括聚二甲基硅氧烷(PDMS)聚合物。聚二甲基硅氧烷聚合物基(base)可包括来自Dow Corning的Sylgard 184 PDMS或其他这种材料。聚合物基和固化剂以10∶1w/w比率混合并搅拌。未固化的聚合物用二氯甲烷(1.0g/2.0mL)稀释并滴落涂布(drop-cast)在半导体棒阵列上，以使得优选观察到平滑的聚合物表面。然后，这些阵列被允许搁置一段时间以允许二氯甲烷缓慢蒸发。13-16小时之后，PDMS仍然是发粘的，并且通过加热到120℃、1.5-2.0小时而被固化。冷却后，使用切割设备将PDMS覆盖层和嵌入的棒从衬底移除，例如用刀片刮削衬底。产生的聚合物薄膜具有与表面上所观察的相同次序嵌入的半导体棒阵列。
上述方法可在透明的、机械上和化学上鲁棒的PDMS薄膜中生产柔性的、聚合物支持的晶体硅线阵列。面积大于1cm2的半导体棒阵列可在单一的聚合物薄膜中被嵌入和移除。棒嵌入式薄膜的面积可能只受初始阵列的大小的限制，这反过来又会受用来生长棒阵列的炉子的直径的限制。如图4所示，所获得的PDMS/棒阵列复合薄膜提供了线和PDMS之间的密切接触。图4的SEM图像还证明了即使从衬底移除之后棒阵列的结构的鲁棒性。
如上所述，以上描述的实施方式可为电接触半导体棒阵列的底端(该底端先前连接至衬底)做准备，但是棒阵列的顶端可能被聚合物覆盖，使得电接触到那些顶端更加困难。在可选的实施方式中，更薄的粘合剂材料层被施加到衬底和半导体棒阵列周围。图5A-5C说明了此实施方式。
图5A显示了衬底200，其带有从该衬底200突出的半导体棒阵列210。请再次注意衬底可包括多层且可包括一层或多层氧化物层(未示出)。图5B显示了将粘合剂材料层225施加到衬底200的顶部表面和半导体棒阵列210的周围，但以小于棒阵列的高度的厚度施加。图5C显示了粘合剂材料225与从粘合剂材料225突出的嵌入的棒阵列210从衬底200移除时所获得的结构。图4显示了粘合剂材料220(在这种情况下包括聚合物薄膜)与嵌入的棒阵列210的剖面SEM图像。请注意刚一从衬底200移除，棒阵列就仅在粘合剂材料的底部处被暴露。还请注意棒阵列的单个棒之间的间隙的保形填充。
在上述可选的实施方式中，可使用旋转涂布法(spin casting)来施加粘合剂材料。例如，上述聚合物基和固化剂混合物可用六甲基环三硅氧烷溶液(Alfa Aesar，97％，在二氯甲烷中接近饱和)稀释，其中优选的稀释比例可以是4份六甲基环三硅氧烷比1份聚合物和固化剂混合物。为产生更薄的薄膜，低沸点的硅氧烷被添加到PDMS溶液，其用来形成聚合物/棒阵列复合物。然后，被稀释的混合物被以1000rpm旋转涂布在棒阵列上2分钟。旋转涂覆后，二氯甲烷快速蒸发，且样本被在150℃下固化0.5小时。在固化步骤期间低沸点硅氧烷显著蒸发，导致20μm厚的聚合物薄膜，其中大于50％的线被暴露。固化和冷却后，使用切割设备再一次将PDMS覆盖层和嵌入的棒从衬底移除。
所述的可选的实施方式可提供一种结构，其中棒阵列的两面都被暴露。见图6A，其显示了更薄的粘合剂材料层的剖面SEM图像，所述更薄的粘合剂材料层具有在保持阵列图案的同时，从粘合剂材料层出现的大部分(＞50％)的棒阵列长度。图6B显示了棒阵列从粘合剂材料层突出的结构的45°SEM图像。这种结构自顶部到底部可以是导电的，但是横向上可能显示出不可测量的高电阻，表明在粘合剂材料层中棒阵列中的单个棒彼此是电绝缘的。
具有嵌入式棒阵列的粘合剂材料层显示出几种表明简易可加工性的性质。移除后的(as-removed)层(或薄膜)可以非常柔韧且可弯曲。例如，见图7，其显示了具有嵌入的棒的粘合剂材料层的弯曲部分的剖面SEM图像。这些层还可能具有在不损坏嵌入式棒阵列的同时被卷成直径小至几毫米的圆筒的能力。如图7所示，对卷曲薄膜上的SEM图像的检查揭示出在PDMS移动期间，线没有被损坏或脱落。
在棒阵列从衬底移除之后，衬底的典型区域的SEM图像显示了棒阵列在衬底的表面或表面附近被断开。图8显示了移除具有嵌入式棒的粘合剂材料之后的衬底的SEM图像。图8中的圈801显示了一个区，在该区棒阵列的棒已被移除至与衬底齐平。圈803显示了平顶残端，其中棒在略高于棒的基层而被断开。圈805显示了有角度的残端。阵列移除的清洁度暗示出将要求最小限度的准备工作以再利用衬底和/或已经被形成以指导棒阵列中的棒的图案化生长的图案化的模板。
请注意，本发明的其他实施方式可使用其他方式将半导体结构阵列转移到粘合剂材料层中。这种方法应该优选通过在半导体结构转移到粘合剂材料层时保持半导体结构的原始取向和次序(即，通过初始制造过程得到的取向和次序)而完成该转移。
本发明的实施方式可包括上述聚合物以外的一层或多层的粘合剂材料层。如所指明的，优选的粘合剂材料包括可在衬底或基层上的半导体结构周围沉积，及可保形地附着在至少一部分半导体结构的周围的材料。如所指明的，半导体结构被切断或以其他方式从衬底或基层释放，所以粘合剂材料优选提供足够的弹性以在释放过程期间保持半导体结构的位置和取向，以及在移除粘合剂材料层时保持结构。粘合剂材料层可包括非传导的有机材料，其包括(但不限于)：主链碳聚合物，如聚(二烯烃)、聚(烯烃)、聚(丙烯酸树脂)、聚(甲基丙烯酸)、聚(乙烯醚)、聚(二乙烯基硫醚)、聚(乙烯醇)、聚(乙烯基酮)、聚(乙烯基卤化物)、聚(乙烯基亚硝酸盐)、聚(乙烯基酯)、聚(苯乙烯)、聚(亚芳撑)等；主链无环杂原子聚合物，如聚(氧化物)、聚(碳酸盐)、聚(酯)、聚(酐)、聚(氨基甲酸乙酯)、聚(磺酸盐)、聚(硅氧烷)、聚(硫化物)、聚(硫酯)、聚(砜)、聚(磺酰胺)、聚(酰胺)、聚(脲)、聚(磷腈)、聚(硅烷)、聚(硅氮烷)等；和主链杂环聚合物，如聚(呋喃四羧基酸二酰亚胺)、聚(苯并恶唑)、聚(恶二唑)、聚(苯并噻嗪并吩噻嗪)(poly(benzothiazinophenothiazines))、聚(苯并噻唑)、聚(吡嗪并喹喔啉)、聚(均苯四酰亚胺)(poly(pyromenitimides))、聚(喹喔啉)、聚(苯并咪唑)、聚(羟吲哚)、聚(氧代异吲哚啉)(poly(oxoisoindolines))、聚(二氧代异吲哚啉)、聚(三嗪)、聚(哒嗪)、聚(哌嗪)、聚(吡啶)、聚(哌啶)、聚(三唑)、聚(吡唑)、聚(吡咯烷)、聚(碳硼烷)、聚(氧杂双环壬烷)(poly(oxabicyclononanes))、聚(氧芴)、聚(苯酞)、聚(乙缩醛)、聚(酸酐)、糖类等。粘合剂材料还可包括传导的有机材料，其包括(但不限于)：导电聚合物(聚(苯胺)、聚(噻吩)、聚(吡咯)、聚(乙炔)等)；碳质材料(炭黑，石墨，焦炭，C60等)；电荷转移复合物(四甲基对苯二胺-氯醌(tetramethylparaphenylenediamine-chloranile)，碱金属四氰基对二次甲基苯醌复合物，四硫代富瓦烯卤化物复合物等)；以及其他这种材料。粘合剂材料层还可包括混合的无机/有机导体，其包括(但不限于)：四氰基铂酸盐复合物；铱卤代羰基复合物；堆叠的大环复合物以及其他这种材料。
根据本发明的实施方式的方法可被实现，以使得原始棒阵列图案不被显著地拉伸、收缩或倾斜。在粘合剂材料涂布之前，给定的阵列显示出7.1μm±0.4μm的最短的中心到中心的棒距。在粘合剂材料涂布、固化并从衬底移除之后，棒之间中心到中心的距离为6.9μm±0.3μm。由于棒阵列中棒规则的间距，复合薄膜衍射透射的可见光。例如，垂直于嵌入式棒样本入射的红光源(672nm波长)产生一立方阵列的衍射斑点，衍射角指示阵列间距为6.9±0.2μm。即使在机械变形后，也观察到5级衍射。图9显示了由透射光所产生的光衍射图，证明了嵌入式棒阵列的长程有序的保留。中心斑点(0级衍射)和指示4级衍射的斑点被标明。
如上所述的，如果棒阵列从单晶硅晶片上生长，本发明的实施方式保证粘合剂材料层中的硅棒或线是高结晶的并且在Si(111)衬底上保留由高温生长步骤产生的线的取向。图10A呈现了将Czochralski(CZ)-生长的Si(111)晶片与从使用Au、Cu或Ni作为VLS催化剂而生长的硅线阵列产生的PDMS复合薄膜相比较的2θX射线衍射数据。所有的硅线嵌入式PDMS薄膜，以及Si(111)晶片，显示出位于28.4°附近的单(111)衍射峰。此反射的强度和锐度表明了复合材料的晶体质量。图10B显示了PDMS/Si线薄膜的(111)摇摆曲线，集中于CZ Si(111)晶片的摇摆曲线的附近，证明了线的高度取向的性质。摇摆曲线中心相对于CZ晶片的摇摆曲线中心的偏差表明PDMS/Si线薄膜在衬底支持器上并未完全平放。每条曲线的结构和大的半高宽显示了具有与垂直有小偏差的多个线总数存在于PDMS薄膜中，指示比单晶片所观察到的更大的展幅(spread)。图10C是显示了硅晶格的六个简并{220}反射的phi扫描，表明在PDMS薄膜中的线之间不存在绕轴旋转，即极好的线旋转对称性。作为旋转角的函数的峰高的差别起因于X射线束在每一个{220}反射通过不同百分比的硅线和PDMS。
本发明的实施方式可用于制造太阳能电池设备。根据本发明的实施方式，基于棒阵列的肖特基二极管从聚合物嵌入式硅线阵列薄膜制备，其中硅线阵列已经从单晶体硅晶片构造，如上面所描述的。线阵列薄膜被固定在一片具有0.40cm直径的圆孔的电绝缘带上。在至今所使用的VLS催化剂金属中，用n型硅，Au可产生最高的势垒高度。当Au用作VLS催化剂时，半球形的金属留在每一个硅线的顶部。传导的聚合物，聚(3，4-亚乙基二氧噻吩):聚(苯乙烯磺酸盐)(PEDOT:PSS)(Baytron P，1∶1v∶v溶液，具有乙醇20μL)被滴落涂布进薄膜的暴露区域，以提供与金属尖的电接触。在应用导电聚合物之后，结构被加热到150℃以形成薄薄的薄膜，该薄膜在线之间未穿过而是悬浮在线的顶部。线阵列薄膜的底侧(即最初面对硅衬底的薄膜的那侧)在HF缓冲溶液(Transene)中被蚀刻30秒，且然后，Ga:In共晶被应用并被夹在薄膜和不锈钢衬底之间。在不锈钢和与PEDOT:PSS层接触的银环氧树脂之间进行电接触。产生的设备显示出整流特性，如对于n型Si和Au之间的接触可预期到的，尽管与控制良好的结相比，具有的势垒高度低。图11显示了如上所述的Au催化剂悬浮的硅线阵列肖特基二极管的J-V特性。此设备代表最坏的情况，因为中间禁带金杂质的存在在线块中接近于平衡浓度，结仅在线的末端上形成(即非径向地)，且线表面未被明确钝化。另外，Au-Si结在接近1000℃的温度下于线生长期间形成，其预期会导致非理想二极管特性。然而，电流通过嵌入式硅线，证明到聚合物悬浮的线的任一端的电接触都是可行的。
还值得注意的是由本发明的实施方式所提供的嵌入式棒阵列的光学性质。PDMS在300nm和1000nm之间一般是大于95％透明的，然而，如图9所示，棒阵列聚合物复合物是高度光吸收和/或光散射的，尽管硅线自顶向下的密度小于薄膜突出面积的6.5％。由本发明的实施方式所提供的结构的光学性质，尤其是它们的光捕获特性，可提供优于本领域目前已知的结构和方法的额外的优点。另外，可选的实施方式能以化学的办法或热的办法收缩具有嵌入式阵列的粘合剂材料层，以使得嵌入式棒阵列可被做得更密，而不需要在图案化生长步骤期间密集地装线。这一致密化过程将代表进一步提高光吸收性质的方法。
本发明的实施方式为在维持线的取向垂直于衬底平面的同时将单晶无机线阵列转移到多种衬底上作准备。这种实施方式安排和维持硅线在宏观尺度区域的组织状态以允许制备具有取向的、单晶的、无机的吸收体的太阳能电池材料，其可通过高温处理制备，然后形成柔韧的、可加工的形状因子(form factor)。这些实施方式还使得这种线阵列结构包括在应用中，如纳米电子学和纳米光子学的应用中，其中，在宏观尺度上期望有纳米尺度设备的有序的、延伸的三维结构。
本发明的实施方式为在粘合剂材料层中和棒阵列一起并入和嵌入其他半导体结构以及将该层从衬底上移除做准备。即，衬底的一部分可被用来形成半导体棒阵列，而衬底的其他部分可被用来形成其他半导体结构，例如p-n结、晶体管等或半导体接触或结。然后，粘合剂材料可被用来封装或部分封装衬底上所有的结构。然后粘合剂材料层从衬底分离以提供具有半导体棒阵列和其他半导体结构的薄膜。这些其他半导体结构可提供电接触和/或结构接触到半导体阵列，或额外的处理步骤(如上面所述的那些)可被用来提供所期望的电接触和/或结构接触。
本发明的实施方式产生无支撑的棒阵列膜。本发明的实施方式包括棒阵列，所述棒阵列由任何的固体材料组成，包括但不限于，硅径向或轴向结棒、CdSexTex-1和Ge/Si异质结。本发明的实施方式不限于PDMS聚合物作为填充棒间间隙的粘合剂材料。其他粘合剂材料可包括：绝缘的聚合物材料，如聚乙烯醋酸乙烯酯共聚物；热缩材料，或从棒共价生长的材料。另外，如上所述，传导的聚合物可被采用来提供电接触件(electricalcontact)。
此外，粘合剂材料层中的结构的密度不限于当结构被转移到粘合剂材料层时所获得的结构的原始密度(即单个间距)。后处理可被用来收缩粘合剂材料层且因此增大密度。可通过进一步从粘合剂材料层蒸发溶剂或加热粘合剂材料或使用其他技术来完成收缩。其他的处理可通过膨胀粘合剂材料层、例如通过添加溶剂，而用来减小结构的密度。这种后处理允许在仍然保持结构彼此之间的关系和整体次序的同时改变结构的密度的能力。
对于粘合剂材料层中的结构的密度的操作可能尤其适合于根据本发明的实施方式的光学装备。如上关于图9所描述的，嵌入粘合剂材料层中的半导体结构阵列可具有某些光学性质。增加或减少那些结构的密度提供了修改这些光学性质的能力。
本领域的技术人员将理解的是，本发明的实施方式可在许多应用中提供效用。本发明的实施方式提供以多种方式形成与嵌入式半导体结构阵列电接触的能力。其他半导体结构可同半导体结构阵列一起被嵌入，因而提供了通过利用由这些实施方式所提供的连通性和结构柔性而构造非常复杂的电子设备的能力。这种设备可包括：晶体管、二极管和光学活性结构(optically active structure)甚至更复杂的结构。这种结构可在传感器和其他复杂电子系统中得到应用。
本发明的某些实施方式包括一种结构，该结构由嵌入在粘合剂材料中的良序半导体结构组成，所述粘合剂材料维持半导体结构的次序和取向。用于形成这种结构的方法包括在衬底上形成半导体结构，将粘合剂材料涂布到所述衬底上以将所述半导体结构嵌入在粘合剂材料中，以及在所述衬底处将所述粘合剂材料从所述衬底上分离。这些方法为在分离的粘合剂材料中保持高度有序的半导体结构的取向和次序做准备。
出于按照法律的要求进行说明和公开的目的，给出了上述的示范性的和优选的实施方式的详细描述。这里既无意于详尽无遗地说明本发明，也无意于把发明限制在所描述的一个或一些确切的形式中，而只是使本领域中的其他技术人员能够明白，本发明怎样可以适合于特别的应用或实现。修改和变更的可能性对于本领域内的技术从业者是明显的。这里不是想通过对可能包含了公差、特征尺寸、特殊操作条件、工程规范诸如此类，并且可以在实现方式之间变化，或者具有对现有技术水平的改变的示范性实施方式的描述而对本发明加以限制，也不借此暗示有什么限制。本公开是根据最新的技术水平所作出的，而且还设想到了一些进展，并且在未来的调整上可能要考虑那些进展，也就是根据当时的最新技术水平而调整。这里的意图是用书面形式的权利要求和适用的等价形式来界定本发明的范围。参考权利要求，单数形式元件并不意味着“一个且仅有一个”，除非明确地写明为“一个且仅有一个”。此外，本公开中的任何元件、组件，抑或方法或工艺步骤并不旨在对于公众来说是专用的，不论这些元件、组件或步骤是否被明确地列举在权利要求中。此处的权利要求中的元件都没有按照35 U.S.C.Sec.112，第六段的规定来解释，除非该元件特意地用词组“用于...的装置”来陈述，而且此处没有一种方法或工艺步骤是按那些规定解释的，除非该步骤或多个步骤明确地用词组“包括了用于...的(一些)步骤”来陈述。

Claims (20)

1.一种结构，其包括：
粘合剂材料层；以及
分隔开的半导体结构的有序阵列，其中每一个半导体结构都具有长度尺寸，且其中所述半导体结构沿着每一个半导体结构的至少一部分所述长度尺寸被保形地限制在所述粘合剂材料层中。
2.如权利要求1所述的结构，其中所述半导体结构与所述粘合剂材料层分开制造，且被转移进所述粘合剂材料层中，且其中所述粘合剂材料层保持从初始制造的所述半导体结构获得的次序和间隔。
3.如权利要求2所述的结构，其中所述半导体结构以高的长宽比的形状而制造，其中所述高的长宽比界定所述半导体结构间的取向，且所述粘合剂材料层在所述半导体结构转移进所述粘合剂材料层时保持所述半导体结构的所述取向。
4.如权利要求1到3中任一项所述的结构，其中所述半导体结构以一种次序和间隔与所述粘合剂材料层分开制造，且被转移进所述粘合剂材料层，且其中所述粘合剂材料层被操作以修改所述粘合剂材料层中所述半导体结构的所述次序和/或间隔。
5.如权利要求4所述的结构，其中所述半导体结构被以一种次序和间隔制造，以提供所述半导体结构的第一密度，且所述粘合剂材料层被操作以提供所述半导体结构的第二密度。
6.如权利要求5所述的结构，其中所述第二密度是针对所述结构的所期望的光学性质来选择的。
7.如权利要求1到6中任一项所述的结构，还包括电接触性层，其中所述电接触性层在或接近所述半导体结构的末端处接触一个或多个所述半导体结构。
8.如权利要求1到7中任一项所述的结构，其中所述粘合剂材料层包括柔性材料。
9.如权利要求1到8中任一项所述的结构，其中所述粘合剂材料层包括下列材料中的一个或多个：传导聚合物材料、绝缘聚合物材料；热缩材料；和从所述半导体结构共价生长的材料。
10.如权利要求1至9中任一项所述的结构，还包括嵌入所述粘合剂材料层中的额外的非有序的半导体结构和到所述额外的非有序的半导体结构的电接触件。
11.一种用于制造半导体结构的方法，所述方法包括：
在衬底上生长有序的和取向的半导体结构；
将薄膜层沉积在所述衬底的顶部表面，其中所述薄膜层包括粘合剂材料且其中所述粘合剂材料将一个或多个所述半导体结构封装在所述衬底以及所述衬底以上；以及
在或接近所述薄膜层接触所述衬底的顶部表面的位置，将所述薄膜层从所述衬底分离，
由此在所述薄膜层中保持一个或多个所述半导体结构的次序和取向。
12.如权利要求11所述的方法，其中所述粘合剂材料包括下列材料的一个或多个：聚二甲基硅氧烷；绝缘聚合物材料；热缩材料和从所述半导体结构共价生长的材料。
13.如权利要求11或12所述的方法，其中所述半导体结构包括用气-液-固工艺从单晶体硅衬底生长的垂直排列的线阵列。
14.如权利要求11到13中任一项所述的方法，其中所述半导体结构具有顶侧和底侧，且所述底侧毗邻所述衬底的所述顶部表面，且其中所述薄膜层的顶部表面位于一个或多个所述半导体结构的顶侧以下。
15.如权利要求14所述的方法，还包括用传导聚合物形成到所述半导体结构的一个或多个所述顶侧的电接触件。
16.一种用于制造半导体结构的方法，所述方法包括：
在至少一部分衬底上形成一个或多个棒阵列，其中所述棒阵列中的单个棒的每一个都具有邻近于所述衬底设置的第一末端和远离于所述衬底设置的第二末端；
在所述衬底的顶部表面上沉积粘合剂材料，其中所述粘合剂材料保形地填充所述单个棒之间的间隙，并且所述粘合剂材料形成底部表面邻近所述衬底的所述顶部表面的薄膜层；
在所述棒阵列嵌入在所述薄膜层中的情况下，使所述薄膜层形成为固体层；以及，
在或接近所述薄膜层的所述底部表面处将所述薄膜层和多个所述单个棒从所述衬底分离。
17.如权利要求16所述的方法，其中所述粘合剂材料包括聚合物。
18.如权利要求16或17所述的方法，还包括在所述衬底的另一部分上形成半导体结构，而沉积粘合剂材料的步骤包括在所述半导体结构周围保形地沉积粘合剂材料，而分离所述薄膜层的步骤包括在或接近所述薄膜层的所述底部表面处将所述半导体结构从所述衬底分离。
19.如权利要求17所述的方法，其中在所述衬底上沉积粘合剂材料的步骤包括将所述聚合物滴落涂布或旋转涂布到所述衬底上。
20.如权利要求16至19中任一项所述的方法，还包括在所述薄膜层的顶部表面沉积传导聚合物。
CN2008801051357A 2007-08-28 2008-07-18 聚合物嵌入式半导体棒阵列 Pending CN102067324A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US96643207P 2007-08-28 2007-08-28
US60/966,432 2007-08-28
US12743708P 2008-05-13 2008-05-13
US61/127,437 2008-05-13
PCT/US2008/070518 WO2009032412A1 (en) 2007-08-28 2008-07-18 Polymer-embedded semiconductor rod arrays

Publications (1)

Publication Number Publication Date
CN102067324A true CN102067324A (zh) 2011-05-18

Family

ID=40406101

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008801051357A Pending CN102067324A (zh) 2007-08-28 2008-07-18 聚合物嵌入式半导体棒阵列
CN2008801051338A Expired - Fee Related CN101796648B (zh) 2007-08-28 2008-07-18 用于生长垂直排列的线阵列的晶片的再利用方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2008801051338A Expired - Fee Related CN101796648B (zh) 2007-08-28 2008-07-18 用于生长垂直排列的线阵列的晶片的再利用方法

Country Status (7)

Country Link
US (4) US7910461B2 (zh)
EP (2) EP2183788A1 (zh)
JP (2) JP2010541194A (zh)
KR (2) KR20100072220A (zh)
CN (2) CN102067324A (zh)
AU (2) AU2008296763A1 (zh)
WO (2) WO2009032412A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104094416A (zh) * 2012-02-07 2014-10-08 皇家飞利浦有限公司 基于柔性纳米线的太阳能电池
US9257601B2 (en) 2011-05-17 2016-02-09 Mcmaster University Light emitting diodes and substrates
CN107438893A (zh) * 2015-03-23 2017-12-05 杜伊斯堡-埃森大学 借助印刷技术制作含有肖特基二极管器件的方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100044854A (ko) * 2007-07-19 2010-04-30 캘리포니아 인스티튜트 오브 테크놀로지 반도체의 정렬된 어레이의 구조
KR100955109B1 (ko) * 2007-07-25 2010-04-28 김경환 휴대용 숯불구이기
WO2009032412A1 (en) * 2007-08-28 2009-03-12 California Institute Of Technology Polymer-embedded semiconductor rod arrays
US8242353B2 (en) * 2009-03-16 2012-08-14 International Business Machines Corporation Nanowire multijunction solar cell
US20100244820A1 (en) * 2009-03-26 2010-09-30 Biomimetics Technologies Inc Microchip for detection of poor sources of electrical and magnetic fields
US10641843B2 (en) 2009-03-26 2020-05-05 Biomimetics Technologies, Inc. Embedded crystal circuit for the detection of weak electrical and magnetic fields
US8344597B2 (en) * 2009-10-22 2013-01-01 Lawrence Livermore National Security, Llc Matrix-assisted energy conversion in nanostructured piezoelectric arrays
JP2011135058A (ja) * 2009-11-30 2011-07-07 Honda Motor Co Ltd 太陽電池素子、カラーセンサ、ならびに発光素子及び受光素子の製造方法
US8808933B2 (en) * 2009-11-30 2014-08-19 California Institute Of Technology Semiconductor wire array structures, and solar cells and photodetectors based on such structures
WO2011156042A2 (en) 2010-03-23 2011-12-15 California Institute Of Technology Heterojunction wire array solar cells
EP2694705A4 (en) * 2011-04-05 2015-04-29 Us Gov Sec Navy MICROFABRICATION OF TUNNELS
EP2745360A4 (en) 2011-08-01 2015-07-08 Univ Columbia CONJUGATES OF NANODIAMANT AND MAGNETIC OR METALLIC PARTICLES
WO2013040446A1 (en) 2011-09-16 2013-03-21 The Trustees Of Columbia University In The City Of New York High-precision ghz clock generation using spin states in diamond
US9632045B2 (en) 2011-10-19 2017-04-25 The Trustees Of Columbia University In The City Of New York Systems and methods for deterministic emitter switch microscopy
TWI419202B (zh) * 2011-12-06 2013-12-11 Univ Nat Taiwan 大面積薄型單晶矽之製作技術
WO2013106793A1 (en) 2012-01-13 2013-07-18 California Institute Of Technology Solar fuel generators
US10026560B2 (en) 2012-01-13 2018-07-17 The California Institute Of Technology Solar fuels generator
US9476129B2 (en) 2012-04-02 2016-10-25 California Institute Of Technology Solar fuels generator
WO2013126432A1 (en) 2012-02-21 2013-08-29 California Institute Of Technology Axially-integrated epitaxially-grown tandem wire arrays
WO2013152132A1 (en) 2012-04-03 2013-10-10 The California Institute Of Technology Semiconductor structures for fuel generation
EP2859588B1 (en) * 2012-06-07 2016-12-21 QuNano AB A method of manufacturing a structure comprising elongate nanostructures adapted to be transferred to a non-crystalline layer
US10170746B2 (en) * 2012-10-17 2019-01-01 Infineon Technologies Ag Battery electrode, battery, and method for manufacturing a battery electrode
US9012883B2 (en) * 2012-12-21 2015-04-21 Sol Voltaics Ab Recessed contact to semiconductor nanowires
US9553223B2 (en) 2013-01-24 2017-01-24 California Institute Of Technology Method for alignment of microwires
WO2014138172A1 (en) * 2013-03-06 2014-09-12 The Trustees Of Columbia University In The City Of New York Techniques for fabricating diamond nanostructures
KR101402989B1 (ko) * 2013-06-12 2014-06-11 한국과학기술연구원 기판과의 결합력이 향상된 탄소나노튜브 기반 전계효과트랜지스터 소자의 제조방법 및 이에 의하여 제조된 탄소나노튜브 기반 전계효과트랜지스터 소자
US20140374268A1 (en) * 2013-06-24 2014-12-25 Agency For Science, Technology And Research Method for forming a composite film
KR20150048538A (ko) * 2013-10-28 2015-05-07 희성금속 주식회사 반도체용 재활용 Ａｕ 타겟의 제조방법
KR102410666B1 (ko) 2015-01-09 2022-06-20 삼성전자주식회사 반도체 소자의 계측 방법, 및 이를 이용한 반도체 소자의 제조방법
CN106158582B (zh) * 2015-04-01 2018-09-28 中国科学院上海高等研究院 近邻阴影效应辅助阵列法制备层转移薄晶硅工艺
DE102015117834B4 (de) 2015-10-20 2019-05-02 Technische Universität Dresden Verfahren zur Herstellung einer flexiblen Rod-Array-Anordnung und Rod-Array-Anordnung
DE102015015452A1 (de) * 2015-12-02 2017-06-08 Forschungszentrum Jülich GmbH Verfahren zum Planarisieren von Nanostrukturen
WO2018085371A1 (en) 2016-11-01 2018-05-11 Massachusetts Institute Of Technology Lift-off embedded micro and structures
US11111598B2 (en) * 2019-06-28 2021-09-07 Kabushiki Kaisha Toshiba Crystal growth method in a semiconductor device
WO2022047239A1 (en) 2020-08-27 2022-03-03 H2U Technologies, Inc. System for managing fuel generation

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2658839B1 (fr) * 1990-02-23 1997-06-20 Thomson Csf Procede de croissance controlee de cristaux aciculaires et application a la realisation de microcathodes a pointes.
US5336558A (en) * 1991-06-24 1994-08-09 Minnesota Mining And Manufacturing Company Composite article comprising oriented microstructures
US5352651A (en) * 1992-12-23 1994-10-04 Minnesota Mining And Manufacturing Company Nanostructured imaging transfer element
RU2099808C1 (ru) 1996-04-01 1997-12-20 Евгений Инвиевич Гиваргизов Способ выращивания ориентированных систем нитевидных кристаллов и устройство для его осуществления (варианты)
JP4032264B2 (ja) * 1997-03-21 2008-01-16 ソニー株式会社 量子細線を有する素子の製造方法
US5976957A (en) * 1996-10-28 1999-11-02 Sony Corporation Method of making silicon quantum wires on a substrate
JPH11214720A (ja) 1998-01-28 1999-08-06 Canon Inc 薄膜結晶太陽電池の製造方法
JP2000269561A (ja) * 1999-03-19 2000-09-29 Asahi Chem Ind Co Ltd 複合構造体
US6649824B1 (en) * 1999-09-22 2003-11-18 Canon Kabushiki Kaisha Photoelectric conversion device and method of production thereof
JP2001135516A (ja) * 1999-11-05 2001-05-18 Tdk Corp 磁性複合組成物及び磁性成形物
JP5013650B2 (ja) 2000-08-22 2012-08-29 プレジデント・アンド・フェローズ・オブ・ハーバード・カレッジ ドープされた細長い半導体、そのような半導体の成長、そのような半導体を含んだデバイス、およびそのようなデバイスの製造
EP1374309A1 (en) * 2001-03-30 2004-01-02 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
EP1436841A1 (en) 2001-05-18 2004-07-14 President And Fellows Of Harvard College Nanoscale wires and related devices
US7109517B2 (en) 2001-11-16 2006-09-19 Zaidi Saleem H Method of making an enhanced optical absorption and radiation tolerance in thin-film solar cells and photodetectors
US7259324B2 (en) * 2001-12-05 2007-08-21 Konarka Technologies, Inc. Photovoltaic solar cell
WO2003060986A2 (en) * 2002-01-11 2003-07-24 The Pennsylvania State University Method of forming a removable support with a sacrificial layers and of transferring devices
US7253017B1 (en) * 2002-06-22 2007-08-07 Nanosolar, Inc. Molding technique for fabrication of optoelectronic devices
JP4514402B2 (ja) * 2002-10-28 2010-07-28 シャープ株式会社 半導体素子及びその製造方法
US7335259B2 (en) * 2003-07-08 2008-02-26 Brian A. Korgel Growth of single crystal nanowires
US7238594B2 (en) * 2003-12-11 2007-07-03 The Penn State Research Foundation Controlled nanowire growth in permanent, integrated nano-templates and methods of fabricating sensor and transducer structures
JP2005194609A (ja) 2004-01-09 2005-07-21 Sony Corp 水素ガス発生装置、電気分解装置、太陽電池モジュールおよびエネルギーシステム
TWI299358B (en) * 2004-03-12 2008-08-01 Hon Hai Prec Ind Co Ltd Thermal interface material and method for making same
US7057881B2 (en) * 2004-03-18 2006-06-06 Nanosys, Inc Nanofiber surface based capacitors
CN100383213C (zh) * 2004-04-02 2008-04-23 清华大学 一种热界面材料及其制造方法
KR100624419B1 (ko) * 2004-04-07 2006-09-19 삼성전자주식회사 나노와이어 발광소자 및 그 제조방법
JP2005310821A (ja) * 2004-04-16 2005-11-04 Ebara Corp 光電変換素子
JP2005310388A (ja) 2004-04-16 2005-11-04 Ebara Corp 光電変換素子
KR100553317B1 (ko) 2004-04-23 2006-02-20 한국과학기술연구원 실리콘 나노선을 이용한 실리콘 광소자 및 이의 제조방법
US20050279274A1 (en) 2004-04-30 2005-12-22 Chunming Niu Systems and methods for nanowire growth and manufacturing
JP2007535413A (ja) * 2004-04-30 2007-12-06 ナノシス・インコーポレイテッド ナノワイヤ成長および採取のための系および方法
JP2006128233A (ja) * 2004-10-27 2006-05-18 Hitachi Ltd 半導体材料および電界効果トランジスタとそれらの製造方法
US7560366B1 (en) * 2004-12-02 2009-07-14 Nanosys, Inc. Nanowire horizontal growth and substrate removal
CN1669920A (zh) 2004-12-29 2005-09-21 浙江大学 阳极氧化铝模板中一维硅纳米结构的制备方法
CN100375235C (zh) 2005-01-18 2008-03-12 中国科学院半导体研究所 大面积制备二氧化硅或者硅纳米线的控制生长方法
US20060207647A1 (en) 2005-03-16 2006-09-21 General Electric Company High efficiency inorganic nanorod-enhanced photovoltaic devices
WO2006138671A2 (en) 2005-06-17 2006-12-28 Illuminex Corporation Photovoltaic wire
US20090050204A1 (en) * 2007-08-03 2009-02-26 Illuminex Corporation. Photovoltaic device using nanostructured material
KR100767184B1 (ko) * 2005-08-10 2007-10-15 재단법인서울대학교산학협력재단 전자부품 냉각장치 및 그 제조방법
JP2007091485A (ja) * 2005-09-26 2007-04-12 Sonac Kk カーボンファイバの製造方法、基板カートリッジおよび熱ｃｖｄ装置
JP5057010B2 (ja) * 2005-11-01 2012-10-24 ニッタ株式会社 カーボンファイバの製造方法
US20070122313A1 (en) * 2005-11-30 2007-05-31 Zhiyong Li Nanochannel apparatus and method of fabricating
CN100463111C (zh) * 2006-01-14 2009-02-18 清华大学 硅线的制备方法
KR101327723B1 (ko) 2006-02-27 2013-11-11 로스 알라모스 내셔널 씨큐어리티 엘엘씨 향상된 전자 전이를 갖는 물질을 포함한 광전 장치
US8337979B2 (en) * 2006-05-19 2012-12-25 Massachusetts Institute Of Technology Nanostructure-reinforced composite articles and methods
EP2441884A1 (en) * 2006-05-19 2012-04-18 Massachusetts Institute Of Technology Nanostructure-reinforced composite articles and methods
US7998788B2 (en) * 2006-07-27 2011-08-16 International Business Machines Corporation Techniques for use of nanotechnology in photovoltaics
US7893348B2 (en) * 2006-08-25 2011-02-22 General Electric Company Nanowires in thin-film silicon solar cells
US7850941B2 (en) * 2006-10-20 2010-12-14 General Electric Company Nanostructure arrays and methods for forming same
KR20090087467A (ko) 2006-11-07 2009-08-17 나노시스, 인크. 나노와이어 성장 시스템 및 방법
US20080110486A1 (en) 2006-11-15 2008-05-15 General Electric Company Amorphous-crystalline tandem nanostructured solar cells
JP4767828B2 (ja) * 2006-12-01 2011-09-07 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ用アプリケーション・プログラムの作成システム、方法、及びプログラム
US7977568B2 (en) * 2007-01-11 2011-07-12 General Electric Company Multilayered film-nanowire composite, bifacial, and tandem solar cells
US8330090B2 (en) 2007-05-07 2012-12-11 Nxp, B.V. Photosensitive device and method of manufacturing a photosensitive device using nanowire diodes
US20080315430A1 (en) * 2007-06-22 2008-12-25 Qimonda Ag Nanowire vias
CN101779271B (zh) 2007-07-19 2013-05-22 加利福尼亚技术学院 垂直排列的硅线阵列的结构及其形成方法
KR20100044854A (ko) 2007-07-19 2010-04-30 캘리포니아 인스티튜트 오브 테크놀로지 반도체의 정렬된 어레이의 구조
WO2009032412A1 (en) 2007-08-28 2009-03-12 California Institute Of Technology Polymer-embedded semiconductor rod arrays
KR101345432B1 (ko) * 2007-12-13 2013-12-27 성균관대학교산학협력단 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257601B2 (en) 2011-05-17 2016-02-09 Mcmaster University Light emitting diodes and substrates
CN104094416A (zh) * 2012-02-07 2014-10-08 皇家飞利浦有限公司 基于柔性纳米线的太阳能电池
CN107438893A (zh) * 2015-03-23 2017-12-05 杜伊斯堡-埃森大学 借助印刷技术制作含有肖特基二极管器件的方法
CN107438893B (zh) * 2015-03-23 2020-11-27 杜伊斯堡-埃森大学 借助印刷技术制作含有肖特基二极管器件的方法

Also Published As

Publication number Publication date
US8222123B2 (en) 2012-07-17
KR20100072220A (ko) 2010-06-30
JP2010541194A (ja) 2010-12-24
US8455333B2 (en) 2013-06-04
CN101796648B (zh) 2012-05-30
EP2183789A1 (en) 2010-05-12
EP2183788A1 (en) 2010-05-12
WO2009032413A1 (en) 2009-03-12
US7910461B2 (en) 2011-03-22
US20120028420A1 (en) 2012-02-02
WO2009032412A1 (en) 2009-03-12
JP2010538464A (ja) 2010-12-09
AU2008296763A1 (en) 2009-03-12
US20090057839A1 (en) 2009-03-05
KR20100067088A (ko) 2010-06-18
CN101796648A (zh) 2010-08-04
US20090061600A1 (en) 2009-03-05
US8110898B2 (en) 2012-02-07
AU2008296764A1 (en) 2009-03-12
US20120282761A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
CN102067324A (zh) 聚合物嵌入式半导体棒阵列
Bae et al. Integration of bulk materials with two-dimensional materials for physical coupling and applications
CN101779271B (zh) 垂直排列的硅线阵列的结构及其形成方法
CN102804285B (zh) 掺杂的石墨烯电子材料
Plass et al. Flexible polymer‐embedded Si wire arrays
Tian et al. Single-crystalline kinked semiconductor nanowire superstructures
Yen et al. van der Waals heteroepitaxy on muscovite
CN104145340A (zh) 具有石墨烯顶部电极和底部电极的纳米线装置以及制造该装置的方法
Cohin et al. Growth of vertical GaAs nanowires on an amorphous substrate via a fiber-textured Si platform
Wu et al. Large-area aligned growth of single-crystalline organic nanowire arrays for high-performance photodetectors
CN102701143A (zh) 微纳米透镜片辅助聚光光刻工艺制备有序微纳米结构
Wang et al. Epitaxial and quasiepitaxial growth of halide perovskites: New routes to high end optoelectronics
Toko et al. Vertically aligned Ge nanowires on flexible plastic films synthesized by (111)-oriented Ge seeded vapor–liquid–solid growth
Yan et al. Kinking-induced structural evolution of metal oxide nanowires into single-crystalline nanorings
US20110303912A1 (en) Methods Of Manufacturing P-Type Zn Oxide Nanowires And Electronic Devices Including P-Type Zn Oxide Nanowires
CN101960611A (zh) 具有高纵横比纳米结构的光伏装置
Ganchev et al. Properties of SnS thin films grown by physical vapour deposition
Boeck et al. Growth of crystalline semiconductor structures on amorphous substrates for photovoltaic applications
CN101636846A (zh) 光学器件
Ynineb et al. ZnO nanorods prepared by ultrasonic spray pyrolysis: effect of deposition time on the structural morphological and optical properties
Wang et al. Epitaxial ZnMnO/ZnO Coaxial Nanocable
Zhao et al. Spin coating-Co-reduction approach: A general strategy for preparation of oriented chalcogenide thin film on arbitrary substrates
Zhang et al. Synthesis of GeSe2 nanobelts using thermal evaporation and their photoelectrical properties
KR100818783B1 (ko) 입방 정렬된 금속 기판 위에 형성된 태양전지
Ishwein Zinc Oxide Nanorods (ZnO NRs) for photovoltaic applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110518