DE102015015452A1 - Verfahren zum Planarisieren von Nanostrukturen - Google Patents

Verfahren zum Planarisieren von Nanostrukturen Download PDF

Info

Publication number
DE102015015452A1
DE102015015452A1 DE102015015452.4A DE102015015452A DE102015015452A1 DE 102015015452 A1 DE102015015452 A1 DE 102015015452A1 DE 102015015452 A DE102015015452 A DE 102015015452A DE 102015015452 A1 DE102015015452 A1 DE 102015015452A1
Authority
DE
Germany
Prior art keywords
layer
nanostructure
nanostructures
substrate
hsq
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015015452.4A
Other languages
English (en)
Inventor
Sebastian Heedt
Julian Gerharz
Thomas Schäpers
Detlev Grützmacher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Priority to DE102015015452.4A priority Critical patent/DE102015015452A1/de
Priority to US15/779,856 priority patent/US10714568B2/en
Priority to EP16798073.9A priority patent/EP3384533A1/de
Priority to JP2018521068A priority patent/JP6845850B2/ja
Priority to PCT/DE2016/000379 priority patent/WO2017092723A1/de
Priority to CN201680063910.1A priority patent/CN109075189B/zh
Publication of DE102015015452A1 publication Critical patent/DE102015015452A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • H01L29/0673Nanowires or nanotubes oriented parallel to a substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/775Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Abstract

Die Erfindung betrifft ein Verfahren zur Planarisierung von Nanostrukturen, bei dem auf der Oberfläche eines Transfersubstrats (1) wenigstens eine Nanostruktur (2) angeordnet wird, auf dieselbe Oberfläche des Transfersubstrats (1) eine erste Schicht (3) aufgebracht wird, die die wenigstens eine Nanostruktur (2) einbettet, und auf diese erste Schicht (3) ein zweites Substrat (5) aufgebracht wird, wobei im Anschluss das Transfersubstrat (1) von der ersten Schicht (3) getrennt wird, so dass die wenigstens eine darin eingebettete Nanostruktur (2) eine plane freie Oberfläche aufweist. Erfindungsgemäß wird vor dem Aufbringen der wenigstens einen Nanostruktur (2) auf das Transfersubstrat (1) eine durch ein Lösungsmittel auflösbare zusätzliche Schicht (6) auf die Oberfläche des Transfersubstrats (1) aufgebracht und das Transfersubstrat (1) von der ersten Schicht (3) mit Hilfe eines Lösungsmittels abgelöst. Auf diese Weise werden eine Planarisierung/Schichtung von Nanostrukturen, und eine sich anschließende erleichterte elektrische Kontaktierung ermöglicht. Bei iterativer Anwendung der Verfahrensschritte können vorteilhaft Vielfachschichten beispielsweise aus horizontal ausgerichteten Nanodraht-Netzwerken aufgebaut werden.

Description

  • Die Erfindung betrifft ein neues Verfahren zum Planarisieren von Nanostrukturen, insbesondere von Nanodrähten, beispielsweise vor einer elektrischen Kontaktierung. Die Erfindung betrifft ferner ein Verfahren zur vertikalen Schichtung mehrerer Nanostrukturen, das bedeutet zur Erzeugung einer oder mehrerer Lagen mit eingebetteten Nanodrähten bzw. Nanodraht-Netzwerken oder anderen Nanostrukturen, welche elektrisch kontaktiert werden können.
  • Stand der Technik
  • Selbstorganisierte Nanostrukturen, insbesondere Halbleiter-Nanodrähte, welche seit einigen Jahren Gegenstand intensiver Forschung sind, könnten bald Anwendung als elementare Bausteine in Computerchips finden. Dies liegt zum einen an der deutlich überlegenen Elektronen-Mobilität in Gruppe-III/V-Halbleiter-Nanodrähten gegenüber der herkömmlichen Silizium CMOS-Technologie. Außerdem besteht die Möglichkeit opto-elektronischer Funktionalität sowie die Nutzung neuartiger, elektrisch steuerbarer magnetischer Funktionalität im Bereich der Spintronik sowie die von vielen Arbeitsgruppen angestrebte Nutzung von Nanodrähten im Bereich des Quantencomputings. Anwendungen im Bereich der Spintronik sind von besonderer Bedeutung, da Gruppe-III/V-Halbleiter-Nanodrähte häufig auch die Möglichkeit bieten, neben der elektronischen Eigenschaft der Ladung auch den Spin, d. h. den Eigendrehimpuls der Elektronen in einem Transistor zu kontrollieren.
  • Im Bereich der Spintronik führt die Ausnutzung von Nanodrähten zu besonderen Herausforderungen, da die elektrische Kontaktierung mit magnetisierbaren Elektroden eine vorherige Planarisierung der Nanostrukturen erfordert (1).
  • Dünne Metallschichten, welche bislang zur elektrischen Kontaktierung der Nanodrähte verwendet werden, können geometriebedingt (durch Abschattungseffekte bei der gerichteten Aufdampfung) unterbrochen sein (1a). In ferromagnetischen Materialien, welche zur elektrischen Injektion spinpolarisierter Ströme verwendet werden, kann es zu einer unerwünschten und inhomogenen Ausrichtung der lokalen Magnetisierung kommen (1b). Eine solche Domänenbildung macht das Bauteil für Anwendungen im Bereich der Spintronik unbrauchbar.
  • Aufschleuderbares Oxid (z. B. Wasserstoff-Silsesquioxan von Dow Corning®), im Folgenden auch HSQ genannt, wurde in der Literatur schon mehrfach zur Planarisierung von Nanodrähten verwendet (2). Nach dem Aufschleudern wurde die HSQ-Schicht durch reaktives Ionenätzen wieder abgetragen bis die Nanodraht-Oberseite erneut freigelegt wurde [1–3].
  • Das vorgenannte Verfahren weist den Vorteil auf, dass einzelne Nanodrähte durch das Einbetten in eine Oxidschicht planarisiert werden können (2). Jedoch muss für jeden Nanodraht, abhängig vom Nanodrahtdurchmesser und der lokalen Oxidschichtdicke, die Ätzzeit genau angepasst werden und zwischen mehreren Ätzschritten der Ätzfortschritt mittels Rasterkraftmikroskopie aufwendig kontrolliert werden. Zum einen können dadurch auf einer Probe nur Nanostrukturen/Nanodrähte mit identischem Durchmesser zugleich optimal planarisiert werden. Zum anderen kann das reaktive Ionenätzen/Plasmaätzen unter Umständen die Nanostrukturen/Nanodrähte (insbesondere deren Oberflächeneigenschaften) negativ beeinflussen.
  • Darüber hinaus stößt die vertikale Integration von horizontal ausgerichteten Nanodrähten bzw. von Nanodrahtnetzwerken in der Anwendung auf große prozesstechnische Schwierigkeiten. Ein zentraler Bestandteil der Computerchip-Produktion ist das CMP (chemisch mechanisches Planarisieren). Es ist von entscheidender Bedeutung für die in modernen Computerchips übliche vertikale Integration, da stets viele Schichten aus Leiterbahnen, Transistoren bzw. Logik-Bauelementen Nanometer-genau übereinander angeordnet werden. Da CMP für Nanodrähte und andere Nanostrukturen nicht anwendbar ist bzw. ihre strukturelle Integrität angreift, ist ein iterierbares Verfahren erforderlich, welches ohne CMP oder Ätzschritte viele Nanodrahtschichten übereinander aufbringen kann, welche durch vertikale Durchkontaktierungen (so genannte Vias; engl. vertical interconnect access) verbunden werden können (11).
  • HSQ wurde bereits zum Schichttransfer verwendet [4, 5]. Das Verfahren setzt HSQ ein, um zwei Wafer mittels Waferbonden zu verbinden. Das HSQ dient hier nicht dem Zweck, Nanostrukturen zu transferieren oder zu planarisieren, sondern lediglich eine Verbindung zwischen einem Silizium-Wafer und einer Schicht aus GaN zu ermöglichen. Auch wird das Ausgangssubstrat nicht durch Auflösen einer Kontaktschicht (z. B. aus PMMA) in einem Lösungsmittel beseitigt, sondern der komplette Transferwafer (also das Ausgangssubstrat) durch reaktives Ionenätzen abgetragen.
  • Sheng et al. [6] haben ein Verfahren zum Transfer von Nanodrähten präsentiert. Ziel hierbei ist es, einen elektrischen Strom lateral anstatt axial durch ZnO-Nanodrähte zu leiten. Dazu wird der Nanodraht mit Aluminium bedampft, und mit einem Klebstoff der Transfer-Wafer mit der Aluminiumschicht auf einen anderen Si-Wafer geklebt. Da die Bindung zwischen Aluminium und Silizium nur schwach ist, kann der aufgeklebte Wafer mit der Aluminiumschicht und den darin eingebetteten Nanodrähten durch mechanische Scherkräfte abgelöst werden. Die Nanodrähte liegen in der Aluminiumschicht und diese ist an der Oberfläche plan, da sie ursprünglich die Grenzfläche zum Silizium bildete. Auch dieses Verfahren führt zu einer Planarisierung von Nanodrähten. Jedoch wird dort der Nanodraht in eine metallische Elektrode eingebettet. Das schließt den Nanodraht entlang seiner Wachstumsachse elektrisch kurz und ermöglicht somit keine Anwendung im Sinne der vorliegenden Erfindung.
  • Insbesondere ist bei dem vorgenannten Verfahren eine vertikale Integration von ebenen integrierten Schaltkreisen aus Nanostrukturen/Nanodrähten nicht möglich.
  • Aufgabe und Lösung
  • Die Aufgabe der Erfindung ist es, ein Verfahren zur Planarisierung von Nanostrukturen, insbesondere von Nanodrähten bereit zu stellen, welches die bisherigen Nachteile aus dem Stand der Technik überwindet. Insbesondere soll elektronische Funktionalität innerhalb der Schicht gewährleistet werden.
  • Ferner ist es die Aufgabe der Erfindung, ein Verfahren zur Einbettung von Nanostrukturen in Schichten bereit zu stellen, welches iterativ wiederholt werden kann und das auf einfache Weise Verbindungen zwischen den eingebetteten Nanostrukturen in verschiedenen Schichten ermöglicht.
  • Die Aufgaben werden gelöst durch ein Verfahren mit den Merkmalen des Hauptanspruchs. Vorteilhafte Ausgestaltungen des Verfahrens finden sich in den darauf rückbezogenen Ansprüchen.
  • Gegenstand der Erfindung
  • Die Erfindung betrifft ein Verfahren zur Planarisierung von Nanostrukturen, insbesondere von Nanodrähten. Ein solches Verfahren kann vorteilhaft als Vorschritt für eine elektrische Kontaktierung von Nanostrukturen eingesetzt werden und ermöglicht zudem eine vertikale Integration von Nanostrukturen, insbesondere von Nanodrähten oder Nanodraht-Netzwerken.
  • Als Nanostruktur kann dabei beispielsweise ein einzelner Nanodraht oder auch ein Netzwerk aus verbundenen Nanodrähten verstanden werden.
  • Geeignete Nanostrukturen umfassen beispielsweise InN, InAs, InSb, Si, Ge oder Au. Darüber hinaus wären auch SiGe, InP, GeSn, GaAs, Kohlenstoff-Nanoröhrchen (CNTs), Fullerene (z. B. C60), Graphen-Flakes, Graphen-Nanoribbons, MoS2, Al, Ag, ZnO, CdS, CdSe, Bi2Te3, Bi2Se3, Sb2Te3 oder HgTe als Material für eine Nanostruktur geeignet. Insbesondere sind auch Mischungen der vorgenannten Verbindungen vorstellbar. Im Allgemeinen sind Elementhalbleiter der vierten chemischen Hauptgruppe, Verbindungshalbleiter der dritten und fünften bzw. der zweiten und sechsten chemischen Hauptgruppen sowie Metalle als Materialien für die Nanostrukturen geeignet.
  • Im Rahmen dieser Erfindung ist unter dem Begriff Planarisierung sowohl die Herstellung einer planarisierten Oberfläche zu verstehen, durch die eine elektrische Kontaktierung mit beispielsweise Titan/Gold oder Ferromagneten möglich ist. Andererseits ist damit aber auch das Ausrichten von unterschiedlich großen Nanostrukturen an einer Ebene gemeint. Die Möglichkeit der vertikalen Schichtung ist unter anderem ein zentraler Aspekt der Erfindung.
  • Der Erfindung liegt die Idee zugrunde, anders als bei Sheng et al. [6] die Nanostrukturen nicht unmittelbar auf einem Transfersubstrat (Ausgangssubstrat) aufzubringen, welches zu einem späteren Zeitpunkt mechanisch von der Nanostruktur getrennt werden muss.
  • Erfindungsgemäß werden die Nanostrukturen daher nicht direkt auf einem Transfersubstrat, beispielsweise einem Si-Wafer, angeordnet, sondern auf einer, in einem Lösungsmittel leicht lösbaren Lackschicht, die zuvor auf das Transfersubstrat aufgebracht wurde.
  • Dazu können in einer vorteilhaften Ausgestaltung der Erfindung zunächst mittels Elektronenstrahllithografie definierte und anschließend in das Ausgangssubstrat hinein geätzte Positionsmarker (Streumarker) im Substrat erzeugt werden, um später die Nanodrähte/Nanostrukturen zu positionieren. Solche Streumarker, z. B. als Negativmarker realisiert, sind in 3 dargestellt.
  • Als geeignete Ausgangssubstrate können beispielsweise Substrate umfassend Si, GaAs, InP, Ge, InAs, InGaAs, AlGaAs, GaN sowie Quarz, Saphir, Diamant oder auch Metalle genannt werden. Im Allgemeinen sind Si und andere Elementhalbleiter der vierten chemischen Hauptgruppe, Verbindungshalbleiter der dritten und fünften bzw. der zweiten und sechsten chemischen Hauptgruppen als Substrate geeignet. Die Substratoberflächen sollten zweckmäßig eben sein und vor dem Gebrauch übliche Reinigungsschritte der Reinraumtechnik durchlaufen. Insbesondere können die Oberflächen auch Oxid- oder Nitrid-Schichten aufweisen oder mit Schichten aus Bornitrid und/oder Graphen kombiniert werden.
  • Bei dem erfindungsgemäßen Verfahren wird auf einem Ausgangssubstrat (Transfersubstrat) zunächst flächig eine durch ein Lösungsmittel ab- bzw. auflösbare Lackschicht auf der zuvor gereinigten Oberfläche aufgebracht. Eine dazu geeignete Lackschicht kann insbesondere aus Polymethylmethacrylat (PMMA) oder ein Polymer aus Methylmethacrylat und Methacrylsäure (Copolymer PMMA/MA) oder etwa aus optischen Photolacken, wie beispielsweise AZ 5214 E, AZ P4620, AZ 4562, AZ nLOF 20xx oder Ähnlichem, bestehen. Die erforderliche Schichtdicke der Lackschicht kann einige Nanometer betragen, kann aber auch im Bereich weniger Mikrometer liegen. Vorteilhafte Lackschichtdicken liegen zwischen 50 und 200 nm.
  • Das Aufbringen der Lackschicht kann dabei über bereits bekannte Verfahren erfolgen, wie beispielsweise Aufschleudern, Betropfen oder Aufstreichen.
  • In einer bevorzugten Ausgestaltung der Erfindung wird der aufgebrachte Lack zusammen mit dem Transfersubstrat zunächst ausgeheizt, um das Ausgasen von eventuell vorhandenem Lösungsmittel, etwa Ethyllactat, aus der Lackschicht zu ermöglichen. Beispielsweise kann dazu eine Temperaturerhöhung auf ca. 180°C vorgenommen werden. Die Zeit für das Ausgasen liegt üblicherweise zwischen 5 und 30 Minuten, je nach Schichtdicke der Lackschicht, ist in der Regel jedoch unkritisch. Temperaturen deutlich oberhalb von 200°C können nachteilig zum Aushärten des Lacks führen. Beispielsweise ist bei einer Lackschichtdicke von 120 nm ein Ausgasen von 10 Minuten bei einer maximalen Temperatur von 180°C vollkommen ausreichend.
  • In einer weiteren vorteilhaften Ausgestaltung der Erfindung kann der Lack auch in mehreren Schritten, d. h. in mehreren Lagen aufgebracht werden, welche gegebenenfalls auch unterschiedliche Lacktypen umfassen können. Das Ausheizen für das Ausgasen von eventuell vorhandenen Lösungsmitteln erfolgt dabei typischerweise nach jeder einzelnen aufgebrachten Schicht.
  • Optional aber nicht zwingend kann zudem vorgesehen werden, dass nach dem Ausgasen der Lackschicht(en) und vor oder nach dem Aufbringen der Nanostrukturen eine zusätzliche Haftvermittlerschicht auf den Lack aufgebracht wird. Eine solche geeignete Haftvermittlerschicht könnte beispielsweise Hexamethyldisilazan (HMDS) umfassen.
  • Die Haftvermittlerschicht kann gegebenenfalls bei der späteren Behandlung mit einem Lösungsmittel ebenfalls auf- bzw. angelöst werden. Dies ist aber nicht zwingend erforderlich.
  • In der Regel weist eine aufgebrachte Haftvermittlerschicht eine nur sehr geringe Schichtdicke auf, insbesondere wird sie vorteilhaft als Monolage auf der Lackschicht ausgebildet. Das Aufbringen der optionalen Haftvermittlerschicht kann dabei über bereits bekannte Verfahren erfolgen, wie beispielsweise chemische Gasphasenabscheidung von HMDS.
  • Im nächsten Verfahrensschritt wird bzw. werden dann die Nanostrukturen auf die Lack- bzw. Haftvermittlerschicht aufgebracht. Dies kann wie aus der Literatur bekannt auf üblichem Wege erfolgen. Dazu gehört beispielsweise der mechanische Transfer unter Verwendung eines Reinraumtuchs oder durch ein Verfahren, bei dem der Wafer mit der (PMMA-)Lackschicht als Ausgangssubstrat zunächst mit einem Wachstumssubstrat in Kontakt gebracht wird, auf welchem die Nanostrukturen epitaktisch erzeugt werden, oder auch das Aufbringen der Nanostrukturen mit Hilfe eines Lösungsmittels, etwa Isopropanol, auf das Ausgangssubstrat, bei dem das Lösungsmittel im Anschluss verdampft wird. Auch ein gezielter Transfer mittels Mikromanipulatoren oder ähnliche Verfahren sind denkbar [7].
  • In einem weiteren Verfahrensschritt wird zum Einbetten der Nanostrukturen/Nanodrähte ein aufschleuderbares Glas (engl. spin-on glass, SOG) bzw. ein fließfähiges Oxid derart auf die Lack- bzw. Haftvermittlerschicht mit den angeordneten Nanostrukturen aufgebracht, dass die Nanostrukturen vollständig oder auch teilweise in der Trägermatrix eingebettet werden. Zu diesem Zweck können beispielsweise HSQ-Lacke oder Ähnliches verwendet werden. Denkbar und geeignet als Trägermatrix zur Einbettung der Nanostrukturen wären auch weitere fließfähige Dielektrika, neben Oxiden beispielsweise Nitride.
  • Unter HSQ (engl. hydrogen silsesquioxane) werden anorganische Verbindungen verstanden, die zwar ähnliche Eigenschaften wie Quarz (SiO2) aufweisen, jedoch viele Wasserstoffe enthalten (H8Si8O12 u. a.) und in einem Lösungsmittel gelöst sind. HSQ-Lacke werden in der Regel bei ca. 90°C ausgeheizt um Lösungsmittel zu verdampfen.
  • In einer vorteilhaften Ausführung der Erfindung wird der HSQ-Lack XR-1541 von Dow Corning® verwendet. Hier ist das HSQ im Lösungsmittel Methylisobutylketon (MIBK) gelöst. Alternativ kann die Trägermatrix beispielhaft aus ähnlichen Lacken, wie etwa den HSQ-Lacken FOx® 1x und 2x von Dow Corning® oder anderen fließfähigen Oxiden erzeugt werden. HSQ-Lacke zeichnen sich durch optische Transparenz und eine hohe Auflösung von ca. 6 nm als Elektronenstrahl-empfindlicher Negativlack zur Elektronenstrahllithografie aus. Ist diese Eigenschaft in nachfolgenden optionalen Schritten nicht erforderlich, so bieten sich auch andere Varianten etwa unter Verwendung von Polymeren, die als aufschleuderbares Glas dienen. Dies umfasst beispielhaft Polymethylsiloxan der Marke Honeywell ACCUGLASS® oder aufschleuderbares Glas auf Silikat-Basis, welche ebenfalls dem Ziel der Planarisierung von Nanostrukturen dienen können.
  • Das Aufbringen der Trägermatrix kann dabei in einem Schritt oder auch in mehreren Schritten erfolgen. Die typische Schichtdicke von einer aufgebrachten Lackschicht liegt bei ca. 180 nm für z. B. HSQ-Lack XR-1541, kann aber durch Verdünnung in MIBK auf ca. 30 nm reduziert werden. Durch die Verwendung von Vielfachschichten oder anderen vergleichbaren Lacken wie FOx® 1x und 2x lassen sich vorteilhaft Schichtdicken im Mikrometer-Bereich erzielen.
  • Die erforderliche Schichtdicke der aufzubringenden Trägermatrix hängt dabei unter anderem von dem Querschnitt der verwendeten Nanostrukturen ab. Wenn die Dicke der Nanostrukturen dies erforderlich macht, kann das Aufschleudern und das Ausheizen der Lacke iterativ solange wiederholt werden, bis die Nanostruktur optimal vom HSQ bzw. SOG eingeschlossen ist.
  • In einer vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens kann vor dem Waferbonden eine vorherige Strukturierung erfolgen, bei der z. B. kachelförmige Strukturen mittels Elektronenstrahllithografie bzw. EUV-Lithografie in die HSQ-Schicht geschrieben werden (siehe 3). Als Entwickler bieten sich z. B. MF® CD-26, MF®-24A, AZ 326MIF oder AZ 400K an, welche die Lackschicht unter den Nanostrukturen nicht angreifen bzw. entwickeln. Insbesondere kann für diesen Aspekt ausgenutzt werden, dass die Lackschicht unter den Nanostrukturen als Positivlack für die Elektronenstrahllithografie (etwa PMMA) und die Trägermatrix als Negativlack für die Elektronenstrahllithografie (etwa HSQ) ausgestaltet wird. Durch die strukturierte HSQ-Schicht kann einerseits vorteilhaft die Kontaktfläche zum PMMA reduziert werden, was das spätere Ablösen erleichtert, da das Lösungsmittel das PMMA besser angreifen kann. Andererseits ermöglichen diese Strukturen beim folgenden Waferbonden vorteilhaft auch ein verbessertes Entweichen von Wasserstoff und etwaigen Lösungsmittelresten zwischen den Wafern. Ebenfalls können vor dem Waferbonden Durchkontaktierungen, so genannte Vias, lithografisch definiert werden.
  • In einer vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens können nach dem Entwickeln der HSQ-Schicht die dann freigelegten Bereiche der darunterliegenden (organischen) Lackschicht mit Hilfe eines Sauerstoffplasmas entfernt werden. Dies kann, ähnlich wie die oben beschriebene Strukturierung der HSQ-Schicht ein erleichtertes Eindringen des Lösungsmittels zwischen die beiden Wafer ermöglichen, um die Lackschicht aufzulösen.
  • Auch das Entweichen möglicher gasförmiger Reaktionsprodukte beim Waferbonden wird erleichtert.
  • Mittels Waferbonden oder Nanoprägelithografie (engl. nanoimprint lithography) wird die HSQ-Schicht als Transferschicht mit den eingebetteten Nanostrukturen anschließend mit einem zweiten Substrat (Zielsubstrat) verbunden. Dabei werden die beiden Substrate aufeinander gepresst und bei Temperaturen über 200°C ausgeheizt. Im verwendeten Nanonex NX-2000 Luftdruck Nanoimprinter wurden die Substrate dabei mit ca. 1,38 MPa Überdruck für etwa 10 min zusammengepresst.
  • Es sind verschiedene Ausgestaltungen möglich, um die Verbindung der Trägermatrix mit dem zweiten Substrat zu ermöglichen. So kann neben dem direkten Bonden auch adhäsives Bonden oder anodisches Bonden ausgenutzt werden. Eine einfache Alternative zum Waferbonden kann auch das ”Rapid Thermal Processing” (RTP) sein, bei dem die beiden Substrate aufeinander gelegt bzw. gepresst werden und im RTP-Ofen ausgeheizt werden. Dabei verbinden sich die beiden Substrate, z. B. durch eine zuvor aufgebrachte HSQ-Schicht, welche sich hierbei stöchiometrisch umwandelt.
  • In einer optionalen Ausgestaltung des erfindungsgemäßen Verfahrens wird das Zielsubstrat vor dem Zusammenpressen der beiden Wafer ebenfalls mit einer dünnen HSQ-Schicht beschichtet und für wenige Minuten bei 90°C ausgeheizt.
  • Nach dem Waferbonden kann die Qualität der HSQ-Schicht zwischen den zwei Wafern mittels ”Rapid Thermal Processing” (RTP) in einem RTP-Ofen noch weiter verbessert werden, um die chemische Umwandlung der HSQ-Schicht abzuschließen. Wichtig ist, dass die auflösbare (PMMA-)Lackschicht dabei nicht aushärtet. Eine vollständige Umwandlung der HSQ-Schicht ist allerdings für viele Anwendungen nicht vorteilhaft, da ohne diesen Schritt das HSQ bzw. SOG eine möglichst geringe elektrische Kapazität zwischen den Schichten einer Vielfachschicht gewährleisten kann.
  • Die unter der Schicht mit den eingebetteten Nanostrukturen befindliche Lackschicht bzw. Haftvermittlerschicht kann anschließend vorteilhaft unter Einwirkung eines geeigneten Lösungsmittels, beispielsweise Aceton, leicht abgelöst bzw. aufgelöst werden. Die zuvor genau an der Grenzfläche zwischen Lack- bzw. Haftvermittler und Trägermatrix angeordneten Nanostrukturen bzw. Nanodrähte liegen damit zwangsläufig (plan) direkt an der neuen Oberfläche des zweiten Substrats.
  • Der eigentlich in einem Lösungsmittel lösliche HSQ-Lack wird durch die der Ablösung vorangehenden Verfahrensschritte, wie beispielsweise die Elektronenstrahllithografie bzw. EUV-Lithografie und/oder eine thermische Behandlung z. B. in einem RTP-Ofen derart modifiziert, dass er sich bei dem Ablöseprozess nicht mehr durch ein Lösungsmittel an- bzw. auflösen lässt.
  • Optional können die beiden miteinander in Verbindung gebrachten Substrate mit der dazwischen befindlichen Lackschicht vor dem Auflösen der Lackschicht in einem isotropen Sauerstoffplasma behandelt werden. Durch dieses Anlösen der Schicht kann das Auflösen der Lackschicht in einem Lösungsmittel erleichtert werden.
  • Vorteilhaft kann bei der Erfindung die Lackschicht mit Hilfe eines geeigneten Lösungsmittels aufgelöst und das Substrat auf diese Weise schonend von den zuvor angeordneten Nanostrukturen entfernt werden, ohne die HSQ-Matrix dabei anzugreifen. Schonend bedeutet dabei insbesondere, ohne mechanischen Einfluss und ohne hohe Temperaturbelastung. Als ein geeignetes Lösungsmittel zum Ab- bzw. Auflösen der Lackschicht sind beispielsweise Aceton und acetonhaltige Lösungsmittel sowie Cyclopentanon und Dimethylsulfoxid (DMSO) oder Mischungen hiervon zu nennen. Durch dieses schonende Entfernen kann sichergestellt werden, dass die Nanostrukturen/Nanodrähte – insbesondere deren Oberflächeneigenschaften – nicht negativ beeinflusst werden. Die Nanostrukturen liegen nach dem Verfahren an der planen Oberfläche der HSQ-Schicht, die zuvor die Grenzfläche mit der Lackschicht ausgebildet hat. Da die Oberfläche der HSQ-Schicht plan ist, sind automatisch auch die an ihr angeordneten Nanostrukturen – unabhängig von ihrer Größe bzw. ihrem Querschnitt – plan an dieser Ebene ausgerichtet.
  • Mit Hilfe dieses erfindungsgemäßen Verfahrens können Nanostrukturen insbesondere auch mit unterschiedlichen Dicken und/oder Geometrien plan an der nach Entfernung des Lacks gebildeten Oberfläche der die Nanostrukturen einbettenden Transferschicht angeordnet werden.
  • Ein weiterer Vorteil bei der Verwendung eines Lacks als Zwischenschicht ist, dass in einer besonderen Ausgestaltung des Verfahrens die Nanostrukturen auch teilweise in den Lack eingebettet angeordnet werden können. Dies kann durch Aufbringen der Nanostrukturen und erneutes Heizen erfolgen, bei dem die Nanostrukturen dann teilweise in den Lack einsinken (siehe 6). Dies könnte ggfs. auch durch mechanischen Druck erfolgen. Beim späteren Auflösen der Lackschicht schließen die Nanostrukturen dann nicht mit der Oberfläche ab, sondern ragen zumindest partiell über diese hinaus. Eine solche Anordnung kann insbesondere dann von Vorteil sein, wenn eine elektrische Kontaktierung bzw. Metallisierung runder Nanodrähte eine hinreichende Kontaktfläche erfordert (siehe 2). Obwohl hier nicht von einer Planarisierung im engeren Sinne gesprochen werden kann, soll diese spezielle Ausgestaltung dennoch mit von der Erfindung umfasst sein.
  • Das erfindungsgemäße Verfahren zur Planarisierung funktioniert insbesondere auch für Nanostrukturen, die eine unterschiedliche Größe und/oder Geometrie aufweisen. Anders als bei den bekannten Verfahren [1, 2], bei denen der Ätzfortschritt aufwändig überprüft werden muss, ist das Entfernen des Substrates mit Hilfe eines Lösungsmittels völlig unkritisch, da bis auf die aufzulösende Lackschicht bzw. optional die Haftvermittlerschicht keines der übrigen Materialien, also weder die Substrate, noch die Nanostrukturen oder die HSQ- bzw. Glasschicht, vom Lösungsmittel angegriffen werden. Zudem werden die Nanodrähte in der nicht leitfähigen Trägermatrix nicht elektrisch kurzgeschlossen [6].
  • Das erfindungsgemäße Verfahren ermöglicht auf einfache Weise eine Planarisierung/Schichtung von Nanostrukturen, und eine sich anschließende erleichterte elektrische Kontaktierung.
  • Die Schritte des erfindungsgemäßen Planarisierungsverfahrens können vorteilhaft auch iterativ wiederholt werden, um eine vertikale Integration der Nanostrukturen bzw. Nanodrähte zu erreichen. Lage für Lage können so Vielfachschichten aus horizontal ausgerichteten Nanodraht-Netzwerken aufgebaut werden.
  • Das erfindungsgemäße Verfahren weist darüber hinaus den Vorteil auf, dass das eingesetzte Transfersubstrat nicht abgetragen bzw. zerstört wird, sondern nach dem Ablösen mit Hilfe eines Lösungsmittels vollkommen unversehrt vorliegt, und für weitere Planarisierungen bzw. für weitere Iterationen bei vertikaler Integration mehrerer Nanostruktur- bzw. Nanodrahtschichten zur Verfügung steht.
  • Das erfindungsgemäße Verfahren eignet sich damit insbesondere zur Herstellung von Nanodraht-Bauteilen für Nanodraht-basierte Logik, insbesondere neuartige, rekonfigurierbare Logik [8].
  • Zur Herstellung von Nanodraht-Bauteilen zur elektrischen Injektion spinpolarisierter Ströme müssen ferromagnetische Metallkontakte etwa aus Co, Ni oder Permalloy z. B. mittels Molekularstrahlepitaxie auf eine ebene Fläche aufgedampft werden. Die Ebene muss möglichst plan sein, da sonst verhindert wird, dass die Magnetisierung des Ferromagneten durch das Anlegen eines äußeren Magnetfeldes zwischen zwei diskreten Ausrichtungen hin- und hergeschaltet werden kann (s. 1b). Zudem ist es häufig physikalisch erforderlich, dass eine etwa ein Nanometer dicke Oxidschicht als Tunnelbarriere an der Grenzfläche zwischen Nanodraht und Ferromagnet aufgebracht wird. Diese muss unterbrechungsfrei sein und überall eine homogene Dicke besitzen.
  • Neben den Anwendungen im Bereich der Spintronik, kann das erfindungsgemäße Verfahren Anwendung im Bereich der herkömmlichen Mikro- und Nanoelektronik finden. Hier steht etwa die vertikale Integration von Halbleiter-Nanostrukturen in der Computerchip-Verarbeitung im Vordergrund (siehe 11). Das erfindungsgemäße Verfahren kann leicht hochskaliert werden und ist auf größere Substrate übertragbar.
  • Außerdem wird es über das erfindungsgemäße Verfahren möglich, dass selbst mit gerichteten Aufdampfmethoden Dielektrika von sehr kleiner Dicke auf Nanostrukturen aufgebracht werden können, was besonders effiziente Steuerbarkeit von Feldeffekttransistoren ermöglicht.
  • Durch die Möglichkeit HSQ durch Elektronenstrahllithografie und Entwicklung nur selektiv in die Oxidmatrix umzuwandeln zu können, werden durch den Transfer auch freischwebende Nanostrukturen erzeugt, die nur an den Enden Kontakt zum Substrat haben. Dies kann für die Anwendung in Gassensoren von großer Bedeutung sein, da so die gesamte Nanodrahtoberfläche in Kontakt mit dem zu detektierenden Gas kommen kann.
  • Ebenso würden Bauteile im Bereich des Water-Splittings von der für chemische Reaktionen verfügbaren gesamten Drahtoberfläche profitieren und zugleich eine elektrische Kontaktierung an den Drahtenden erlauben.
  • Für die Anwendung in chemischen Sensoren können auch nur teilweise exponierte Nanodrähte bzw. nur auf einer Seite freiliegende Nanostrukturen von Bedeutung sein.
  • Werden die Nanodrähte oder sogar Netzwerke von gekreuzten Nanodrähten im Anschluss an das erfindungsgemäße Verfahren etwa nasschemisch selektiv aufgelöst, können die entstehenden Kanäle im Bereich der Mikro- und Nanofluidik eine Rolle spielen. Dies könnten z. B. Anwendungen zur eindimensionalen Elektrophorese oder Blutanalyse sein. Ferner könnten solche nanoskopischen Röhren und Kanäle unterhalb der Oberfläche einer Oxidmatrix zur DNA-Analyse (d. h. zur DNA-Chromatographie) verwendet werden. Es ließen sich so auch mikro- und nanoskopische Druckköpfe realisieren.
  • Anwendungen im Bereich der Photonik bzw. Nanooptik sind ebenfalls denkbar. Da die Oxidmatrix, in welche die Nanodrähte/Nanostrukturen eingebettet sind, transparent sein kann (etwa HSQ), können geordnete Nanostrukturen an der Grenzfläche in Anwendungen ausgenutzt werden.
  • Bestehen die transferierten Nanodrähte aus pn-Halbleiterübergängen können die in die Oxidmatrix eingebetteten Nanodrähte als Dioden-Anordnung verwendet werden. In die Oxidmatrix integrierte metallische Nanodrähte könnten auch als Antennen-Anordnung eingesetzt werden.
  • Auch könnten die vergrabenen Nanodrähte als Gate-Elektroden fungieren, die auf der planarisierten Oberfläche abgelegte Graphenschichten oder ähnliche zweidimensionale Schichten elektrostatisch steuern. Hier würden vergrabene kontaktierte Nanodrähte als Steuerelektroden fungieren worauf die Graphenschicht deponiert würde. Anschließend wäre kein weiterer Lithographie-Schritt notwendig, um die Steuerelektroden zu kontaktieren. Dies verhindert vorteilhaft, dass die Graphenschicht verunreinigt werden kann und ermöglicht Graphenbauteile mit sehr hohen elektronischen Mobilitäten (etwa für schnelle Transistoranwendungen).
  • Da die Oxidmatrix die Nanodrähte schützt, können auch hohle Nanodrähte, also Nanoröhren, übertragen werden, und etwa biologische Zellen elektrisch kontaktieren und verbinden, die etwa nach dem erfindungsgemäßen Verfahren gemeinsam mit den Nanodrähten in der Trägermatrix transferiert wurden.
  • Spezieller Beschreibungsteil
  • Nachfolgend wird die Erfindung anhand einiger Figuren und eines Ausführungsbeispiels näher erläutert, ohne dass dadurch eine Einschränkung des Schutzbereiches bewirkt wird. Es zeigen:
  • 1: (a) Rasterelektronenmikroskop-Aufnahme einer konventionellen Bedampfung von Nanodrähten mit dünnen Metallschichten mit Unterbrechungen in den elektrischen Kontakten aufgrund von Abschattungseffekten.
    (b) Dazu berechnete lokale Magnetisierung im Querschnitt entlang eines Kobaltkontaktes.
  • 2: Rasterelektronenmikroskop-Aufnahme eines planarisierten und kontaktierten Indiumnitrid-Nanodrahts [2].
  • 3: Beispiel-Layout für ein herkömmliches Ausgangssubstrat.
  • 4: Beispiel-Layout für ein herkömmliches Zielsubstrat.
  • 5: Schematische Darstellung eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens. Im oberen Teil: erfindungsgemäße Verfahrensschritte für die Planarisierung von Nanostrukturen. Im unteren Teil: optionale weitere Verfahrensschritte zur vertikalen Integration von mehreren Nanostrukturschichten.
  • 6: Rasterelektronenmikroskop-Aufnahme eines Indiumnitrid-Nanodrahts nach dem Ablegen auf einem Polymethylacrylat(PMMA)-Lack.
  • 7: Optische Mikroskopie-Aufnahme erfindungsgemäß selektiv entwickelter kachelförmiger HSQ-Strukturen auf der PMMA-Schicht mit einer typischen Kantenlänge von 1,44 mm vor dem Waferbonden.
  • 8: Optische Mikroskopie-Aufnahme einer von einem Ausgangssubstrat auf ein Zielsubstrat übertragenen HSQ-Kachel.
  • 9: Darstellung von Beispielen von erfolgreich auf ein Zielsubstrat übertragenen Nanodrähten, eingebettet in einer Oxidmatrix.
  • 10: Illustration der Vorteile des erfindungsgemäßen Verfahrens zum Planarisieren von Nanostrukturen unterschiedlicher Größe.
  • 11: Illustration der Vorteile des erfindungsgemäßen Verfahrens zur vertikalen Integration von Nanostrukturen mit Durchkontaktierungen.
  • In 1(a) erkennt man das bei einer konventionellen Bedampfung von Nanodrähten mit dünnen Metallschichten häufig auftretende nachteilige Resultat, dass aufgrund von Abschattungseffekten eine Unterbrechung in den elektrischen Kontakten auftritt. Insbesondere weisen ferromagnetische Kontakte, etwa aus Kobalt, deutliche Störungen der Homogenität der Magnetisierung auf, welche für viele Bauteile der Spintronik zwingend erforderlich ist, und in 1(b) dargestellt ist.
  • In 1(b) ist die berechnete lokale Magnetisierung im Querschnitt entlang eines Kobalt-Kontaktes, der mittels konventioneller Aufdampfung (ohne vorherige Planarisierung des Nanodrahts) um den hier kreisförmigen Nanodrahtquerschnitt gelegt ist, dargestellt. Dabei wird das angegebene äußere Magnetfeld entlang der Hauptachse des Kobaltstreifens, also senkrecht zum Nanodraht und parallel zum Substrat angelegt.
    Pfeile innerhalb des Kobalt-Kontaktes: lokale Orientierung der magnetischen Momente
    grau hinterlegt: lokale Magnetisierung zeigt überwiegend nach rechts
    helle Bereiche: lokale Magnetisierung zeigt überwiegend nach links
    Pfeile rechts: Orientierung des äußeren Magnetfeldes relativ zum Kobalt-Kontakt; die Länge der Pfeile spiegelt die Stärke des äußeren Magnetfeldes wider.
  • In 2 ist eine Aufnahme eines Indiumnitrid-Nanodrahts zu sehen, welcher nach einem in [2] beschriebenen Verfahren planarisiert und kontaktiert wurde. Der Nanodraht wurde dabei vollständig in HSQ eingebettet und anschließend mittels reaktivem Trockenätzen erneut freigelegt, sodass dieser an der Oberseite elektrisch kontaktiert werden konnte. Der Metallstreifen aus Kobalt zeigt infolge dessen nur eine geringe Krümmung und keine Unterbrechungen wie etwa in 1(a). Ein unmittelbares Umschalten der Magnetisierungsrichtung zwischen zwei diskreten Zuständen ohne zwischenzeitliche Domänenbildung an der Kontaktstelle zum Nanodraht, wie in 1(b) dargestellt, wird so möglich.
  • In den 3 und 4 sind beispielhafte Entwürfe für ein Ausgangssubstrat (3) und für ein Zielsubstrat (4) dargestellt. Dargestellt sind die Bereiche mit den HSQ-Kacheln, den Positionierungsmarkern und den Markern für die Elektronenstrahllithografie (hier Negativmarker).
  • In 5 sind im oberen Bereich unter Punkt A schematisch die Verfahrensschritte eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens dargestellt. Ein 2-Zoll Silizium-Wafer, d. h. das Ausgangssubstrat AS (1)), wird zuerst mit Aceton, Isopropanol, Piranha (Verdünnung mit Wasser im Verhältnis 1:1) und 1-prozentiger Flusssäure gereinigt. Mit optischer Lithografie und reaktivem Ionenätzen werden Negativmarker für die Elektronenstrahllithografie erzeugt. Mittels Elektronenstrahllithografie werden Strukturen definiert und anschließend in den Wafer durch reaktives Ionenätzen übertragen, die Bereiche definieren, in denen später Nanostrukturen/Nanodrähte deponiert werden sollen (siehe 3). Anschließend wird der Wafer mit PMMA 649.04 belackt (PMMA (6)). Eine Aufschleudergeschwindigkeit von 6000 rpm ergibt eine Schichtdicke von 120 nm.
  • Der Wafer wird anschließend mindestens 10 min bei 180°C ausgeheizt, damit der Lack in darauffolgenden Schritten nicht weiter Lösungsmittel ausgast.
  • In einem weiteren Schritt werden Nanodrähte (Nanostrukturen (2)) mechanisch auf die PMMA-Schicht transferiert.
  • Dazu kann etwa das Ausgangssubstrat mit dem Wachstumssubstrat in Kontakt gebracht werden, auf welchem die Nanostrukturen epitaktisch erzeugt wurden. Alternativ können Nanostrukturen auch in Lösung, beispielsweise in Isopropanol, auf das Ausgangssubstrat aufgebracht werden. Das Lösungsmittel verdampft anschließend während die Nanostrukturen dort verbleiben. Das hierfür eingesetzte Lösungsmittel sollte so gewählt werden, dass die auflösbare Lackschicht (6) nicht angegriffen wird, die ja später in einem anderen Lösungsmittel aufgelöst werden soll. Auch ein gezielter Transfer mittels Mikromanipulatoren oder ähnliche Verfahren sind möglich. Im vorliegenden Fall erfolgte die Transferierung mechanisch mit einem Reinraumtuch. Die transferierten Nanodrähte sind in der 5 beispielhaft im Querschnitt kreisförmig illustriert.
  • Anschließend wird das aufschleuderbare Glas bzw. das fließfähige Oxid (HSQ (3)) mit einer Lackschleuder aufgebracht, welches die Nanodrähte vollkommen einschließt.
  • In 5 sind zudem Strukturen zu erkennen, die mittels Elektronenstrahllithografie in das HSQ geschrieben wurden. Solche mittels Elektronenstrahl geschriebenen Bereiche verändern sich stöchiometrisch, so dass eine Oxidmatrix entsteht, in welche die Nanodrähte bzw. Nanostrukturen eingebettet sind. Das umgewandelte HSQ kann vorteilhaft selektiv entwickelt werden (mittels Entwickler MF® CD-26), ohne dass das PMMA angegriffen wird. Mittels reaktivem Ionenätzen können die selektiv entwickelten Bereiche durch ein Sauerstoffplasma ins PMMA übertragen werden. Ein solches Vorgehen ermöglicht ein besseres Ausgasen beim Waferbonden und ein verbessertes Ablösen, da das Lösungsmittel leichter zwischen die verbundenen Wafer dringen kann.
  • Die verbleibenden PMMA-Kacheln unterhalb der HSQ-Kacheln, die mit diesen die Nanostrukturen an der Grenzfläche einschließen, wurden auch durch den Elektronenstrahl belichtet während die HSQ-Schicht mittels Elektronenstrahllithografie strukturiert wurde. Da dies die Methacrylsäuremethylester-Ketten des PMMA aufbricht (PMMA ist ein Positivlack) sind diese Bereiche während des Waferbondens möglicherweise weniger anfällig dafür nachteilig auszuhärten und können auch leichter durch ein Lösungsmittel aufgelöst werden.
  • Dann erfolgt die Verbindung des Ausgangssubstrats mit dem Zielsubstrat, welches zuvor ebenfalls mit HSQ belackt wurde, mittels Waferbonden. Dazu wird ein zweiter vorgereinigter 2-Zoll-Wafer als Zielsubstrat (ZS (5)) mit Negativmarkern für die Elektronenstrahllithografie strukturiert (siehe 4), um die weitere Prozessierung nach dem Planarisierungsverfahren, d. h. die eigentliche elektrische Kontaktierung, zu ermöglichen. Er wird ebenfalls belackt (HSQ (4)), kurz ausgeheizt, um das Lösungsmittel zu verdampfen, und in einem Imprint-Verfahren kopfüber mit dem Ausgangssubstrat verbunden. Vorteilhaft können für das Waferbonden beispielsweise dieselben Anlagen benutzt werden, die für Nanoimprint verwendet werden. Anschließend können die beiden Wafer (AS (1) und ZS (5)) in Aceton voneinander gelöst werden, wobei die PMMA-Schicht (PMMA (6) unterhalb der Nanodrähte (2) dabei aufgelöst wird.
  • Schließlich können die nun planarisierten Nanodrähte elektrisch kontaktiert werden, indem mittels Elektronenstrahllithografie Elektroden definiert werden, die anschließend metallisiert werden.
  • Im unteren Abschnitt B der 5 sind weitere optionale Verfahrensschritte dargestellt. Dabei wird das zuvor erstellte Zielsubstrat mit den in der HSQ(3)-Schicht eingebetteten Nanostrukturen (2) und den darauf angeordneten Elektroden erneut belackt ((HSQ (7)).
  • Analog zu den unter Punkt A dargestellten Verfahrensschritten wird ein weiteres Ausgangssubstrat (AS (1)) mit PMMA belackt (PMMA (9)) und darauf weitere Nanostrukturen (8) aufgebracht. Diese werden durch ein weiteres aufschleuderbares Glas bzw. ein fließfähiges Oxid (HSQ (10)) vollkommen eingeschlossen und diese Schicht ggfs. mittels Elektronenstrahllithografie strukturiert. Beide so erzeugte Substrate werden mittels Waferbonden verbunden und das Ausgangssubstrat wie unter Punkt A anschließend entfernt.
  • Die Verfahrensschritte unter Punkt B können beliebig wiederholt werden, so dass Lagen mit eingebetteten Nanostrukturen erhalten werden, die jeweils elektrisch kontaktierbar sind. Die Ausrichtung der Nanostrukturen kann dabei in jeder Ebene unterschiedlich sein.
  • 6 zeigt die Rasterelektronenmikroskop-Aufnahme eines Indiumnitrid-Nanodrahtes auf einer PMMA-Lackschicht. Der Nanodraht wurde dabei mit Hilfe eines Reinraumtuchs auf die Lackschicht transferiert. Gut zu erkennen ist, dass der Nanodraht ganz leicht in die PMMA-Schicht eingesunken ist.
  • Eine auf das Zielsubstrat übertragene HSQ-Kachel mit darin eingebetteten Nanodrähten ist im Anhang in der 8 zu sehen. 7 zeigt eine optische Mikroskopie-Aufnahme der selektiv entwickelten HSQ-Kacheln auf der PMMA-Schicht. In den HSQ-Kacheln in 7 sind die eingebetteten Nanodrähte aus Indiumnitrid nicht sichtbar. Die Kantenlänge der abgebildeten Kachel beträgt 1,44 mm.
  • In der optischen Mikroskopie-Aufnahme in 8 erkennbar ist die HSQ-Kachel in der linken unteren Bildhälfte erfolgreich vom Ausgangssubstrat auf das Zielsubstrat übertragen worden. Die in der Oxidmatrix eingebetteten Nanodrähte befinden sich nach dem hier bereits erfolgten Ablösen des Ausgangssubstrats durch das Auflösen der PMMA-Schicht direkt unterhalb der HSQ-Oberfläche. In der oberen rechten Bildhälfte sind zuvor geätzte Negativmarker für die anschließende Elektronenstrahllithografie zu sehen. Die aufgebrachten HSQ-Schichten behindern dabei vorteilhaft nicht die nachfolgenden Elektronenstrahllithografie-Schritte.
  • Nach der erneuten Reinigung kann das Ausgangssubstrat vorteilhaft für weitere Prozessschritte verwendet werden, um weitere Oxidschichten mit darin eingebetteten Nanostrukturen/Nanodrähten zu übertragen.
  • Die 9 zeigt Rasterelektronenmikroskopie-Aufnahmen, bei denen jeweils Nanodrähte (hell) eingebettet in einer Oxidmatrix (dunkelgrau) zu erkennen sind, die zuvor mit Hilfe des erfindungsgemäßen Verfahrens erfolgreich von einem Ausgangssubstrat auf ein Zielsubstrat übertragen wurden.
  • Die 10 und 11 zeigen in Illustrationen, wie Nanostrukturen nach einer erfindungsgemäßen Planarisierung elektrisch kontaktiert werden können.
  • In 10 wird der Aspekt unterschiedlicher Größen der eingebetteten Nanostrukturen verdeutlicht. Für alle Nanostrukturen erfolgt eine optimale Planarisierung, gleich welcher Größe, sodass elektrische Kontakte und insbesondere magnetische Elektroden nicht durch Abschattungseffekte in ihrer Funktion beeinträchtigt werden.
  • Gemäß 11 ermöglicht das erfindungsgemäße Verfahren vorteilhaft eine vertikale Integration mit Durchkontaktierungen. Für gekoppelte Nanodraht-Transistor Bauteile kann der Transfer der in die Oxidmatrix eingebetteten Nanostrukturen iterativ wiederholt werden. Bei dieser vertikalen Integration können Durchkontaktierungen, so genannte Vias, bei der lithografischen Strukturierung der HSQ-Schichten berücksichtigt werden und so automatisch an der erwünschten Stelle erzeugt werden. Lage für Lage können so Vielfachschichten aus Nanodraht-Netzwerken iterativ aufgebaut werden. Wahlweise können bzw. müssen (abhängig von der konkreten Ausgestaltung des erfindungsgemäßen Verfahrens) zwischen zwei Schichten selektive Ätzschritte mit einer Lackmaske durchgeführt werden, um Vias durch die Schicht zu führen.
  • In der Anmeldung zitierte Literatur:
    • [1] Zimmler et al., Nano Lett. 8, 1695, 2008
    • [2] Heedt et al., Nano Lett. 12, 4437, 2012
    • [3] Cui et al., Appl. Phys. Express 7, 085001, 2014
    • [4] Chung et al., IEEE Electron Device Lett. 30, 2, 2009
    • [5] Chung et al., IEEE Electron Device Lett. 30, 10, 2009
    • [6] Sheng et al., Nanotechnology 24, 0252014, 2013
    • [7] Flöhr et al., Rev. Sci. Instrum. 82, 113705, 2011
    • [8] Ferry, Science 319, 579–580, 2008

Claims (15)

  1. Verfahren zur Planarisierung von Nanostrukturen, – bei dem auf der Oberfläche eines Ausgangssubstrats (1) wenigstens eine Nanostruktur (2) angeordnet wird, – bei dem auf dieselbe Oberfläche des Ausgangssubstrats (1) eine erste Schicht (3) aufgebracht wird, die die wenigstens eine Nanostruktur (2) einbettet, – und bei dem auf diese erste Schicht (3) ein Zielsubstrat (5) aufgebracht wird, – wobei im Anschluss daran das Ausgangssubstrat (1) von der ersten Schicht (3) getrennt wird, so dass die wenigstens eine darin eingebettete Nanostruktur (2) eine plane freie Oberfläche aufweist, dadurch gekennzeichnet, – dass vor dem Aufbringen der wenigstens einen Nanostruktur (2) auf das Ausgangssubstrat (1) eine zusätzliche Schicht (6) auf die Oberfläche des Ausgangssubstrats (1) aufgebracht wird, – und dass das Ablösen des Ausgangssubstrats (1) von der ersten Schicht (3) mit Hilfe eines Lösungsmittels erfolgt.
  2. Verfahren nach Anspruch 1, bei dem eine Nanostruktur (2) umfassend Elementhalbleiter der vierten chemischen Hauptgruppe, Verbindungshalbleiter der dritten und fünften chemischen Hauptgruppen oder Verbindungshalbleiter der zweiten und sechsten chemischen Hauptgruppen eingesetzt wird.
  3. Verfahren nach Anspruch 1 oder 2, bei dem das Zielsubstrat (5) über eine zweite Schicht (4) auf diese erste Schicht (3) aufgebracht wird.
  4. Verfahren nach vorhergehendem Anspruch 3, bei dem die zweite Schicht (4) Wasserstoff-Silsesquioxan (HSQ) umfasst.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die zusätzliche Schicht (6) ein in einem Lösungsmittel auflösbares Material aufweist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die zusätzliche Schicht (6) Polymethylmethacrylat (PMMA), ein Polymer aus Methylmethacrylat und Methacrylsäure (Copolymer PMMA/MA) oder einen optischen Photolack umfasst.
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die zusätzliche Schicht (6) in mehreren Schritten auf die Oberfläche des Transfersubstrats (1) aufgebracht wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem die zusätzliche Schicht (6) zunächst temperaturbehandelt wird, bevor die wenigstens eine Nanostruktur (2) aufgebracht wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem die erste Schicht (3), die die wenigstens eine Nanostruktur (2) einbettet, ein aufschleuderbares Glas oder ein fließfähiges Oxid, insbesondere Wasserstoff-Silsesquioxan (HSQ) umfasst.
  10. Verfahren nach einem der Ansprüche 1 bis 9, bei dem die erste Schicht (3), die die Nanostruktur (2) einbettet, zunächst strukturiert wird, bevor auf diese strukturierte Schicht das zweite Substrat (5) aufgebracht wird.
  11. Verfahren nach einem der Ansprüche 1 bis 10, bei dem das Ablösen des Transfersubstrats (1) von der ersten Schicht (3) mit einem Aceton aufweisenden Lösungsmittel oder Cyclopentanon oder Dimethylsulfoxid erfolgt.
  12. Verfahren nach einem der Ansprüche 1 bis 11, bei dem die Nanostruktur epitaktisch erzeugt wird.
  13. Verfahren nach einem der Ansprüche 1 bis 12, bei dem die Anordnung der Nanostruktur auf dem Ausgangssubstrat mithilfe einer Dispersion, umfassend die Nanostruktur, oder über einen Mikromanipulator erfolgt.
  14. Verfahren nach einem der Ansprüche 1 bis 13, bei dem als Nanostruktur ein Nanodraht bzw. ein Netzwerk aus verbundenen Nanodrähten angeordnet wird.
  15. Verfahren nach einem der Ansprüche 1 bis 14, bei dem das resultierende zweite Substrat (5) mit der ersten Schicht (3) und der wenigstens einen darin eingebetteten Nanostruktur (2) nachfolgend bei einem Verfahren nach Anspruch 1 als Zielsubstrat eingesetzt wird, so dass ein System von mehreren übereinander angeordneten Schichten mit eingebetteten Nanostrukturen erzeugt werden kann, wobei die Nanostrukturen durch vertikale Durchkontaktierungen verbunden werden können.
DE102015015452.4A 2015-12-02 2015-12-02 Verfahren zum Planarisieren von Nanostrukturen Pending DE102015015452A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102015015452.4A DE102015015452A1 (de) 2015-12-02 2015-12-02 Verfahren zum Planarisieren von Nanostrukturen
US15/779,856 US10714568B2 (en) 2015-12-02 2016-10-22 Method for producing a flat free contacting surface for semiconductor nanostructures
EP16798073.9A EP3384533A1 (de) 2015-12-02 2016-10-22 Verfahren zur herstellung einer planen freien kontaktierfläche für halbleiternanostrukturen
JP2018521068A JP6845850B2 (ja) 2015-12-02 2016-10-22 半導体ナノ構造体のための平坦な自由接触面を製造するための方法
PCT/DE2016/000379 WO2017092723A1 (de) 2015-12-02 2016-10-22 Verfahren zur herstellung einer planen freien kontaktierfläche für halbleiternanostrukturen
CN201680063910.1A CN109075189B (zh) 2015-12-02 2016-10-22 用于制造半导体纳米结构的平坦的自由接触面的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015015452.4A DE102015015452A1 (de) 2015-12-02 2015-12-02 Verfahren zum Planarisieren von Nanostrukturen

Publications (1)

Publication Number Publication Date
DE102015015452A1 true DE102015015452A1 (de) 2017-06-08

Family

ID=57348409

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015015452.4A Pending DE102015015452A1 (de) 2015-12-02 2015-12-02 Verfahren zum Planarisieren von Nanostrukturen

Country Status (6)

Country Link
US (1) US10714568B2 (de)
EP (1) EP3384533A1 (de)
JP (1) JP6845850B2 (de)
CN (1) CN109075189B (de)
DE (1) DE102015015452A1 (de)
WO (1) WO2017092723A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110121434A1 (en) * 2008-04-27 2011-05-26 Xiuling Li Method of fabricating a planar semiconductor nanowire
US20140021492A1 (en) * 2012-07-20 2014-01-23 3M Innovative Properties Company Structured lamination transfer films and methods
US20150207107A1 (en) * 2014-01-20 2015-07-23 3M Innovative Properties Company Lamination transfer films for forming articles with engineered voids

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340822B1 (en) * 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
KR100362377B1 (ko) * 2000-12-05 2002-11-23 한국전자통신연구원 탄소 나노 튜브를 이용한 전계 방출 소자 및 그 제조 방법
US6849558B2 (en) * 2002-05-22 2005-02-01 The Board Of Trustees Of The Leland Stanford Junior University Replication and transfer of microstructures and nanostructures
US7569470B2 (en) * 2005-05-27 2009-08-04 The Provost Fellows And Scholars Of The College Of The Holy And Undivided Trinity Of Queen Elizabeth Near Dublin Method of forming conducting nanowires
KR101285575B1 (ko) * 2005-09-29 2013-07-15 다우 코닝 코포레이션 금속성 기판으로부터 고온 필름 및/또는 소자를 박리시키는 방법
US20070269750A1 (en) * 2006-05-19 2007-11-22 Eastman Kodak Company Colored masking for forming transparent structures
US8846143B2 (en) * 2006-07-10 2014-09-30 California Institute Of Technology Method for selectively anchoring and exposing large numbers of nanoscale structures
US8130007B2 (en) * 2006-10-16 2012-03-06 Formfactor, Inc. Probe card assembly with carbon nanotube probes having a spring mechanism therein
US20080134961A1 (en) * 2006-11-03 2008-06-12 Zhenan Bao Single-crystal organic semiconductor materials and approaches therefor
KR20100067088A (ko) * 2007-08-28 2010-06-18 캘리포니아 인스티튜트 오브 테크놀로지 수직으로 배열된 와이어 어레이의 성장을 위한 웨이퍼 재사용 방법
KR101272012B1 (ko) * 2007-11-28 2013-06-07 삼성전자주식회사 반도체 장치의 제조 방법
CN101178957B (zh) * 2007-12-04 2011-07-27 河南科技大学 铜合金接触线的制备方法
US8470701B2 (en) * 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
WO2010010838A1 (ja) * 2008-07-25 2010-01-28 コニカミノルタホールディングス株式会社 透明電極および透明電極の製造方法
WO2010022064A1 (en) * 2008-08-21 2010-02-25 Nanocrystal Corporation Defect-free group iii - nitride nanostructures and devices using pulsed and non-pulsed growth techniques
US8648525B2 (en) 2009-06-24 2014-02-11 Konica Minolta Holdings, Inc. Transparent electrode, purifying method of conductive fibers employed in transparent electrode and organic electroluminescence element
US9748421B2 (en) * 2009-12-04 2017-08-29 The Board Of Trustees Of The Leland Stanford Junior University Multiple carbon nanotube transfer and its applications for making high-performance carbon nanotube field-effect transistor (CNFET), transparent electrodes, and three-dimensional integration of CNFETs
US8974967B2 (en) * 2009-12-21 2015-03-10 The Board Of Trustees Of The Leland Stanford Junior Univerity Nanotube-based nanomaterial membrane
JP2011134856A (ja) * 2009-12-24 2011-07-07 Toshiba Corp パターン形成方法
EP2539904A4 (de) * 2010-02-27 2018-01-10 Innova Dynamics, Inc. Strukturen mit in den oberflächen eingebetteten zusatzstoffen und herstellungsverfahren dafür
CN101905448B (zh) * 2010-06-23 2013-05-22 清华大学 一种用于化学机械平坦化的抛光垫及其制造方法
US8518736B2 (en) * 2010-12-29 2013-08-27 Georgia Tech Research Corporation Growth and transfer of monolithic horizontal nanowire superstructures onto flexible substrates
US8492208B1 (en) * 2012-01-05 2013-07-23 International Business Machines Corporation Compressive (PFET) and tensile (NFET) channel strain in nanowire FETs fabricated with a replacement gate process
US8823075B2 (en) * 2012-11-30 2014-09-02 Sandisk Technologies Inc. Select gate formation for nanodot flat cell
CN103077888B (zh) * 2013-01-11 2015-07-01 西安交通大学 一种用于在单纳米线上制备电极的方法
CN103779400A (zh) * 2013-06-09 2014-05-07 国家纳米科学中心 一种复合电极及其制备方法
KR102074942B1 (ko) * 2013-07-29 2020-02-10 삼성전자 주식회사 비휘발성 메모리 트랜지스터 및 이를 포함하는 소자
US9090454B2 (en) * 2013-08-27 2015-07-28 Freescale Semiconductor, Inc. Sequential wafer bonding
US20150179877A1 (en) * 2013-12-20 2015-06-25 LuxVue Technology Corporation Nanowire device
US9583533B2 (en) * 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
CN106029556B (zh) * 2014-04-09 2019-06-18 美国陶氏有机硅公司 疏水制品
CN104282575B (zh) * 2014-09-26 2017-06-06 北京大学 一种制备纳米尺度场效应晶体管的方法
CN104485284B (zh) * 2014-12-24 2017-06-27 北京大学 一种可控阵列纳米线及其场效应晶体管的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110121434A1 (en) * 2008-04-27 2011-05-26 Xiuling Li Method of fabricating a planar semiconductor nanowire
US20140021492A1 (en) * 2012-07-20 2014-01-23 3M Innovative Properties Company Structured lamination transfer films and methods
US20150207107A1 (en) * 2014-01-20 2015-07-23 3M Innovative Properties Company Lamination transfer films for forming articles with engineered voids

Non-Patent Citations (13)

* Cited by examiner, † Cited by third party
Title
C.C. Hsu, F.S. Huang: "Fabrication for Cu/Hydrogen Silsesquioxane Damascene Structure by Nanoimprint", Journal of The Electrochemical Society 157, pp. H443-H448 (2010) *
Chung et al., IEEE Electron Device Lett. 30, 10, 2009
Chung et al., IEEE Electron Device Lett. 30, 2, 2009
Cui et al., Appl. Phys. Express 7, 085001, 2014
Ferry, Science 319, 579–580, 2008
Flöhr et al., Rev. Sci. Instrum. 82, 113705, 2011
H.J.H. Chen et al.: "Fabrication of Au nanowires on hydrogen silsesquioxane by nanoimprint transfer", Nanotechnology 16, pp. 2913-2918 (2005) *
Heedt et al., Nano Lett. 12, 4437, 2012
S. Heedt et al.: "Electrical Spin Injection into InN Semiconductor Nanowires", Nano Letters 12, pp. 4437-4443 (2012) *
Sheng et al., Nanotechnology 24, 0252014, 2013
Y. Sheng et al.: "Fabrication of lateral electrodes on semiconductor nanowires through structurally matched insulation for functional optoelectronics", Nanotechnology 24, 025204 (2013) *
Z. Cui et al.: "Characterizing the electron transport properties of a single <110> InAs nanowire", Applied Physics Express 7, 085001 (2014) *
Zimmler et al., Nano Lett. 8, 1695, 2008

Also Published As

Publication number Publication date
JP2019504465A (ja) 2019-02-14
EP3384533A1 (de) 2018-10-10
JP6845850B2 (ja) 2021-03-24
CN109075189A (zh) 2018-12-21
US20180366543A1 (en) 2018-12-20
US10714568B2 (en) 2020-07-14
CN109075189B (zh) 2022-03-25
WO2017092723A1 (de) 2017-06-08

Similar Documents

Publication Publication Date Title
DE10217362B4 (de) Gezielte Abscheidung von Nanoröhren
DE112017007386B4 (de) Schattenmasken-Seitenwand-Tunnelkontakt für die Quantendatenverarbeitung und Verfahren zum Bilden eines solchen Kontakts
DE60206913T2 (de) Herstellung einer molekülare elektronische schaltung mittels stanzens
DE102008009365B4 (de) Verfahren zur Herstellung einer elektronischen Vorrichtung mit nichtflüchtigem Speicher unter Verwendung von Nanodraht als Ladungskanal und Nanoteilchen als Ladungsfalle
DE102012217482A1 (de) Strukturieren von Kontakten in Kohlenstoff-Nanoröhren-Einheiten
DE102008060644A1 (de) Herstellung einer Graphennanovorrichtung
DE102017002616A1 (de) Verfahren zur in-situ Herstellung von &#34;Majorana-Materialien - Supraleiter&#34; Hybridnetzwerken, sowie eine durch das Verfahren hergestellte Hybridstruktur
DE10134866A1 (de) Verfahren zum horizontalen Ziehen von Kohlenstoff-Nanoröhren und Feldeffekttransistor, der die durch das Verfahren gezogenen Kohlenstoff-Nanoröhren verwendet
DE102009035615A1 (de) Entfernen der Ausbuchtungseffekte in der Nanomusterung
DE112018004186T5 (de) Fertigungsprozesse für effektiv transparente Kontakte
DE112010000849T5 (de) Verfahren zum Bilden von Source- und Drain-Elektoden organischer Dünnfilmtransistoren durch stromloses Plattieren
WO2005076679A2 (de) Verfahren zum anordnen einer leitungsstruktur auf einem substrat und substrat mit der leitungsstruktur
DE102008060645A1 (de) Leiterplatte mit ausgerichteten Nanostrukturen
DE102015015452A1 (de) Verfahren zum Planarisieren von Nanostrukturen
EP1803148A1 (de) Verfahren zur herstellung von submikronstrukturen
WO2020221525A1 (de) Verfahren zur herstellung eines 2d-materials, 2d-material und dessen anwendungen
DE19852543B4 (de) Verfahren zur Herstellung von Nanometer-Strukturen, insbesondere für Bauelemente der Nanoelektronik
KR20150093977A (ko) 이차원 물질을 이용한 접합 전자 소자의 제조방법
EP3401731A1 (de) Stempel mit einer stempelstruktur sowie vorrichtung und verfahren zu dessen herstellung
US8227179B2 (en) Manufacturing cross-structures of nanostructures
DE202012102039U1 (de) Nanostruktur
DE112013001196B4 (de) Verfahren und Vorrichtungen zur Positionierung von Nanoobjekten
CN112271257B (zh) 一种可拉伸半导体器件的制备方法
DE102005051972B4 (de) Kombiniertes Elektronenstrahl- und optisches Lithographieverfahren
KR100820182B1 (ko) 나노임프린팅 리소그래피를 이용한 나노와이어 소자제조방법

Legal Events

Date Code Title Description
R012 Request for examination validly filed