CN109075189A - 用于制造半导体纳米结构的平坦的自由接触面的方法 - Google Patents

用于制造半导体纳米结构的平坦的自由接触面的方法 Download PDF

Info

Publication number
CN109075189A
CN109075189A CN201680063910.1A CN201680063910A CN109075189A CN 109075189 A CN109075189 A CN 109075189A CN 201680063910 A CN201680063910 A CN 201680063910A CN 109075189 A CN109075189 A CN 109075189A
Authority
CN
China
Prior art keywords
layer
nanostructure
nano wire
hsq
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680063910.1A
Other languages
English (en)
Other versions
CN109075189B (zh
Inventor
S.黑特
J.格哈茨
T.舍珀斯
D.格吕茨马歇尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Publication of CN109075189A publication Critical patent/CN109075189A/zh
Application granted granted Critical
Publication of CN109075189B publication Critical patent/CN109075189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明涉及一种用于制造半导体纳米结构的平坦的自由接触面的方法，其中至少一个纳米结构（2）布置在起始衬底（1）的表面上，在所述转移衬底的（1）的相同表面上施加第一层（3），所述第一层将所述至少一个纳米结构（2）嵌入，并且将第二衬底（5）施加到所述第一层（3）上，其中随后将所述转移衬底（1）与所述第一层（3）分离，使得至少一个嵌入其中的纳米结构（2）具有平坦的自由表面。根据本发明，在将所述至少一个纳米结构（2）施加到所述转移衬底（1）上之前将可通过溶剂溶解的附加层（6）施加到所述转移衬底（1）的表面上，并且借助溶剂将所述转移衬底（1）与所述第一层（3）分离。通过该方式能够实现纳米结构的平坦化/堆叠和随后变得容易的电接触。在迭代应用方法步骤的情况下，可以有利地构建例如由水平定向的纳米线网络构成的多重层（图5B）。

Description

用于制造半导体纳米结构的平坦的自由接触面的方法
技术领域
本发明涉及例如在电接触之前用于平坦化纳米结构、特别是纳米线的新型方法。本发明还涉及用于垂直堆叠多个纳米结构的方法，这意味着，用于制造具有嵌入纳米线或纳米线网络或可以电接触的其他纳米结构的一个或多个层。
背景技术
多年来一直是深入研究的主题的自组织纳米结构、尤其是半导体纳米线可以不久用作计算机芯片中的基本构件。这一方面归因于III / V族半导体纳米线中相对于传统硅CMOS技术的显著优越的电子迁移率。此外存在光电功能的可能性以及在自旋电子学领域中使用新型的可电控磁功能以及许多工作组所力求的量子计算领域中纳米线的使用。在自旋电子学领域中的应用是特别重要的，因为III / V族半导体纳米线通常也以下可能性，即除了电荷的电子特性之外还控制自旋、即控制晶体管中电子的自旋角动量。
在自旋电子学领域中，纳米线的充分利用导致特别的挑战，因为与可磁化电极的电接触需要纳米结构的先前的平坦化（图1）。
迄今为止用于纳米线的电接触的薄金属层可能由几何形状决定地（由于定向汽化渗镀中的阴影效应）而中断（图1a）。在用于自旋极化电流的电注入的铁磁材料中，可能发生局部磁化的不希望的和不均匀的定向（图1b）。这种畴形成使部件不能应用于自旋电子学领域。
在下文中也称为HSQ的可旋涂的氧化物（例如Dow Corning®的氢倍半硅氧烷）已经在文献中多次用于纳米线的平坦化（图2）。旋涂后，又通过反应离子蚀刻剥蚀HSQ层，直到纳米线上侧重新裸露[1-3]。
上述方法具有可以通过嵌入氧化物层而使各个纳米线平坦化的优点（图2）。然而，对于每个纳米线，取决于纳米线直径和局部氧化物层厚度，蚀刻时间必须准确地调整，并且在多个蚀刻步骤之间，必须借助原子力显微镜耗费地控制蚀刻进展。一方面，由此在一个样品上，仅仅具有相同直径的纳米结构/纳米线可以同时被最佳地平坦化。另一方面，反应离子蚀刻/等离子体蚀刻可能能够对纳米结构/纳米线（特别是其表面特性）产生不利影响。
另外，在应用中水平定向的纳米线或纳米线网络的垂直整合遇到大的工艺技术困难。计算机芯片生产的主要组成部分是CMP（化学机械平坦化）。对于在现代计算机芯片中常见的垂直集成来说，CMP具有决定性意义，因为总是多个由印制导线、晶体管或逻辑器件构成的层纳米级精确地相叠布置。由于CMP不能应用于纳米线和其他纳米结构或损害它们的结构完整性，因此需要可迭代方法，其在没有CMP或蚀刻步骤的情况下可以相叠地施加多个纳米线层，所述多个纳米线层可以通过垂直通孔接触（所谓的通孔；英文verticalinterconnect access，垂直互连接入）连接（图11）。
HSQ已经被用于层转移[4,5]。方法使用HSQ，以便借助晶片接合连接两个晶片。HSQ在此的目的不是转移或平坦化纳米结构，而是仅实现硅晶片和由GaN构成的层之间的连接。而且，起始衬底不是通过将接触层（例如由PMMA构成）溶解于溶剂中来去除，而是通过反应离子蚀刻剥蚀整个转移晶片（即起始衬底）。
sheng等人[6]提出了一种转移纳米线的方法。这里的目标是横向传导电流而不是轴向通过ZnO纳米线。为此，纳米线用铝蒸镀，并用粘合剂将转移晶片与铝层一起粘合到另一硅晶片上。由于铝和硅之间的化合仅仅是弱的，所以与铝层和嵌入其中的纳米线粘合的晶片可以通过机械剪切力分离。纳米线位于铝层中，并且在表面处是平坦的，因为所述纳米线最初形成了与硅的界面。这种方法也导致纳米线的平坦化。但是，在那里，纳米线嵌入到金属电极中。这将纳米线沿其生长轴电短路，并且因此不能够实现在本发明的意义上的应用。
特别地，在前述方法中，由纳米结构/纳米线构成的平面集成电路的垂直整合是不可能的。
发明内容
本发明的目的是提供一种用于平坦化纳米结构、特别是纳米线的方法，其克服了现有技术中的先前缺点。特别是，应该确保层内的电子功能。
此外，本发明的目的是提供一种用于将纳米结构嵌入到层中的方法，该方法可以迭代方式重复，并且能够以简单的方式实现在不同层中嵌入的纳米结构之间的连接。
这些目的通过具有独立权利要求的特征的方法来实现。该方法的有利设计方案在引用独立权利要求的权利要求中找到。
本发明的主题
本发明涉及一种用于平坦化纳米结构、特别是纳米线的方法。这种方法可以有利地用作纳米结构的电接触的预备步骤，并且还能够实现纳米结构、特别是纳米线或纳米线网络的垂直整合。
在此，例如单个纳米线或还有由连接的纳米线构成的网络可以理解成纳米结构。
合适的纳米结构例如包括InN，InAs，InSb，Si，Ge或Au。此外，SiGe，InP，GeSn，GaAs，碳纳米管（CNT），富勒烯（例如C60），石墨烯薄片，石墨烯纳米带，MoS2，Al，Ag，ZnO，CdS，CdSe，Bi2Te3，Bi 2Se3，Sb2Te3或HgTe也应该适合作为纳米结构的材料。特别地，也可以设想上述化合物的混合物。通常，第四化学主族的元素半导体，第三和第五或者第二和第六化学主族的化合物半导体以及金属适合作为纳米结构的材料。
在本发明的范围内，术语“平坦化”不仅理解为制造平坦化的表面，通过该表面可以与例如钛/金或铁磁体电接触。但是另一方面，它也意味着不同大的纳米结构在一个平面上的定向。垂直堆叠的可能性尤其是本发明的一个核心方面。
与Sheng等人[6]不同，本发明所基于的想法是不直接将纳米结构施加在转移衬底（起始衬底）上，该转移衬底在稍晚的时刻必须与纳米结构机械分离。
根据本发明，纳米结构因此不直接布置在转移衬底、例如Si晶片上，而是布置在能够容易溶解在溶剂中并且预先施加到转移衬底上的漆层上。
为此，在本发明的有利设计方案中，首先借助于电子束光刻定义并随后蚀刻到起始衬底中的位置标记（散射标记）可以在衬底中产生，以便稍后定位纳米线/纳米结构。这样的散射标记（例如实现为负标记）在图3中示出。
作为合适的起始衬底，例如可以提及包括Si，GaAs，InP，Ge，InAs，InGaAs，AlGaAs，GaN以及石英，蓝宝石，金刚石或甚至金属的衬底。通常，第四化学主族的Si和其他元素半导体，第三和第五或者第二和第六化学主族的化合物半导体适合作为衬底。衬底表面适宜地应该是平坦的并且在使用前经历无尘室技术的通常的清洁步骤。特别地，表面也可以具有氧化物或氮化物层或者可以与由氮化硼和/或石墨烯构成的层组合。
在根据本发明的方法中，在起始衬底（转移衬底）上首先以平面方式将可通过溶剂分离或溶解的漆层施加在先前清洁过的表面上。适用于此的漆层可以特别由聚甲基丙烯酸甲酯（PMMA）或由甲基丙烯酸甲酯和甲基丙烯酸构成的聚合物（共聚物PMMA/MA）或例如由光学光刻胶、诸如AZ 5214E，AZ P4620，AZ 4562 ，AZ nLOF 20xx等组成。漆层所需的层厚度可以是几纳米，但也可以在几微米的范围内。有利的漆层厚度在50和200nm之间。
漆层的施加在此可以通过已经已知的方法进行，诸如旋涂，滴涂或刷涂。
在本发明的一个优选设计方案中，所施加的漆首先与转移衬底一起被加热，以便能够实现可能存在的溶剂、例如乳酸乙酯从漆层中脱气。例如，对此可以将温度升高到约180℃。脱气时间通常在5到30分钟之间，根据漆层的层厚度，但通常并不重要。明显高于200℃的温度能够对漆的时效硬化产生不利影响。例如，对于120nm的漆层厚度，在180℃的最高温度下脱气10分钟是完全足够的。
在本发明的另一个有利的设计方案中，漆也可以在多个步骤中、即以多个层来施加，所述多个层必要时也可以包括不同的漆类型。为了脱气可能存在的溶剂而进行的加热在此典型地在每个单独施加的层之后进行。
可选地但并非强制地，还可以规定，在漆层脱气之后和在施加纳米结构之前或之后，将附加的助粘剂层施加到漆上。这种合适的助粘剂层可以包括例如六甲基二硅胺烷（HMDS）。
助粘剂层可以必要时在随后用溶剂处理期间同样溶解或溶化。但这不是强制必需的。
通常，施加的助粘剂层具有仅仅非常小的层厚度，特别是其有利地在漆层上构造为单层。可选的助粘剂层的施加在此可以通过已经已知的方法进行，诸如HMDS的化学气相沉积。
在接下来的方法步骤中，然后将纳米结构施加到漆层或助粘剂层上。这可以如从文献中已知地按照通常的方式进行。属于此的例如有在使用无尘室布的情况下的机械转移或通过其中首先将具有（PMMA）漆层的晶片作为起始衬底与其上外延产生纳米结构的生长衬底接触的方法，或者还有借助溶剂、例如异丙醇将纳米结构施加到起始衬底上，其中随后蒸发溶剂。也可以设想的是，借助微操纵器或类似的方法进行有针对性的转移[7]。
在进一步的方法步骤中，为了嵌入纳米结构/纳米线，将旋涂玻璃（英文：spin-onglass，旋涂玻璃，SOG）或可流动的氧化物施加到具有所布置的纳米结构的漆层或助粘剂层上，使得纳米结构完全或也部分嵌入到载体基质中。例如，HSQ漆或类似的可用于此目的。可设想的并且适合作为用于嵌入纳米结构的载体基质的还有除氧化物以外的其他可流动电介质、例如氮化物。
HSQ（英文：hydrogen silsesquioxane，氢倍半硅氧烷）理解为无机化合物，其虽然与石英（SiO2）具有相似的特性，但含有多个氢（H8Si8O12以及其他）并溶于溶剂中。HSQ漆通常在约90℃下加热，以便蒸发溶剂。
在本发明的一个有利的实施方案中，使用Dow Corning®的HSQ漆XR-1541。这里将HSQ溶解在溶剂甲基异丁基酮（MIBK）中。替代地，载体基质可以示例性地由类似的漆、诸如Dow Corning®的HSQ漆FOx® 1x和2x或其他可流动的氧化物产生。 HSQ漆的特征在于光学透明度和作为用于电子束光刻的电子束敏感的负胶的约6nm的高分辨率。如果在随后的可选步骤中不需要该特性，则也出现例如在使用用作旋涂玻璃的聚合物的情况下的其他变型。这示例性地包括商标霍尼韦尔ACCUGLASS®的聚甲基硅氧烷或硅酸盐基的可旋涂玻璃，它们同样可以用于平坦化纳米结构的目的。
载体基质的施加在此可以以一个步骤或也以多个步骤进行。所施加的漆层的典型层厚度例如对于HSQ漆XR-1541约为180nm，但可以通过在MIBK中稀释减小到约30nm。通过使用多重层或其他类似的漆、如FOx®1x和2x可以有利地实现微米范围内的层厚度。
待施加的载体基质的所需层厚度在此尤其取决于所用纳米结构的横截面。如果纳米结构的厚度使其成为必要，则漆的旋涂和加热可迭代地一直重复，直到纳米结构最佳地由HSQ或SOG包围。
在根据本发明的方法的一个有利设计方案中，可以在晶片接合之前进行先前的结构化，其中例如借助电子束光刻或EUV光刻将瓷砖形结构写入到HSQ层中（见图3）。作为显影剂例如有MF® CD-26，MF®-24A，AZ 326MIF或AZ 400K，它们不侵蚀或显影在纳米结构下的漆层。特别是对于该方面可以充分利用的是，纳米结构下的漆层设计成电子束光刻的正胶（例如PMMA）并且载体基质设计成电子束光刻的负胶（例如HSQ）。通过结构化的HSQ层可以一方面有利地减少与PMMA的接触面，这有助于随后的分离，因为溶剂可以更好地侵蚀PMMA。另一方面，在随后的晶片接合中，这些结构还有利地能够实现晶片之间的可能的溶剂残留物和氢的改进的逸出。同样，在晶片接合之前，通孔接触、所谓的通孔可以光刻地限定。
在根据本发明的方法的一个有利设计方案中，在HSQ层显影之后，可以借助氧等离子体去除位于HSQ层下的（有机）漆层的随后裸露的区域。这可以类似于HSQ层的上述的结构化，能够实现溶剂容易地渗入两个晶片之间以溶解漆层。晶片接合中的可能的气态反应产物的逸出也变得容易。
借助晶片接合或纳米压印光刻（英文：nanoimprint lithography），然后将具有嵌入的纳米结构的作为转移层的HSQ层与第二衬底（目标衬底）连接。在此，将两个衬底压在一起并在高于200℃的温度下加热。在使用的Nanonex NX-2000空气压力纳米压印机中，衬底在此以大约1.38MPa的超压压合约10分钟。
可以有不同设计方案来实现载体基质与第二衬底的连接。因此，除了直接接合之外也可以充分利用粘合剂接合或阳极接合。用于晶片接合的简单替代方案也可以是“快速热处理”（RTP），其中两个衬底彼此重叠放置或者压在一起并在RTP炉子中加热。在此，两个衬底例如通过之前施加的HSQ层来连接，该HSQ层化学计量地转化。
在根据本发明的方法的一个可选设计方案中，在将两个晶片压在一起之前目标衬底同样用薄HSQ层涂覆并且在90℃下加热几分钟。
在晶片接合后，两个晶片之间的HSQ层的质量还可以借助RTP炉中的快速热处理（RTP）进一步提高，以便结束HSQ层的化学转化。重要的是可溶性（PMMA）漆层在此不进行时效硬化。然而，对于许多应用来说，HSQ层的完全转化不是有利的，因为没有这个步骤，HSQ或SOG可以确保多重层的层之间的尽可能低的电容。
然后在具有嵌入的纳米结构的层下方的漆层或助粘剂层可以有利地在合适的溶剂、例如丙酮的作用下容易地分离或溶解。因此，之前恰好在漆或助粘剂与载体基质之间的界面处布置的纳米结构或纳米线不可避免地（平坦地）直接处于第二衬底的新表面处。
实际上可溶于溶剂中的HSQ漆通过分离之前的方法步骤、诸如电子束光刻或EUV光刻和/或例如在RTP炉子中的热处理而被改性，使得HSQ漆在分离工艺中不能再通过溶化或溶解。
可选地，彼此连接的两个衬底与在它们之间的漆层可以在溶解漆层之前在各向同性氧等离子体中处理。通过该层的溶化，可以使漆层在溶剂中的溶解变得容易。
在本发明中，漆层可以有利地借助合适的溶剂溶解，并且衬底通过该方式温和地从先前布置的纳米结构上去除，而在此不侵蚀HSQ基质。温和在此特别是意味着，没有机械影响和没有高温负荷。作为用于分离或溶解漆层的合适溶剂例如可以列举丙酮和含丙酮的溶剂以及环戊酮和二甲基亚砜（DMSO）或其混合物。通过这种温和的去除可以确保纳米结构/纳米线 - 特别是其表面特性 - 不受到不利影响。根据该方法，纳米结构位于HSQ层的平坦表面处，该表面先前已经形成与漆层的界面。由于HSQ层的表面是平坦的，因此布置在其上的纳米结构（与其尺寸或其横截面无关地）在这个平面上也自动平坦地定向。
借助于根据本发明的这种方法，纳米结构，特别是也具有不同厚度和/或几何形状的纳米结构可平坦地布置在嵌入了纳米结构的转移层的去除漆之后形成的表面上。
使用漆作为中间层的另一个优点是，在方法的一个特别设计方案中，纳米结构也可以部分嵌入到漆中地来布置。这可以通过施加纳米结构和重新加热来实现，其中纳米结构然后部分地沉入漆中（参见图6）。这必要时也可以通过机械压力来实现。在随后的漆层溶解中，纳米结构于是不以表面结束，而是至少部分超出该表面。如果圆纳米线的电接触或金属化需要足够的接触面（见图2），则这种布置特别能够是有利的。尽管在此没能讨论在更严格意义上的平坦化，但是这个特别的设计方案仍应由本发明一并包括。
根据本发明的用于平坦化的方法也特别适用于具有不同尺寸和/或几何形状的纳米结构。不同于已知的方法[1,2]，其中必须耗费地检查蚀刻进展，借助溶剂去除基质是完全非关键的，因为除了待溶解的漆层或可选地助粘剂层之外，没有多余材料、即衬底，纳米结构或HSQ层或玻璃层都不被溶剂侵蚀。另外，纳米线在不导电的载体基质中不电短路[6]。
根据本发明的方法能够以简单的方式实现纳米结构的平坦化/堆叠，并且随后变得容易的电接触。
根据本发明的平坦化方法的步骤也可以有利地迭代地重复，以便实现纳米结构或纳米线的垂直整合。因此可以逐层构建由水平定向的纳米线网络构成的多重层。
此外，根据本发明的方法具有以下优点：所使用的转移衬底不被剥蚀或破坏，而是在借助溶剂分离之后完全完好地存在，并且在多个纳米结构或纳米线层的垂直整合中可供用于进一步平坦化或用于进一步迭代。
因此，根据本发明的方法特别适用于制造基于纳米线的逻辑装置、特别是新型的可重新配置的逻辑装置的纳米线部件[8]。
为了制造用于自旋极化电流的电注入的纳米线部件，例如由Co，Ni或坡莫合金构成的铁磁金属接触部例如必须借助分子束外延汽化渗镀到平坦的面上。该平面必须尽可能平坦，因为否则防止铁磁体的磁化可以通过在两个分立定向之间施加外部磁场而来回切换（参见图1b）。另外，在物理上通常需要的是，在纳米线和铁磁体的界面处施加约1纳米厚的氧化物层作为隧穿势垒。该氧化物层必须是不间断的，并且在任何地方都具有均匀的厚度。
除了在自旋电子学领域中的应用之外，根据本发明的方法可以应用在常规微电子和纳电子领域中。这里，例如计算机芯片处理中的半导体纳米结构的垂直整合受到重视（参见图11）。根据本发明的方法可以容易地高度缩放并且可以转移到较大的衬底上。
此外，通过根据本发明的方法而可以的是，即使利用定向汽化渗镀方法，也可以将非常小的厚度的电介质施加到纳米结构上，这使得场效应晶体管的特别有效的可控性成为可能。
由于通过电子束光刻和显影仅仅可以将HSQ选择性地转化成氧化物基质的可能性，通过转移也产生自由浮动的纳米结构，其仅在末端与衬底接触。这对于在气体传感器中的应用可能是非常重要的，因为这样整个纳米线表面可以与待检测的气体接触。
同样地，水分解领域中的部件将受益于可用于化学反应的整个线表面，并且同时允许线端部处的电接触。
为了应用于化学传感器，也可能仅仅部分暴露的纳米线或在一侧裸露的纳米结构是重要的。
如果在根据本发明的方法之后纳米线或甚至交叉纳米线的网络例如湿法化学地选择性地溶解，那么微纳流体领域中所形成的通道能够起作用。这例如可以应用于一维电泳或血液分析。此外，氧化物基质下方的这种纳米级管和通道可用于DNA分析（即用于DNA层析）。因此也可以实现微米级和纳米级打印头。
在光子学或纳米光学领域中的应用同样是可以设想的。由于纳米线/纳米结构所嵌入的氧化物基质可以是透明的（例如HSQ），所以界面处的有序纳米结构可在应用中充分利用。
如果转移的纳米线由半导体pn结构成，则嵌入氧化物基质中的纳米线可以用作二极管装置。集成到氧化物基质中的金属纳米线也可以用作天线装置。
掩埋的纳米线也可以用作栅电极，所述栅电极静电控制安置在平坦化表面上的石墨烯层或类似的二维层。这里掩埋的接触的纳米线将用作控制电极，其上沉积石墨烯层。随后，不需要进一步的光刻步骤来接触控制电极。这有利地防止石墨烯层可能被污染并且能够实现石墨烯部件具有非常高的电子迁移率（例如用于快速晶体管应用）。
由于氧化物基质保护纳米线，因此也可以转移中空纳米线、即纳米管，并且例如接触和连接生物元胞，所述生物元胞例如根据本发明的方法与纳米线一起在载体基质中转移。
附图说明
下面将参考一些附图和实施例更详细地解释本发明，而不由此引起保护范围的限制。
其中：
图1（a）示出传统蒸镀的纳米线与薄金属层的扫描电子显微镜照片，所述薄金属层在电接触部中由于阴影效应而具有中断。
图1（b）以沿着钴接触部的横截面示出对此计算的局部磁化。
图2示出平坦化的和被接触的氮化铟纳米线[2]的扫描电子显微镜照片。
图3示出传统起始衬底的示例布局。
图4示出传统目标衬底的示例布局。
图5示出根据本发明的方法的一个实施例的示意图。在上部中：根据本发明的用于纳米结构的平坦化的方法步骤。在下部中：可选的用于多个纳米结构层的垂直整合的另外的方法步骤。
图6示出氮化铟纳米线在安置在聚甲基丙烯酸酯（PMMA）漆上之后的扫描电子显微镜照片。
图7示出在晶片接合之前的具有1.44mm的典型边缘长度的在PMMA层上的根据本发明选择性显影的瓷砖形的HSQ结构的光学显微镜照片。
图8示出从起始衬底转移到目标衬底上的HSQ瓷砖的光学显微镜照片。
图9示出成功转移到目标衬底上的嵌入到氧化物基质中的纳米线的示例的图示。
图10示出根据本发明的用于平坦化不同尺寸的纳米结构的方法的优点的图解。
图11示出根据本发明的用于纳米结构与通孔接触的垂直整合的方法的优点的图解。
具体实施方式
在图1（a）中识别出在传统蒸镀纳米线与薄金属层中经常出现的不利结果，其由于阴影效应而在电接触部中出现中断。特别是，例如由钴构成的铁磁接触部具有磁化的均匀性的显著干扰，所述磁化的均匀性对于自旋电子学的多个部件是强制必需的并且在图1（b）中示出。
在图1（b）中，所计算的局部磁化以沿着钴接触部的横截面示出，所述钴接触部借助常规汽化渗镀（没有纳米线的先前平坦化）围绕着在此圆形纳米线横截面来敷设。在此，所说明的外部磁场沿着钴条的主轴施加、即垂直于纳米线并平行于衬底来施加。
钴接触部内的箭头：磁矩的局部取向；
以灰色突出显示：局部磁化主要指向右侧
明亮的区域：局部磁化主要指向左侧
右边的箭头：外部磁场相对于钴接触部的取向;箭头的长度反映了外部磁场的强度。
在图2中可见已经按照在[2]中描述的方法来平坦化并接触的氮化铟纳米线的照片。纳米线在此完全嵌入HSQ中，并且随后借助反应性干法蚀刻而重新裸露，使得该纳米线可以在上侧处电接触。由此，由钴构成的金属条仅示出小的曲率并且没有诸如图1（a）中所示的中断。在两个分立状态之间立即切换磁化方向，而在与纳米线的接触点处没有在此期间的畴形成，如1（b）中所示因此变为可能。
在图3和4中示出了用于起始衬底（图3）和用于目标衬底（图4）的示例性设计。所示出的是具有HSQ瓷砖、定位标记和电子束光刻标记（此处为负标记）的区域。
在图5中，在上部区域中在点A下示意性示出根据本发明的方法的一个实施例的方法步骤。2英寸的硅晶片、即起始衬底AS（1）首先用丙酮、异丙醇、食人鱼（用水以1：1的比例稀释）和1％的氢氟酸清洗。利用光刻和反应离子蚀刻产生用于电子束光刻的负标记。借助电子束光刻定义结构并且随后通过反应离子蚀刻将结构转移到晶片中，所述反应离子蚀刻定义以下区域，在所述区域中稍后应该沉积纳米结构/纳米线（参见图3）。随后，晶片涂覆PMMA 649.04（PMMA（6））。 6000rpm的旋转速度得到120nm的层厚度。
然后将晶片在180℃下加热至少10分钟，以便漆在后续步骤中不进一步释放溶剂。
在进一步的步骤中，纳米线（纳米结构（2））被机械地转移到PMMA层上。
为此，例如可以使起始衬底与其上外延地产生纳米结构的生长衬底接触。替代地，纳米结构也可以在溶液中例如在异丙醇中施加到起始衬底上。溶剂然后蒸发，而纳米结构留在那里。为此使用的溶剂应该选择为，使得可溶解漆层（6）不被侵蚀，该漆层应该以后溶解在另一种溶剂中。也可以借助微操纵器或类似方法进行有针对性的转移。在目前的情况下，转移机械地利用无尘室布完成。转移的纳米线在图5中以圆形横截面示例性说明。
随后，可旋涂的玻璃或可流动的氧化物（HSQ（3））利用漆旋涂器来施加，所述可旋涂的玻璃或可流动的氧化物完全包围纳米线。
在图5中还可以识别借助电子束光刻写入HSQ中的结构。这样的借助电子束区写入的区域化学计量地变化，使得形成氧化物基质，纳米线或纳米结构嵌入到该氧化物基质中。转化的HSQ可以有利地选择性显影（借助显影机MF® CD-26），而不侵蚀PMMA。借助反应离子蚀刻，选择性显影的区域可以通过氧等离子体转移到PMMA中。这样的做法能够实现在晶片接合中更好的脱气和改善的分离，因为溶剂可以更容易地渗入所连接的晶片之间。
HSQ瓷砖下方的剩余PMMA瓷砖（其与HSQ瓷砖一起包围界面处的纳米结构）也通过电子束曝光，而HSQ层借助电子束光刻结构化。由于这中断了PMMA的甲基丙烯酸甲酯链（PMMA是正胶），所以这些区域在晶片接合期间可能更不易地对此不利地时效硬化，并且也能够更容易被溶剂溶解。
然后借助晶片接合将起始衬底与之前同样用HSQ涂覆的目标衬底连接。为此，作为目标衬底（ZS（5））的第二预先清洁过的2英寸晶片利用用于电子束光刻的负标记来结构化（参见图4），以便能够实现在平坦化方法之后的进一步处理，即实际的电接触。第二预先清洁过的2英寸晶片同样被上漆（HSQ（4）），短暂加热以蒸发溶剂，并且在压印方法中头向上地与起始衬底连接。有利地，例如用于纳米压印的相同设备可以用于晶片接合。随后，可以将两个晶片（AS（1）和ZS（5））在丙酮中彼此分离，其中在此溶解纳米线（2）下方的PMMA层（PMMA（6））。
最终，现在平坦化的纳米线可以通过以下方式电接触，即借助电子束光刻定义电极，所述电极随后金属化。
在图5的下部B中示出了另外的可选的方法步骤。在此，先前制备的目标衬底连同嵌入HSQ（3）层中的纳米结构（2）和布置在HSQ（3）层上的电极重新涂漆（（HSQ（7））。
类似于A点下示出的方法步骤，用PMMA（PMMA（9））涂布另一起始衬底（AS（1）），并在（PMMA（9））上施加另外的纳米结构（8）。所述纳米结构通过另一可旋转玻璃或可流动氧化物（HSQ（10））完全包围，并且该层必要时借助电子束光刻来结构化。如此产生的两个衬底借助晶片接合连接，然后如A点下那样去除起始衬底。
点B下的方法步骤可以任意重复，使得获得具有嵌入的纳米结构的层，所述纳米结构能够分别电接触。在此，纳米结构的定向在每个平面中可以不同。
图6示出在PMMA漆层上的氮化铟纳米线的扫描电子显微镜照片。在此借助无尘室布将纳米线转移到漆层上。可良好识别的是，纳米线可以相当容易地沉入PMMA层中。
被转移到目标衬底上的具有嵌入的纳米线的HSQ瓷砖在图8中的附录中可见。图7示出了PMMA层上选择性显影的HSQ瓷砖的光学显微镜照片。在图7中的HSQ瓷砖中，嵌入的由氮化铟构成的纳米线不可见。所示瓷砖的边缘长度为1.44毫米。
在图8中的光学显微镜照片中可见的是，在图像的左下半部分中的HSQ瓷砖已经成功地从起始衬底转移到目标衬底上。嵌入氧化物基质中的纳米线在这里已经成功地通过溶解PMMA层而分离起始衬底之后直接位于HSQ表面下方。在图像的右上半部分中可见先前蚀刻的用于随后的电子束光刻的负标记。所施加的HSQ层在此有利地不妨碍随后的电子束光刻步骤。
在重新清洁之后，起始衬底可以有利地用于其他工艺步骤，以便转移具有嵌入其中的纳米结构/纳米线的氧化物层。
图9示出扫描电子显微镜照片，其中分别可以看到嵌入氧化物基质（深灰色）中的纳米线（亮），所述纳米线之前借助于根据本发明的方法成功地从起始衬底转移到目标衬底上。
图10和11以图解示出纳米结构可以如何在根据本发明的平坦化之后电接触。
在图10中说明了嵌入的纳米结构的不同尺寸的方面。对于所有的纳米结构，无论何种尺寸，都进行最佳的平坦化，使得电接触部和特别是磁性电极不因阴影效应而在其功能上受到影响。
根据图11，根据本发明的方法有利地能够实现与通孔接触的垂直整合。对于耦合的纳米线晶体管部件，嵌入氧化物基质中的纳米结构的转移可以迭代地重复。在这种垂直整合的情况下，通孔接触、所谓的通孔可以在HSQ层的光刻结构化中予以考虑，并且因此在期望的位置处自动产生。因此可以逐层地迭代地构建由纳米线网络构成的多重层。选择性地，可以或必须在两个层之间（取决于根据本发明的方法的具体设计方案）执行具有漆掩模的选择性蚀刻步骤，以便引导通孔穿过层。
申请中引用的文献：
[1] Zimmler et al. , Nano Lett. 8, 1695, 2008
[2] Heedt et al., Nano Lett. 12, 4437, 2012
[3] Cui et al., Appl. Phys. Express 7, 085001 , 2014
[4] Chung et al., IEEE Electron Device Lett. 30, 2, 2009
[5] Chung et al., IEEE Electron Device Lett. 30,10, 2009
[6] Sheng et al., Nanotechnology 24, 0252014, 2013
[7] Flöhr et al., Rev. Sei. Instrum. 82, 113705, 2011
[8] Ferry, Science 319, 579 - 580, 2008。

Claims (15)

1.一种用于平坦化纳米结构的方法，
- 其中至少一个纳米结构（2）布置在起始衬底（1）的表面上，
- 其中在所述起始衬底的（1）的相同表面上施加第一层（3），所述第一层将所述至少一个纳米结构（2）嵌入，
- 并且其中将目标衬底（5）施加到所述第一层（3）上，
- 其中随后，将所述起始衬底（1）与所述第一层（3）分离，使得至少一个嵌入其中的纳米结构（2）具有平坦的自由表面，
其特征在于：
- 在将所述至少一个纳米结构（2）施加到所述起始衬底（1）上之前将附加层（6）施加到所述起始衬底（1）的表面上，
- 并且借助溶剂将所述起始衬底（1）与所述第一层（3）分离。
2.根据权利要求1所述的方法，
其中使用包括纳米结构（2）的第四化学主族的元素半导体、第三和第五化学主族的化合物半导体或第二和第六化学主族的化合物半导体。
3.根据权利要求1或2所述的方法，
其中所述目标衬底（5）经由第二层（4）施加到所述第一层（3）上。
4.根据前述权利要求3所述的方法，
其中所述第二层（4）包含氢倍半硅氧烷（HSQ）。
5.根据权利要求1至4中任一项所述的方法，
其中所述附加层（6）具有可溶解于溶剂中的材料。
6.根据权利要求1至5中任一项所述的方法，
其中所述附加层（6）包括聚甲基丙烯酸甲酯（PMMA），由甲基丙烯酸甲酯和甲基丙烯酸构成的聚合物（共聚物PMMA / MA）或光学光刻胶。
7.根据权利要求1至6中任一项所述的方法，
其中所述附加层（6）以多个步骤施加到转移衬底（1）的表面上。
8.根据权利要求1至7中任一项所述的方法，
其中在施加所述至少一个纳米结构（2）之前，首先对所述附加层（6）进行温度处理。
9.根据权利要求1至8中任一项所述的方法，
其中，将所述至少一个纳米结构（2）嵌入的第一层（3）包括可旋涂的玻璃或可流动的氧化物，特别是氢倍半硅氧烷（HSQ）。
10.根据权利要求1至9中任一项所述的方法，
其中，将所述纳米结构体（2）嵌入的第一层（3）首先被结构化，之后将第二衬底（5）施加到所述被结构化的层上。
11.根据权利要求1至10中任一项所述的方法，
其中所述转移衬底（1）与第一层（3）的分离利用具有丙酮的溶剂或环戊酮或二甲基亚砜进行。
12.根据权利要求1至11中任一项所述的方法，
其中外延地产生所述纳米结构。
13.根据权利要求1至12中任一项所述的方法，
其中所述纳米结构在所述起始衬底上的布置借助于包括所述纳米结构的分散体或通过微操纵器进行。
14.根据权利要求1至13中任一项所述的方法，
其中将纳米线或由连接的纳米线构成的网络作为纳米结构来布置。
15.根据权利要求1至14中任一项所述的方法，其中，所得到的具有所述第一层（3）和所述至少一个嵌入其中的纳米结构体（2）的第二衬底（5）随后在根据权利要求1所述的方法中作为目标衬底使用，使得能够产生具有所嵌入的纳米结构的多个相叠布置的层的系统，其中所述纳米结构能够通过垂直通孔接触连接。
CN201680063910.1A 2015-12-02 2016-10-22 用于制造半导体纳米结构的平坦的自由接触面的方法 Active CN109075189B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015015452.4A DE102015015452A1 (de) 2015-12-02 2015-12-02 Verfahren zum Planarisieren von Nanostrukturen
DE102015015452.4 2015-12-02
PCT/DE2016/000379 WO2017092723A1 (de) 2015-12-02 2016-10-22 Verfahren zur herstellung einer planen freien kontaktierfläche für halbleiternanostrukturen

Publications (2)

Publication Number Publication Date
CN109075189A true CN109075189A (zh) 2018-12-21
CN109075189B CN109075189B (zh) 2022-03-25

Family

ID=57348409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680063910.1A Active CN109075189B (zh) 2015-12-02 2016-10-22 用于制造半导体纳米结构的平坦的自由接触面的方法

Country Status (6)

Country Link
US (1) US10714568B2 (zh)
EP (1) EP3384533A1 (zh)
JP (1) JP6845850B2 (zh)
CN (1) CN109075189B (zh)
DE (1) DE102015015452A1 (zh)
WO (1) WO2017092723A1 (zh)

Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383923B1 (en) * 1999-10-05 2002-05-07 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
US20020067114A1 (en) * 2000-12-05 2002-06-06 Choi Sung Yool Field emission devices using carbon nanotubes and method thereof
US20070269750A1 (en) * 2006-05-19 2007-11-22 Eastman Kodak Company Colored masking for forming transparent structures
CN101178957A (zh) * 2007-12-04 2008-05-14 河南科技大学 铜合金接触线及其制备方法
CN101208776A (zh) * 2005-05-27 2008-06-25 都柏林伊丽莎白女皇神学院 导电纳米线的形成方法
CN101231473A (zh) * 2002-09-17 2008-07-30 利兰·斯坦福青年大学托管委员会 微米结构和纳米结构的复制和转移
CN101905448A (zh) * 2010-06-23 2010-12-08 清华大学 一种用于化学机械平坦化的抛光垫及其制造方法
US20110140072A1 (en) * 2008-08-21 2011-06-16 Nanocrystal Corporation Defect-free group iii - nitride nanostructures and devices using pulsed and non-pulsed growth techniques
US20110281070A1 (en) * 2008-08-21 2011-11-17 Innova Dynamics, Inc. Structures with surface-embedded additives and related manufacturing methods
US20120021164A1 (en) * 2006-07-10 2012-01-26 Elijah Bodhi Sansom Method for selectively anchoring and exposing large numbers of nanoscale structures
US20120098419A1 (en) * 2009-06-24 2012-04-26 Konica Minolta Holdings, Inc. Transparent electrode, purifying method of conductive fibers employed in transparent electrode and organic electroluminescence element
CN103077888A (zh) * 2013-01-11 2013-05-01 西安交通大学 一种用于在单纳米线上制备电极的方法
CN103779400A (zh) * 2013-06-09 2014-05-07 国家纳米科学中心 一种复合电极及其制备方法
WO2014085108A1 (en) * 2012-11-30 2014-06-05 SanDisk Technologies, Inc. Select gate formation for nanodot flat cell
CN104040705A (zh) * 2012-01-05 2014-09-10 国际商业机器公司 使用替代栅工艺制造的纳米线fet中的压缩(pfet)和拉伸(nfet)沟道应变
CN104282575A (zh) * 2014-09-26 2015-01-14 北京大学 一种制备纳米尺度场效应晶体管的方法
CN104347520A (zh) * 2013-07-29 2015-02-11 三星电子株式会社 非易失性存储器晶体管和包括该存储器晶体管的设备
CN104485284A (zh) * 2014-12-24 2015-04-01 北京大学 一种可控阵列纳米线及其场效应晶体管的制备方法
US20150179877A1 (en) * 2013-12-20 2015-06-25 LuxVue Technology Corporation Nanowire device
US9090454B2 (en) * 2013-08-27 2015-07-28 Freescale Semiconductor, Inc. Sequential wafer bonding
CN104916746A (zh) * 2014-03-13 2015-09-16 勒克斯维科技公司 具有嵌入纳米线led的led器件
WO2015157219A1 (en) * 2014-04-09 2015-10-15 Dow Corning Corporation Hydrophobic article

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1940989B1 (en) * 2005-09-29 2010-12-15 Dow Corning Corporation Method of releasing high temperature films and/or devices from metallic substrates
US8130007B2 (en) * 2006-10-16 2012-03-06 Formfactor, Inc. Probe card assembly with carbon nanotube probes having a spring mechanism therein
US20080134961A1 (en) * 2006-11-03 2008-06-12 Zhenan Bao Single-crystal organic semiconductor materials and approaches therefor
EP2183789A1 (en) 2007-08-28 2010-05-12 California Institute of Technology Method for reuse of wafers for growth of vertically-aligned wire arrays
KR101272012B1 (ko) 2007-11-28 2013-06-07 삼성전자주식회사 반도체 장치의 제조 방법
US8470701B2 (en) * 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
WO2009134687A2 (en) * 2008-04-27 2009-11-05 The Board Of Trustees Of The University Of Illinois Method of fabricating a planar semiconductor nanowire
US8198796B2 (en) * 2008-07-25 2012-06-12 Konica Minolta Holdings, Inc. Transparent electrode and production method of same
US9748421B2 (en) * 2009-12-04 2017-08-29 The Board Of Trustees Of The Leland Stanford Junior University Multiple carbon nanotube transfer and its applications for making high-performance carbon nanotube field-effect transistor (CNFET), transparent electrodes, and three-dimensional integration of CNFETs
US8974967B2 (en) * 2009-12-21 2015-03-10 The Board Of Trustees Of The Leland Stanford Junior Univerity Nanotube-based nanomaterial membrane
JP2011134856A (ja) * 2009-12-24 2011-07-07 Toshiba Corp パターン形成方法
US8518736B2 (en) 2010-12-29 2013-08-27 Georgia Tech Research Corporation Growth and transfer of monolithic horizontal nanowire superstructures onto flexible substrates
US9780335B2 (en) * 2012-07-20 2017-10-03 3M Innovative Properties Company Structured lamination transfer films and methods
US9246134B2 (en) * 2014-01-20 2016-01-26 3M Innovative Properties Company Lamination transfer films for forming articles with engineered voids

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383923B1 (en) * 1999-10-05 2002-05-07 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
US20020067114A1 (en) * 2000-12-05 2002-06-06 Choi Sung Yool Field emission devices using carbon nanotubes and method thereof
CN101231473A (zh) * 2002-09-17 2008-07-30 利兰·斯坦福青年大学托管委员会 微米结构和纳米结构的复制和转移
CN101208776A (zh) * 2005-05-27 2008-06-25 都柏林伊丽莎白女皇神学院 导电纳米线的形成方法
US20070269750A1 (en) * 2006-05-19 2007-11-22 Eastman Kodak Company Colored masking for forming transparent structures
US20120021164A1 (en) * 2006-07-10 2012-01-26 Elijah Bodhi Sansom Method for selectively anchoring and exposing large numbers of nanoscale structures
CN101178957A (zh) * 2007-12-04 2008-05-14 河南科技大学 铜合金接触线及其制备方法
US20110140072A1 (en) * 2008-08-21 2011-06-16 Nanocrystal Corporation Defect-free group iii - nitride nanostructures and devices using pulsed and non-pulsed growth techniques
US20110281070A1 (en) * 2008-08-21 2011-11-17 Innova Dynamics, Inc. Structures with surface-embedded additives and related manufacturing methods
US20120098419A1 (en) * 2009-06-24 2012-04-26 Konica Minolta Holdings, Inc. Transparent electrode, purifying method of conductive fibers employed in transparent electrode and organic electroluminescence element
CN101905448A (zh) * 2010-06-23 2010-12-08 清华大学 一种用于化学机械平坦化的抛光垫及其制造方法
CN104040705A (zh) * 2012-01-05 2014-09-10 国际商业机器公司 使用替代栅工艺制造的纳米线fet中的压缩(pfet)和拉伸(nfet)沟道应变
WO2014085108A1 (en) * 2012-11-30 2014-06-05 SanDisk Technologies, Inc. Select gate formation for nanodot flat cell
CN103077888A (zh) * 2013-01-11 2013-05-01 西安交通大学 一种用于在单纳米线上制备电极的方法
CN103779400A (zh) * 2013-06-09 2014-05-07 国家纳米科学中心 一种复合电极及其制备方法
CN104347520A (zh) * 2013-07-29 2015-02-11 三星电子株式会社 非易失性存储器晶体管和包括该存储器晶体管的设备
US9090454B2 (en) * 2013-08-27 2015-07-28 Freescale Semiconductor, Inc. Sequential wafer bonding
US20150179877A1 (en) * 2013-12-20 2015-06-25 LuxVue Technology Corporation Nanowire device
CN104916746A (zh) * 2014-03-13 2015-09-16 勒克斯维科技公司 具有嵌入纳米线led的led器件
WO2015157219A1 (en) * 2014-04-09 2015-10-15 Dow Corning Corporation Hydrophobic article
CN104282575A (zh) * 2014-09-26 2015-01-14 北京大学 一种制备纳米尺度场效应晶体管的方法
CN104485284A (zh) * 2014-12-24 2015-04-01 北京大学 一种可控阵列纳米线及其场效应晶体管的制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YUN SHENG, HUABIN SUN, JIANYU WANG, FAN GAO AND JUNZHUAN WANG: "Fabrication of lateral electrodes on semiconductor nanowires through structurally matched insulation for functional optoelectronics", 《NANOTECHNOLOGY》 *
刘宇宏;雒建斌: "纳米制造科学与技术中的基础问题研究进展", 《中国基础科学》 *

Also Published As

Publication number Publication date
US20180366543A1 (en) 2018-12-20
DE102015015452A1 (de) 2017-06-08
CN109075189B (zh) 2022-03-25
US10714568B2 (en) 2020-07-14
WO2017092723A1 (de) 2017-06-08
JP2019504465A (ja) 2019-02-14
JP6845850B2 (ja) 2021-03-24
EP3384533A1 (de) 2018-10-10

Similar Documents

Publication Publication Date Title
KR102087337B1 (ko) 인장 가능한 가요성 장치의 제조 방법
Meitl et al. Transfer printing by kinetic control of adhesion to an elastomeric stamp
TWI284423B (en) Methods and devices for fabricating and assembling printable semiconductor elements
JP5297581B2 (ja) エラストマースタンプへの接着の動的コントロールによるパターン転送印刷
US7977177B2 (en) Methods of forming nano-devices using nanostructures having self-assembly characteristics
JP2009533838A (ja) 基板上への金属、金属酸化物および／または半導体材料のパターンの形成方法
Li et al. Constructing van der Waals heterostructures by dry-transfer assembly for novel optoelectronic device
US20100055620A1 (en) Nanostructure fabrication
CN109075189A (zh) 用于制造半导体纳米结构的平坦的自由接触面的方法
US9553223B2 (en) Method for alignment of microwires
KR101029995B1 (ko) 대전된 물질을 이용한 1 차원 또는 2 차원 전도성 나노선의 고집적 방법 및 그에 의한 전도성 집적 나노선
Cheam et al. Step and flash imprint lithography for quantum dots based room temperature single electron transistor fabrication
US8227179B2 (en) Manufacturing cross-structures of nanostructures
CN110137345A (zh) 一种三轴磁传感器及其制备方法
Döring et al. Efficient transfer of carbon nanotubes for device fabrication using an LOR resist sacrificial layer
CN104609360A (zh) 一种纳米线及阵列的形成方法
Jeong Development of Directed-Assembly Based Printing Process for Electronics, Sensing, and Material Application
Tkachuk van der Waals Heterostructures
KR20110014258A (ko) 나노 소자의 형성방법
JP2005203410A (ja) 量子細線の製造方法
Shin et al. Nanomanufacturing strategy for aligned assembly of nanowire arrays
Della Torre et al. Rapid method for the interconnection of single nano-objects
Son et al. Synthesis and transfer of Si nanowire arrays embedded in photo-sensitive polymer films for non-planar electronics
Schukfeh et al. Selective etching of InP in InAs/InP nanowires resulting in 11 nm nanogaps
Chen et al. Nanoimprint and soft lithography for planar photonic meta-materials

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant