JP2005203410A - 量子細線の製造方法 - Google Patents
量子細線の製造方法 Download PDFInfo
- Publication number
- JP2005203410A JP2005203410A JP2004005245A JP2004005245A JP2005203410A JP 2005203410 A JP2005203410 A JP 2005203410A JP 2004005245 A JP2004005245 A JP 2004005245A JP 2004005245 A JP2004005245 A JP 2004005245A JP 2005203410 A JP2005203410 A JP 2005203410A
- Authority
- JP
- Japan
- Prior art keywords
- polysilane
- quantum wire
- silicon substrate
- resist
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
【課題】 簡便な量子細線の製造方法を提供すること。
【解決手段】 ポリシランを溶媒に溶かしてスピンコート法によってポリシラン薄膜104を形成する。次に、ポリシラン薄膜104にドライエッチングを施すと、レジスト103のアンダーカットの部分がマスクとなり、ポリシラン細線105が形成される。
【選択図】 図2
【解決手段】 ポリシランを溶媒に溶かしてスピンコート法によってポリシラン薄膜104を形成する。次に、ポリシラン薄膜104にドライエッチングを施すと、レジスト103のアンダーカットの部分がマスクとなり、ポリシラン細線105が形成される。
【選択図】 図2
Description
本発明は半導体の製造方法に関するもので、特にIV族元素混晶半導体を主成分とした半導体の製造方法に関する。
量子細線の内部では、電子の移動度が大きくなる。そのため、量子細線を高速デバイスへ応用することが期待されている。従来、Si系の量子細線形成としては、リソグラフィーによる微細加工を用いる方法や結晶成長技術を用いる方法を挙げることができる(例えば、非特許文献1、非特許文献2参照)。
Physical Review Letter、Volume56、Number17、1858−1861(1986年) 応用物理、第72巻、第3号、p291-297(2003年)
Physical Review Letter、Volume56、Number17、1858−1861(1986年) 応用物理、第72巻、第3号、p291-297(2003年)
しかし、従来の量子細線の製造方法では、線幅がリソグラフィーの加工限界で制約され、また、結晶成長技術を用いる場合では大がかりな装置が必要となるという課題を有していた。
本発明は、上記のような従来の課題を解決するもので、簡便で低コストでの量子細線の製造方法を提供することを目的とする。
上記のような従来の課題を解決するために、本発明の量子細線の製造方法は、第1のシリコン基板上にシリコン酸化膜を形成し、シリコン酸化膜上にレジストをパターンニング後、シリコン酸化膜をドライエッチングし、ポリシランを溶媒に溶かしてスピンコート法によってポリシラン薄膜を形成し、次に、ポリシラン薄膜にドライエッチングを施してから、レジストを除去した後、第2のシリコン基板表面をドライエッチングを施してした第1シリコン基板の表面側に接触するように配置した状態で、一方向に擦るように第2シリコン基板を移動させる。
本構成によって、シリコン酸化膜のドライエッチング後、シリコン酸化膜にアンダーカット部分が生じ、このアンダーカット部分にポリシラン細線が形成される。そして、第2シリコン基板表面でポリシラン細線を一方向に擦ると、ポリシランのポリマー主鎖が第2シリコン基板を移動した方向に配向したポリシラン細線を形成することができる。
本発明の量子細線の製造方法によれば、簡便に低コストで量子細線を形成することができる。
以下本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
図1は、本発明の実施の形態1における量子細線の製造方法を示す構造断面図である。
図1は、本発明の実施の形態1における量子細線の製造方法を示す構造断面図である。
図1(a)のように、第1シリコン基板101上にシリコン酸化膜102を形成し、シリコン酸化膜102上にレジスト103をパターンニングする。
次に、図1(b)のように、パターンニングされたレジスト103をマスクとしてシリコン酸化膜102をドライエッチングする。この時、図1(b)に示すようにレジスト103の下にアンダーカットAが生じる。アンダーカットAの大きさはエッチング時間、シリコン酸化膜102の膜厚で調整できる。
ドライエッチング後、図2(a)のように、ポリジヘキシルシランやポリジオクチルシランに代表されるポリシランを、トルエンなどに代表される有機溶媒に溶かしてスピンコート法によってポリシラン薄膜104を形成する。
次に、ポリシラン薄膜104にドライエッチングを施すと、図2(b)のようにレジスト103のアンダーカットAの部分がマスクとなり、ポリシラン細線105が形成される。
その後、レジスト103を除去して、図3(a)の構造を得る。
次に、図3(b)のように、第2シリコン基板106表面をポリシラン細線105に接触するように配置した状態で、紙面と垂直な一方向に擦るように第2シリコン基板106を移動させる。この処理によってポリシラン細線105を構成するポリシランのポリマー主鎖が第2シリコン基板106を移動した方向に配向する。
この方法によれば、スピンコート法により、簡便に、ポリシラン細線105を構成するポリシランのポリマー主鎖が一方向に揃ったアンダーカットAの幅を有する量子細線を得ることができる。
なお、本実施の形態において、量子細線の材料としてポリシランを用いたが、ポリゲルマン、または、ポリシランとポリゲルマンの混合物としても良い。具体的なポリゲルマンとしては、ポリジヘキシルゲルマンを挙げることができる。
ポリシランおよびポリゲルマンは、Si原子またはGe原子を主鎖としてポリマーであり、Si原子またはGe原子が有する4本の結合手のうち、2本の結合手は主鎖形成に、残り2本の結合手は、アルキル基などの側鎖置換基と結合している。
本発明にかかる量子細線の作製方法は、簡便であり、低コストでの量子細線作製が可能であって、トランジスタ等として有用である。また発光デバイス等の用途にも応用できる。
101 第1シリコン基板
102 シリコン酸化膜
103 レジスト
104 ポリシラン薄膜
105 ポリシラン細線
106 第2シリコン基板
102 シリコン酸化膜
103 レジスト
104 ポリシラン薄膜
105 ポリシラン細線
106 第2シリコン基板
Claims (3)
- 第1のシリコン基板上にシリコン酸化膜を形成し、前記シリコン酸化膜上にレジストをパターンニングする工程と、
前記パターンニングされたレジストをマスクとしてシリコン酸化膜をドライエッチングする工程と、
前記ドライエッチング後に、ポリシランを溶媒に溶かしてスピンコート法によってポリシラン薄膜を形成する工程と、
前記ポリシラン薄膜にドライエッチングを施した後、レジストを剥離する工程と、
第2のシリコン基板の表面を前記のポリシラン薄膜ドライエッチングで残留したポリシランに接触するように配置した状態で、一方向に第2のシリコン基板106を移動させる工程と
を備えている量子細線の製造方法。 - ポリシランを、ポリゲルマンとした、請求項1に記載の量子細線の製造方法。
- ポリシランを、ポリシランとポリゲルマンの混合物とした、請求項1に記載の量子細線の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004005245A JP2005203410A (ja) | 2004-01-13 | 2004-01-13 | 量子細線の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004005245A JP2005203410A (ja) | 2004-01-13 | 2004-01-13 | 量子細線の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005203410A true JP2005203410A (ja) | 2005-07-28 |
Family
ID=34819634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004005245A Pending JP2005203410A (ja) | 2004-01-13 | 2004-01-13 | 量子細線の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005203410A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009057442A (ja) * | 2007-08-31 | 2009-03-19 | Institute Of Physical & Chemical Research | 高屈折率組成物 |
JP2013513960A (ja) * | 2009-12-15 | 2013-04-22 | コンソルティオ デルタ ティアイ リサーチ | 絶縁材料を介して行と列に並べた導電性材料製又は半導体材料製の平行なナノワイヤを具備したセーベック/ペルティエ効果を利用した熱電気変換装置とその製造方法 |
-
2004
- 2004-01-13 JP JP2004005245A patent/JP2005203410A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009057442A (ja) * | 2007-08-31 | 2009-03-19 | Institute Of Physical & Chemical Research | 高屈折率組成物 |
JP2013513960A (ja) * | 2009-12-15 | 2013-04-22 | コンソルティオ デルタ ティアイ リサーチ | 絶縁材料を介して行と列に並べた導電性材料製又は半導体材料製の平行なナノワイヤを具備したセーベック/ペルティエ効果を利用した熱電気変換装置とその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102087337B1 (ko) | 인장 가능한 가요성 장치의 제조 방법 | |
JP4673266B2 (ja) | パターン形成方法及びモールド | |
US8790522B1 (en) | Chemical and physical templates for forming patterns using directed self-assembly materials | |
KR20090101445A (ko) | 자기 조립형 중합체를 사용한 서브리소그래피 상호접속 패터닝 | |
US9087875B2 (en) | Pattern formation method for manufacturing semiconductor device using phase-separating self-assembling material | |
JP2005294822A (ja) | 半導体デバイス製造方法および半導体構造 | |
KR20100109937A (ko) | 자기 조립 물질을 적용한 2차원 패터닝 | |
US20140264461A1 (en) | Metal layer enabling directed self-assembly semiconductor layout designs | |
JP5818764B2 (ja) | 三次元ナノ構造体アレイ | |
JP2013082056A (ja) | 三次元ナノ構造体アレイ | |
JP2008078617A (ja) | 構造体の製造方法 | |
US9899220B2 (en) | Method for patterning a substrate involving directed self-assembly | |
US20140008604A1 (en) | Super-Long Semiconductor Nano-Wire Structure and Method of Making | |
JP2005203410A (ja) | 量子細線の製造方法 | |
Mondiali et al. | Top–down SiGe nanostructures on Ge membranes realized by e-beam lithography and wet etching | |
CN105742153A (zh) | 形成级联纳米线的方法 | |
JP2008091824A5 (ja) | ||
US7977248B2 (en) | Double patterning with single hard mask | |
US8227179B2 (en) | Manufacturing cross-structures of nanostructures | |
KR101327310B1 (ko) | 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법 | |
JP2017157590A (ja) | パターン形成方法 | |
JP2021082711A (ja) | 半導体装置の製造方法 | |
JP2009081369A (ja) | ステンシルマスク製造方法 | |
KR101171952B1 (ko) | 나노선의 패턴 형성방법 및 이를 이용하여 제조된 전자소자 | |
KR20050117967A (ko) | 반도체소자의 제조방법 |