JP2019504465A - 半導体ナノ構造体のための平坦な自由接触面を製造するための方法 - Google Patents

半導体ナノ構造体のための平坦な自由接触面を製造するための方法 Download PDF

Info

Publication number
JP2019504465A
JP2019504465A JP2018521068A JP2018521068A JP2019504465A JP 2019504465 A JP2019504465 A JP 2019504465A JP 2018521068 A JP2018521068 A JP 2018521068A JP 2018521068 A JP2018521068 A JP 2018521068A JP 2019504465 A JP2019504465 A JP 2019504465A
Authority
JP
Japan
Prior art keywords
layer
nanostructure
nanostructures
substrate
nanowires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018521068A
Other languages
English (en)
Other versions
JP6845850B2 (ja
Inventor
ヘート・ゼバスティアン
ゲルハルツ・ユリアン
シェーパース・トーマス
グリュッツマッハー・デトレフ
Original Assignee
フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング filed Critical フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング
Publication of JP2019504465A publication Critical patent/JP2019504465A/ja
Application granted granted Critical
Publication of JP6845850B2 publication Critical patent/JP6845850B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本発明は、半導体ナノ構造体のための平坦な自由接触面を製造するための方法において、転写基材（１）の表面上に少なくとも一つのナノ構造体（２）が配置され、前記少なくとも一つのナノ構造体（２）を埋設する第一の層（３）が前記転写基材（１）の同じ表面上に施与され、及び前記第一の層（３）上に、第二の基材（５）が施与される方法であって、この際、次いで、前記転写基材（１）が前記第一の層（３）から、その中に埋設される少なくとも一つのナノ構造体（２）が平坦な自由表面を有するように分離される方法に関する。本発明では、前記転写基材（１）上への前記少なくとも一つのナノ構造体（２）の施与の前に、溶剤によって溶解可能な追加的な層（６）が、前記転写基材（１）の表面上に施与され、及び前記転写基材（１）が前記第一の層（３）から溶剤を用いて剥離される。このようにして、ナノ構造体の平坦化／積層化、及び後続の容易化された電気接触が可能になる。該プロセスステップを反復して使用することにより、例えば水平に配向されたナノワイヤネットワークからなる多層設計を有利に構築できる。

Description

本発明は、例えば電気接触の前に、ナノ構造体、特にナノワイヤを平坦化するための新規方法に関する。更に本発明は、複数のナノ構造体を垂直に積層する方法、すなわち、電気接触可能な埋設されたナノワイヤもしくはナノワイヤネットワークもしくは他のナノ構造体を含む一つまたは複数のレイヤーを生成するための方法に関する。
ここ数年集中的研究の対象であった自己集合ナノ構造体、特に半導体ナノワイヤは、コンピュータチップ中の構成素子としての用途が直ぐ見出された。これは、一方では、慣用のケイ素ＣＭＯＳ技術と比べて、ＩＩＩ／Ｖ族半導体ナノワイヤにおける明らかに優れた電子易動度の故である。更に、光電子的機能性の可能性、並びにスピントロニクスの領域における新規の電気的に制御可能な磁気的機能性の利用、並びに多くの研究グループが目指す量子コンピューティングの領域におけるナノワイヤの利用がある。スピントロニクスの領域における用途は特に重要である。なぜならば、第ＩＩＩ／Ｖ族半導体ナノワイヤは、電荷の電子的特性の他に、トランジスターにおける電子のスピン、すなわち電子の固有角運動量を制御する可能性もしばしば提供するからである。
スピントロニクスの領域では、ナノワイヤの活用は特別な課題を結果としてもたらす。というのも、磁化可能な電極との電気接触は、ナノ構造体の事前の平坦化を必要とするからである（図１）。
これまでナノワイヤの電気的接触のために使用された薄い金属層は、形状を原因として（配向蒸着の場合の陰効果によって）途切れることがある（図１ａ）。スピン偏極電流の電気注入のために使用される強磁性材料では、局所的磁化の望ましくない不均一な配向を招く虞がある（図１ｂ）。このようなドメイン形成は、この素子をスピントロニクスの領域での用途で役に立たないものとしてしまう。
スピンコート可能な酸化物（例えば、Ｄｏｗ Ｃｏｒｎｉｎｇ（登録商標）製の水素−シルセスキオキサン、以下、ＨＳＱとも称する）は、文献では既に何度もナノワイヤの平坦化のために使用された（図２）。スピンコートの後、ＨＳＱ層は、ナノワイヤ上面が再び露出されるまで反応性イオンエッチングによって除去される［非特許文献１、非特許文献２、非特許文献３］。
上記の方法は、個々のナノワイヤを、酸化物層中への埋設によって平坦化し得るという利点を持つ（図２）。しかし、各々のナノワイヤについて、ナノワイヤ直径及び局所的な酸化物層厚に依存して、エッチング時間を正確に適合させる必要があり、及び複数のエッチングステップの間でエッチングの進展を原子間力顕微鏡を用いて手間をかけて制御する必要がある。一方で、そのために、一つの試料につき、同じ直径を持ったナノ構造体／ナノワイヤしか同時に最適に平坦化することができない。他方で、反応性イオンエッチング／プラズマエッチングは場合によってはナノ構造体／ナノワイヤ（特にそれの表面特性）に悪影響を与える場合がある。
更に、水平に配向されたナノワイヤからまたはナノワイヤネットワークからの垂直な集積化は、用途では大きなプロセス技術上の困難さに会う。コンピュータチップ製造の中心的な構成要素の一つはＣＭＰ（化学的機械的平坦化）である。これは、近代のコンピュータチップにおいて通例の垂直な集積化にとって決定的な意味を持つ。というのも、伝導経路、トランジスタもしくは論理素子からの複数の層は、常にナノメータ精度で互いに重ねて配置されるためである。ＣＭＰはナノワイヤ及び他のナノ構造体のためには使用できないかまたはそれらの構造的な完全性を損なわせるために、ＣＭＰまたはエッチングステップ無しで、垂直なスルーホール接触（いわゆるビア；英語：ｖｅｒｔｉｃａｌ ｉｎｔｅｒｃｏｎｎｅｃｔ ａｃｃｅｓｓ）によって接続できる複数のナノワイヤ層を互いに重ねて施与できる反復可能な方法が必要である。
ＨＳＱは、既に層転写のために使用された［非特許文献４、非特許文献５］。この方法は、二枚のウェハをウェハボンディングで接合するためにＨＳＱを使用する。ここで、ＨＳＱは、ナノ構造体を転写または平坦化する目的には役立たつものではなく、単に、ケイ素ウェハとＧａＮでできた層との間の接合を可能とするために役立つだけである。出発基材も、接触層（例えばＰＭＭＡでできた接触層）を溶剤中に溶解することによっては取り除かれるのではなく、転写ウェハ全体（すなわち出発基材）は反応性イオンエッチングによって除去される。
Ｓｈｅｎｇら［非特許文献６］は、ナノワイヤの転写のための方法を提供した。この場合の目的は、ＺｎＯナノワイヤによって、軸方向の代わりに横方向に電流を伝導させることである。このためには、ナノワイヤにアルミニウムを蒸着し、そして接着剤を用いて、このアルミニウム層を持つ転写ウェハを他のＳｉウェハ上に接着する。アルミニウムとケイ素との間の結合は弱いために、アルミニウム層及びそれの中に埋設されたナノワイヤを持つ接着されたこのウェハは、機械的な剪断力によって剥がすことができる。これらのナノワイヤはアルミニウム層中に存在し、そしてその層の表面はフラットである。というのも、この層はそもそもケイ素に対する境界面を形成したものであるからである。この方法も、ナノワイヤの平坦化をもたらす。しかし、この場合、ナノワイヤは金属製電極中に埋設される。ナノワイヤをそれの成長軸に沿って短絡的に接続し、そのため本発明の意味での用途を可能にするものではない。
特に、上記の方法では、ナノ構造体／ナノワイヤからなる平坦に集積化された回路の垂直な集積化は可能ではない。
Ｚｉｍｍｌｅｒ ｅｔ ａｌ．，Ｎａｎｏ Ｌｅｔｔ．８，１６９５，２００８ Ｈｅｅｄｔ ｅｔ ａｌ．，Ｎａｎｏ Ｌｅｔｔ．１２，４４３７，２０１２ Ｃｕｉ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｅｘｐｒｅｓｓ ７，０８５００１，２０１４ Ｃｈｕｎｇ ｅｔ ａｌ．，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．３０，２，２００９ Ｃｈｕｎｇ ｅｔ ａｌ．，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．３０，１０，２００９ Ｓｈｅｎｇ ｅｔ ａｌ．，Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ ２４，０２５２０１４，２０１３ Ｆｌｏｅｈｒ ｅｔ ａｌ．，Ｒｅｖ．Ｓｃｉ．Ｉｎｓｔｒｕｍ．８２，１１３７０５，２０１１ Ｆｅｒｒｙ，Ｓｃｉｅｎｃｅ ３１９，５７９−５８０，２００８
本発明の課題は、従来技術の従来の欠点を克服する、ナノ構造体、特にナノワイヤを平坦化するための方法を提供することである。特に、層内での電子的機能性が保証されるべきである。
更に、反復して繰り返すことができかつ異なる層中の埋設されたナノ構造体間の接続を簡単な方法で可能にする、層中にナノ構造体を埋設する方法を提供することも本発明の課題である。
上記課題は、主請求項の特徴を持つ方法によって解消される。有利な態様は、前記主請求項を引用する請求項に記載される。
本発明は、ナノ構造体、特にナノワイヤの平坦化のための方法に関する。このような方法は、ナノ構造体の電気接触のための前段階として有利に使用でき、加えて、ナノ構造体、特にナノワイヤまたはナノワイヤネットワークの垂直な集積化を可能とする。
本発明は、Ｓｈｅｎｇら［非特許文献６］とは異なり、後の時点でナノ構造体から機械的に分離する必要のある転写基材（出発基材）上にナノ構造体を直接施与しないというコンセプトに基づくものである。
このためには、本発明の有利な形態の一つでは、後でナノワイヤ／ナノ構造体の位置決めをするために、先ず、電子線リソグラフィを用いて確定され及び次いで出発基材中にエッチングされた位置マーカー（散乱マーカー）を基材中に生成する。例えばネガティブマーカーとして実現されるこのような散乱マーカーを図３に示す。
この際、コーティング層の施与は、既に既知の方法、例えばスピンコート法、散布法またはスプレッド法により行うことができる。
本発明の好ましい形態の一つでは、場合によって存在する溶剤、例えば酢酸エチルをコーティング層から脱ガスすることを可能とするために、施与されたコーティングを転写基材と一緒に先ず十分に加熱する。このためには、例えば、約１８０℃への温度上昇を行うことができる。脱ガスのための時間は、コーティング層の層厚に応じて通常は５分間と３０分間との間であるが、一般的には臨界的ではない。２００℃を大きく超える温度は、コーティングの硬化を不利に招く虞がある。例えば、コーティング厚が１２０ｎｍである場合は、最大温度１８０℃での１０分間の脱ガスが全く十分である。
本発明の他の有利な形態の一つでは、コーティングは複数のステップで、すなわち複数のレイヤーで施与することもでき、これは、場合によっては、異なるタイプのコーティングも含むことができる。この際、場合により存在する溶剤の脱ガスのための加熱は、典型的には、個々の施与された層に応じて行われる。
加えて、必須ではないものの、任意選択的に、コーティング層（複数可）の脱ガスの後に及びナノ構造体の施与の前または後に、追加的な付着仲介層をコーティング上に施与することも企図し得る。このような適当な付着仲介層には、例えばヘキサメチルジシラザン（ＨＭＤＳ）を挙げ得る。
該付着仲介層は、場合により、後で溶剤で処理する時に、同様に溶解または一部溶解することができる。しかし、これは必ずしも必要ではない。
一般的に、施与された付着仲介層は、非常に薄い層厚を有し、特にこれは有利には単層としてコーティング層上に形成される。この際、この任意選択的な付着仲介層の施与は、例えばＨＤＭＳの化学気相堆積法などの既に既知の方法により行うことができる。
次のプロセスステップでは、ナノ構造体（複数可）が、コーティング層または付着仲介層上に施与される。これは、文献から既知のように通常の方法で行うことができる。このような方法には、例えば、クリーンルームワイプを用いた機械的転写法、または（ＰＰＭＡ）コーティング層を備えた出発基材としてのウェハを先ず、ナノ構造体がエピタキシャルに生成される成長基材と接触させる方法による機械的転写法、並びにイソプロパノールなどの溶剤を用いてナノ構造体を出発基材上に施与し、次いでこの溶剤を蒸発させる方法などがある。また、マイクロマニピュレータを用いた標的転写法または類似の方法も考え得る［非特許文献７］。
更に別のプロセスステップの一つでは、ナノ構造体／ナノワイヤを埋設するために、スピンコート可能なガラス（英語：ｓｐｉｎ−ｏｎ ｇｌａｓｓ、ＳＯＧ）または流動可能な酸化物を、配置されたナノ構造体を有するコーティング層もしくは付着仲介層上に、ナノ構造体が完全にまたは部分的にキャリアマトリックス中に埋設されるように施与する。この目的のためには、例えばＨＳＱコーティングまたは類似物を使用することができる。ナノ構造体の埋設のためのキャリアマトリックスとしては、酸化物の他に更に別の流動性誘電体、例えば窒化物が考えられそして適している。
この際、施与すべきキャリアマトリックスの必要な層厚は、中でも、使用するナノ構造体の断面積に依存する。ナノ構造体の厚さが必要とする場合には、コーティング材のスピンコート及びベークを、ナノ構造体がＨＳＱまたはＳＯＧによって最適に封入されるまで反復して繰り返すことができる。
本発明による方法の有利な形態の一つでは、ウェハボンディングの前に、事前の構造化を行うことができ、この際、例えばタイル形状の構造が、電子線リソグラフィもしくはＥＵＶリソグラフィを用いてＨＳＱ層中に描画される（図３参照）。現像剤としては、例えば、ナノ構造体の下のコーティング層を攻撃または現像しないＭＦ（登録商標）ＣＤ−２６、ＭＦ（登録商標）−２４Ａ、ＡＺ３２６ＭＩＦまたはＡＺ４００Ｋがある。特に、この観点のためには、ナノ構造体の下のコーティング層が電子線リソグラフィのためのポジ型レジストとして（例えばＰＭＭＡ）、及びキャリアマトリックスが、電子線リソグラフィのためのネガ型レジストとして（例えばＨＳＱ）設計されていることを活用することができる。構造化されたＨＳＱ層によって、一方では、ＰＭＭＡとの接触面を有利に減少することができ、これは後段の剥離を容易化する、というのも、溶剤がＰＭＭＡをより良好に侵すことができるようになるからである。他方で、これらの構造体は、続くウェハボンディングにおいて、ウェハ間の水素及び場合によっては存在する溶剤残渣をより良好に逃がすことができるようする。同様に、ウェハボンディングの前に、スルーホール接触、いわゆるビアをリソグラフィにより画定することができる。
本発明による方法の有利な形態の一つでは、ＨＳＱ層の現像の後に、下にある（有機系）コーティング層のその時に露出した領域を酸素プラズマを用いて除去することができる。これは、ＨＳＱ層の上記の構造化と類似して、コーティング層を溶解するための両ウェハ間への溶剤の容易化された侵入を可能とし得る。ウェハボンディングの際に、存在し得るガス状の反応生成物も逃がしやすくなる。
ウェハボンディングまたはナノインプリントリソグラフィ（英語：ｎａｎｏｉｍｐｒｉｎｔ ｌｉｔｈｏｇｒａｐｈｙ）を用いて、埋設されたナノ構造体を有する転写層としてのＨＳＱ層が次いで第二の基材（標的基材）と接合される。この際、両基材は互いに対しプレスされ、そして２００℃を超える温度で加熱される。この際、使用したＮａｎｏｎｅｘ ＮＸ−２０００ルフトドルックナノプリンターにおいて、これらの基材を約１．３８ＭＰａの過剰圧で約１０分間一種に圧縮した。
キャリアマトリックスを二つの基材と接合することを可能とするためには様々な形態が可能である。例えば、直接接合させる他、接着接合または陽極接合も利用することができる。ウェハボンディングに対する簡単な代替法は、「急速熱処理（ＲＴＰ）」であることもでき、この方法では、両方の基材を互いに重ねるかまたはプレスし、そしてＲＴＰ炉中で加熱する。この際、両基材は、例えば、この場合理論化学的に転化する予め施与したＨＳＱ層によって接合する。
本発明による方法の任意選択的な形態の一つでは、標的基材は、両ウェハを一緒に圧縮する前に、同様に薄いＨＳＱ層でコーティングされ、そして数分間９０℃で加熱する。
ウェハボンディングの後、二つのウェハ間のＨＳＱ層の品質は、ＨＳＱ層の化学的転化を完了させるためにＲＴＰ炉中での「急速熱処理」（ＲＴＰ）を用いることで更に向上することができる。溶解可能な（ＰＭＭＡ）コーティング層がこの際完全に硬化しないことが重要である。しかし、ＨＳＱ層の完全な転化は多くの用途にとって有利ではない。というのも、このステップがないと、ＨＳＱまたはＳＯＧは、多層設計の層間の非常に低い電気容量を保証できるからである。
埋設されたナノ構造体を含む層の下にあるコーティング層または付着仲介層は、次いで有利には、適当な溶剤、例えばアセトンの作用下に簡単に剥離または溶解することができる。それ故、コーティング層もしくは付着仲介剤とキャリアマトリックスとの間の境界面に事前に正確に配置されているナノ構造体またはナノワイヤは、必然的に、第二の基材の新しい表面に直接接して（平坦に）存在する。
元々は溶剤中に可溶性のＨＳＱコーティングは、剥離の前のプロセスステップ、例えば電子線リソグラフィもしくはＥＵＶリソグラフィ及び／または例えばＲＴＰ炉中での熱処理によって、このコーティングが、剥離プロセスの時に溶剤によってはもはや一部溶解することももしくは溶解することもできないように変性される。
任意選択的に、互いに接合している二つの基材であって、それらの間にコーティング層を備えるものを、コーティング層の溶解の前に、等方性の酸素プラズマ中で処理することができる。層の上記の一部溶解によって、溶剤中でのコーティング層の溶解が容易化され得る。
有利なことに、本発明においては、コーティング層は適切な溶剤を用いて溶解でき、このようにして基材が、ＨＳＱマトリックスを侵すことなく、予め配置されたナノ構造体から穏やかに除去され得る。この場合、「穏やかに」とは、特に、機械的影響がないこと及び高い温度負荷が無いことを意味する。コーティング層の一部溶解または溶解のための適切な溶剤としては、例えばアセトン及びアセトン含有溶剤、並びにシクロペンタノン及びジメチルスルホキシド（ＤＭＳＯ）またはこれらの混合物が挙げられる。上記の穏やかな除去によって、ナノ構造体／ナノワイヤ（特にそれらの表面特性）がマイナスの影響を受けないことが保証され得る。ナノ構造体は、該プロセスの後に、先だってコーティング層との界面を形成していたＨＳＱ層の平坦な表面上に存在する。ＨＳＱ層の表面が平坦であるので、その上に配置されたナノ構造体は、（それの大きさまたはそれの横断面に依存せずに）自動的にその平面上に平坦に配向されるようになる。
この本発明による方法を用いることで、ナノ構造体を（特に異なる厚さ及び／または形状を持つナノ構造体でも）、コーティングの除去の後に形成された、ナノ構造体を埋設している転写層の表面上に平坦に配置できる。
中間層としてコーティングを用いる場合の更なる利点の一つは、該方法の特別な形態の一つにおいてナノ構造体を、部分的にコーティング中に埋設した状態でも配置できる点にある。これは、ナノ構造体の施与及び再度の加熱によって行うことができ、この際、ナノ構造体がコーティング中に部分的に沈み込む（図６参照）。これは、場合によっては機械的な圧力によっても行うことができる。コーティング層を後段で溶解する時に、ナノ構造体はもはやその表面で閉じられておらず、その表面から少なくとも部分的に突出している。このような配置は、円形のナノワイヤの電気的接触または金属化が十分な接触面を必要とする場合に、特に有利であり得る（図２参照）。より厳密な意味では平坦化とは言えないかもしれないが、この特殊な形態はなおも本発明に含まれるべきものである。
平坦化のための本発明による方法は、特に、異なる大きさ及び／または形状を有するナノ構造体にも機能する。エッチングの進行を手間をかけて調査する必要のある既知の方法［非特許文献１、非特許文献２］の場合とは異なり、溶剤を用いた基材の除去は全く問題がない、というのも、溶解するべきコーティング層もしくは任意選択的な付着仲介層は除いて、残りの材料のいずれも、すなわち基材も、ナノ構造体またはＨＳＱ層もしくはガラス層も、溶剤によって侵されないからである。加えて、ナノワイヤは、非伝導性キャリアマトリックス中では短絡しない［非特許文献６］。
本発明による方法は、ナノ構造体の平坦化／積層、及びその後の容易化された電気接触を簡単な方法で可能とする。
本発明による平坦化方法の各ステップは、ナノ構造体またはナノワイヤの垂直な集積を達成するために、有利に反復して繰り替えすことができる。レイヤー毎に、水平に配向したナノワイヤネットワークからなる多層設計を構築することができる。
更に、本発明による方法は、使用した転写基材が除去もしくは破壊されず、溶剤を用いた剥離の後に完全に無傷で存在し、そして複数のナノ構造体層もしくはナノワイヤ層を垂直に積層する場合の更なる平坦化もしくは更なる反復に利用されるという利点を有する。
それ故、本発明による方法は、ナノワイヤベースの論理素子、特に新規の再構成可能な論理素子［非特許文献８］のためのナノワイヤ部材の製造に特に適している。
スピン偏極電流の電気注入のためのナノワイヤ部材の製造のためには、強磁性金属接点、例えばＣｏ、Ｎｉもしくはパーマロイからなる強磁性金属接点を、例えば分子線エピタキシ−法を用いて平らな面上に蒸着する必要がある。その平面は可能限り平坦である必要がある。なぜならば、そうしないと、強磁性体の磁化を、二つの別個の配向の間への外部磁場の印加によってオン／オフできることが妨げられるからである（図１ｂ参照）。加えて、約１ナノメータ厚の酸化物層をナノワイヤと強磁性体との間の境界面にトンネルバリアとして設けることがしばしば物理的に必要である。これは、途切れが無いことが必要であり、随所で均一な厚さを有する必要がある。
スピントロニクスの領域での用途の他、本発明による方法は、慣用のマイクロ及びナノエレクトロニクスの領域でも使用できる。ここでは、例えば、コンピュータチップ加工における半導体ナノ構造体の垂直な集積が重要である（図１１参照）。本発明による方法は、簡単にスケールアップでき、かつより大きな基材に転用可能である。
更には、方向付けされた蒸着を用いても、非常に薄い厚さの誘電体をナノ構造体上に施与できることが本発明を介して可能となり、これは、電界効果トランジスタの特に効率の良い制御性を可能とする。
電子線リソグラフィ及び現像によってＨＳＱを選択的にのみ酸化物マトリックスに転換できることにより、転写によって、端部でのみ基材と接触している宙に浮いたナノ構造体も生成される。これは、ガスセンサーでの使用にとって大きな意味を有し得る。というのも、そうすると、ナノワイヤ表面全体が、検出すべきガスと接触できるようになるからである。
同様に、水分解の領域における部材は、化学反応に利用可能な全ワイヤ表面から利益を受け、そして同時に、ワイヤ末端での電気的接触を可能とするであろう。
化学センサーでの使用のためには、部分的にのみ露出したナノワイヤまたは一方の面でのみ露出しているナノ構造体も意味があり得る。
ナノワイヤまたは交差したナノワイヤのネットワークでさえも、本発明の方法の後に例えば湿式化学的に選択的に溶解すると、発生するチャネルが、マイクロ−及びナノ流体工学の領域において重要であり得る。これは、例えば、一次元電気誘導または血液分析のための用途であり得る。更に、このような酸化物マトリックスの表面の下にあるナノスケールのチューブ及びチャネルは、ＤＮＡ分析（すなわち、ＤＮＡクロマトグラフィ）のために使用できる。また、マイクロ−及びナノスケールの印字ヘッドも実現できる。
フォトニクスもしくはナノオプティクスの領域における用途も同様に考え得る。ナノワイヤ／ナノ構造体が埋設されている該酸化物マトリックスは透明であることができるので（例えばＨＳＱ）、境界面上の整列されたナノ構造体を用途に活用できる。
転写されたナノワイヤがｐｎ半導体接合からなる場合は、酸化物マトリックス中に埋設されたナノワイヤはダイオード装置として使用できる。酸化物マトリックス中に統合された金属製ナノワイヤは、アンテナ装置としても使用できるであろう。
埋められたナノワイヤは、当該平坦化された表面上に敷設されたグラフェン層または類似の二次元層を静電気的に制御するゲート電極としても機能し得るであろう。ここで、埋められ、接触させたナノワイヤは、グラフェン層が堆積された制御電極としても機能するであろう。次いで、制御電極を接触するために更なるリソグラフィステップは不要であろう。このことは、グラフェン層が汚染され得ることを有利に防止し、そして（例えば高速トランジスタ用途のための）非常に高い電子易動度を持つグラフィン部材を可能とする。
酸化物マトリックスがナノワイヤを保護するために、中空のナノワイヤ、すなわちナノチューブも転写でき、そして例えば生体細胞（例えば本発明の方法に従いナノワイヤと一緒にキャリアマトリックス中に転写された生体細胞）を電気接触及び接続できる。
以下、本発明を、幾つかの図面及び実施例に基づいてより詳しく説明するが、それによって保護範囲が限定されることはない。
（ａ）陰効果のために電気接触が遮断されている、慣用の蒸着法により薄い金属層を蒸着したナノワイヤの走査電子顕微鏡写真。 （ｂ）これに見込まれるコバルト接点に沿った断面の局所的な磁化。 平坦化され及び接触させた窒化インジウムナノワイヤの走査電子顕微鏡写真［非特許文献２］ 慣用の出発基材の例示的レイアウト。 慣用の標的基材の例示的レイアウト。 本発明による方法の一実施例の図示。上部：ナノ構造体の平坦化のための本発明のよるプロセスステップ。下部：複数のナノ構造体層の垂直な集積のための任意選択的な追加のプロセスステップ。 ポリメチルアクリレート（ＰＭＭＡ）コーティング上に敷設した後の窒化インジウムナノワイヤの走査電子顕微鏡写真。 ウェハボンディング前の、１．４４ｍｍの典型的な枠長を有し及びＰＭＭＡ層上に施与された、本発明に従い選択的に現像されたタイル状ＨＳＱ構造体の光学顕微鏡写真。 出発基材から標的基材上に転写されたＨＳＱタイルの光学顕微鏡写真。 酸化物マトリックス中に埋設された状態の、首尾良く標的基材上に転写されたナノワイヤの例の図。 異なる大きさのナノ構造体の平坦化のための本発明による方法の利点の図解。 スルーホール接触を備えた状態のナノ構造体の垂直な集積のための本発明による方法の利点の図解。
図１（ａ）では、ナノワイヤに薄い金属層を慣用の方法により蒸着する時にしばしば発生する、陰効果により電気接触の遮断が生じるという不利な結果が分かる。特に、例えばコバルトからなる強磁性接点は、磁化の均一性の明らかな乱れを有し、このような乱れは、スピントロニクスの多くの部材にとって必然であり、図１（ｂ）に示すものである。
図１（ｂ）には、見込まれる局所的磁化をコバルト接点に沿った断面で示したものであり、このコバルト接点は、この場合は円形のナノワイヤ断面の周りに慣用の蒸着法（ナノワイヤの事前の平坦化無し）で敷設したものである。この際、表示の外部磁場は、コバルトストリップの主軸に沿って、すなわちナノワイヤに対して垂直でかつ基材に対して並行にかけられている。
コバルト接点内部の矢印： 磁気モーメントの局所的配向
図２は、［非特許文献２］に記載の方法に従い平坦化及び接触された、窒化インジウムナノワイヤの写真を示す。この際、このナノワイヤはＨＳＱ中に完全に埋設され、次いで反応性ドライエッチングを用いて再び暴露され、そうして上側で電気接触できるようにされたものである。その結果、コバルトからなるこの金属ストリップは小さな湾曲しか持たず、例えば図１（ａ）のような遮断は示さない。そうして、図１（ｂ）に示すように、ナノワイヤに対する接触箇所での中間的なドメイン形成を伴わない、二つの別個の状態間での磁化方向の直接のスイッチングが可能となる。
図３及び４には、出発基材（図３）及び標的基材（図４）のための例示的な設計図が示されている。示されているものは、ＨＳＱタイル、位置決めマーカー及び電子線リソグラフィのためのマーカー（この場合、ネガティブマーカー）を有する領域である。
図５では、項目Ａ下の上側の領域中に、本発明による方法の一実施例のプロセスステップを図解して示してある。２インチケイ素ウェハ、すなわち出発基材ＡＳ（１）を先ず、アセトン、イソプロパノール、ピラニア（Ｐｉｒａｎｈａ）（１：１の比率で水で希釈）及び１％フッ化水素酸で洗浄する。光学的リソグラフィ及び反応性イオンエッチングを用いて、電子線リソグラフィのためのネガティブマーカーを生成する。電子線リソグラフィを用いて、構造を画定し、次いで反応性イオンエッチングによってウェハ中に転写し、これが、後でナノ構造体／ナノワイヤを置くべき領域を画定する（図３参照）。次いで、このウェハをＰＭＭＡ６４９．０４でコーティングする（ＰＭＭＡ（６））。６０００ｒｐｍのスピンコート速度は、１２０ｎｍの層厚を与える。
次いで、このウェハを、コーティングが後続のステップにおいて溶剤を更にガス放出しないように、１８０℃で少なくとも１０分間ベークする。
更なるステップにおいて、ナノワイヤ（ナノ構造体（２））を機械的にＰＭＭＡ層上に転写する。
このためには、例えば、出発基材を、表面上でナノ構造体をエピタキシャルに生成した成長基材と接触させることができる。代替的に、ナノ構造体を、溶液状態で、例えばイソプロパノール中の溶液として出発基材上に施与することができる。この溶剤は次いで蒸発し、他方、ナノ構造体はそこに残る。ここで使用される溶剤は、後で他の溶剤中に溶解するべき溶解可能なコーティング層（６）が侵されないように選択するべきである。また、マイクロマニピュレータを用いた標的転写法または類似の方法も可能である。ここでは、転写は、クリーンルームワイプを用いて機械的に行った。転写されたナノワイヤは、図５中に例示的に断面が球形のものとして図解している。
次いで、スピンコート可能なガラスまたは流動性酸化物（ＨＳＱ（３））を、スピンコータ−を用いて塗布して、ナノワイヤを完全に閉じ込める。
加えて、図５には、電子線リソグラフィを用いてＨＳＱ中に描画された構造を見ることができる。電子線を用いて描画されたこのような領域は化学理論的に変化し、そうして、ナノワイヤまたはナノ構造体が埋設された酸化物マトリックスが生じる。変換されたＨＳＱは、有利なことに、ＰＭＭＡを侵すことなく、（現像剤ＭＦ（登録商標）ＣＤ−２６を用いて）選択的に現像することができる。反応性イオンエッチングを用いて、選択的に現像された領域を酸素酸素プラズマによってＰＭＭＡ中に転写できる。このような処置は、ウェハボンディングの時のより良好な脱ガスと、向上した剥離を可能にする、というのも、溶剤が、接合されたウェハ間により簡単に侵入できるからである。
最後に、電子線リソグラフィによって電極を画定し、これを次いで金属化することによって、今や平坦化されたナノワイヤを電気接触することができる。
図５の下部セクションＢには、更なる任意選択のプロセスステップを示している。この際、ＨＳＱ（３）層中に埋設されたナノ構造体（２）及びその上に配置された電極を備えた予め作成した標的基材が再びコーティングされる（ＨＳＱ（７））。
項目Ａに示したプロセスステップに類似して、更なる出発基材（ＡＳ（１））をＰＭＭＡでコーティングし（ＰＭＭＡ（９））、そしてその上に更なるナノ構造体（８）を施与する。これらは、更に別のスピンコート可能なガラスまたは流動性酸化物（ＨＳＱ（１０））によって完全に閉じ込められ、そしてこの層を、場合により電子線リソグラフィにより構造化する。こうして生成した基材の両方を、ウェハボンディングにより接合し、次いで出発基材を、項目Ａに示すように除去する。
項目Ｂに示すプロセスステップは、任意に繰り返すことができ、そうして、各々電気接触可能な、埋設されたナノ構造体を備えるレイヤーが得られる。この際、ナノ構造体の配向は、いずれの面でも異なることができる。
図６は、ＰＭＭＡコーティング層の上の窒化インジウムナノワイヤの走査電子顕微鏡写真を示す。この際、このナノワイヤは、クリーンルームワイプを用いてコーティング層に転写したものである。ナノワイヤがごく僅かにＰＭＭＡ層中に沈み込んでいることが良好に分かる。
標的基材上に転写されそしてナノワイヤが埋設されているＨＳＱタイルを、添付の図８に示す。図７は、ＰＭＭＡ層上の選択的に現像されたＨＳＱタイルの光学顕微鏡写真を示す。図７のＨＳＱタイルでは、窒化インジウムからなる埋設されたナノワイヤは見えない。写し出されたタイルの枠長は１．４４ｍｍである。
再び清浄した後に、出発基材は、ナノ構造体／ナノワイヤが埋設された更なる酸化物層を転写するために、更なるプロセスステップのために有利に使用できる。
図９は、予め本発明による方法を用いて首尾良く出発基材から標的基材へと転写された酸化物マトリックス（暗い灰色の部分）中にそれぞれナノワイヤ（明るい部分）が埋設されていることが認められる走査電子顕微鏡写真を示す。
図１０及び１１は、ナノ構造体が本発明により平坦化された後にどのように電気接触できるかを図示するものである。
図１０には、様々なサイズの埋設されたナノ構造体の様子が示されている。全てのナノ構造体について、電気接触及び特に磁気電極の機能が陰効果によって損なわれないような最適な平坦化がサイズがどうであれ行われる。
図１１によれば、本発明による方法は、スルーホール接触を備えた垂直な集積を有利に可能にする。結合されたナノワイヤトランジスタ部材では、酸化物マトリックス中に埋設されたナノ構造体の転写を反復して繰り返すことができる。このような垂直の集積の際、スルーホール接触、いわゆるビアを、ＨＳＱ層のリソグラフィ構造化の時に考慮することができ、そうして自動的に所望の部位に生成できる。レイヤー毎に、ナノワイヤネットワークからなる多層設計を反復して構築することができる。選択的に、ビアを層中に通すためには、（本発明による方法の具体的な形態に依存して）二つの層の間に、コーティングマスクを用いた選択的なエッチングステップを行うことができるまたは行う必要がある。
［１］Ｚｉｍｍｌｅｒ ｅｔ ａｌ．，Ｎａｎｏ Ｌｅｔｔ．８，１６９５，２００８
［２］Ｈｅｅｄｔ ｅｔ ａｌ．，Ｎａｎｏ Ｌｅｔｔ．１２，４４３７，２０１２
［３］Ｃｕｉ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｅｘｐｒｅｓｓ ７，０８５００１，２０１４
［４］Ｃｈｕｎｇ ｅｔ ａｌ．，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．３０，２，２００９
［５］Ｃｈｕｎｇ ｅｔ ａｌ．，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．３０，１０，２００９
［６］Ｓｈｅｎｇ ｅｔ ａｌ．，Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ ２４，０２５２０１４，２０１３
［７］Ｆｌｏｅｈｒ ｅｔ ａｌ．，Ｒｅｖ．Ｓｃｉ．Ｉｎｓｔｒｕｍ．８２，１１３７０５，２０１１
［８］Ｆｅｒｒｙ，Ｓｃｉｅｎｃｅ ３１９，５７９−５８０，２００８

Claims (15)

  1. ナノ構造体の平坦化のための方法において、
    −出発基材（１）の表面上に少なくとも一つのナノ構造体（２）を配置し、
    −前記出発基材（１）の同じ表面上に、前記少なくとも一つのナノ構造体（２）を埋設する第一の層（３）を施与し、
    −及び、前記第一の層（３）の上に、標的基材（５）を施与し、
    −この際、それに次いで、出発基材（１）を第一の層（３）から、それに埋設されている前記少なくとも一つのナノ構造体（２）が平坦な自由表面を有するように分離する、
    方法であって、
    −前記出発基材（１）上への前記少なくとも一つのナノ構造体（２）の施与の前に、追加的な層（６）を、前記出発基材（１）の表面上に施与すること、
    −及び、溶剤を用いて、前記第一の層（３）からの出発基材（１）の剥離を行う、
    ことを特徴とする前記方法。
  2. 第四化学主族の元素半導体、第三及び第五化学主族の化合物半導体、または第二及び第六化学主族の化合物半導体を含むナノ構造体（２）が使用されることを特徴とする、請求項１に記載の方法。
  3. 前記標的基材（５）が、第二の層（４）を介して上記第一の層（３）上に施与される、請求項１または２に記載の方法。
  4. 前記第二の層（４）が水素−シルセスキオキサン（ＨＳＱ）を含む、請求項３に記載の方法。
  5. 前記追加的な層（６）が、溶剤中に溶解可能な材料を含む、請求項１〜４のいずれか一つに記載の方法。
  6. 前記追加的な層（６）が、ポリメチルメタクリレート（ＰＭＭＡ）、メチルメタクリレートとメタクリル酸とのポリマー（コポリマーＰＭＭＡ／ＭＡ）、または光学的フォトレジストを含むことを特徴とする、請求項１〜５のいずれか一つに記載の方法。
  7. 前記追加的な層（６）が、複数のステップで、前記転写基材（１）の表面上に施与される、請求項１〜６のいずれか一つに記載の方法。
  8. 前記追加的な層（６）が先ず温度処理され、その後に前記少なくとも一つのナノ構造体（２）が施与される、請求項１〜７のいずれか一つに記載の方法。
  9. 前記少なくとも一つのナノ構造体（２）を埋設する前記第一の層（３）が、スピンコート可能なガラスまたは流動性酸化物、特に水素−シルセスキオキサン（ＨＳＱ）を含むことを特徴とする、請求項１〜８のいずれか一つに記載の方法。
  10. 前記ナノ構造体（２）を埋設する前記第一の層（３）が、先ず構造化され、その後に前記構造化された層上に前記第二の基材（５）が施与される、請求項１〜９のいずれか一つに記載の方法。
  11. 前記第一の層（３）からの前記転写基材（１）の剥離が、含アセトン溶剤またはシクロペンタノンまたはジメチルスルホキシドを用いて行われる、請求項１〜１０のいずれか一つに記載の方法。
  12. 前記ナノ構造体がエピタキシャル的に生成される、請求項１〜１１のいずれか一つに記載の方法。
  13. 前記出発基材上への前記ナノ構造体の配置が、前記ナノ構造体を含む分散物を用いてまたはマイクロマニピュレータにより行われる、請求項１〜１２のいずれか一つに記載の方法。
  14. ナノ構造体として、ナノワイヤがまたは結合されたナノワイヤからなるネットワークが配置される、請求項１〜１３のいずれか一つに記載の方法。
  15. 前記第一の層（３）及びその中に埋設された前記少なくとも一つのナノ構造体（２）を備えた生じた前記の第二の基材（５）が、次いで、請求項１に記載の方法において標的基材として使用され、そうして、埋設されたナノ構造体を含む複数の互いに重ねて配置された層の系を生成でき、この際、これらのナノ構造体を垂直なスルーホール接触によって接続できる、請求項１〜１４のいずれか一つに記載の方法。
JP2018521068A 2015-12-02 2016-10-22 半導体ナノ構造体のための平坦な自由接触面を製造するための方法 Active JP6845850B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015015452.4A DE102015015452A1 (de) 2015-12-02 2015-12-02 Verfahren zum Planarisieren von Nanostrukturen
DE102015015452.4 2015-12-02
PCT/DE2016/000379 WO2017092723A1 (de) 2015-12-02 2016-10-22 Verfahren zur herstellung einer planen freien kontaktierfläche für halbleiternanostrukturen

Publications (2)

Publication Number Publication Date
JP2019504465A true JP2019504465A (ja) 2019-02-14
JP6845850B2 JP6845850B2 (ja) 2021-03-24

Family

ID=57348409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018521068A Active JP6845850B2 (ja) 2015-12-02 2016-10-22 半導体ナノ構造体のための平坦な自由接触面を製造するための方法

Country Status (6)

Country Link
US (1) US10714568B2 (ja)
EP (1) EP3384533A1 (ja)
JP (1) JP6845850B2 (ja)
CN (1) CN109075189B (ja)
DE (1) DE102015015452A1 (ja)
WO (1) WO2017092723A1 (ja)

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340822B1 (en) * 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
KR100362377B1 (ko) * 2000-12-05 2002-11-23 한국전자통신연구원 탄소 나노 튜브를 이용한 전계 방출 소자 및 그 제조 방법
US6849558B2 (en) * 2002-05-22 2005-02-01 The Board Of Trustees Of The Leland Stanford Junior University Replication and transfer of microstructures and nanostructures
US7569470B2 (en) * 2005-05-27 2009-08-04 The Provost Fellows And Scholars Of The College Of The Holy And Undivided Trinity Of Queen Elizabeth Near Dublin Method of forming conducting nanowires
EP1940989B1 (en) * 2005-09-29 2010-12-15 Dow Corning Corporation Method of releasing high temperature films and/or devices from metallic substrates
US20070269750A1 (en) * 2006-05-19 2007-11-22 Eastman Kodak Company Colored masking for forming transparent structures
US8846143B2 (en) * 2006-07-10 2014-09-30 California Institute Of Technology Method for selectively anchoring and exposing large numbers of nanoscale structures
US8130007B2 (en) * 2006-10-16 2012-03-06 Formfactor, Inc. Probe card assembly with carbon nanotube probes having a spring mechanism therein
US20080134961A1 (en) * 2006-11-03 2008-06-12 Zhenan Bao Single-crystal organic semiconductor materials and approaches therefor
EP2183789A1 (en) 2007-08-28 2010-05-12 California Institute of Technology Method for reuse of wafers for growth of vertically-aligned wire arrays
KR101272012B1 (ko) 2007-11-28 2013-06-07 삼성전자주식회사 반도체 장치의 제조 방법
CN101178957B (zh) * 2007-12-04 2011-07-27 河南科技大学 铜合金接触线的制备方法
US8470701B2 (en) * 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
WO2009134687A2 (en) * 2008-04-27 2009-11-05 The Board Of Trustees Of The University Of Illinois Method of fabricating a planar semiconductor nanowire
US8198796B2 (en) * 2008-07-25 2012-06-12 Konica Minolta Holdings, Inc. Transparent electrode and production method of same
WO2010022064A1 (en) * 2008-08-21 2010-02-25 Nanocrystal Corporation Defect-free group iii - nitride nanostructures and devices using pulsed and non-pulsed growth techniques
WO2010150619A1 (ja) 2009-06-24 2010-12-29 コニカミノルタホールディングス株式会社 透明電極、該透明電極に用いられる導電性繊維の精製方法、及び有機エレクトロルミネッセンス素子
US9748421B2 (en) * 2009-12-04 2017-08-29 The Board Of Trustees Of The Leland Stanford Junior University Multiple carbon nanotube transfer and its applications for making high-performance carbon nanotube field-effect transistor (CNFET), transparent electrodes, and three-dimensional integration of CNFETs
US8974967B2 (en) * 2009-12-21 2015-03-10 The Board Of Trustees Of The Leland Stanford Junior Univerity Nanotube-based nanomaterial membrane
JP2011134856A (ja) * 2009-12-24 2011-07-07 Toshiba Corp パターン形成方法
WO2011106730A2 (en) * 2010-02-27 2011-09-01 Innova Dynamics, Inc . Structures with surface-embedded additives and related manufacturing methods
CN101905448B (zh) * 2010-06-23 2013-05-22 清华大学 一种用于化学机械平坦化的抛光垫及其制造方法
US8518736B2 (en) 2010-12-29 2013-08-27 Georgia Tech Research Corporation Growth and transfer of monolithic horizontal nanowire superstructures onto flexible substrates
US8492208B1 (en) * 2012-01-05 2013-07-23 International Business Machines Corporation Compressive (PFET) and tensile (NFET) channel strain in nanowire FETs fabricated with a replacement gate process
US9780335B2 (en) * 2012-07-20 2017-10-03 3M Innovative Properties Company Structured lamination transfer films and methods
US8823075B2 (en) * 2012-11-30 2014-09-02 Sandisk Technologies Inc. Select gate formation for nanodot flat cell
CN103077888B (zh) * 2013-01-11 2015-07-01 西安交通大学 一种用于在单纳米线上制备电极的方法
CN103779400A (zh) * 2013-06-09 2014-05-07 国家纳米科学中心 一种复合电极及其制备方法
KR102074942B1 (ko) * 2013-07-29 2020-02-10 삼성전자 주식회사 비휘발성 메모리 트랜지스터 및 이를 포함하는 소자
US9090454B2 (en) * 2013-08-27 2015-07-28 Freescale Semiconductor, Inc. Sequential wafer bonding
US20150179877A1 (en) * 2013-12-20 2015-06-25 LuxVue Technology Corporation Nanowire device
US9246134B2 (en) * 2014-01-20 2016-01-26 3M Innovative Properties Company Lamination transfer films for forming articles with engineered voids
US9583533B2 (en) * 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
DE112015001719T5 (de) 2014-04-09 2016-12-29 Dow Corning Corporation Hydrophober Artikel
CN104282575B (zh) * 2014-09-26 2017-06-06 北京大学 一种制备纳米尺度场效应晶体管的方法
CN104485284B (zh) * 2014-12-24 2017-06-27 北京大学 一种可控阵列纳米线及其场效应晶体管的制备方法

Also Published As

Publication number Publication date
US20180366543A1 (en) 2018-12-20
CN109075189A (zh) 2018-12-21
DE102015015452A1 (de) 2017-06-08
CN109075189B (zh) 2022-03-25
US10714568B2 (en) 2020-07-14
WO2017092723A1 (de) 2017-06-08
JP6845850B2 (ja) 2021-03-24
EP3384533A1 (de) 2018-10-10

Similar Documents

Publication Publication Date Title
Cui et al. A photolithographic stretchable transparent electrode for an all-solution-processed fully transparent conformal organic transistor array
Kumaresan et al. Omnidirectional Stretchable inorganic‐material‐based electronics with enhanced performance
US9340428B2 (en) Method for increasing density of aligned carbon nanotubes
CN103646855A (zh) 石墨烯器件的制作方法
US7977177B2 (en) Methods of forming nano-devices using nanostructures having self-assembly characteristics
Du et al. Fabrication of polymer nanowires via maskless O2 plasma etching
Ji et al. Patterning and applications of nanoporous structures in organic electronics
TW201808787A (zh) 半導體器件
KR20160051487A (ko) 유기 용매 증기를 이용한 접착력 제어 방식의 나노 구조체 제조 방법 및 나노 전사 프린팅 방법
Stuart et al. Fabrication of a 3D nanoscale crossbar circuit by nanotransfer‐printing lithography
TW201803143A (zh) 奈米異質結構
JP6845850B2 (ja) 半導体ナノ構造体のための平坦な自由接触面を製造するための方法
US9553223B2 (en) Method for alignment of microwires
TWI639550B (zh) 奈米異質結構的製備方法
KR20150093977A (ko) 이차원 물질을 이용한 접합 전자 소자의 제조방법
Dayeh et al. Integration of vertical InAs nanowire arrays on insulator-on-silicon for electrical isolation
KR101029995B1 (ko) 대전된 물질을 이용한 1 차원 또는 2 차원 전도성 나노선의 고집적 방법 및 그에 의한 전도성 집적 나노선
CN105789039B (zh) 减小顶栅石墨烯场效应晶体管欧姆接触的方法
US11141890B2 (en) Substrate including nano/micro structure, method for manufacturing the same, method for refining nano/micro structure, method for manufacturing nano/micro structure network, and manufacturing apparatus therefor
KR101171952B1 (ko) 나노선의 패턴 형성방법 및 이를 이용하여 제조된 전자소자
Lo et al. Polymeric sidewall transfer lithography
Fan et al. Electric-driven flexible-roller nanoimprint lithography on the stress-sensitive warped wafer
KR20100015017A (ko) 나노구조물들의 교차 구조들의 제조
KR101601830B1 (ko) 발열 기판의 제조방법 및 이에 따라 제조되는 발열 기판
CN108793066B (zh) 一种纳米器件的制备方法

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20180423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210226

R150 Certificate of patent or registration of utility model

Ref document number: 6845850

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250