CN101763889A - 信息存储装置及其操作方法 - Google Patents

信息存储装置及其操作方法 Download PDF

Info

Publication number
CN101763889A
CN101763889A CN200910246686A CN200910246686A CN101763889A CN 101763889 A CN101763889 A CN 101763889A CN 200910246686 A CN200910246686 A CN 200910246686A CN 200910246686 A CN200910246686 A CN 200910246686A CN 101763889 A CN101763889 A CN 101763889A
Authority
CN
China
Prior art keywords
input end
switchgear
signal generator
write
door
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910246686A
Other languages
English (en)
Other versions
CN101763889B (zh
Inventor
李成喆
徐顺爱
曹永真
裴智莹
皮雄焕
申炯淳
李丞晙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101763889A publication Critical patent/CN101763889A/zh
Application granted granted Critical
Publication of CN101763889B publication Critical patent/CN101763889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

公开了一种信息存储装置及其操作方法。所述信息存储装置包括：存储区域，具有磁轨和写入/读取单元；控制电路，连接到所述存储区域。第一开关装置和第二开关装置连接到磁轨的两端，第三开关装置连接到写入/读取单元。控制电路控制第一开关装置至第三开关装置，将操作电流提供给磁轨和写入/读取单元中的至少一个。

Description

信息存储装置及其操作方法
技术领域
一个或多个示例性实施例涉及信息存储装置及其操作方法。
背景技术
当切断电源时保留记录的信息的传统非易失性信息存储装置包括硬盘驱动器(HDD)、非易失性随机存取存储器(RAM)等。
通常，传统HDD可能由于包括在HDD中的旋转机械装置而磨损，并且可能遭受运转故障，从而降低可靠性。同时，传统非易失性RAM的示例是闪存。虽然闪存不使用旋转机械装置，但是与HDD相比，闪存具有低的读取和写入速度、短的寿命以及小的存储容量。此外，闪存具有相对高的制造成本。
为了避免非易失性信息存储装置的这些特性，当前正在研究和开发使用磁畴壁移动的新型信息存储装置。磁畴是铁磁材料形成的微小磁区，其中，磁矩沿特定方向排列。磁畴壁是具有不同磁化方向的磁畴之间的边界区域。可通过将电流提供给磁材料来移动磁畴和磁畴壁。
然而，使用磁畴壁移动的信息存储装置仍然处于开发的初级阶段。此外，对这种信息存储装置的多数研究局限于单元存储区域。
发明内容
一个或多个实施例包括使用磁畴和磁畴壁的移动的信息存储装置。
一个或多个实施例包括操作该信息存储装置的方法。
在下面的描述中将部分地阐明另外的方面，通过描述，部分地会变得清楚或可以被了解。
一个或多个实施例可包括一种信息存储装置，该信息存储装置包括：磁轨，包括多个磁畴区域和磁畴壁区域，所述磁畴壁区域位于相邻的磁畴区域之间。写入/读取单元包括在磁轨的第一区域中，其中，第一电极和第二电极分别设置在写入/读取单元的两端。第一开关装置和第二开关装置分别连接到磁轨的两端。第三开关装置连接到写入/读取单元的第一电极。电路控制第一开关装置至第三开关装置，并向磁轨和写入/读取单元中的至少一个提供电流。
第一开关装置至第三开关装置可以是晶体管。
第一开关装置和第二开关装置的栅极可连接到第一字线，第三开关装置的栅极可连接到第二字线。
所述信息存储装置还可包括：第一位线至第四位线，与第一字线和第二字线交叉。第一位线可连接到第一开关装置，第二位线可连接到第三开关装置，第三位线可连接到写入/读取单元的第二电极，第四位线可连接到第二开关装置。
所述电路可包括：第一电路，连接到第一字线和第二字线；第二电路，连接到第一位线至第四位线。
第二电路可包括分别连接到第一位线至第四位线的第一信号发生器至第四信号发生器。对包括写入/读取单元的第一区域执行的读操作可由第一信号发生器和第二信号发生器控制，对第一区域执行的写操作可由第二信号发生器和第三信号发生器控制，磁畴壁在磁轨内的移动可由第一信号发生器和第四信号发生器控制。
第一电路可在读操作期间导通第一开关装置至第三开关装置，在写操作期间导通第三开关装置，在磁畴壁移动期间导通第一开关装置和第二开关装置。
第一信号发生器可包括：第一移动电流源，连接到与第一位线连接的第一互连线。第一晶体管设置在第一移动电流源和第一互连线之间。第二晶体管和第三晶体管并联连接到第一互连线，其中，第二晶体管和第三晶体管的一端接地。第一与门具有第一输入端、第二输入端和连接到第二晶体管的输出端。第二与门具有连接到第一晶体管的输出端、分别连接到第一与门的第一输入端和第二输入端的第一输入端和第二输入端。第一反相器设置在第一与门的第二输入端和第二与门的第二输入端之间，其中，用于移动磁畴壁的移动信号被提供给第一与门的第一输入端和第二输入端，读取信号被提供给第三晶体管栅极端。
第二信号发生器可包括：读取电流源和第一写入电流源，并联连接到与第二位线连接的第二互连线。第四晶体管设置在读取电流源和第二互连线之间。第五晶体管设置在第一写入电流源和第二互连线之间。第六晶体管连接到第二互连线并且其一端接地。第三与门具有第一输入端、第二输入端和连接到第六晶体管的输出端。第四与门具有连接到第五晶体管的输出端、分别连接到第三与门的第一输入端和第二输入端的第一输入端和第二输入端。第二反相器设置在第三与门的第二输入端和第四与门的第二输入端之间。写入信号被提供给第三与门的第一输入端和第二输入端，读取信号被提供给第四晶体管的栅极端。
第三信号发生器可包括：第二写入电流源，连接到与第三位线连接的第三互连线。第七晶体管设置在第二写入电流源和第三互连线之间。第八晶体管连接到第三互连线并且其一端接地。第五与门具有第一输入端、第二输入端和连接到第七晶体管的输出端。第六与门具有连接到第八晶体管的输出端、分别连接到第五与门的第一输入端和第二输入端的第一输入端和第二输入端。第三反相器设置在第五与门的第一输入端和第六与门的第一输入端之间，其中，写入信号被提供给第五与门的第一输入端和第二输入端。
第四信号发生器可包括：第二移动电流源，连接到与第四位线连接的第四互连线。第九晶体管设置在第二移动电流源和第四互连线之间。第十晶体管连接到第四互连线并且其一端接地。第七与门具有第一输入端、第二输入端和连接到第九晶体管的输出端。第八与门具有连接到第十晶体管的输出端、分别连接到第七与门的第一输入端和第二输入端的第一输入端和第二输入端。第四反相器设置在第七与门的第一输入端和第八与门的第一输入端之间，其中，用于移动磁畴壁的移动信号被提供给第七与门的第一输入端和第二输入端。
第一电路可包括：第一或门，其输出端连接到第一字线。第二或门包括连接到第二字线的输出端。移动信号和读取信号分别被提供给第一或门的第一输入端和第二输入端，写入信号和读取信号分别被提供给第二或门的第一输入端和第二输入端。
磁轨、第一字线和第二字线、第一位线至第四位线、第一开关装置、第二开关装置和第三开关装置可一起组成一个单元存储区域，多个单元存储区域可一起组成一个存储矩阵。
第一解码器可设置在第一电路和存储矩阵之间，第二解码器可设置在第二电路和存储矩阵之间。
写入/读取单元可以是穿隧磁阻(TMR)装置或巨磁阻(GMR)装置。
写入/读取单元可设置在磁轨的中心部分。
第一开关装置至第三开关装置的栅极可分别连接到不同的字线。
一个或多个实施例可包括一种操作信息存储装置的方法，所述信息存储装置包括：磁轨，包括多个磁畴区域和磁畴壁区域，所述磁畴壁区域位于相邻的磁畴区域之间。写入/读取单元包括在磁轨的第一区域中，其中，第一电极和第二电极分别设置在写入/读取单元的两端。第一开关装置和第二开关装置分别连接到磁轨的两端。第三开关装置连接到写入/读取单元的第一电极，电路控制第一开关装置至第三开关装置，并向磁轨和写入/读取单元中的至少一个提供电流。所述方法包括：导通第一开关装置至第三开关装置中的至少一个；将电流提供给磁轨和写入/读取单元中的至少一个。
所述电流可以是读取电流、写入电流或用于移动磁轨的磁畴壁的移动电流。
第一开关装置至第三开关装置可以是晶体管。
第一开关装置和第二开关装置的栅极可连接到第一字线，第三开关装置的栅极可连接到第二字线。
第一位线至第四位线可与第一字线和第二字线交叉。第一位线可连接到第一开关装置，第二位线可连接到第三开关装置，第三位线可连接到写入/读取单元的第二电极，第四位线可连接到第二开关装置。
所述电路可包括：第一电路，连接到第一字线和第二字线；第二电路，连接到第一位线至第四位线。
第二电路可包括分别连接到第一位线至第四位线第一信号发生器至第四信号发生器。对包括写入/读取单元的第一区域执行的读操作可由第一信号发生器和第二信号发生器控制。对第一区域执行的写操作可由第二信号发生器和第三信号发生器控制。磁畴壁在磁轨内的移动可由第一信号发生器和第四信号发生器控制。
第一电路可导通第一开关装置至第三开关装置，第二电路可通过写入/读取单元将读取电流从第二信号发生器提供给第一信号发生器。
第一电路可导通第三开关装置，第二电路可通过写入/读取单元将写入电流从第二信号发生器和第三信号发生器中的一个提供给第二信号发生器和第三信号发生器中的另一个。
第一电路可导通第一开关装置和第二开关装置，第二电路可通过磁轨将移动电流从第一信号发生器和第四信号发生器中的一个提供给第一信号发生器和第四信号发生器中的另一个。
附图说明
通过下面结合附图对实施例进行的描述，这些和/或其他方面将会变得清楚和更易于理解，其中：
图1示出根据示例性实施例的单元存储区域；
图2示出根据另一示例性实施例的单元存储区域；
图3A和图3B是示出使用图1的第一单元写入信息的方法的示例性实施例的剖视图；
图4至图6是示出操作图1的单元存储区域的方法的示例性实施例的电路图；
图7是信息存储装置的示例性实施例的布置图；
图8是沿图7的线I-I’截取的剖视图；
图9示出信息存储装置的示例性实施例；
图10至图13是分别示出图9的第一至第四信号发生器的示例性实施例的电路图；
图14至图18示出操作图9的信息存储装置的方法的示例性实施例；
图19是信息存储装置的示例性实施例的波形图；
图20和图21是信息存储装置的其他示例性实施例的电路图。
具体实施方式
通过结合附图进行的详细描述，将更清楚地理解示例性实施例。
现在将参照示出部分示例性实施例的附图更全面地描述各种示例性实施例。在图中，为了清晰，可能夸大层和区域的厚度。
这里公开了详细的说明性实施例。然而，这里公开的特定结构或功能细节仅是为了描述示例性实施例的代表。可以以许多替换形式实现示例性实施例，并且不应将示例性实施例解释为仅限于这里阐述的实施例。
因此，尽管示例性实施例具有各种修改和替换形式，但是在附图中作为示例示出其实施例，并在这里进行详细描述。然而，应该理解，并非意图将示例性实施例限于公开的特定形式，相反，示例性实施例覆盖落入示例性实施例的范围内的所有修改、等同物和替换物。在附图的全部描述中，相同的标号指示相同的元件。
应该理解的是，尽管在这里可使用术语第一、第二等来描述不同的元件，但是这些元件不应该受这些术语的限制。这些术语仅是用来将一个元件与另一个元件区分开来。例如，在不脱离示例性实施例的范围的情况下，第一元件可被称为第二元件，类似地，第二元件可被称为第一元件。如在这里使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。
应该理解的是，当元件被称为“连接到”或“结合到”另一元件时，该元件可以直接连接或结合到另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接到”或“直接结合到”另一元件时，不存在中间元件。应该以相同的方式来解释用于描述元件之间的关系的其他词语(例如，“在…之间”和“直接在…之间”，“与…相邻”和“直接与…相邻”等)。
这里使用的术语仅为了描述特定实施例的目的，并非意图限制示例性实施例。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还应理解的是，当在这里使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
还应该注意，在一些替换的实施方式中，提到的功能/动作可能不按图中的次序发生。例如，根据涉及的功能/动作，连续显示的两张图实际上可能基本同时执行，或者有时以相反侧次序执行。
此外，词语“化合物”的使用表示单个化合物或多个化合物。这些词语用于表示一种或多种化合物，但也可仅表示单个化合物。
现在，为了更具体地描述示例性实施例，将参照附图详细地描述各种实施例。然而，其范围不应限于示例性实施例，而是可以以各种形式实现。在图中，如果层形成在另一层或基底上，表示该层直接形成在另一层或基底上，或者在它们之间插入第三层。在下面的描述中，相同的标号表示相同的元件。
虽然已经为了说明性目的公开了示例性实施例，但是本领域技术人员应理解，在不脱离权利要求公开的范围和精神的情况下，可进行各种修改、添加和替换。
图1示出根据示例性实施例的单元存储区域。在图1中，第一方向指示符ID1指示第一字线WL1和第二字线WL2以及第一位线BL1至第四位线BL4的方向，第二方向指示符ID2指示磁轨100和第一单元200(例如，写入/读取单元)的方向。
参照图1，磁轨100可沿例如X轴方向延伸。磁轨100可包括多个磁畴区域D以及相邻磁畴区域D之间的磁畴壁区域DW。磁轨100可由包含钴(Co)、镍(Ni)和铁(Fe)中的至少一种的铁磁材料形成。铁磁材料还可包含除了Co、Ni和Fe之外的材料。
第一单元200可设置在磁轨100的区域上，例如，设置在磁轨100的中心部分R1(以下称为“第一区域R1”)上。第一区域R1可对应于多个磁畴区域D中的一个。第一单元200可以是用于写入/读取信息的装置。例如，第一单元200可以是使用穿隧磁阻(TMR)效应的装置或巨磁阻(GMR)装置。更具体地讲，第一单元200可包括形成在第一区域R1的上表面或下表面(例如，下表面)上的第一固定层20a。第一单元200还可包括第一区域R1和第一固定层20a之间的第一分离层10a。此外，第一单元200可包括形成在第一区域R1的上表面和下表面中的剩余一个(例如，上表面)上的第二固定层20b，并且还可包括第一区域R1和第二固定层20b之间的第二分离层10b。
第一固定层20a和第二固定层20b的磁化方向可以彼此相反。第一分离层10a和第二分离层10b可以是绝缘层或导电层。如果第一分离层10a和第二分离层10b是绝缘层，则第一单元200是TMR装置。如果第一分离层10a和第二分离层10b是导电层，则第一单元200是GMR装置。如果第一分离层10a和第二分离层10b是导电层，则可在第一分离层10a和第二分离层10b与第一区域R1之间形成具有比第一区域R1高的电阻的电阻层(未示出)。第一电极30a可形成在第一固定层20a的下表面上，第二电极20b可形成在第二固定层20b的上表面上。
此外，可在第一固定层20a与第一分离层10a之间和/或在第二固定层20b与第二分离层10b之间形成自由层(未示出)。当形成自由层时，可在自由层与相应的第一固定层20a和/或第二固定层20b之间包括另一分离层(未示出)。可以以多种方式构造第一单元200。位于第一单元200一侧(例如，左侧)的磁轨100的区域可以是有效存储区域。位于第一单元200另一侧(例如，右侧)的磁轨100的其他区域可以是临时存储区域，即，缓冲区域。
第一开关装置T1和第二开关装置T2可分别连接到磁轨100的两端。第三开关装置T3可连接到第一单元200的一端(例如，下表面)。第一开关装置T1至第三开关装置T3可以是晶体管。在这种情况下，第一字线WL1可共连到第一开关装置T1和第二开关装置T2的栅极，第二字线WL2可与第一字线WL1分离，并且可连接到第三开关装置T3的栅极。第一字线WL1和第二字线WL2可以与磁轨100平行。
第一位线BL1至第四位线BL4可以沿例如垂直方向与第一字线WL1和第二字线WL2交叉。第一位线BL1可连接到第一开关装置T1，第二位线BL2可连接到第三开关装置T3。第三位线BL3可通过第二导线C2连接到第一单元200的另一端(例如，上表面)。第四位线BL4可连接到第二开关装置T2。换句话说，第一开关装置T1可设置在第一字线WL1与第一位线BL1彼此交叉的位置，第二开关装置T2可设置在第一字线WL1与第四位线BL4彼此交叉的位置，第三开关装置T3可设置为第二字线WL2与第二位线BL2彼此交叉的位置。第一单元200的一端，即第一电极30a与第三开关装置T3可通过第一导线C1连接，第一单元200的另一端，即第二电极30b与第三位线BL3可通过第二导线C2连接。第一电极30a可以被认为是第一单元200的一部分或第一导线C1的一部分。相似地，第二电极30b可以被认为是第一单元200的一部分或第二导线C2的一部分。
在图1中，第一开关装置T1至第三开关装置T3可以是除了晶体管之外的开关装置，例如，二极管。此外，可省略第一开关装置T1和第二开关装置T2中的至少一个，并且可改变第三开关装置T3的位置。例如，第三开关装置T3可设置在第二字线WL2和第三位线BL3彼此交叉的位置。
虽然图1示出了包括第一固定层20a和第二固定层20b的第一单元200，但是如图2所示，第一单元200可只包括一个固定层。
参照图2，第一单元200’可包括：第一固定层20a，形成在第一区域R1的上表面和下表面之一(例如，下表面)上；第一分离层10a，形成在第一固定层20a和第一区域R1之间。第一电极30a可形成在第一固定层20a的下表面上，第二电极30b可形成在第一区域R1的上表面上。可在第一区域R1和第二电极30b之间形成具有比磁轨100高的电阻的电阻层(未示出)。如果第一分离层10a是导电层，则该电阻层可形成在第一区域R1和第一分离层10a之间。
现在将参照图3A和图3B详细地描述使用图1的第一单元200写入信息的示例性方法。图3A和图3B是图1的单元存储区域的部分剖视图。在图3A和图3B中，第一固定层20a和第二固定层20b与磁轨100具有垂直磁各向异性，第一固定层20a和第二固定层20b可沿例如第一方向M1和第二方向M2被分别磁化，反之亦然。此外，第一固定层20a和第二固定层20b与磁轨100具有水平磁各向异性。
参照图3A，当电子通过从第二电极30b向第一电极30a提供第一写入电流而从第一电极30a向第二电极30b移动时，沿与第一固定层20a的磁化方向(第一方向M1)相同的方向磁化的电子E1从第一电极30a移动到第一区域R1。电子E1的移动使得第一区域R1沿第一方向M1磁化。在第二固定层20b中，沿与第二固定层20b的磁化方向(第二方向M2)相同的方向磁化的电子通过第二固定层20b被释放到第二电极30b。然而，沿与第二固定层20b的磁化方向相反的方向磁化的电子E2不能通过第二固定层20b被释放到第二电极30b，而是返回并积聚在第一区域R1中。电子E2的移动使得第一区域R1沿第一方向M1磁化。
如上所述，第一区域R1可由从第一固定层20a和第二固定层20b施加到第一区域R1的自旋转移力矩沿第一方向M1磁化。如果在施加第一写入电流之前第一区域R1已经沿第二方向M2磁化，则第一区域R1的磁化方向可通过施加第一写入电流从第二方向M2改变为第一方向M1。
参照图3B，如果电子通过从第一电极30a向第二电极30b施加第二写入电流而从第二电极30b向第一电极30a移动，则沿与第二固定层20b的磁化方向(第二方向M2)相同的方向磁化的电子E3从第二电极30b向第一区域R1移动。电子E3的移动使得第一区域R1沿第二方向M2磁化。在第一固定层20a中，沿与第一固定层20a的磁化方向(第一方向M1)相同的方向磁化的电子通过第一固定层20a被释放到第一电极30a。然而，沿与第一固定层20a的磁化方向(第一方向M1)相反的方向磁化的电子E4没有通过第一固定层20a被释放到第一电极30a，而是积聚在第一区域R1中。电子E4的移动使得第一区域R1沿第二方向M2磁化。如果在施加第二写入电流之前第一区域R1已经沿第一方向R1磁化，则第一区域R1的磁化方向可通过施加第二写入电流从第一方向M1改变为第二方向M2。
在图3A的操作之前，或者在图3B的操作之后，通过向磁轨100施加电流，磁畴和磁畴壁可沿一定方向在磁轨100内移动1比特。通过在以比特为单位在磁轨100内移动磁畴和磁畴壁的同时，沿如上参照图3A和图3B描述的方向磁化位于第一区域R1的磁畴，可将大量信息写入到磁轨100。
如上所述，磁化方向彼此相反的第一固定层20a和第二固定层20b分别形成在磁轨100的上表面和下表面上。因此，可通过由第一固定层20a和第二固定层20b引起的自旋转移力矩写入信息。
由图2的单元存储区域执行的写入方法与由图1的单元存储区域执行的写入方法基本相似。然而，图2的单元存储区域使用包括一个固定层(第一固定层20a)的第一单元200’，因此，仅通过从第一固定层20a施加到第一区域R1的自旋转移力矩写入信息。
还可使用图1的第一单元200(或图2的第一单元200’)执行读取。可通过向第一单元200或200’提供读取电流来确定写入第一区域R1的信息的类型。可在第一电极30a和第二电极30b之一(或图2的第一单元200’的第一电极30a)与磁轨100的一端之间提供读取电流。读取电流的量可根据写入第一区域R1的信息而改变。读取电流不会受除了第一区域R1之外的其他磁畴区域D的磁化状态的很大影响。即，第一区域R1的磁化状态可以是确定读取电流的量的因素。因此，可通过提供读取电流来确定写入第一区域R1的信息的类型。可通过在按1比特移动磁畴和磁畴壁的同时读取位于第一区域R1的信息来再现写入磁轨100的大量信息。
现在将参照图4至图6更详细地描述操作诸如图1所示的单元存储区域的方法。
<写操作>
参照图4，在通过将电压V2施加到第二字线WL2而导通第三开关装置T3的同时，可通过第二位线BL2和第三位线BL3将写入电流提供给第一单元200。可根据写入电流的方向来确定将被写入第一区域R1的信息的类型。
参照图5，在通过将电压V1施加到第一字线WL1而导通第一开关装置T1和第二开关装置T2的同时，可通过第一位线BL1和第四位线BL4将移动电流(例如，脉冲电流)提供给磁轨100。磁畴和磁畴壁在磁轨100内移动的方向可根据移动电流的方向而改变。因为通常认为电流沿与电子移动的方向相反的方向流动，所以磁畴和磁畴壁可沿与移动电流流动的方向相反的方向移动。
通过重复地和/或交替地执行如上参照图4和图5所述的操作，可在沿相反方向(例如，向右方向)移动第一单元200的同时，将信息记录在位于第一单元200的一侧(例如，左方)的磁畴区域D中。
<读操作>
参照图6，在通过将电压V1和V2施加到第一字线WL1和第二字线WL2而导通第一开关装置T1至第三开关装置T3的同时，可在第一位线BL1和第二位线BL2之间提供读取电流。读取电流可通过第一单元200的一部分(第一区域R1的下部)和第一区域R1流动。读取电流的量可受第一区域R1的磁化方向影响。即，第一位线BL1和第二位线BL2之间的电阻可根据第一区域R1的磁化方向改变。因此，可通过施加读取电流来确定写入第一区域R1的信息的类型。读取电流的量小于上述写入电流的量，因此不改变第一区域R1的磁化方向。
可通过在第二位线BL2和第四位线BL4之间提供读取电流，而不是通过将读取电流提供给第一位线BL1和第二位线BL2，来执行读取。此外，如果第三开关装置T3设置在第二字线WL2与第三位线BL3交叉的位置，而非第二字线WL2与第二位线BL2交叉的位置，则可通过在第三位线BL3和第一位线BL1之间或者在第三位线BL3和第四位线BL4之间提供读取电流来执行读取。因此，可通过在第一单元200的一端和磁轨100的一端之间提供读取电流来从第一区域R1读取信息。如上所述，第一单元200可用作读取信息的装置。因此，第一单元200可称为能够执行写操作和读操作的写入/读取单元。然而，应该理解，可分别安装仅用作写入单元或读取单元的第一单元200。
可重复并交替执行图6的读操作和图5的以比特为单元移动磁畴和磁畴壁的方法。以这种方式，可通过沿相反方向(例如，向右方向)移动第一单元200来从位于第一单元200的一侧(例如，左方)的磁畴区域D读取信息。
通过图2的单元存储区域执行的写操作和读操作与如上参照图4至图6描述的写操作和读操作相似。
信息存储装置的示例性实施例可包括图1或图2的多个单元存储区域。
图7是信息存储装置的示例性实施例的布置图。参照图7，信息存储装置可包括第一字线WL1至第四字线WL4以及与第一字线WL1至第四字线WL4交叉的第一位线BL1至第四位线BL4。第一开关装置T1可设置在第一字线WL1与第一位线BL1交叉的位置，第二开关装置T2可设置在第一字线WL1与第四位线BL4交叉的位置。第一开关装置T1可包括设置在第一字线WL1两侧的第一源极S 1和第一漏极D1。第二开关装置T2可包括设置在第一字线WL1两侧的第二源极S2和第二漏极D2。
第一端和第二端分别连接到第一开关装置T1和第二开关装置T2的磁轨100可设置在第一字线WL1和第二字线WL2之间。第一开关装置T1的第一源极S1和第一漏极D1可分别连接到第一位线BL1和磁轨100的第一端。第二开关装置T2的第二源极S2和第二漏极D2可分别连接到第四位线BL4和磁轨100的第二端。
第一单元200可设置在磁轨100的特定区域(例如，中心区域)。第二位线BL2可设置在第一单元200上方。第三位线BL3可与第二位线BL2分开一定距离。第一单元200的上表面可通过第二导线C2电连接到第三位线BL3。稍后将参照图8描述第一单元200的上表面和第三位线BL3之间的连接以及第一单元200的下表面与第三源极S3的连接。
第三开关装置T3可设置在第二字线WL2与第二位线BL2交叉的位置。第三开关装置T3可包括设置在第二字线WL2两侧的第三源极S3和第三漏极D3。第三源极S3可电连接到第一单元200的下表面，第三漏极D3可电连接到第二位线BL2。在第一开关装置T1至第三开关装置T3中，应该理解，第一源极S1至第三源极S3的功能可以与第一漏极D1至第三漏极D3的功能互换。
图7的单元存储区域MR1可对应于图1的单元存储区域。虽然图7示出沿Y轴方向布置的多个单元存储区域MR1，但是多个单元存储区域MR1可沿X轴或者沿X轴和Y轴方向以矩阵布置。
图8是沿图7的线I-I’截取的剖视图。参照图8，第一单元200的下表面可通过第一导线C1连接到第三源极S3，第一单元200的上表面可通过第二导线C2连接到第三位线BL3。
然而，图7和图8示出的信息存储装置的结构仅是说明性的示例。即，图7中的信息存储装置的布置可以以各种方式改变，并且图8中示出的结构也可以改变。
图9示出根据示例性实施例的信息存储装置。参照图9，信息存储装置500包括多个以n行m列的矩阵布置的单元存储区域MR。虽然图9以简化方式示出单元存储区域MR，但是单元存储区域MR被构造为图1或图2中示出的存储区域。这里，标号WL1i和WL2i分别表示共连到第i行(i是自然数，且1≤i≤n)的单元存储区域MR的第一字线和第二字线。标号BL1j、BL2j、BL3j和BL4j分别表示连接到第j列(j是自然数，且1≤j≤m)的单元存储区域MR的第一位线至第四位线。第一字线WL1i和第二字线WL2i可分别对应于图1或图2的第一字线WL1和第二字线WL2，第一位线BL1j至第四位线BL4j可分别对应于图1或图2的第一位线BL1至第四位线BL4。
行解码器DCR1可连接到第一字线WL11至WL1n和第二字线WL21至WL2n，列解码器DCR2可连接到第一位线BL11至BL1m、第二位线BL21至BL2m、第三位线BL31至BL3m和第四位线BL41至BL4m。可使用行解码器DCR1和列解码器DCR2从单元存储区域MR中选择将要操作的一个单元存储区域MR。本领域普通技术人员应该理解，行解码器DCR1和列解码器DCR2可包括具有MUX(复用器)或DMUX(解复用器)结构的逻辑选择装置，因此，将不提供行解码器DCR1和列解码器DCR2的详细描述。
第一外围电路1000可安装为与行解码器DCR1的一侧相邻，并连接到行解码器DCR1。第一外围电路1000可包括至少两个逻辑单元，例如，第一逻辑元件LC1和第二逻辑元件LC2。例如，第一逻辑元件LC1和第二逻辑元件LC2可以是OR门(或门)。连接到第一逻辑元件LC 1的输出端OUT1的第一行线W1和连接到第二逻辑元件LC2的输出端OUT2的第二行线W2可连接到行解码器DCR1。第一行线W1和第二行线W2可通过行解码器DCR1分别连接到第一字线WL1i和第二字线WL2i。这里，标号IN11和IN12分别表示第一逻辑元件LC1的第一输入端和第二输入端，标号IN21和IN22分别表示第二逻辑元件LC2的第一输入端和第二输入端。第一外围电路1000还可包括连接到行解码器DCR1的行地址线AD1。虽然图9中没有示出，但是电压源可分别连接到第一逻辑元件LC1和第二逻辑元件LC2。
第二外围电路2000可安装为与列解码器DCR2的一侧相邻，并连接到列解码器DCR2。第二外围电路2000可包括连接到列解码器DCR2的多个信号发生器(第一信号发生器SG1至第四信号发生器SG4)。第一信号发生器SG1至第四信号发生器SG4可以是用于将信号提供给选择的单元存储区域MR的第一位线BL1j至第四位线BL4j的装置。稍后将详细描述第一信号发生器SG1至第四信号发生器SG4。第一信号发生器SG1至第四信号发生器SG4可通过第一列线B1至第四列线B4分别连接到列解码器DCR2。第一列线B1至第四列线B4可通过列解码器DCR2分别连接到第一位线BL1j至第四位线BL4j。感测电路S/A可连接到第二信号发生器SG2。感测电路S/A可以是感测并放大通过单元存储区域MR读取的信息的信号的感测放大器。感测电路S/A为本领域公知，因此这里不提供其详细描述。应该理解，感测电路S/A可连接到任意的信号发生器SG1至SG4。第二外围电路2000还可包括连接到列解码器DCR2的列地址线AD2。
行解码器DCR1和列解码器DCR2的逻辑运算分别响应于从行地址线AD1和列地址线AD2接收的信号而被控制。例如，行解码器DCR1和列解码器DCR2基于从行地址线AD1和列地址线AD2接收的信号选择单元存储区域MR来操作。在选择单元存储区域MR之后，可通过使用第一逻辑元件LC1和第二逻辑元件LC2中的一个以及第一信号发生器SG1至第四信号发生器SG4中的任意两个信号发生器，将信息写入选择的单元存储区域MR或从选择的单元存储区域MR读取信息，或者移动磁畴壁。
现在将参照图10至图13详细地描述图9的第一信号发生器SG1至第四信号发生器SG4的结构及其操作方法。
图10是图9的第一信号发生器SG1的示例性实施例的电路图。参照图10，移动电流源MCS1可连接到第一列线B1(例如，第一互连线)。第一晶体管Tr1可连接在第一移动电流源MCS1和第一列线B1之间。第二晶体管Tr2可以串联连接到第一列线B1的下部，并且第二晶体管Tr2的一端可接地。彼此连接的第一逻辑元件L1和第二逻辑元件L2可包括在第一信号发生器SG1中。例如，第一逻辑元件L1和第二逻辑元件L2可以是AND门(与门)。
第一逻辑元件L1的输出端Out1可连接到第二晶体管Tr2的栅极，第二逻辑元件L2的输出端Out2可连接到第一晶体管Tr1的栅极。第二逻辑元件L2的第一输入端In21和第二输入端In22可分别连接到第一逻辑元件L1的第一输入端In11和第二输入端In12。用于反转信号的第一反相器IVT1可以安装在第二逻辑元件L2的第二输入端In22和第一逻辑元件L1的第二输入端In12之间。
第一移动信号SM1和第二移动信号SM2可以分别提供给第一逻辑元件L1的第一输入端In11和第二输入端In12。第一晶体管Tr1和第二晶体管Tr2中的一个可以响应于第一移动信号SM1和第二移动信号SM2而导通。如果第一移动信号SM1和第二移动信号SM2都具有值1，则因为从第一逻辑元件L1输出信息“1”，所以第二晶体管Tr2可导通，而因为从第二逻辑元件L2输入信息“0”，所以第一晶体管Tr1不会导通。
移动电流可从单元存储区域流到第一列线B1和第二晶体管Tr2，最后流到地。因此，图1或图2的磁轨100的磁畴壁可沿第一方向移动。如果第一移动信号SM1和第二移动信号SM2分别具有值1和值0，则因为从第一逻辑元件L1输出信息“0”，所以第二晶体管Tr2不会导通，并且因为从第二逻辑元件L2输出信息“1”，所以第一晶体管Tr1可导通。
移动电流可从移动电流源MCS 1流到第一晶体管Tr1和第一列线B1，最后流到单元存储区域。因此，磁轨100的磁畴壁可沿与第一方向相反的第二方向移动。磁畴壁的移动可与第四信号发生器SG4的操作相关联地发生，稍后将对此进行描述。
第一信号发生器SG1可包括与第二晶体管Tr2并联连接到第一列线B1的第三晶体管Tr3。第三晶体管Tr3可与第二晶体管Tr2共享源极和漏极。读取信号SR1可提供给第三晶体管Tr3的栅极。与第三晶体管Tr3相关的读操作可与第二信号发生器SG2的操作相关地执行，稍后将对此进行描述。
图11是图9的第二信号发生器SG2和感测电路S/A的实施例的电路图。参照图11，读取电流源RCS1可连接到第二列线B2(例如，第二互连线)。第四晶体管Tr4可连接在读取电流源RCS1和第二列线B2之间。感测电路S/A可连接到连接读取电流源RCS1和第四晶体管Tr4的导线(还参见图9)。读取信号SR1可通过第四晶体管Tr4的栅极端G4来提供。如果第四晶体管Tr4响应于读取信号SR1导通，则读取电流可通过第二列线B2从读取电流源RCS1流到单元存储区域。从单元存储区域读取的信息的信号可提供给感测电路S/A。这种读操作可与上述第一信号发生器SG1的操作相关联地执行。即，当读取信号SR1提供给第四晶体管Tr4的栅极端G4时，读取信号SR1可同时提供给图10的第三晶体管Tr3的栅极端G3。以这种方式，通过图11的第二列线B2提供给单元存储区域的读取电流可通过图10的第一列线B1流到地。因此，可对选择的单元存储区域执行读操作。在读操作期间，稍后将描述的图11的第六晶体管Tr6可截止，从而读取电流不会流到地。
第二信号发生器SG2可包括与读取电流源RCS1并联连接到第二列线B2的第一写入电流源WCS1。第五晶体管Tr5可连接在第一写入电流源WCS1和第二列线B2之间。第六晶体管Tr6可串联连接到第二列线B2的下部，并且第六晶体管Tr6的一端可接地。彼此连接的第三逻辑元件L3和第四逻辑元件L4可包括在第二信号发生器SG2中。第三逻辑元件L3和第四逻辑元件L4以及第五晶体管Tr5和第六晶体管Tr6的构造和连接可以与图10的第一逻辑元件L1和第二逻辑元件L2以及第一晶体管Tr1和第二晶体管Tr2的构造和连接相似。标号In31、In32和Out3分别表示第三逻辑元件L3的第一输入端、第二输入端和输出端。标号In41、In42和Out4分别表示第四逻辑元件L4的第一输入端、第二输入端和输出端。标号ITV2表示连接在第二输入端In32和第二输入端In42之间的第二反相器。
第一写入信号SW1和第二写入信号SW2可被提供给第三逻辑元件L3的第一输入端In31和第二输入端In32。第五晶体管Tr5和第六晶体管Tr6中的一个可响应于第一写入信号SW1和第二写入信号SW2而导通。如果第一写入信号SW1和第二写入信号SW2都具有值1，则因为从第三逻辑元件L3输出信息“1”，所以第六晶体管Tr6可导通，而因为从第四逻辑元件L4输出信息“0”，所以第五晶体管Tr5不会导通。在这种情况下，写入电流可从单元存储区域流到第二列线B2、第六晶体管Tr6，最终流到地。因此，第一信息可被写入单元存储区域的如图1或图2所示的第一区域R1。如果第一写入信号SW1和第二写入信号SW2分别具有值1和值0，则因为从第三逻辑元件L3输出信息“0”，所以第六晶体管Tr6不会导通，而因为从第四逻辑元件L4输出信息“1”，所以第五晶体管Tr5可导通。在这种情况下，写入电流可从第一写入电流源WCS1流到第五晶体管Tr5、第二列线B2，最终流到单元存储区域。因此，第二信息可被写入单元存储区域的第一区域R1。这种写操作可与第三信号发生器的操作相关联地执行，以下对此进行描述。
图12是图9的第三信号发生器SG3的实施例的电路图。参照图12，第二写入电流源WCS2可连接到第三列线B3(例如，第三互连线)。第七晶体管Tr7可连接在第二写入电流源WCS2和第三列线B3之间。第八晶体管Tr8可串联连接到第三列线B3的下部。第八晶体管Tr8的一端可接地。第五逻辑元件L5和第六逻辑元件L6可彼此连接。例如，第五逻辑元件L5和第六逻辑元件L6可以是AND门。第五逻辑元件L5的输出端Out5可连接到第七晶体管Tr7的栅极，第六逻辑元件L6的输出端Out6可连接到第八晶体管Tr8的栅极。第六逻辑元件L6的第一输入端In61可连接到第五逻辑元件L5的第一输入端In51，第六逻辑元件L6的第二输入端In62可连接到第五逻辑元件L5的第二输入端In52。第三反相器IVT3可连接在第五逻辑元件L5的第一输入端In51和第六逻辑元件L6的第一输入端In61之间。第一写入信号SW1和第二写入信号SW2可被提供给第五逻辑元件L5的第二输入端In52和第一输入端In51。参照图12，如果第一写入信号SW1和第二写入信号SW2都具有值1，则第七晶体管Tr7可导通，第八晶体管Tr8不会导通，然后，写入电流可从第二写入电流源WCS2流到第七晶体管Tr7和第三列线B3，最后流到单元存储区域。如果第一写入信号SW1具有值1并且第二写入信号SW2具有值0，则第七晶体管Tr7不会导通，第八晶体管Tr8可导通，然后，写入电流可从单元存储区域流到第三列线B3、第八晶体管Tr8，最终流到地。
在写操作期间，第一写入信号SW1和第二写入信号SW2可在被提供给图11的第二信号发生器SG2的同时，被提供给图12的第三信号发生器SG3。在这种情况下，如果第一写入信号SW1和第二写入信号SW2都具有值1，则图12的第七晶体管Tr7可导通，图11的第六晶体管Tr6可导通，然后，写入电流可从第二写入电流源WCS2流到第七晶体管Tr7、第三列线B3、选择的单元存储区域、图11的第二列线B2和第六晶体管Tr6，最后流到地。因此，第一信息可被写入选择的存储区域的第一区域，如图1和图2的第一区域R1。如果第一写入信号SW1具有值1并且第二写入信号SW2具有值0，则图12的第八晶体管Tr8可导通，图11的第五晶体管Tr5可导通，然后写入电流可从图11的第一写入电流源WCS1流到第五晶体管Tr5、第二列线B2、选择的单元存储区域、第三列线B3和第八晶体管Tr8，最后流到地。因此，第二信息可被写入选择的单元存储区域的第一区域。
图13是图9的第四信号发生器SG4的实施例的电路图。参照图13，第二移动电流源MCS2可连接到第四列线B4(例如，第四互连线)。第九晶体管Tr9可连接在第二移动电流源MCS2和第四列线B4之间。第十晶体管Tr10可串联连接到第四列线B4的下部。第十晶体管Tr10的一端可接地。第七逻辑元件L7和第八逻辑元件L8可彼此连接。第七逻辑元件L7和第八逻辑元件L8以及第九晶体管Tr9和第十晶体管Tr10的构造和连接可以与图12中的第五逻辑元件L5和第六逻辑元件L6以及第七晶体管Tr7和第八晶体管Tr8的构造和连接相似。标号In71、In72和Out7分别表示第七逻辑元件L7的第一输入端、第二输入端和输出端。标号In81、In82和Out8分别表示第八逻辑元件L8的第一输入端、第二输入端和输出端。标号IVT4表示连接在第一输入端In71和第一输入端In81之间的第四反相器。
第一移动信号SM1和第二移动信号SM2可分别被提供给第七逻辑元件L7的第二输入端In72和第一输入端In71。如果第一移动信号SM1和第二移动信号SM2都具有值1，则第九晶体管Tr9可导通，并且移动电流可从第二移动电流源MCS2流到第九晶体管Tr9、第四列线B4，最终流到单元存储区域。因此，图1或图2的磁轨100的磁畴壁可沿第一方向移动。如果第一移动信号SM1和第二移动信号SM2分别具有值1和值0，则第十晶体管TR10可导通，然后，移动电流可从单元存储区域流到第四列线B4、第十晶体管Tr10，最终流到地。因此，磁轨100的磁畴壁可沿与第一方向相反的第二方向移动。
在磁畴壁移动期间，图13的信号发生器SG4可以与图10的第一信号发生器SG1相关联地操作。当第九晶体管Tr9导通时，图10的第三晶体管Tr3也导通，因此，移动电流从第二移动电流源MCS2流到第四列线B4、选择的单元存储区域、图10的第一列线B1和第三晶体管Tr3，最终流到地。因此，磁畴壁可沿第一方向移动。此外，当第十晶体管Tr10导通时，图10的第一晶体管Tr1导通，因此，移动电流可从图10的第一移动电流源MCS1流到第一列线B1、选择的单元存储区域、第四列线B4、第十晶体管Tr10，最终流到地。因此，磁畴壁可沿第二方向移动。
因此，在使用图9的行解码器DCR1和列解码器DCR2选择一个单元存储区域MR之后，通过使用第一信号发生器SG1至第四信号发生器SG4，可对选择的单元存储区域MR执行写/读操作，或者磁畴壁可移动。写/读操作或磁畴壁的移动可与图9的第一外围电路1000的操作相关地执行。更具体地讲，在写/读操作或磁畴壁的移动期间，第一移动信号SM1和第一读取信号SR1可分别被提供给图9的第一逻辑元件LC1的第一输入端IN11和第二输入端IN12，第一写入信号SW1和第一读取信号SR1可分别被提供给第二逻辑元件LC2的第一输入端IN21和第二输入端IN22。如果第一逻辑元件LC1是OR门，则当提供给第一逻辑元件LC1的第一移动信号SM1和读取信号SR1中的至少一个具有值1时，操作信号可通过第一行线W1提供给连接到选择的单元存储区域的第一字线WL1i。因此，连接到选择的单元存储区域的第一字线WL1i的图1或图2的第一开关装置T1和第二开关装置T2可导通。
相似地，如果第二逻辑元件LC2是OR门，则当提供给第二逻辑元件LC2的第一写入信号SW1和读取信号SR1中的至少一个具有值1时，操作信号可通过第二行线W2提供给连接到选择的单元存储区域的第二字线WL2i。
连接到选择的单元存储区域的第二字线WL2i的第三开关装置T3可导通。第三开关装置T3导通以写入信息(例如，参见图4)。第一开关装置T1和第二开关装置T2导通以移动磁畴壁(例如，参见图5)。第一开关装置T1和第三开关装置T3导通以读取信息(例如，参见图6)。
构造图9的信息存储装置以执行上述操作。例如，当为了写入信息，提供给第二信号发生器SG2的第一写入信号SW1和提供给第三信号发生器SG3的第二写入信号SW2具有值1时，提供给第二逻辑元件LC2的第一输入端IN21的第一写入信号SW1具有值1。因此，连接到第二字线WL2i的第三开关装置T3可通过第二行线W2来导通，所述第二字线WL2i连接到选择的单元存储区域。
当为了写入信息，提供给信号发生器SG2的第一写入信号SW1和提供给第三信号发生器SG3的第二写入信号SW2分别具有值1和值0时，提供给第二逻辑元件LC2的第一输入端IN21的第一写入信号SW1也具有值1。然后，连接到第二字线WL2i的第三开关装置T3可导通，所述第二字线WL2i连接到选择的单元存储区域。
如果为了读取信息，提供给第一信号发生器SG1和第二信号发生器SG2的读取信号SR1具有值1，则提供给第一逻辑元件LC1的第二输入端IN12和第二逻辑元件LC2的第二输入端IN22的读取信号SR1具有值1。因此，连接到第一字线WL1i和第二字线WL2i的第一开关装置T1至第三开关装置T3可通过第一行线W1和第二行线W2来导通，所述第一字线WL1i和第二字线WL2i连接到选择的单元存储区域。
此外，为了沿第一方向移动磁畴壁，当提供给第一信号发生器SG1的第一移动信号SM1和提供给第四信号发生器SG4的第二移动信号SM2都具有值1时，提供给第一逻辑元件LC1的第一输入端IN11的第一移动信号SM1具有值1。因此，连接到第一字线WL1i的第一开关装置T1和第二开关装置T2可通过第一行线W1来导通，所述第一字线WL1i连接到选择的单元存储区域。为了沿与第一方向相反的第二方向移动磁畴壁，当提供给第一信号发生器SG1的第一移动信号SM1和提供给第四信号发生器SG4的第二移动信号SM2分别具有值1和值0时，提供给第一逻辑元件LC1的第一输入端IN11的第一移动信号SM1具有值1。因此，连接到第一字线WL1i的第一开关装置T1和第二开关装置T2可导通，所述第一字线WL1i连接到选择的单元存储区域。如上所述，可对根据第一外围电路1000和第二外围电路2000的彼此相关联的操作选择的单元存储区域执行写/读操作。
图14至图18示出了写操作和读操作的上述实施例。图14和图15示出写操作。图16和图17示出磁畴壁的移动。图18示出读操作。
参照图14，提供给第二信号发生器SG2和第三信号发生器SG3的第一写入信号SW1和第二写入信号SW2可具有值1，提供给第二逻辑元件LC2的第一输入端IN21的第一写入信号SW1可具有值1。在这种情况下，第三信号发生器SG3的第七晶体管Tr7、第二信号发生器SG2的第六晶体管Tr6和选择的单元存储区域的第三开关装置T3可导通。因此，第一写入电流可从第二写入电流源WCS2流到第七晶体管Tr7、第三列线B3、选择的单元存储区域、第二列线B2、第六晶体管Tr6，最终流到地。因此，第一信息可被写入选择的单元存储区域的第一区域R1。也可参照图3A的描述来描述写入第一信息。
参照图15，提供给第二信号发生器SG2和第三信号发生器SG3的第一写入信号SW1和第二写入信号SW2可分别具有值1和值0。提供给第二逻辑元件LC2的第一输入端IN21的第一写入信号SW1可具有值1。在这种情况下，根据第一写入信号SW1和第二写入信号SW2的值，第二信号发生器SG2的第五晶体管Tr5、第三信号发生器SG3的第八晶体管Tr8和选择的单元存储区域的第三开关装置T3可导通。因此，第二写入电流可从第一写入电流源WCS1流到第五晶体管Tr5、第二列线B2、选择的单元存储区域、第三列线B3、第八晶体管Tr8，最终流到地。因此，第二信息可被写入选择的单元存储区域的第一区域R1。也可参照图3B的描述来描述写入第二信息。
参照图16，输入到第一信号发生器SG1和第四信号发生器SG4的第一移动信号SM1和第二移动信号SM2可具有值1。具有值1的第一移动信号SM1可被提供给第一逻辑元件LC1的第一输入端IN11。在这种情况下，第四信号发生器SG4的第九晶体管Tr9、第一信号发生器SG1的第二晶体管Tr2以及选择的单元存储区域的第一开关装置T1和第二开关装置T2可导通。因此，第一移动电流可从第二移动电流源MCS2流到第九晶体管Tr9、第四列线B4、选择的单元存储区域的磁轨100、第一列线B1、第二晶体管Tr2，最终流到地。因此，磁轨100的磁畴壁可沿第一方向(即，向右方向)移动。
参照图17，提供给第四信号发生器SG4的第一移动信号SM1和第二移动信号SM2可分别具有值1和值0。提供给第一逻辑元件LC1的第一输入端IN11的第一移动信号SM1可具有值1。在这种情况下，第一信号发生器SG1的第一晶体管Tr1、第四信号发生器SG4的第十晶体管Tr10以及选择的单元存储区域的第一开关装置T1和第二开关装置T2可导通。因此，第二移动电流可从第一移动电流源MCS1流到第一晶体管Tr1、第一列线B1、选择的单元存储区域的磁轨100、第四列线B4、第十晶体管Tr10，最终流到地。因此，磁轨100的磁畴壁可沿与第一方向相反的第二方向(即，向左方向)移动。
参照图18，提供给第一信号发生器SG1和第二信号发生器SG2的读取信号SR1可具有值1，提供给第一逻辑元件LC1和第二逻辑元件LC2的读取信号SR1可具有值1。在这种情况下，第二信号发生器SG2的第四晶体管Tr4、第一信号发生器SG1的第三晶体管Tr3以及选择的单元存储区域的第一开关装置T1至第三开关装置T3可导通。因此，读取电流可从读取电流源RCS1流到第二列线B2、选择的单元存储区域的第一单元200、第一列线B1、第三晶体管Tr3，最终流到地。
图19是当操作信息存储装置的实施例时可使用的各种输入信号SR1、SW1、SW2、SM1和SM2的波形图。图19也是分别流过图9的第一列线B1至第四列线B4的第一电流信号B1’至第四电流信号B4’的波形图。在图19中，斜纹图案表示忽略的信号，点图案表示浮动电平信号。现在将参照图14至图18描述图19的这些信号。
参照图19，在第一读操作中，提供给信息存储装置的读取信号SR1可具有值1，因此，与“1”对应的电流信号B2’和与“0”对应的电流信号B1’可分别被提供给第二列线B2和第一列线B1。这表示读取电流可如图18所示从第二列线B2流动到第一列线B1。
在磁畴壁的第一移动中，具有值1的第一移动信号SM1和第二移动信号SM2可被提供给信息存储装置，因此，与“0”对应的电流信号B1’和与“1”对应的电流信号B4’可分别被提供给第一列线B 1和第四列线B4。这表示第一移动电流可如图16所示从第四列线B4流到第一列线B1。
在第一写操作中，具有值1的第一写入信号SW1和第二写入信号SW2可被提供给信息存储装置，因此，与“0”对应的电流信号B2’和与“1”对应的电流信号B3’可分别被提供给可分别提供给第二列线B2和第三列线B3。这表示第一写入电流可如图14所示从第三列线B3流到第二列线B2。
第二读操作可与第一读操作相似地执行。
在磁畴壁的第二移动中，分别具有值1和值0的第一移动信号SM1和第二移动信号SM2可被提供给信息存储装置，因此，与“1”对应的电流信号B1’和与“0”对应的电流信号B4’可分别被提供给第一列线B1和第四列线B4。这表示第二移动电流可如图17所示从第一列线B1流到第四列线B4。
在第二写操作中，具有值1和值0的第一写入信号SW1和第二写入信号SW2可被提供给信息存储装置，因此，与“1”对应的电流信号B2’和与“0”对应的电流信号B3’可分别被提供给第二列线B2和第三列线B3。这表示第二写入电流可如图15所示从第二列线B2流到第三列线B3。应该理解，图19的信号仅是说明性示例，并且可以以各种方式改变。
可以以各种方式构造信息存储装置的上述实施例。例如，虽然图1和图2示出第一开关装置T1和第二开关装置T2共连到第一字线WL1，但是在如图20和图21所示的信息存储装置的另一实施例中，第一开关装置T1和第二开关装置T2可连接到另一字线。如图20和图21所示的信息存储装置分别是图1和图2所示的信息存储装置的修改示例。
参照图20和图21，第一开关装置T1可连接到第一字线WL1，第二开关装置T2可连接到第三字线WL3。因为图20和图21的单元存储区域的构造与图1和图2所示的单元存储区域的构造不同，所以图9和图10至图13中示出的第一外围电路1000和第二外围电路2000的构造也可相应地进行不同的修改和操作。
如果如图1、图2、图20和图21所示，第一开关装置T1和第二开关装置T2安装在磁轨100的两端，则除了将要操作的磁轨100之外的所有磁轨不会受到操作电流影响，从而在不引起电流干扰的情况下稳定地操作信息存储装置。特别地，与第一开关装置T1和第二开关装置T2如图20和图21所示分别连接到第一字线WL1和第三字线WL3相比，当第一开关装置T1和第二开关装置T2如图1和图2所示共连到第一字线WL1时的集成度得到极大的改善。
应该理解，这里描述的示例性实施例应该仅理解为描述性意义，而非限制性目的。例如，在图9和图13中，第一外围电路1000和第二外围电路2000可以以各种方式构造，这对于本领域普通技术人员来说是显然的。因此，本公开的精神和范围应该由权利要求来限定。

Claims (27)

1.一种信息存储装置，包括：
磁轨，包括多个磁畴区域和磁畴壁区域，所述磁畴壁区域位于相邻的磁畴区域之间；
写入/读取单元，位于磁轨的第一区域，其中，第一电极和第二电极分别设置在写入/读取单元的第一端和第二端；
第一开关装置和第二开关装置，分别连接到磁轨的第一端和第二端；
第三开关装置，连接到写入/读取单元的第一电极；
电路，配置为控制第一开关装置、第二开关装置和第三开关装置，并向磁轨和写入/读取单元中的至少一个提供电流。
2.如权利要求1所述的信息存储装置，其中，第一开关装置、第二开关装置和第三开关装置是晶体管。
3.如权利要求2所述的信息存储装置，其中，第一开关装置和第二开关装置的栅极连接到第一字线，
第三开关装置的栅极连接到第二字线。
4.如权利要求1所述的信息存储装置，还包括：
第一位线至第四位线，与第一字线和第二字线交叉，
其中，第一开关装置连接到第一位线和第一字线，
第二开关装置连接到第一字线和第四位线，
第三开关装置连接到第二位线和第二字线，
第三位线连接到写入/读取单元的第二电极。
5.如权利要求4所述的信息存储装置，其中，所述电路包括：
第一电路，连接到第一字线和第二字线；
第二电路，连接到第一位线至第四位线。
6.如权利要求5所述的信息存储装置，其中，第二电路包括分别连接到第一位线至第四位线的第一信号发生器至第四信号发生器，
写入/读取单元对第一区域执行的读操作由第一信号发生器和第二信号发生器控制，
写入/读取单元对第一区域执行的写操作由第二信号发生器和第三信号发生器控制，
磁畴壁在磁轨内的移动由第一信号发生器和第四信号发生器控制。
7.如权利要求6所述的信息存储装置，其中，第一电路在读操作期间导通第一开关装置至第三开关装置，在写操作期间导通第三开关装置，在磁畴壁移动期间导通第一开关装置和第二开关装置。
8.如权利要求6所述的信息存储装置，其中，第一信号发生器包括：
第一移动电流源，连接到与第一位线连接的第一互连线；
第一晶体管，设置在第一移动电流源和第一互连线之间；
第二晶体管和第三晶体管，并联连接到第一互连线，第二晶体管和第三晶体管中的每一个的一端接地；
第一与门，具有第一输入端、第二输入端和连接到第二晶体管的输出端；
第二与门，具有连接到第一晶体管的输出端，第二与门的第一输入端和第二输入端分别连接到第一与门的第一输入端和第二输入端；
第一反相器，设置在第一与门的第二输入端和第二与门的第二输入端之间，
其中，用于移动磁畴壁的移动信号被提供给第一与门的第一输入端和第二输入端，读取信号被提供给第三晶体管栅极端。
9.如权利要求6所述的信息存储装置，其中，第二信号发生器包括：
读取电流源和第一写入电流源，并联连接到与第二位线连接的第二互连线；
第四晶体管，设置在读取电流源和第二互连线之间；
第五晶体管，设置在第一写入电流源和第二互连线之间；
第六晶体管，连接到第二互连线，第六晶体管的一端接地；
第三与门，具有第一输入端、第二输入端和连接到第六晶体管的输出端；
第四与门，具有连接到第五晶体管的输出端、分别连接到第三与门的第一输入端和第二输入端的第一输入端和第二输入端；
第二反相器，设置在第三与门的第二输入端和第四与门的第二输入端之间，
其中，写入信号被提供给第三与门的第一输入端和第二输入端，读取信号被提供给第四晶体管的栅极端。
10.如权利要求6所述的信息存储装置，其中，第三信号发生器包括：
第二写入电流源，连接到与第三位线连接的第三互连线；
第七晶体管，设置在第二写入电流源和第三互连线之间；
第八晶体管，连接到第三互连线，第八晶体管的一端接地；
第五与门，具有第一输入端、第二输入端和连接到第七晶体管的输出端；
第六与门，具有连接到第八晶体管的输出端、分别连接到第五与门的第一输入端和第二输入端的第一输入端和第二输入端；
第三反相器，设置在第五与门的第一输入端和第六与门的第一输入端之间，
其中，写入信号被提供给第五与门的第一输入端和第二输入端。
11.如权利要求6所述的信息存储装置，其中，第四信号发生器包括：
第二移动电流源，连接到与第四位线连接的第四互连线；
第九晶体管，设置在第二移动电流源和第四互连线之间；
第十晶体管，连接到第四互连线，第十晶体管的一端接地；
第七与门，具有第一输入端、第二输入端和连接到第九晶体管的输出端；
第八与门，具有连接到第十晶体管的输出端、分别连接到第七与门的第一输入端和第二输入端的第一输入端和第二输入端；
第四反相器，设置在第七与门的第一输入端和第八与门的第一输入端之间，
其中，用于移动磁畴壁的移动信号被提供给第七与门的第一输入端和第二输入端。
12.如权利要求7所述的信息存储装置，其中，第一电路包括：
第一或门，包括连接到第一字线的输出端；
第二或门，包括连接到第二字线的输出端，
其中，移动信号和读取信号分别被提供给第一或门的第一输入端和第二输入端，写入信号和读取信号分别被提供给第二或门的第一输入端和第二输入端。
13.如权利要求5所述的信息存储装置，其中，磁轨、第一字线和第二字线、第一位线至第四位线、第一开关装置、第二开关装置和第三开关装置一起组成一个单元存储区域，
存储矩阵包括多个单元存储区域。
14.如权利要求13所述的信息存储装置，其中，第一解码器设置在第一电路和存储矩阵之间，
第二解码器设置在第二电路和存储矩阵之间。
15.如权利要求1所述的信息存储装置，其中，写入/读取单元是穿隧磁阻装置或巨磁阻装置。
16.如权利要求1所述的信息存储装置，其中，写入/读取单元设置在磁轨的中心部分。
17.如权利要求2所述的信息存储装置，其中，第一开关装置、第二开关装置和第三开关装置的栅极分别连接到不同的字线。
18.一种操作如权利要求1所述的信息存储装置的方法，包括：
导通第一开关装置、第二开关装置和第三开关装置中的至少一个；
将电流提供给磁轨和写入/读取单元中的至少一个。
19.如权利要求18所述的方法，其中，所述电流是读取电流、写入电流或用于移动磁轨的磁畴壁的移动电流。
20.如权利要求18所述的方法，其中，第一开关装置、第二开关装置和第三开关装置是晶体管。
21.如权利要求20所述的方法，其中，第一开关装置和第二开关装置的栅极连接到第一字线，
第三开关装置的栅极连接到第二字线。
22.如权利要求21所述的方法，其中，第一位线至第四位线与第一字线和第二字线交叉，
其中，第一位线连接到第一开关装置，
第二位线连接到第三开关装置，
第三位线连接到写入/读取单元的第二电极，
第四位线连接到第二开关装置。
23.如权利要求22所述的方法，其中，所述电路包括：
第一电路，连接到第一字线和第二字线；
第二电路，连接到第一位线至第四位线。
24.如权利要求23所述的方法，其中，第二电路包括分别连接到第一位线至第四位线第一信号发生器至第四信号发生器，
写入/读取单元对第一区域执行的读操作由第一信号发生器和第二信号发生器控制，
写入/读取单元对第一区域执行的写操作由第二信号发生器和第三信号发生器控制，
磁畴壁在磁轨内的移动由第一信号发生器和第四信号发生器控制。
25.如权利要求24所述的方法，其中，所述导通包括导通第一开关装置、第二开关装置和第三开关装置，
通过写入/读取单元将读取电流从第二信号发生器提供给第一信号发生器。
26.如权利要求24所述的方法，其中，所述导通包括导通第三开关装置，
通过写入/读取单元将写入电流从第二信号发生器和第三信号发生器中的一个提供给第二信号发生器和第三信号发生器中的另一个。
27.如权利要求24所述的方法，其中，所述导通包括导通第一开关装置和第二开关装置，
通过磁轨将移动电流从第一信号发生器和第四信号发生器中的一个提供给第一信号发生器和第四信号发生器中的另一个。
CN200910246686.1A 2008-12-24 2009-12-01 信息存储装置及其操作方法 Active CN101763889B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080133836A KR20100075203A (ko) 2008-12-24 2008-12-24 정보저장장치 및 그의 동작방법
KR10-2008-0133836 2008-12-24

Publications (2)

Publication Number Publication Date
CN101763889A true CN101763889A (zh) 2010-06-30
CN101763889B CN101763889B (zh) 2014-06-25

Family

ID=42265815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910246686.1A Active CN101763889B (zh) 2008-12-24 2009-12-01 信息存储装置及其操作方法

Country Status (4)

Country Link
US (1) US8144503B2 (zh)
JP (1) JP5478238B2 (zh)
KR (1) KR20100075203A (zh)
CN (1) CN101763889B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016066053A1 (zh) * 2014-10-27 2016-05-06 华为技术有限公司 一种磁性存储器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5431400B2 (ja) * 2011-03-28 2014-03-05 株式会社東芝 磁気記憶素子
JP6093146B2 (ja) 2012-10-25 2017-03-08 株式会社東芝 磁性細線を有する磁気メモリおよびその書き込み方法
US9123878B2 (en) 2013-09-09 2015-09-01 Kabushiki Kaisha Toshiba Magnetic memory device utilizing magnetic domain wall motion
CN105096963B (zh) * 2014-04-25 2018-06-26 华为技术有限公司 写装置及磁性存储器
JP7003991B2 (ja) * 2017-04-14 2022-01-21 Tdk株式会社 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
US11205679B2 (en) 2019-07-22 2021-12-21 Samsung Electronics Co., Ltd. Magnetic memory device including a free layer and a pinned layer
KR102254252B1 (ko) * 2019-11-20 2021-05-20 서울대학교산학협력단 자구벽 이동 소자

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003331115A (ja) * 2002-05-14 2003-11-21 Yuichiro Hayashi 全部原価計算・会計システム
CN1497603A (zh) * 2002-10-23 2004-05-19 恩益禧电子股份有限公司 磁性随机存取存储器及其数据写入方法
JP2007201059A (ja) * 2006-01-25 2007-08-09 Toshiba Corp 磁気素子、磁気記録装置及び書き込み方法
KR100718153B1 (ko) 2006-02-17 2007-05-14 삼성전자주식회사 마그네틱 도메인 이동을 이용한 자기메모리
KR100754397B1 (ko) 2006-02-22 2007-08-31 삼성전자주식회사 마그네틱 도메인 이동을 이용한 자기메모리
KR100695171B1 (ko) 2006-02-23 2007-03-14 삼성전자주식회사 마그네틱 도메인 이동을 이용하는 자기 메모리 장치
JP2007317895A (ja) * 2006-05-26 2007-12-06 Fujitsu Ltd 磁気抵抗メモリ装置
JP4969981B2 (ja) * 2006-10-03 2012-07-04 株式会社東芝 磁気記憶装置
KR100829569B1 (ko) * 2006-10-18 2008-05-14 삼성전자주식회사 자구벽 이동을 이용한 반도체 장치 및 그의 제조방법
WO2008108109A1 (ja) * 2007-03-08 2008-09-12 Nec Corporation 磁気メモリセル及び磁気ランダムアクセスメモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016066053A1 (zh) * 2014-10-27 2016-05-06 华为技术有限公司 一种磁性存储器

Also Published As

Publication number Publication date
CN101763889B (zh) 2014-06-25
US8144503B2 (en) 2012-03-27
US20100157663A1 (en) 2010-06-24
JP5478238B2 (ja) 2014-04-23
KR20100075203A (ko) 2010-07-02
JP2010153022A (ja) 2010-07-08

Similar Documents

Publication Publication Date Title
CN101763889B (zh) 信息存储装置及其操作方法
JP5345091B2 (ja) 情報保存装置及びその動作方法
JP5520531B2 (ja) 磁区壁移動を利用した情報保存装置及びその動作方法
KR100288823B1 (ko) 반도체기억장치
EP1736993B1 (en) Magnetic random access memory array having bit/word lines for shared write select and read operations
JP3908685B2 (ja) 磁気ランダムアクセスメモリおよびその書き込み方法
JP5100514B2 (ja) 半導体メモリ
US7577016B2 (en) Twin-cell semiconductor memory devices
CN101615423A (zh) 信息存储装置以及操作该装置的方法
CN102483947B (zh) 磁性赛道存储器的阵列体系结构及操作方法
JP5190719B2 (ja) Ｍｒａｍの読み出し方法
CN101751989B (zh) 使用磁畴壁移动的信息存储装置及操作该装置的方法
CN100367406C (zh) 磁随机存取存储器
CN101145597B (zh) 采用磁畴壁移动的存储器装置
US20130182501A1 (en) Semiconductor storage device and its manufacturing method
CN101145571A (zh) 采用磁畴壁移动的存储器装置
EP2630643B1 (en) Reference cell architectures for small memory array block activation
KR20080109651A (ko) 반도체 메모리 디바이스 및 그 데이터 판독 방법
CN100365734C (zh) 包括多个设置在存储阵列中的存储单元磁阻随机存储器排列
CN101609716A (zh) 利用磁畴壁移动来操作信息存储装置的方法
CN101026176A (zh) 磁存储器件以及向磁存储器件写入数据的方法
JP7291410B2 (ja) 磁気メモリ装置
EP1662510B1 (en) Arrangement of write lines in an MRAM device
CN100403444C (zh) 磁阻式随机存取存储器电路
KR20100093958A (ko) 자구벽 이동을 이용한 정보저장장치 및 그 동작방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant