CN102483947B - 磁性赛道存储器的阵列体系结构及操作方法 - Google Patents

磁性赛道存储器的阵列体系结构及操作方法 Download PDF

Info

Publication number
CN102483947B
CN102483947B CN201080037630.6A CN201080037630A CN102483947B CN 102483947 B CN102483947 B CN 102483947B CN 201080037630 A CN201080037630 A CN 201080037630A CN 102483947 B CN102483947 B CN 102483947B
Authority
CN
China
Prior art keywords
magnetic
memory structure
place
track
magnetic memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080037630.6A
Other languages
English (en)
Other versions
CN102483947A (zh
Inventor
J·K·德布罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN102483947A publication Critical patent/CN102483947A/zh
Application granted granted Critical
Publication of CN102483947B publication Critical patent/CN102483947B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种包括磁性赛道存储器的高密度存储体系结构及操作方法。该体系结构包括多个磁性存储结构；与每个结构相关联的传感器；引发激活多个结构当中的单个结构以便进行位读取或位存储操作的轨道选择信号的第一解码器；施加第一信号以便在第一位置处形成与要存储在该结构中的值相关联的新存储磁畴的位驱动器；以及施加使每个形成的磁畴向该结构的第二位置前进的第二信号的第二解码器。传感器读取存储在该结构的第二位置处的磁畴处的位值。随后，形成与刚读取的值相关联的新磁畴，以便在读取操作结束时使该结构返回到它的原始状态。

Description

磁性赛道存储器的阵列体系结构及操作方法
背景技术
磁性赛道存储器(magnetic racetrack memory)是其中沿着磁性材料(例如铁磁材料)的细条或柱将数据存储成磁畴的非易失性存储技术。这种细条或柱称为赛道(racetrack)或轨道(track)，通常具有大约h＝20nm，l＝3μm，w＝90nm(例如，在90nm技术中)数量级的尺度。每个磁畴是由紧靠轨道的一部分的导线中的电流所引起的磁场建立的。沿着轨道的长度通过的电流通过自旋动量转移的机制使磁畴沿着轨道的长度移动。特定磁畴的状态通过沿着轨道将该磁畴移动到可以通过紧靠的磁性隧道结(MTJ)感测其磁极性的位置来确定。MTJ的电阻随施加磁场而变化。由于这个原因，可将MTJ用作磁场传感器。
当前，还不存在以提供高密度存储器的形式并入这种磁性赛道存储器的存储技术。
期望能够提供包括磁性赛道的阵列的高密度存储技术以及操作该阵列以便提供高密度存储技术的方法。
发明内容
本发明提供了包括非易失性磁性赛道存储结构的阵列的高密度存储系统以及操作高密度存储器的方法。
在一个实施例中，该高密度存储系统包括：多个磁性存储结构，每个结构由磁性材料形成；与每个磁性存储结构相关联的感测装置；引发用于激活多个磁性存储结构中的单个磁性存储结构以便进行位读取或位存储操作的轨道选择信号的第一解码器装置；在位存储操作期间施加第一信号以便在激活的磁性存储结构的第一位置处形成与要存储在激活的磁性存储结构中的位值相关联的新存储磁畴(magneticmemory domain)的位驱动装置；以及施加用于使每个形成的存储磁畴向激活的存储结构的第二位置前进的第二信号的第二解码器，其中该感测装置读取存储在激活的存储结构的第二位置处的磁畴处的存储器位值。
按照本发明的进一步实施例，提供了一种操作包括多个磁性存储结构的高密度存储器阵列的方法，该方法包括：引发用于激活多个磁性存储结构中的单个磁性存储结构的轨道选择信号；以及在激活的结构上进行位存储操作，其包括：a)对激活的磁性存储结构施加第一信号以便在其第一位置处形成磁性赛道存储磁畴，第一信号的极性与用于存储在磁性赛道存储磁畴处的存储器位值相对应；b)施加第二信号以便使具有所存储的位值的所形成的赛道磁畴沿着轨道的长度向读取位置前进一段距离；以及重复步骤a)和b)以便将多个数据位存储在磁性存储结构中。
在进一步的实施例中，提供了一种操作包括多个磁性存储结构的高密度存储器阵列的方法，该方法包括：引发用于激活多个磁性存储结构中的单个磁性存储结构的轨道选择信号；a)使感测装置实现读取存储在激活的存储结构的第二位置处的磁畴处的存储器位值；b)在读取了存储器位值之后，施加第一信号以便在激活的存储结构的第一位置处形成新存储磁畴，第一信号的极性与最近读取的所存储的存储器位的位值相关联；以及c)施加第二信号以便使所形成的新存储磁畴向激活的存储结构的第二位置前进，从而在位读取操作结束时使磁性存储结构返回到它的原始状态。
并且，在这个实施例中，该方法进一步包括重复位读取操作a)，b)和c)，以便读取存储在磁性存储结构中的多个数据位。
在进一步的实施例中，提供了一种用于高密度存储系统的存储单元结构，其包括：多个可选磁性存储结构，每个结构由磁性材料形成；与每个磁性存储结构相关联的感测装置，用于生成代表存储在在磁性存储结构中设置的存储磁畴中的位值的感测信号；为在磁性存储结构的第一位置处形成磁性赛道存储磁畴提供第一信号的靠近磁性存储结构的导电结构，第一信号的极性与用于存储在磁性赛道存储磁畴处的存储器位值相对应；与可选磁性存储结构相关联的第一晶体管装置，该第一晶体管装置具有用于接收选择磁性存储结构的选择信号的栅极端，以及当被选择时，该第一晶体管将推进信号耦合到磁性存储结构，以便使存储磁畴沿着存储结构向读取位值的第二位置前进；以及与可选磁性存储结构相关联的第二晶体管装置，该第二晶体管装置具有接收选择信号的栅极端，以及当被选择时，该第二晶体管读取第二位置处的磁性赛道存储磁畴位值，并且将感测信号从感测装置耦合到感测放大器，以便在位读取操作期间提供位值输出。
附图说明
本领域技术人员可以从如下结合附图所做的详细描述中明显看出本发明的目的、特征和优点，在附图中：
图1例示了按照一个实施例的单独磁性赛道存储装置的示意性剖视图及其相关联的单元电路(unit cell circuit)；
图2例示了图1的装置执行的read_bit操作的示范性时序图；
图3例示了单元的2维阵列的平面图，每个单元包括各自具有相关联的图1的电路的多条存储轨道；
图4例示了用于高密度赛道存储器阵列的装置体系结构的概念性单元平面图；以及
图5例示了按照本发明一个实施例的磁性赛道存储单元的电路示意图。
具体实施方式
本发明提供了高密度磁性赛道存储装置及其操作方法。该高密度磁性赛道存储装置由“单元(unit cell)”的二维阵列形成，如图1所示，每个单元包括铁磁材料的“M”条单独的磁性赛道存储“轨道”10。图1具体例示了能够沿着其长度存储“N”个位15，以及如图所示包括相关联的单元读写电路的单独轨道10的示范性示意剖视图。在一个实施例中，单条磁性赛道存储轨道可以存储最多达1千位(例如，约1000个位)。
如图1所示，以及如图3更详细显示，包括“M”条单独轨道10的每个单元25通过沿着特定方向穿过阵列的一条“推进线(PL)”14和一条“感测线(SL)”18，和在一个示范性实施例中沿着正交方向穿过阵列的M条“字线(WL)”24和一条“场线(field line，FL)”28来访问。应该理解，也可以构想其它取向。M条WL的每一条用于选择M条轨道之一，而PL、SL和FL为单元内的所有M条轨道服务。
在每个单元25内，设置了基本上垂直于并靠近每条轨道的一端(例如，在90nm技术中近似20nm)的FL28。在操作时，施加FL电流脉冲以便在每条轨道内建立磁畴。沿着轨道长度的这个位置称为“位写入位置”或“位存储位置”。并且，如图1所示，在每个单元内，将M条WL的每一条与第一晶体管(例如FET20)的栅极连接，FET20将PL14与相应轨道的一端11连接。将该轨道的相对端19与电源电压VDD13连接。这种配置使施加在PL14上的电流脉冲可以使磁畴沿着所选轨道前进一个位位置。
在每个单元25内，将M条WL的每一条与晶体管装置(例如，FET21)的栅极连接，FET21将SL与靠近相应轨道10(例如，在90nm技术中近似20nm)的MTJ装置40的一端连接。将MTJ的相对端与电源电压例如VDD或地或GND电平连接。这种配置使所选MTJ40的电阻以及因此使轨道10上紧邻的磁畴的状态可以经由感测线SL18而被感测。沿着轨道长度的这个位置称为“读取位置”，处于该轨道的与写入位置相对的一端上。
在一个实施例中，如图1所示，按FIFO操作每条轨道10，将位写入处于轨道的一端11处的写入位置中，并且沿着轨道将它们移动到处于附近位置的MTJ装置40可以读取它们的相对轨道端19。在一个实施例中，以与沿着一条轨道存储的位相对应的N个位的块为单位访问数据，使得在块操作之间将数据存储在沿着轨道的已知位置中。一个块操作(write_block，read_block)包括N个位操作(write_bit，read_bit)。
在本发明的一个实施例中，write_bit操作包括如下序列：(a)将在一个示范性实施例中可以包括3ns持续时间的近似3mA的示范性脉冲的FL电流脉冲施加于轨道，以便沿着FL的长度在每条轨道的写入位置处建立特定极性(例如，等效于逻辑“0”，或逻辑“1”)的磁畴；(b)如果要写入该数据状态，则施加PL电流脉冲，使所选轨道的磁畴前进一个位位置；(c)例如，近似-3mA，3ns宽(相反极性)的FL电流脉冲沿着FL的长度在每条轨道的写入位置处建立相反极性(例如，等效于逻辑“1”)的磁畴；以及(d)如果要写入该数据状态，则施加例如近似1mA，3ns持续时间的PL电流脉冲，使所选轨道的磁畴前进一个位位置。这种步骤序列使得可以并行写入沿着FL(具有不同期望数据状态)的多个单元。也就是说，随着FL沿着它的长度与许多轨道相交，上述的FL电流脉冲将象对于上述的特定轨道那样在这些轨道的每一条上建立0和1磁畴。如果也将PL电流脉冲施加于那些轨道，则可以在与上述的特定轨道相同的时间将数据写入那些轨道中。
在本发明的一个实施例中，read_bit操作包括如下序列：(a)经由SL18感测所选MTJ40的电阻以及因此感测所选轨道的读取位置处的磁畴的状态；以及(b)像上述那样进行write_bit操作，写入刚读取的数据状态，使得在read_block操作结束时使所选轨道返回到它的原始状态。
在磁性赛道的操作中，利用轨道磁性材料的磁阻特性，在轨道的附近沿着特定方向施加FL电流脉冲，在轨道10的写入位置上建立轨道中的相应特定极性的磁畴30。例如，如果使WL脉冲施加为高电平，则接通两个FET20，21，使PL信号14和SL信号18可以访问这个特定轨道。如果施加的PL信号14跳到低电平，则电流将例如沿着如图1所示的箭头A的方向通过轨道和FET20从VDD流到PL。这个电流使磁畴沿着相反方向，例如，沿着如图1所示的箭头B方向沿着轨道(从写入位置到读取位置)移动。在一个实施例中，这个特定极性的磁畴沿着轨道移动或前进等效的一个位位置。通过将小电压(例如，近似0.2V)施加在SL输入端18上，并且测量通过FET21和MTJ40从SL18流到GND的电流确定MTJ装置40的电阻，并因此确定读取位置上的磁畴的状态。
图2是用于依照这个实施例对单独磁性赛道存储轨道进行read_bit操作的信号的示范性时序图。如图2所示，将WL24脉冲施加为高电平，以选出相应轨道。在WL脉冲24施加为高电平的时间内，将小电压信号(例如，近似0.2V)施加于SL18，以便能够使用MJT装置感测读取位置上的位。也就是说，施加小电压信号使电流能够流入SL中，测量SL来确定MTJ装置40的电阻以便确定轨道的读取位置上的磁畴的状态。
如图2进一步所示，如下序列接着将相同数据状态的磁畴(例如，相应电平0或电平1的位)写入轨道中，使得在read_block操作结束时使轨道返回到它的原始状态。因此，在WL脉冲24施加为高电平的时间内，按照刚读取的位的极性将相应电流脉冲施加于FL线28。例如，施加在轨道的写入位置上建立0磁畴的具有电流脉冲形式的正FL信号28a(例如表示成逻辑+1)。如果要把0数据状态写回到轨道中，那么，在施加了FL信号28a之后，立即在PL线14上施加例如具有负脉冲(从VDD下降到GND)形式的负信号14a，使磁畴沿着轨道前进一个位位置。类似地，在WL脉冲24施加为高电平的时间内，施加在轨道的写入位置上建立1磁畴的负FL电流脉冲28b(例如表示成逻辑-1)。如果要把1数据状态写回到轨道中，那么，在施加了FL信号28b之后，立即在PL线14上施加例如具有负脉冲(从VDD下降到GND)形式的负信号14b，使磁畴沿着轨道前进一个位位置。在N个这样的read_bit操作结束时，读取了沿着磁性赛道存储轨道的所有位，使轨道返回到它的原始状态。
在进一步的实施例中，图3例示了描绘高密度磁性赛道存储体系结构的半导体装置布局的一部分的示范性2-D阵列50。该阵列是单元25的二维阵列50。沿着阵列的顶边50a形成与一个单元相关联的列解码器55，该列解码器55包括当在读取位置上读取相关联的存储磁畴的位值时将SL信号18从单元25连接到感测放大器39的电路。接收SL信号18的感测放大器39生成与前进到读取位置的相关联存储磁畴的位值相对应的输出信号，例如，数据输出(Data Out)信号。并且，该解码器55包括将PL推进信号从PL驱动器49连接到单元25的电路。PL驱动器受输入信号，例如数据输入(Data In)信号控制。在一个实施例中，列解码器55、感测放大器39和PL驱动器组49可以跨阵列50的宽度重复多次，以便允许每个阵列多次数据输入／输出。这种配置有助于并行读写多个位。在阵列的相对边缘，例如边缘50a，50b中的每一边缘上，FL解码器70将所选FL场线信号28连接到FL驱动器29a或信汇(sink)29b。需要这种双端驱动／信汇方案在FL上提供正负电流脉冲，从而在施加FL信号形成的磁畴处建立相关联的位值。也就是说，FL驱动器29a在写入操作期间将所选FL信号28a连接到该单元，或者FL驱动器29b在写入操作期间将所选FL信号28b连接到该单元。并且，在阵列50的一侧50d上配备了WL解码器80，WL解码器80以从单元25中的“M”条轨道当中选择单条轨道10的方式驱动所选WL24，以便从中读取数据和／或将数据位存储(写入)其中。在操作时，在一个示范性实施例中，WL解码器装置接收选择轨道指令或代码，并且，由于WL解码器是标准存储器WL解码器，所以它一般接收地址和使能信号以便做出响应选择特定WL。然后，这个WL沿着WL的长度每个单元选择1条轨道。列解码器接着选择这些轨道的子集以便连接到SA和PD。在一个实施例中，WL解码器解码选择轨道指令，以便生成激活单个磁性存储结构的选择信号。在一个实施例中，在任何时候至多可以针对每个阵列选择一条WL，但是，本发明不局限于此，可以配置成在不同轨道上进行并行读／写操作。但是，尽管可以沿着单条所选WL同时访问多个单元／轨道／位，但不能针对每个阵列选择多于一条WL，因为还没有方法让SA或PD将两条WL区分开。
图4和5例示了作为半导体装置的一部分制造的高密度磁性赛道存储器150的物理配置。如图4所示，在一种示范性实现方式中，高密度磁性赛道存储器150是在衬底上由磁性、导电和半导电结构形成的双层结构，包括：包括半导体电路的下层100，半导体电路包括SL和PL FET晶体管并包括WL、SL和PL信号线；以及直接布置在层100上方并且与之对齐和可操作地与之连接的层200，包括形成像显示在图3中那样的磁性赛道存储器阵列的多个单元，包括阵列的每条轨道的相关联的MJT装置。应该理解，除了描述在图4和5中的配置之外，还可设想出高密度磁性赛道存储器的其它物理装置体系结构。
图5描绘了形成高密度磁性赛道存储器阵列的一部分的半导体电路。在显示在图5中的高密度磁性赛道存储器体系结构150的示范性实施例中，示出了每个单元包括M条轨道或WL的一个单元。为了例示的目的，单元的轨道数M等于四(4)，但是，本发明不局限于此。图5进一步概念性地描绘了图4的上层200处的单元边界125内描绘的磁性赛道存储轨道的单元和与图4的下层电路100的相应连接之间的对齐。例如，如图5所示，示出了为与每个磁性存储赛道相关联的每个PL晶体管结构20提供有源装置结构111的半导体区110。例如，在下层100上形成，半导体区110包括与表示为WL0，...，WL3的各自WL相关联、在描绘的实施例中包括栅极结构124a，...，124d的各栅极结构，每个栅极结构124a，...，124d适用于接收选择特定磁性存储轨道的各WL信号。栅极结构124a，...，124d是可以在相应介电栅极结构(未示出)上形成的导体。应该理解，在标准CMOS工艺中，在栅极导体与有源区域相交的任何地方都形成FET，就像在形成PL FET20(例如，如图1所示的PL FET20)的区域110中所做的那样。包括镶嵌工艺的标准光刻技术和离子掺杂或沉积技术都可以用于在区域110中形成PL FET和WL。在一个示范性实施例中，图5例示了每个FET装置的并行的两个栅极指，这对于有效FET布局来说是众所周知的技术。其它配置也是可以的。与WL0，...，WL3相关联的描述在图5中的每个PL FET包括在WL栅极指的每一侧上的掺杂漏极和源极区。包括导电结构的PL线114电连接在每个PL FET的一端(源极或漏极)上。因此，像描绘成图5中的FET20a的示范性PL FET那样的每个FET20包括与PL导体(例如，使用导电通道和／或电线)114电连接的FET端123(漏极或源极)。并且，对于描绘的示范性PL FET20a，FET相对端(源极或漏极)128经由显示成虚线127a的导电结构(电线和／或通道)与对应于WL0的磁性存储轨道“轨道0”的写入位置11电连接。同样，如图5所示，类似的导电结构用经由类似的导电结构127a将WL栅极WL1，...，WL3的一侧上的FET端(掺杂漏极或源极区)与各自磁性存储轨道“轨道1”-“轨道3”的各自写入位置11连接的虚线示出。
如图5进一步所示，提供了为与每个磁性存储赛道相关联的每个SL晶体管结构21提供有源装置区112的半导体区120。例如，在下层100上形成，半导体区120包括与适用于接收选择特定磁性存储轨道的各自WL信号的表示为WL0，...，WL3的各自WL相关联的相同的各自栅极结构，在描绘的实施例中为栅极结构124a，...，124d。在描绘的一个实施例中，各自栅极结构124a，...，124d从第一有源区域111延伸到第二有源区域112，同样可以在相应介电栅极结构(未示出)上形成。在标准CMOS工艺中，在栅极导体与有源区域相交的任何地方都形成FET，就像这里在形成SL FET21(例如如图1所示的SLFET21)的区域中那样。包括镶嵌工艺的标准光刻技术和离子掺杂或沉积技术都可以用于在区域120中形成SL FET和WL结构。例如，与WL0，...，WL3相关联的描述在图5中的SL FET每一个都包括在WL栅极的每一侧上的掺杂漏极和源极区。包括导电结构的SL线118电连接在每个SL FET的一端(源极或漏极)上。因此，像描绘成图5中的FET21a的示范性SL FET那样的每个FET21包括与SL导体(例如，使用导电通道和／或电线)118电连接的FET端121(漏极或源极)。并且，每个各自FET21包括与各自磁性赛道的写入位置附近的相关联的MTJ感测装置端电连接的FET相对端129(漏极或源极)。对于描绘在图5中的示范性SL FET21a，FET相对端(源极或漏极)129经由显示成虚线117a的导电结构(例如，使用导线和／或通道)与对应于WL0的磁性存储轨道“轨道0”的读取位置上的MTJ感测装置端140电连接。同样，如图5所示，类似的导电结构用经由类似的导电结构117a将WL栅极WL1，...，WL3的一侧上的各自FET端(掺杂漏极或源极区)与相应磁性存储轨道“轨道1”-“轨道3”的读取位置上的各自MTJ感测装置端140连接的虚线示出。
如图5进一步所示，描绘了在上层200中形成和在所示的实施例中沿着大致横向和在单元的磁性赛道存储器“轨道0”-“轨道3”附近延伸的FL导电结构28。同样，提供电源电压VDD的导电结构13也在上层200中形成和在所示的实施例中沿着大致横向和在读取位置附近的单元的磁性赛道存储器“轨道0”-“轨道3”附近延伸。从导电结构13到各条磁道的各自电连接131是例如使用导电通道／电线提供的。同样，提供电接地的进一步导电结构33也在上层200中形成和在所示的实施例中沿着大致横向和在读取位置附近的单元的磁性赛道存储器“轨道0”-“轨道3”附近延伸。但是，导电结构33经由电连接，例如使用导电通道／电线连接到与各自磁性赛道相关联的各自MTJ装置。
如上所述，利用所示的电连接在FET层100上面的层200中提供了显示在图5中的单元存储轨道“轨道0”-“轨道3”。尽管未示出，但在可替代实施例中，配置几层高密度布线来做出必要连接。应该注意到，在描绘在图5中的实施例中，与PL相关联的PL FET20的有源装置区110比与SL相关联的那些宽得多(即，具有更宽的有源区形状)，因为它们传导更大的电流。
尽管图1和5描绘了与衬底平行取向的磁性存储赛道，但按照可替代实施例，相同的阵列体系结构以及操作方法可以应用于像柱那样或与衬底垂直取向的磁性存储赛道。
尽管已经示出和描述了本发明的例子，但本领域技术人员应该懂得，可以不偏离本发明的原理和精神对实施例作各种改变，本发明的范围由权利要求书及其等同物限定。

Claims (23)

1.一种高密度存储系统，包括：
数目为M的多个磁性存储结构，所述数目为M的多个磁性存储结构中的每一个包括对应于N个位的多个磁畴的轨道并且包括磁性材料，所述多个磁畴的轨道包括第一位置和不同于所述第一位置的第二位置；
M条字线，其中所述M条字线中的每一条字线各自连接到对应的第一晶体管的栅极并连接到对应的第二晶体管的栅极，所述第一晶体管的源极或漏极连接到对应轨道的第一位置，所述第二晶体管的源极或漏极连接到一个对应的感测装置，该感测装置被配置为读取存储在对应轨道的第二位置处的磁畴处的存储器位值；
场线，被配置为在所有多个磁畴的轨道的第一位置处同时建立相同极性的磁畴；
通过M个连接被连接到所有多个磁畴的轨道的第一位置中的每一个的第一解码器装置，所述M个连接中的每一个包括连接到对应的第一晶体管的栅极的所述M条字线之一，所述第一解码器装置被配置为当相应的一组至少一个第一晶体管被接通时激活所述多个磁性存储结构中的一组至少一个磁性存储结构；和
第二解码器，施加用于使所述激活的一组至少一个磁性存储结构的子集中的各个磁性存储结构的所述多个磁畴向所在磁性存储结构中相应的第二位置前进的第二信号，其中所述第二信号被施加到与所述激活的一组至少一个磁性存储结构的所述子集相对应的每个第一晶体管的源极或漏极。
2.如权利要求1所述的系统，还包括：
位驱动装置，用于向所述场线施加第一信号。
3.如权利要求2所述的系统，其中在所述的一组激活的至少一个磁性存储结构内，在读取存储在所述第二位置处的磁畴处的存储器位值之后，所述位驱动装置被配置为施加所述第一信号以便在所述第一位置处形成与刚读取的所存储的存储器位的位值相关联的新存储磁畴，并且所述第二解码器被配置为施加所述第二信号以便使所述形成的新存储磁畴向所述激活的磁性存储结构的所述第二位置前进，从而在位读取操作结束时使所述磁性存储结构返回到它的原始状态。
4.如权利要求2所述的系统，其中所述第一信号具有与要存储在磁性赛道存储磁畴处的存储器位值相对应的极性。
5.如权利要求2所述的系统，其中每一个对应的感测装置包括位于所述磁性赛道存储结构附近的磁性隧道结MTJ装置，所述MTJ装置响应于位于所述第二位置处的磁性赛道存储磁畴处的位值生成与所述读取的位值相对应的感测信号。
6.如权利要求2所述的系统，其中所述第二解码器被配置为生成流过所述激活的一组至少一个磁性存储结构的所述子集的电流，以便使每个形成的磁性赛道磁畴沿着所述激活的磁性存储结构的长度前进与位位置相对应的距离。
7.如权利要求5所述的系统，其中所述数目为M的多个磁性存储结构中的每一个按照先进先出方法工作，其中位被写入位于磁性赛道一端的所述第一位置，并响应于随后施加的第二信号，沿着轨道前进到位于相对轨道端的所述第二位置，以便由所述MTJ装置按它们被写入的次序读取。
8.如权利要求2所述的系统，其中所述M条字线对应的所有第一晶体管中的每一个被配置为将所述第二信号耦合到相应的磁性存储结构，以便在位读取或位写入操作期间使相应的一组存储磁畴沿着所述相应的磁性存储结构前进到其中的相应第二位置。
9.一种操作包括多个磁性存储结构的高密度存储器阵列的方法，所述方法包括：
提供高密度存储系统，该高密度存储系统包括：
数目为M的多个磁性存储结构，所述数目为M的多个磁性存储结构中的每一个包括对应于N个位的多个磁畴的轨道并且包括磁性材料，所述多个磁畴的轨道包括第一位置和不同于所述第一位置的第二位置；
M条字线，其中所述M条字线中的每一条字线各自连接到对应的第一晶体管的栅极并连接到对应的第二晶体管的栅极，所述第一晶体管的源极或漏极连接到对应轨道的第一位置，所述第二晶体管的源极或漏极连接到一个对应的感测装置，该感测装置被配置为读取存储在对应轨道的第二位置处的磁畴处的存储器位值；
场线，被配置为在所述M个第一位置处同时建立相同极性的磁畴；和
引发轨道选择信号以便激活所述数目为M的多个磁性存储结构中的单个磁性存储结构；
在所述激活的磁性存储结构上进行位存储操作，包括：
a)对所述激活的磁性存储结构施加第一信号以便在其第一位置处形成磁性赛道存储磁畴，所述第一信号的极性与用于存储在所述磁性赛道存储磁畴处的存储器位值相对应，其中所述第一位置位于所述激活的磁性存储结构的一端；
b)施加第二信号以便使具有所存储的位值的所述形成的磁性赛道存储磁畴沿着所述轨道的长度向读取位置前进一段距离；以及
重复步骤a)和b)以便将多个数据位存储在所述磁性存储结构中。
10.按照权利要求9所述的方法，进一步包括：
在所述激活的磁性存储结构上进行位读取操作，包括：
a)使感测装置实现读取存储在所述激活的磁性存储结构的所述第二位置处的磁畴处的存储器位值；
b)在读取了所述存储器位值之后，施加所述第一信号以便在所述第一位置处形成与最近读取的所存储的存储器位的位值相关联的新存储磁畴；以及
c)施加所述第二信号以便使所述形成的新存储磁畴向所述激活的磁性存储结构的所述第二位置前进，
从而在位读取操作结束时使所述磁性存储结构返回到它的原始状态。
11.按照权利要求10所述的方法，进一步包括：重复位读取操作步骤a)、b)和c)以便读取存储在存储器轨道中的多个数据位。
12.按照权利要求9所述的方法，其中所述位通过位存储操作存储并按照先进先出顺序通过位读取操作读出。
13.按照权利要求9所述的方法，其中所述施加所述第二信号引发流过所述激活的磁性存储结构的电流，以便使每个形成的磁性赛道磁畴向所述第二位置前进与存储磁畴相对应的距离。
14.按照权利要求9所述的方法，其中为形成所述磁性赛道存储磁畴而施加的所述第一信号具有形成与逻辑“0”位值电平相对应的新存储磁畴的第一极性，或具有在所述第一位置处形成与逻辑“1”位值电平相对应的新存储磁畴的相反极性。
15.按照权利要求9所述的方法，其中所述激活磁性存储结构包括：
在解码器装置上接收选择轨道指令；以及
解码选择轨道指令以便生成用于激活所述单个磁性存储结构的所述选择信号。
16.一种用于高密度存储系统的存储单元结构，包括：
数目为M的多个磁性存储结构，所述数目为M的多个磁性存储结构中的每一个包括对应于N个位的多个磁畴的轨道并且包括磁性材料，所述多个磁畴的轨道包括第一位置和不同于所述第一位置的第二位置；
M条字线，其中所述M条字线中的每一条字线各自连接到对应的第一晶体管的栅极并连接到对应的第二晶体管的栅极，所述第一晶体管的源极或漏极连接到对应轨道的第一位置，所述第二晶体管的源极或漏极连接到一个对应的感测装置，该感测装置被配置为读取存储在对应轨道的第二位置处的磁畴处的存储器位值；和
场线，被配置为在所有多个磁畴的轨道的第一位置中的每一个处同时建立第一极性的磁畴，然后在所有多个磁畴的轨道的第一位置中的每一个处同时建立第二极性的磁畴，其中所述第二极性与所述第一极性相反；
解码器，该解码器施加第二信号，以便在建立所述第一极性的磁畴与建立所述第二极性的磁畴之间使第一组至少一个磁性存储结构中的各个磁性存储结构的所述多个磁畴向所在磁性存储结构中相应的第二位置前进，并且在建立所述第二极性的磁畴之后使第二组至少一个磁性存储结构中的所述多个磁畴向其中的至少一个相应写入位置前进。
17.如权利要求16所述的存储单元结构，其中用于读取第二位置处的存储器位值的所述感测装置包括用于生成感测信号的磁性隧道结MTJ装置，所述磁性隧道结装置位于磁性赛道存储结构附近，用于感测位于所述第二位置处的磁性赛道存储磁畴处的位值。
18.如权利要求16所述的存储单元结构，其中所述M条字线对应的所有第一晶体管中的每一个具有用于接收选择相应磁性存储结构的选择信号的栅极端，并且当被选择时，相应的第一晶体管将推进信号耦合到相应磁性存储结构，以使其中的存储磁畴沿着磁性存储结构向其中的第二位置前进，并且所述M条字线对应的所有第二晶体管中的每一个具有用于接收所述选择信号的栅极端，并且当被选择时，相应的第二晶体管读取相应的磁性存储结构中的第二位置处的磁性赛道存储磁畴位值并且将来自所述感测装置的感测信号耦合到感测放大器以便在位读取操作期间提供位值输出。
19.如权利要求18所述的存储单元结构，其中，所述将推进信号耦合到相应磁性存储结构，生成流过相应磁性存储结构的电流，以便使每个形成的磁性赛道磁畴沿着所述磁性存储结构的长度前进与位位置相对应的距离。
20.如权利要求17所述的存储单元结构，其中位被写入位于磁性存储结构一端的所述第一位置中，并沿着轨道向位于相对轨道端的所述第二位置前进，以便由所述MTJ装置按它们被写入的次序读取。
21.一种操作包括多个磁性存储结构的高密度存储器阵列的方法，所述方法包括：
提供高密度存储系统，该高密度存储系统包括：
数目为M的多个磁性存储结构，所述数目为M的多个磁性存储结构中的每一个包括对应于N个位的多个磁畴的轨道并且包括磁性材料，所述多个磁畴的轨道包括第一位置和不同于所述第一位置的第二位置；
M条字线，其中所述M条字线中的每一条字线各自连接到对应的第一晶体管的栅极并连接到对应的第二晶体管的栅极，所述第一晶体管的源极或漏极连接到对应轨道的第一位置，所述第二晶体管的源极或漏极连接到一个对应的感测装置，该感测装置被配置为读取存储在对应轨道的第二位置处的磁畴处的存储器位值；和
场线，被配置为在所有多个磁畴的轨道的第一位置处同时建立相同极性的磁畴；
引发轨道选择信号以便激活所述多个磁性存储结构中的单个磁性存储结构；
a)使感测装置实现读取存储在所述激活的磁性存储结构的第二位置处的磁畴处的存储器位值，所述第二位置位于激活的存储结构的一端；
b)在所述读取所述存储器位值之后，施加第一信号以便在所述激活的存储结构的第一位置处形成新存储磁畴，所述第一信号的极性与最近读取的所存储的存储器位的位值相关联，所述第一位置位于所述激活的磁性存储结构的相对端；以及
c)施加第二信号以便使所述形成的新存储磁畴向所述激活的磁性存储结构的所述第二位置前进，
从而在位读取操作结束时使所述磁性存储结构返回到它的原始状态。
22.按照权利要求21所述的方法，进一步包括：重复位读取操作步骤a)、b)和c)以便读取存储在所述磁性存储结构中的多个数据位。
23.如权利要求21所述的方法，进一步包括：
在所述激活的磁性存储结构上进行位存储操作，包括：
a)对所述激活的磁性存储结构施加所述第一信号以便在其所述第一位置处形成磁性赛道存储磁畴，所述第一信号的极性与用于存储在所述磁性赛道存储磁畴处的存储器位值相对应；
b)施加所述第二信号以便使具有所存储的位值的所述形成的磁性赛道存储磁畴沿着所述轨道的长度向读取位置前进一段距离；以及
重复步骤a)和b)以便将多个数据位存储所在所述磁性存储结构中。
CN201080037630.6A 2009-08-26 2010-08-04 磁性赛道存储器的阵列体系结构及操作方法 Active CN102483947B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/548,113 2009-08-26
US12/548,113 US8331125B2 (en) 2009-08-26 2009-08-26 Array architecture and operation for high density magnetic racetrack memory system
PCT/US2010/044403 WO2011025638A1 (en) 2009-08-26 2010-08-04 Array architecture and operation for magnetic racetrack memory

Publications (2)

Publication Number Publication Date
CN102483947A CN102483947A (zh) 2012-05-30
CN102483947B true CN102483947B (zh) 2015-04-01

Family

ID=43624689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080037630.6A Active CN102483947B (zh) 2009-08-26 2010-08-04 磁性赛道存储器的阵列体系结构及操作方法

Country Status (6)

Country Link
US (1) US8331125B2 (zh)
JP (1) JP5444470B2 (zh)
CN (1) CN102483947B (zh)
DE (1) DE112010003400B4 (zh)
GB (1) GB2484845B (zh)
WO (1) WO2011025638A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105426316A (zh) * 2015-11-09 2016-03-23 北京大学 一种基于配额控制温度的赛道存储芯片及其控制方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5615310B2 (ja) 2012-03-16 2014-10-29 株式会社東芝 磁気メモリ
CN103824588B (zh) * 2014-03-12 2017-06-09 中国科学院微电子研究所 一种对磁多畴态进行调控的方法
CN105244043B (zh) * 2014-07-11 2018-09-21 华为技术有限公司 磁性存储轨道和磁性存储器
US20160064060A1 (en) * 2014-09-02 2016-03-03 Nanyang Technological University Method of forming a magnetic domain wall in a nanowire
CN104505124B (zh) * 2015-01-06 2017-07-28 北京大学 一种基于亚阈值电流的磁畴壁移动控制方法及其电路
CN107611255B (zh) * 2017-09-11 2019-09-10 北京航空航天大学 一种高密度磁性存储器件
JP2019054190A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 磁気記憶装置
JP7010741B2 (ja) 2018-03-19 2022-01-26 キオクシア株式会社 磁気記憶装置
JP2019164848A (ja) 2018-03-19 2019-09-26 東芝メモリ株式会社 磁気記憶装置
JP7174563B2 (ja) * 2018-08-09 2022-11-17 日本放送協会 記録装置
JP7174564B2 (ja) * 2018-08-09 2022-11-17 日本放送協会 磁壁移動型デバイスのデータ記録方法および記録装置
JP2020042880A (ja) * 2018-09-12 2020-03-19 キオクシア株式会社 磁気記憶装置
KR20210021225A (ko) 2019-08-16 2021-02-25 삼성전자주식회사 자기 메모리 장치
EP4009370A1 (en) 2020-12-04 2022-06-08 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Racetrack memory array with integrated magnetic tunnel junction reader/pinning site
EP4156275A1 (en) 2021-09-22 2023-03-29 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. 1-bit 3-terminal racetrack array with integrated magnetic tunnel junction (mtj)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154436A (zh) * 2006-09-29 2008-04-02 三星电子株式会社 数据存储装置以及操作该数据存储装置的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6834005B1 (en) * 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US6898132B2 (en) * 2003-06-10 2005-05-24 International Business Machines Corporation System and method for writing to a magnetic shift register
US6920062B2 (en) * 2003-10-14 2005-07-19 International Business Machines Corporation System and method for reading data stored on a magnetic shift register
US7236386B2 (en) * 2004-12-04 2007-06-26 International Business Machines Corporation System and method for transferring data to and from a magnetic shift register with a shiftable data column
US7416905B2 (en) * 2005-10-17 2008-08-26 International Busniess Machines Corporation Method of fabricating a magnetic shift register
US7498211B2 (en) * 2005-12-28 2009-03-03 Intel Corporation Independently controlled, double gate nanowire memory cell with self-aligned contacts
GB2438003B (en) 2006-05-09 2008-05-14 Ingenia Holdings Data storage device and method
JP4969981B2 (ja) * 2006-10-03 2012-07-04 株式会社東芝 磁気記憶装置
US7514271B2 (en) * 2007-03-30 2009-04-07 International Business Machines Corporation Method of forming high density planar magnetic domain wall memory
CN101681680A (zh) 2007-05-09 2010-03-24 英根亚控股（英国）有限公司 数据存储设备和方法
US7573736B2 (en) * 2007-05-22 2009-08-11 Taiwan Semiconductor Manufacturing Company Spin torque transfer MRAM device
JP5152712B2 (ja) * 2007-07-17 2013-02-27 独立行政法人理化学研究所 磁化状態制御装置および磁気情報記録装置
WO2009101827A1 (ja) * 2008-02-13 2009-08-20 Nec Corporation 磁壁移動素子及び磁気ランダムアクセスメモリ
KR101466237B1 (ko) * 2008-07-14 2014-12-01 삼성전자주식회사 자구벽 이동을 이용한 정보저장장치 및 그 동작방법
TWI416529B (zh) * 2008-09-26 2013-11-21 Ind Tech Res Inst 磁性移位暫存記憶體以及操作方法
US7551469B1 (en) * 2009-01-05 2009-06-23 Internationa Business Machines Corporation Unidirectional racetrack memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154436A (zh) * 2006-09-29 2008-04-02 三星电子株式会社 数据存储装置以及操作该数据存储装置的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105426316A (zh) * 2015-11-09 2016-03-23 北京大学 一种基于配额控制温度的赛道存储芯片及其控制方法
CN105426316B (zh) * 2015-11-09 2018-02-13 北京大学 一种基于配额控制温度的赛道存储芯片及其控制方法

Also Published As

Publication number Publication date
GB2484845B (en) 2014-01-08
JP5444470B2 (ja) 2014-03-19
US20110051490A1 (en) 2011-03-03
WO2011025638A1 (en) 2011-03-03
US8331125B2 (en) 2012-12-11
GB2484845A (en) 2012-04-25
CN102483947A (zh) 2012-05-30
GB201200153D0 (en) 2012-02-15
DE112010003400B4 (de) 2016-01-28
DE112010003400T5 (de) 2012-08-16
JP2013503411A (ja) 2013-01-31

Similar Documents

Publication Publication Date Title
CN102483947B (zh) 磁性赛道存储器的阵列体系结构及操作方法
US9922716B2 (en) Architecture for CMOS under array
KR101466237B1 (ko) 자구벽 이동을 이용한 정보저장장치 및 그 동작방법
US8634232B2 (en) Write driver circuit for MRAM, MRAM and layout structure thereof
TWI803724B (zh) 自旋軌道轉矩ｍｒａｍ中的共用自旋軌道轉矩寫入線
US8045371B2 (en) Magnetic storage device having a buffer track and storage tracks, and method of operating the same
US9672917B1 (en) Stacked vertical memory array architectures, systems and methods
TW200305878A (en) Resistive cross point memory arrays having a charge injection differential sense amplifier
KR20120098690A (ko) 4ｆ² 메모리 셀 근방의 1ｔ-1ｒ을 내장한 비휘발성 메모리 어레이 아키텍쳐
US9524767B2 (en) Bitcell wth magnetic switching elements
US6791867B2 (en) Selection of memory cells in data storage devices
JP5038599B2 (ja) チャージトラップインシュレータメモリ装置
US8144503B2 (en) Information storage device and method of operating the same
JP2021007143A (ja) ３ｄ不揮発性メモリのサブブロックサイズ低減
CN102456393B (zh) 磁存储元件的场辅助切换
US10026431B2 (en) Magnetic shift register
KR101847890B1 (ko) 슈도 페이지 모드 메모리 아키텍쳐 및 방법
CN102473448B (zh) 具有电阻性感测元件块擦除和单向写入的非易失性存储器阵列
TW200414188A (en) System for and method of accessing a four-conductor magnetic random access memory
EP1783776A1 (en) Semiconductor memory device
JP2004530244A (ja) Ｍｒａｍ半導体メモリーシステムの駆動方法
KR101251417B1 (ko) 자기 랜덤 액세스 메모리 장치 및 그것의 쓰기 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant