CN101750826A - 像素结构 - Google Patents

像素结构 Download PDF

Info

Publication number
CN101750826A
CN101750826A CN 200910265417 CN200910265417A CN101750826A CN 101750826 A CN101750826 A CN 101750826A CN 200910265417 CN200910265417 CN 200910265417 CN 200910265417 A CN200910265417 A CN 200910265417A CN 101750826 A CN101750826 A CN 101750826A
Authority
CN
China
Prior art keywords
grid
dot structure
width
protuberance
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200910265417
Other languages
English (en)
Other versions
CN101750826B (zh
Inventor
柳智忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Century Technology Shenzhen Corp Ltd
Original Assignee
Century Technology Shenzhen Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Century Technology Shenzhen Corp Ltd filed Critical Century Technology Shenzhen Corp Ltd
Priority to CN 200910265417 priority Critical patent/CN101750826B/zh
Priority to PCT/CN2010/070045 priority patent/WO2011079533A1/zh
Publication of CN101750826A publication Critical patent/CN101750826A/zh
Priority to US12/868,711 priority patent/US7932519B1/en
Application granted granted Critical
Publication of CN101750826B publication Critical patent/CN101750826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种像素结构，包括一扫描线、一数据线、一栅极、位于栅极上方的一半导体图案、一源极、一漏极以及电连接漏极的一像素电极。扫描线以及数据线彼此交错并电绝缘。栅极、源极分别连接至扫描线与数据线。源极与漏极均至少部分位于半导体图案上。漏极包括一环绕源极的梳型部以及一连接部。梳型部的至少一分支延伸至栅极之外以定义出位于栅极之外的至少一凸出部。连接部由梳型部延伸至栅极外。凸出部与连接部分别位于栅极的相对两侧。凸出部与栅极边界切齐处具有一第一宽度，连接部与栅极边界切齐处具有一第二宽度，第一宽度实质上等于第二宽度。

Description

像素结构
【技术领域】
本发明涉及一种像素结构，且特别涉及一种薄膜晶体管的品质良好的像素结构。
【背景技术】
一般的薄膜晶体管液晶显示器主要是由一薄膜晶体管阵列基板、一对向基板以及一夹于前述二基板之间的液晶层所构成。薄膜晶体管阵列基板主要包括多条扫描线、多条数据线、排列于扫描线与数据线间的薄膜晶体管以及与每一薄膜晶体管对应配置的像素电极(Pixel Electrode)。而上述的薄膜晶体管包括栅极、半导体图案、源极与漏极，其用来作为液晶显示单元的开关元件。
薄膜晶体管阵列基板的制作过程通常包括多次的显影及蚀刻步骤。在一般的制造技术当中，栅极与扫描线是第一金属层(Metal 1)，源极、漏极与数据线是第二金属层(Metal 2)。而且，在第一金属层以及第二金属层之间至少具有一层介电层。薄膜晶体管的结构中，栅极与漏极至少有部分重叠，因此栅极与漏极之间通常会存在所谓的栅极-漏极寄生电容(以下称作Cgd)。
就液晶显示器而言，施加在液晶电容Clc上的电压与液晶分子的光穿透率之间具有特定关系。因此，只要依据所要显示的画面来控制施加在液晶电容Clc上的电压，即可使显示器显示预定的画面。但由于栅极-漏极寄生电容Cgd的存在，液晶电容Clc上所保持的电压将会随着扫描线上的电压变化而有所改变。此电压变动量称为馈通电压(feed-throughvoltage)ΔVp，其可表示为公式(1)：
ΔVp＝[Cgd/(Clc+Cgd+Cst)](Vgon-Vgoff)   (1)
其中Vgon-Vgoff为扫描线上的电压变化，而Cst为储存电容。
在目前的主动元件阵列工艺中，机台移动时的位移偏差量将导致各个元件的相对位置有所差异。特别是，在栅极与漏极的重叠面积不同时，将使得同一面板的像素的栅极-漏极寄生电容Cgd不同。如此一来，不同显示像素具有不同的馈通电压ΔVp，进而在显示过程中产生显示亮度不均匀的问题。
为了改善栅极-漏极寄生电容Cgd的变化所造成的负面影响，美国专利US 5,097,297、中国专利公开案CN 101359692以及中国专利CN201000520分别提出了不同的显示像素设计。然而，薄膜晶体管的设计方式众多，这些专利所提供的技术并不能适用于各种薄膜晶体管中。换言之，栅极-漏极寄生电容Cgd的变化对显示品质造成的负面影响在本技术领域中仍有待解决。
【发明内容】
本发明提供一种像素结构，有效改善因为工艺中的对位误差造成栅极-漏极寄生电容产生变化的问题。
本发明提出一种像素结构，包括一扫描线、一数据线、一栅极、一半导体图案、一源极、一漏极以及一像素电极。扫描线以及数据线彼此交错并且电绝缘。栅极电连接至扫描线。半导体图案位于栅极上方。至少部分源极与至少部分漏极位于半导体图案上。源极连接至数据线。漏极包括一环绕源极的梳型部以及一连接部。梳型部具有至少两分支。至少一分支延伸至栅极之外以定义出位于栅极之外的至少一凸出部。连接部由梳型部延伸至栅极外，且凸出部与连接部分别位于栅极的相对两侧。凸出部与栅极边界切齐处具有一第一宽度，连接部与栅极边界切齐处具有一第二宽度，且第一宽度实质上等于第二宽度。像素电极电连接漏极的连接部。
在本发明之一实施例中，上述的一分支延伸至栅极之外，而其余分支完全地位于栅极所在区域中以使至少一凸出部的数量为一。举例而言，源极位于凸出部与扫描线之间。或是，凸出部位于源极与扫描线之间。此外，第一宽度实质上等于凸出部的宽度。
在本发明之一实施例中，上述的两分支延伸至栅极之外以使至少一凸出部的数量为二。此时，第一宽度实质上等于凸出部的宽度总和。在一实施方式中，两凸出部的宽度实质上相等。在另一实施方式中，两凸出部的宽度实质上不同。
在本发明之一实施例中，上述的连接部具有一接触部，接触部位于连接部远离梳型部的一端且像素电极接触接触部。
在本发明之一实施例中，上述的梳型部实质上由至少两分支以及一条状底部所构成，至少两分支由条状底部向一第一方向凸出，而连接部连接于条状底部并由条状底部背离第一方向凸出。
在本发明之一实施例中，上述的梳型部与连接部实质上构成一叉状图案。
在本发明之一实施例中，上述的漏极为一体成型。
在本发明之一实施例中，上述的源极与数据线为一体成型。
在本发明之一实施例中，上述的栅极位于扫描线之外并与扫描线为一体成型。
在本发明之一实施例中，上述的分支实质上平行于数据线。
在本发明之一实施例中，上述的扫描线的一部分构成栅极。
在本发明之一实施例中，上述的凸出部与连接部分别位于扫描线的相对两侧。
本发明另提出一种像素结构，包括一扫描线、一数据线、一栅极、一半导体图案、一源极、一漏极以及一像素电极。扫描线与数据线彼此交错并且电绝缘。栅极电连接至扫描线，而半导体图案位于栅极上方。至少部分源极位于半导体图案上并连接至数据线。至少部分漏极位于半导体图案上。此外，漏极包括一梳型部以及一连接部。梳型部环绕源极，且梳型部具有至少两分支。这些分支中的至少一个为折曲状并具有一第一平行部、一斜向部以及一第二平行部，其中斜向部连接第一平行部以及第二平行部，且第二平行部凸出于栅极之外以定义出至少一凸出部。连接部由梳型部延伸至栅极外，且凸出部与连接部分别位于栅极的相对两侧。凸出部与栅极边界切齐处具有一第一宽度，连接部与该栅极边界切齐处具有一第二宽度，第一宽度实质上等于第二宽度。像素电极电连接漏极。
在本发明之一实施例中，上述的源极位于凸出部与扫描线之间。
在本发明之一实施例中，上述的第一宽度实质上等于凸出部的宽度。
在本发明之一实施例中，上述的连接部具有一接触部，位于连接部远离梳型部的一端且像素电极接触接触部。
在本发明之一实施例中，上述的梳型部实质上由上述的至少两分支以及一条状底部所构成，至少两分支由条状底部向一方向凸出，而连接部连接于条状底部并由条状底部背离该方向凸出。
在本发明之一实施例中，上述的连接部与栅极部分重叠。
在本发明之一实施例中，上述的梳型部与连接部实质上构成一叉状图案。
在本发明之一实施例中，上述的栅极扩展到扫描线的位置和数据线的位置。
在本发明之一实施例中，上述的半导体图案与凸出部重叠的面积为零。
根据以上所述，本发明的漏极在栅极相对两侧分别具有凸出的图案，且凸出的图案位于栅极所在区域之外。因此，制作薄膜晶体管的过程中，第一导体层与第二导体层之间的相对偏移并不影响栅极与漏极之间的重叠面积。也就是，栅极-漏极寄生电容的大小为恒定的。因此，本发明的像素结构不因工艺上的对位误差而在显示效果有负面的影响。换言之，本发明的像素结构具有良好的品质以及产品良率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【附图说明】
图1是本发明的第一实施例的像素结构的局部俯视示意图。
图2是本发明的第二实施例的像素结构的局部俯视示意图。
图3是本发明的第三实施例的像素结构的局部俯视示意图。
图4是本发明的第四实施例的像素结构的局部俯视示意图。
图5是本发明的第五实施例的像素结构的局部俯视示意图。
图6是本发明的第六实施例的像素结构的局部俯视示意图。
【具体实施方式】
图1是本发明的第一实施例的像素结构的局部俯视示意图。请参照图1，像素结构100包括一扫描线110、一数据线120、一栅极130、一半导体图案140、一源极150、一漏极160以及一像素电极170。扫描线110以及数据线120彼此交错并且电绝缘。栅极130连接至扫描线110。半导体图案140位于栅极130上方。源极150与漏极160均至少部分位于半导体图案140上，且源极150连接至数据线120。在本实施例中，栅极130、半导体图案140、源极150以及漏极160可构成一薄膜晶体管(未标示)。像素电极170则电连接至漏极160以通过薄膜晶体管的开启或是关闭来接收数据线120上所传输的信号。
在本实施例中，漏极160为一体成型，而源极150与数据线120为一体成型。另外，栅极130位于扫描线110之外并与扫描线110为一体成型。具体而言，扫描线110与栅极130是由第一金属层图案化而成的元件，而数据线120、源极150以及漏极160是由第二金属层图案化而成的元件。
一旦第一金属层与第二金属层的图案化工艺中，对位的精准度产生了误差，将使两层金属层图案化后的元件在相对位置上发生偏移。如此一来，栅极130与漏极160之间的重叠面积可能产生变化而使像素结构100的元件特性受到影响。换言之，背景技术中所提到的栅极-漏极寄生电容不同使显示像素的馈通电压改变不同，进而在显示过程中产生显示亮度不均匀的问题将会发生。
因此，为了避免显示亮度不均匀的问题发生，本实施例提出一种漏极160的图案，其设计概念如下所述。在本实施例中，漏极160包括一环绕源极150的梳型部162以及一连接部166。举例而言，梳型部162具有一第一分支162a、一第二分支162b以及一条状底部162c。也就是说，梳型部162可以为U形图案，不过梳型部162也可以具有三个或三个以上数目的分支，即梳型部162可以具有两个分支，也可以具有两个或两个以上的分支。第一分支162a与第二分支162b例如由条状底部162c的两端沿方向D凸出以使梳型部162围绕源极150。连接部166的一端连接至条状底部162c，另一端则背离方向D凸出于栅极130之外，因此，连接部166会与栅极130部分重叠。
在本实施例中，梳型部162与连接部166实质上构成一叉状图案。也就是说，梳型部162的底部连接一长条状的连接部166可构成一如叉子状的图形。另外，连接部166具有一接触部168，接触部168位于连接部166远离梳型部162的一端且像素电极170接触接触部168以电连接至漏极160。由于像素电极170与接触部168连接的方式是本领域中常用的技术，因此本实施例不再另作说明。另外，第一金属层与第二金属层之间实质上配置有至少一层绝缘层，而像素电极170与第二金属层之间也至少配置有一层绝缘层。所属技术领域中的普通技术人员也都应了解，在本实施例中，这些绝缘层都未绘示出来是为了清楚呈现本发明的概念。
值得一提的是，第一分支162a延伸至栅极130之外以定义出位于栅极130外的一凸出部164，且凸出部164与第一分支162a未延伸至栅极130之外的部分具有相同宽度。同时，在这样的图案设计下，凸出部164与连接部166分别位于栅极130的相对两侧。假设像素结构100中各元件的相对位置应为图1中实线部分所绘示的样貌。不过，在图案化的对位步骤中发生了对位误差而使第一金属层在方向D上产生了偏移，于是数据线120、源极150以及漏极160相对于栅极130的位置关系实际上如虚线所绘示。也就是说，数据线120、源极150以及漏极160整体地相对栅极130朝向图面的右侧，也就是背离方向D，平移。第一分支162a重叠于栅极130的面积因而增大而连接部166重叠于栅极130的面积则随之缩小。也就是说，凸出部164的面积在对位误差下被缩小了。
本实施例中，第一分支162a例如具有一第一宽度W1，即凸出部164与栅极130边界切齐处的宽度为W1，第二分支162b例如具有一第二宽度W2，而连接部166例如具有一第三宽度W3，即连接部166与栅极130边界切齐处的宽度为W3，其中位于栅极140相对两侧的凸出部164与连接部166都分别由栅极140所在位置凸出于栅极140之外。因此，为了栅极-漏极寄生电容的恒定性，凸出部164与栅极130边界切齐处的宽度实质上等于连接部166与栅极130边界切齐处的宽度，也就是说，第一宽度W1实质上等于第三宽度W3。如此一来，漏极160与栅极130的重叠面积将与预定的图案设计相仿，甚至相同以达到栅极-漏极寄生电容的恒定。
具体而言，梳型部162以及连接部166为一体成型的图案。所以，梳型部162以及连接部166相对于栅极130的位移量是相同的。因此，第一宽度W1等于第三宽度W2可使漏极160与栅极130的重叠面积与预定的图案设计相仿而维持栅极-漏极寄生电容恒定性。通过这样的图案设计，本实施例可以维持像素结构100的品质。即使工艺对位精准度并非十分理想的情形下，像素结构100仍具有预设的品质。值得一提的是，当工艺步骤中的对位偏移是背离方向D时，梳型部162以及连接部166的设计仍有助于栅极-漏极寄生电容的恒定性。简言之，本实施例的设计可以避免工艺在平行或背离方向D上产生对位偏移时对元件特性所造成的负面影响而使像素结构100具有相当不错的品质及良率。
值得一提的是，凸出部164在平行方向D上的长度较佳是大于或至少等于图案化工艺中对位步骤可能产生的误差。如此一来，对位步骤的误差使栅极130与漏极160在平行方向D或背离方向D上所产生的位移都可以获得补偿而不致造成像素结构100的不良情形。另外，在对位误差之下，本实施例的第二分支162b例如不凸出于栅极130之外以确保栅极-漏极寄生电容的恒定。
另外，本实施例可以使像素结构100维持稳定的栅极-漏极寄生电容。然而，由于漏极160与栅极130的重叠面积因凸出部164的设置而增加，栅极-漏极寄生电容也会随之增加。由现有技术的公式(1)可知，栅极-漏极寄生电容的增加可能使得馈通电压ΔVp增加。
像素结构100应用于显示面板(未绘示)时，显示面板中设有与像素电极170相对的共用电极，显示面板便是利用像素电极170与共用电极之间的压差来控制画面显示。馈通电压ΔVp的增加会使数据线120所传输的信号在写入像素电极170时产生较大的压降，因此，显示效果可能受到比较严重影响，例如产生比较严重的闪烁现象。为了避免上述的压降影响显示面板的显示效果，在驱动像素结构100时可以调整共用电极上的共用电压的大小。因此，像素结构100仍可以具有相当理想的显示效果。
举例来说，在一显示画面中，像素电极170与共用电极之间的压差例如需为3伏特，最初的馈通电压ΔVp为0.4伏特。在像素电极170充正电时，数据线120会传输3.4伏特的电压以写入像素电极170，并且共用电极的共用电压为0伏特，馈通电压ΔVp产生0.4伏特的压降，因此，得到像素电极与共用电极之间的压差为3伏特。在像素电极170充负电时，数据线120会传输-2.6伏特的电压以写入像素电极170，并且共用电极的共用电压为0伏特，馈通电压ΔVp会产生0.4伏特压降，因此，得到像素电极与共用电极之间的压差为3伏特。假设采用本发明的设计，馈通电压ΔVp由先前的0.4伏特增加到0.5伏特。在像素电极170充正电的状态下，数据线120传输3.4伏特的电压以写入像素电极170，并且共用电极的共用电压为0伏特，馈通电压ΔVp产生0.5伏特的压降，此时，得到像素电极与共用电极之间的压差为2.9伏特，与需要的3伏特的压差相差0.1伏特。在像素电极170充负电的状态下，数据线120传输-2.6伏特的电压以写入像素电极170，并且共用电极的共用电压为0伏特，馈通电压ΔVp产生0.5伏特的压降，此时，得到像素电极与共用电极之间的压差为3.1伏特，与需要的3伏特的压差相差0.1伏特。因此，当像素充正电时，画面会显示较亮；当像素充负电时，画面会显示较暗。从而产生画面的闪烁。此时，为了维持显示面板的显示效果，共用电极的共用电压可以调降为-0.1伏特。如此一来，利用本发明的设计，无论像素电极170充正电或是像素电极170充负电，像素结构100仍可以具有相当理想的显示效果。
当然，上述实施例仅是一种实施方式的说明，为了维持栅极-漏极寄生电容的恒定性，以下还提出数种像素结构设计。这些像素结构的设计主要是使相对于栅极两侧的凸出部与连接部在宽度上具有相等或相仿的数值以使像素结构具有理想的品质。
图2是本发明一第二实施例的像素结构的局部俯视示意图。请参照图2，像素结构200的构成元件实质上与像素结构100相同，因此像素结构200与像素结构100相同的元件将以相同的元件符号标示。简言之，像素结构200包括有扫描线110、数据线120、像素电极170以及由栅极130、半导体图案140、源极150以及漏极260所构成的薄膜晶体管(未标示)。值得一提的是，像素结构200与像素结构100不同之处在于漏极260的图案设计。
具体而言，漏极260为一体成型的图案。漏极260包括一环绕源极150的梳型部262以及一连接部166。与前述实施例相同地，连接部166具有一接触部168，接触部168位于连接部远离梳型部262的一端且像素电极170接触接触部168以电连接至漏极160。
在本实施例中，梳型部262具有一第一分支262a、一第二分支262b以及一条状底部262c。第一分支262a与第二分支262b例如分别由条状底部262c的两端朝向方向D凸出以使梳型部262围绕源极150。此外，在本实施例中，第二分支262b延伸至栅极130之外以定义出位于栅极130外的一凸出部264，且凸出部264与第二分支262b未延伸至栅极130之外的部分具有相同宽度。在这样的图案设计下，凸出部264与连接部166分别位于栅极130的相对两侧。换言之，像素结构200不同于像素结构100之处在于梳型部262的图案设计为相反的。因此，本实施例是使源极150位于凸出部264与扫描线110之间，而像素结构100所述的实施例是使凸出部164位于源极150以及扫描线110之间。
在像素结构200中，凸出部264与连接部166分别位于栅极130的相对两侧，且都延伸至栅极130所在区域之外。因此，在工艺中若发生了对位误差而使漏极260相对于栅极130的位置发生偏移，像素结构200中的栅极-漏极寄生电容仍维持原图案设计所设定的大小。
具体而言，假设制作像素结构200时的对位误差造成漏极260相对于栅极130朝向方向D位移，漏极260的图案会由实线所绘示的位置偏移至虚线所绘示的位置。也就是说，第二分支262b凸出于栅极130的部分更多而使第二分支262b与栅极130的重叠面积减小。同时，连接部166也会朝向方向D平移而使连接部166与栅极130的重叠面积增大。此时，凸出部264的面积将大于预设面积。
一般而言，为了维持栅极-漏极寄生电容的恒定性，第二分支262b与栅极130的重叠面积减小的量较佳是等于连接部166与栅极130的重叠面积增大的量。因此，本实施例进一步使凸出部264与栅极130边界切齐处的宽度实质上等于连接部166与栅极130边界切齐处的宽度，即第二分支262b的第二宽度W2实质上等于连接部的第三宽度W3。通过这样的漏极260图案设计，像素结构200可以具有相当良好的品质，且像素结构200对工艺误差的容受度也可大幅提升。换言之，本实施例也是利用漏极260的图案设计使得漏极262不与栅极130重叠的部分分别地位于栅极130的相对两侧，且这些部分具有大致相同的线宽来避免工艺误差对像素结构200的品质所产生的不良影响。
以上的设计都使梳型部的其中一个分支延伸至栅极所在区域外，不过本发明并不限定于此。在其他的实施方式中梳型部的两个分支可以都延伸到栅极所在区域外，并通过图案线宽的调整来达到栅极-漏极寄生电容的恒定性。举例而言，图3是本发明一第三实施例的像素结构的局部俯视示意图。请参照图3，像素结构300与前述实施例的差异在于漏极360的图案设计，因此像素结构300中部分的元件沿用前述实施例已经使用的元件符号来标示。换言之，在像素结构100、200以及300中，相同的元件符号均表示相同功能与相同配置方式的元件。
具体而言，在本实施例中，漏极360包括一第一分支362a、一第二分支362b以及一条状底部362c。第一分支362a与第二分支362b例如由条状底部362c的两端沿方向D凸出以使梳型部362围绕源极150。值得一提的是，第一分支362a与第二分支362b均延伸至栅极130之外以分别定义出位于栅极130外的二凸出部364a与364b，且二凸出部364a和364b分别与第一分支362a和第二分支362b未延伸至栅极130之外的部分具有相同宽度。在这样的图案设计下，二凸出部364a、364b与连接部166分别位于栅极130的相对两侧，而漏极360的梳型部362与连接部166也是构成一叉状图案。换言之，像素结构300不同于像素结构100及200之处在于梳型部362的图案设计具有两个凸出部364a与364b。
在像素结构300中，当工艺误差造成漏极360相对于栅极130的位置平行方向D产生位移，则连接部166与栅极130的重叠面积将会增加，而第一分支326a与第二分支362b重叠于栅极130的面积将会减少。当然，凸出部364a、364b的面积随之扩大。
此时，为了维持栅极-漏极寄生电容的恒定，连接部166与栅极130的重叠面积增加量应等于第一分支362a与第二分支362b重叠于栅极130的面积减少量。因此，本实施例中，第一分支362a的第一宽度W1、第二分支362b的第二宽度W2与连接部166的第三宽度W3例如可符合第一宽度W1与第二宽度W2的总和实质上等于第三宽度W3的关系。也就是说，漏极362在凸出于栅极130右侧的图案所具有的宽度与漏极362在凸出于栅极130左侧的所有图案所具有的总宽度相同。
另外，本实施例的漏极362设计例如是使第一宽度W1等于第二宽度W2，不过在其他的实施方式中，第一宽度W1也可以不等于第二宽度W2。举例而言，图4是本发明一第四实施例的像素结构的局部俯视示意图。请参照图4，像素结构400与像素结构300的差异仅在于像素结构400中第一宽度W1与第二宽度W2不同。也就是说，像素结构400中，漏极460的梳型部462为分支宽度不对称的设计，其中第一分支462a与第二分支462b具有不同的宽度。在这样的图案布局下，由第一分支462a与第二分支462b延伸出来的凸出部464a与凸出部464b也具有不同的宽度。
具体来说，本实施例的第一宽度W1小于第二宽度W2，且第一宽度W1与第二宽度W2的总和实质上等于第三宽度W3。通过这样的宽度设计，像素结构400在工艺上若因对位误差而使栅极130与漏极460的相对位置发生位移，则栅极130与漏极460的重叠面积仍维持恒定。如此一来，栅极-漏极寄生电容可以维持在固定的数值而使像素结构400具有良好的品质且使像素结构400对工艺误差的容受性更加提升。值得一提的是，本实施例并不限定第一宽度W1小于第二宽度W2，实际上第一宽度W1也可以大于第二宽度W2。
以上实施例的像素结构中梳型部的分支都是以直线状为例。实际上，梳型部的分支也可以是折曲状的设计。图5是本发明一第五实施例的像素结构的局部俯视示意图。请参照图5，像素结构500包括有扫描线110、数据线120、像素电极170以及由栅极530、半导体图案140、源极150以及漏极560所构成的薄膜晶体管(未标示)。值得一提的是，漏极560为一体成型的图案。漏极560包括一环绕源极150的梳型部562以及一连接部166。与前述实施例相同地，连接部166具有一接触部168，接触部168位于连接部远离梳型部562的一端且像素电极170接触接触部168以电连接至漏极560。值得一提的是，本实施例的栅极530实质上可以由扫描线110的一部分所构成。另外，源极150与数据线120也可以为一体成型。
在本实施例中，梳型部562具有一第一分支562a以及一第二分支562b。梳型部562实质上由上述之两分支562a、562b以及连接于两分支562a、562b之间的一条状底部(未标示)所构成。两分支562a、562b由条状底部(未标示)向数据线120的一方向凸出，而连接部166则由条状底部(未标示)背离数据线120的方向凸出。因此，梳型部562与连接部166实质上构成一叉状图案，而漏极560为一体成型。第一分支562a与第二分支562b例如分别位于源极150相对两侧，也即源极150位于凸出部564与扫描线110之间。此外，第二分支562b为折曲状设计。第二分支562b由一第一平行部P1、一斜向部C以及一第二平行部P2所构成。斜向部C连接第一平行部P1以及第二平行部P2，且第二平行部P2延伸至栅极130之外以定义出一凸出部564，且凸出部564与第二平行部P2未延伸至栅极130之外的部分具有相同宽度。
值得一提的是，斜向部C连接第一平行部P1的一端例如较接近源极150，而斜向部C连接第二平行部P2的一段则较远离源极150。并且，第二分支562b中，第一平行部P1以及斜向部C都位于栅极130以及半导体图案140上方，而仅有第二平行部P2凸出于栅极130之外。另外，半导体图案140在本实施例中，都位于栅极130之内。因此，半导体图案140与凸出部564没有重叠的部分，也就是说，半导体图案140与凸出部564重叠的面积为零。因此不会因为受到光线的照射而产生漏电流的问题。另外，在本实施例中，栅极530扩展到扫描线110的位置和数据线120的位置。即如图5所示，栅极530与扫描线110有部分重叠，因为栅极530与扫描线110是一体成型，所以扫面线110的部分区域具有栅极530的功能；另外，栅极530与数据线120也重叠。因此可以提高像素结构500的开口率。在本实施例中栅极530的设计为习知技术，因此不详加描述。进一步而言，为了与像素电极170连接，连接部166具有一接触部168，且接触部168位于连接部166远离梳型部562的一端。
在本实施例中，凸出部564与栅极130边界切齐处具有一第一宽度W1，该第一宽度W1实质上等于凸出部564的宽度。此外，连接部166与栅极130部分重叠，连接部166与栅极130边界切齐处具有一第二宽度W2，也就是连接部166的宽度，且第一宽度W1实质上等于第二宽度W2。所以，第一宽度W1与第二宽度W2的匹配使得制作像素结构500的过程中，对位误差的发生不会使像素结构500的元件特性发生改变。如此一来，像素结构500具有相当不错的品质及工艺良率。
另外，像素结构中，薄膜晶体管的设计并非仅限于上述实施例的说明。图6是本发明一第六实施例的像素结构的局部俯视示意图。请参照图6，像素结构600包括有扫描线110、数据线120、像素电极170以及由栅极630、半导体图案140、源极650以及漏极660所构成的薄膜晶体管(未标示)。值得一提的是，栅极630部分由扫描线110构成，而源极650为L型图案的电极。漏极660包括一环绕源极650的梳型部662以及一连接部666。与前述实施例相同地，连接部666具有一接触部668，接触部668位于连接部远离梳型部662的一端且像素电极170接触接触部668以电连接至漏极660。
在本实施例中，漏极660的第一分支662a与第二分支662b实质上平行于数据线120，其中第一分支662a凸出于栅极630之外以定义出凸出部664，且凸出部664与第一分支662a未延伸至栅极630之外的部分具有相同宽度。由于栅极630部分由扫描线110所构成，凸出部664与连接部666分别位于扫描线110的相对两侧。值得一提的是，凸出部664与栅极630边界切齐的一第一宽度W1实质上等于连接部666与栅极630边界切齐的一第二宽度W2。所以，像素结构600同样地对于工艺中的对位误差具有较高的容受度。换言之，像素结构600具有良好的品质。
综上所述，本发明的漏极具有梳型部及连接部，且梳型部的分支与连接部分别延伸到栅极相对两侧以外。而且，本发明的梳型部不限于上述实施例所描述只具有两个分支，多个分支在本领域的技术人员所能理解的范围内也是可以的；此外，本发明的梳型部的宽度设计亦不限于上述实施例所描述的内容。也就是，分支未延伸至栅极之外的部分与凸出部的宽度大小可以相同。不过，分支未延伸至栅极之外的部分与凸出部的宽度不同在本领域的技术人员所能理解的范围内也是可以的；更进一步而言，本发明梳型部的分支不限于上述实施例描述的直线状、折曲状，其他形状在本领域的技术人员所能理解的范围内也是可以的。同时，漏极延伸到栅极相对两侧以外的图案处具有实质上相同的线宽。因此，像素结构中的薄膜晶体管具有恒定的栅极-漏极寄生电容。换言之，本发明的像素结构对于工艺在对位误差上的容受度较高而具有较为稳定的品质。所以，本发明的像素结构实际应用于显示器上有助于提高显示器的显示效果。
虽然本发明已以实施例揭露如上，但其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，可对其作出修改，因此本发明的保护范围应以权利要求所限定为准。

Claims (28)

1.一种像素结构，其特征在于：该像素结构包括：
一扫描线以及一数据线，彼此交错并且电绝缘；
一栅极，电连接至该扫描线；
一半导体图案，位于该栅极上方；
一源极，至少部分位于该半导体图案上并连接至该数据线；
一漏极，至少部分位于该半导体图案上，该漏极包括：
一梳型部，环绕该源极，该梳型部具有至少两分支，该分支中的至少一个延伸至该栅极之外以定义出位于该栅极之外的至少一凸出部；
一连接部，由该梳型部延伸至该栅极外，且该凸出部与该连接部分别位于该栅极的相对两侧，其中该凸出部与该栅极边界切齐处具有一第一宽度，该连接部与该栅极边界切齐处具有一第二宽度，该第一宽度等于该第二宽度；以及
一像素电极，电连接该漏极。
2.根据权利要求1所述的像素结构，其特征在于：该分支中的一个延伸至该栅极之外，而另一个完全地位于该栅极所在区域中以使该至少一凸出部的数量为一。
3.根据权利要求2所述的像素结构，其特征在于：该源极位于该凸出部与该扫描线之间。
4.根据权利要求2所述的像素结构，其特征在于：该凸出部位于该源极与该扫描线之间。
5.根据权利要求2所述的像素结构，其特征在于：该第一宽度等于该凸出部的宽度。
6.根据权利要求1所述的像素结构，其特征在于：该分支中的两个延伸至该栅极之外以使该至少一凸出部的数量为二。
7.根据权利要求6所述的像素结构，其特征在于：该第一宽度为该两凸出部的宽度总和。
8.根据权利要求7所述的像素结构，其特征在于：该两凸出部的宽度相等。
9.根据权利要求7所述的像素结构，其特征在于：该两凸出部的宽度不同。
10.根据权利要求1所述的像素结构，其特征在于：该连接部具有一接触部，位于该连接部远离该梳型部的一端且该像素电极接触该接触部。
11.根据权利要求1所述的像素结构，其特征在于：该梳型部由该至少两分支以及一条状底部所构成，该至少两分支由该条状底部向一方向凸出，而该连接部连接于该条状底部并由该条状底部背离该方向凸出。
12.根据权利要求1所述的像素结构，其特征在于：该连接部与该栅极部分重叠。
13.根据权利要求1所述的像素结构，其特征在于：该梳型部与该连接部构成一叉状图案。
14.根据权利要求1所述的像素结构，其特征在于：该漏极为一体成型。
15.根据权利要求1所述的像素结构，其特征在于：该源极与该数据线为一体成型。
16.根据权利要求1所述的像素结构，其特征在于：该栅极位于该扫描线之外并与该扫描线为一体成型。
17.根据权利要求1所述的像素结构，其特征在于：该分支平行于该数据线。
18.根据权利要求17所述的像素结构，其特征在于：该扫描线的一部分构成该栅极。
19.根据权利要求17所述的像素结构，其特征在于：该凸出部与该连接部分别位于该扫描线的相对两侧。
20.一种像素结构，其特征在于：该像素结构包括：
一扫描线以及一数据线，彼此交错并且电绝缘；
一栅极，电连接至该扫描线；
一半导体图案，位于该栅极上方；
一源极，至少部分位于该半导体图案上并连接至该数据线；
一漏极，至少部分位于该半导体图案上，该漏极包括：
一梳型部，环绕该源极，该梳型部具有至少两分支，该分支中的至少一个为折曲状并具有一第一平行部、一斜向部以及一第二平行部，该斜向部连接该第一平行部以及该第二平行部，且该第二平行部凸出于该栅极之外以定义出至少一凸出部；
一连接部，由该梳型部延伸至该栅极外，且该凸出部与该连接部分别位于该栅极的相对两侧，其中该凸出部与该栅极边界切齐处具有一第一宽度，该连接部与该栅极边界切齐处具有一第二宽度，该第一宽度等于该第二宽度；以及
一像素电极，电连接该漏极。
21.根据权利要求20所述的像素结构，其特征在于：该源极位于该凸出部与该扫描线之间。
22.根据权利要求20所述的像素结构，其特征在于：该第一宽度等于该凸出部的宽度。
23.根据权利要求20所述的像素结构，其特征在于：该连接部具有一接触部，位于该连接部远离该梳型部的一端且该像素电极接触该接触部。
24.根据权利要求20所述的像素结构，其特征在于：该梳型部由该至少两分支以及一条状底部所构成，该至少两分支由该条状底部向一方向凸出，而该连接部连接于该条状底部并由该条状底部背离该方向凸出。
25.根据权利要求20所述的像素结构，其特征在于：该连接部与该栅极部分重叠。
26.根据权利要求20所述的像素结构，其特征在于：该梳型部与该连接部构成一叉状图案。
27.根据权利要求20所述的像素结构，其特征在于：该栅极扩展到该扫描线的位置和该数据线的位置。
28.根据权利要求20所述的像素结构，其特征在于：该半导体图案与该凸出部重叠的面积为零。
CN 200910265417 2009-12-28 2009-12-28 像素结构 Active CN101750826B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN 200910265417 CN101750826B (zh) 2009-12-28 2009-12-28 像素结构
PCT/CN2010/070045 WO2011079533A1 (zh) 2009-12-28 2010-01-07 像素结构
US12/868,711 US7932519B1 (en) 2009-12-28 2010-08-25 Pixel structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910265417 CN101750826B (zh) 2009-12-28 2009-12-28 像素结构

Publications (2)

Publication Number Publication Date
CN101750826A true CN101750826A (zh) 2010-06-23
CN101750826B CN101750826B (zh) 2011-09-14

Family

ID=42477980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910265417 Active CN101750826B (zh) 2009-12-28 2009-12-28 像素结构

Country Status (2)

Country Link
CN (1) CN101750826B (zh)
WO (1) WO2011079533A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097051A (zh) * 2010-11-03 2011-06-15 友达光电股份有限公司 像素结构
CN103412449A (zh) * 2013-07-23 2013-11-27 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
TWI423195B (zh) * 2010-10-18 2014-01-11 Au Optronics Corp 畫素結構
CN103915509A (zh) * 2014-03-25 2014-07-09 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN103995406A (zh) * 2013-02-19 2014-08-20 群创光电股份有限公司 液晶面板
CN104914596A (zh) * 2014-03-14 2015-09-16 群创光电股份有限公司 显示装置
CN105259717A (zh) * 2015-11-25 2016-01-20 深圳市华星光电技术有限公司 一种阵列基板和显示装置
CN105687067A (zh) * 2014-11-25 2016-06-22 武汉鸿兴疆科技有限公司 唇部护理液
CN106920529A (zh) * 2017-05-09 2017-07-04 深圳市华星光电技术有限公司 像素单元及包含其的阵列基板
CN109061971A (zh) * 2018-09-07 2018-12-21 京东方科技集团股份有限公司 阵列基板及显示面板
CN113327924A (zh) * 2021-05-25 2021-08-31 北京京东方技术开发有限公司 半导体器件、显示基板及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3846225A4 (en) * 2018-08-30 2021-10-13 Toppan Printing Co., Ltd. THIN LAYER TRANSISTOR NETWORK

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539833B1 (ko) * 2002-10-21 2005-12-28 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN100507685C (zh) * 2004-01-12 2009-07-01 友达光电股份有限公司 具有电容补偿结构的液晶显示器
JP4856399B2 (ja) * 2005-06-30 2012-01-18 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置のｔｆｔ素子電極形状
CN100502051C (zh) * 2006-03-01 2009-06-17 中华映管股份有限公司 薄膜晶体管阵列及其修补方法
TWI293802B (en) * 2006-03-28 2008-02-21 Au Optronics Corp Liquid crystal display device
CN201000520Y (zh) * 2006-11-02 2008-01-02 上海广电光电子有限公司 可补偿寄生电容的液晶显示装置
KR20080043097A (ko) * 2006-11-13 2008-05-16 삼성전자주식회사 표시 장치
CN101315937A (zh) * 2007-05-29 2008-12-03 中华映管股份有限公司 像素阵列
CN101320180B (zh) * 2007-06-08 2010-06-09 中华映管股份有限公司 像素结构
CN101556959A (zh) * 2008-04-10 2009-10-14 北京京东方光电科技有限公司 阵列基板及液晶显示装置
CN100583459C (zh) * 2008-09-24 2010-01-20 友达光电股份有限公司 像素结构及其薄膜晶体管

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI423195B (zh) * 2010-10-18 2014-01-11 Au Optronics Corp 畫素結構
CN102097051B (zh) * 2010-11-03 2012-10-31 友达光电股份有限公司 像素结构
CN102097051A (zh) * 2010-11-03 2011-06-15 友达光电股份有限公司 像素结构
CN103995406A (zh) * 2013-02-19 2014-08-20 群创光电股份有限公司 液晶面板
WO2015010431A1 (zh) * 2013-07-23 2015-01-29 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN103412449B (zh) * 2013-07-23 2015-11-18 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
US9219082B2 (en) 2013-07-23 2015-12-22 Boe Technology Group Co., Ltd. Array substrate and method for manufacturing the same, and display device
CN103412449A (zh) * 2013-07-23 2013-11-27 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN104914596A (zh) * 2014-03-14 2015-09-16 群创光电股份有限公司 显示装置
CN104914596B (zh) * 2014-03-14 2018-12-25 群创光电股份有限公司 显示装置
CN103915509A (zh) * 2014-03-25 2014-07-09 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN103915509B (zh) * 2014-03-25 2017-07-18 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
US9590055B2 (en) 2014-03-25 2017-03-07 Boe Technology Group Co., Ltd. Thin film transistor, method for manufacturing the same, array substrate, and display device
CN105687067A (zh) * 2014-11-25 2016-06-22 武汉鸿兴疆科技有限公司 唇部护理液
CN105259717A (zh) * 2015-11-25 2016-01-20 深圳市华星光电技术有限公司 一种阵列基板和显示装置
CN106920529A (zh) * 2017-05-09 2017-07-04 深圳市华星光电技术有限公司 像素单元及包含其的阵列基板
CN106920529B (zh) * 2017-05-09 2019-03-05 深圳市华星光电技术有限公司 像素单元及包含其的阵列基板
US10916612B2 (en) 2017-05-09 2021-02-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Pixel unit and array substrate comprising the same
CN109061971A (zh) * 2018-09-07 2018-12-21 京东方科技集团股份有限公司 阵列基板及显示面板
CN113327924A (zh) * 2021-05-25 2021-08-31 北京京东方技术开发有限公司 半导体器件、显示基板及显示装置
CN113327924B (zh) * 2021-05-25 2024-04-12 北京京东方技术开发有限公司 半导体器件、显示基板及显示装置

Also Published As

Publication number Publication date
WO2011079533A1 (zh) 2011-07-07
CN101750826B (zh) 2011-09-14

Similar Documents

Publication Publication Date Title
CN101750826B (zh) 像素结构
CN107221536B (zh) 阵列基板、异形显示器及显示装置
US10281785B2 (en) Liquid crystal display device having large holding capacitance in the pixel
KR100495794B1 (ko) 액정표시장치용박막트랜지스터
CN101699624B (zh) 具有抑制特性偏移的结构的薄膜晶体管面板及其制造方法
US8203682B2 (en) Display substrate, method of manufacturing the same and display panel having the display substrate
CN105974690B (zh) 一种掩模板、阵列基板、显示面板及显示装置
US20100025690A1 (en) Thin film transistor substrate and method of manufacturing the same
KR20040079329A (ko) 액정표시장치
US20180294288A1 (en) Array substrate and display device
TWI479245B (zh) 畫素結構
US8242507B2 (en) Pixel structure having capacitor compensation
CN102231030B (zh) 薄膜晶体管液晶显示器的像素结构
CN110427127B (zh) 触控显示面板
CN111240115B (zh) 薄膜晶体管阵列基板及其制作方法、液晶显示面板
US8334538B2 (en) Thin film transistor array panel and method of manufacturing the same
CN101776828B (zh) 像素阵列基板
CN102054832B (zh) 具有电容补偿的像素结构
CN102062982B (zh) 像素结构
TW569058B (en) Array substrate for liquid crystal display element, array substrate for liquid crystal display element and method of manufacturing the same
CN102004361B (zh) 画素阵列
CN101738805B (zh) 像素结构
JP2004341185A (ja) アクティブマトリックス型液晶表示装置
US5777703A (en) Active matrix type liquid crystal display apparatus with a projection part in the drain line
US7932519B1 (en) Pixel structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant