CN103915509A - 一种薄膜晶体管、阵列基板及显示装置 - Google Patents

一种薄膜晶体管、阵列基板及显示装置 Download PDF

Info

Publication number
CN103915509A
CN103915509A CN201410113582.4A CN201410113582A CN103915509A CN 103915509 A CN103915509 A CN 103915509A CN 201410113582 A CN201410113582 A CN 201410113582A CN 103915509 A CN103915509 A CN 103915509A
Authority
CN
China
Prior art keywords
electrode
active layer
film transistor
thin
longitudinal width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410113582.4A
Other languages
English (en)
Other versions
CN103915509B (zh
Inventor
吴俊纬
李禹奉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410113582.4A priority Critical patent/CN103915509B/zh
Publication of CN103915509A publication Critical patent/CN103915509A/zh
Priority to PCT/CN2014/085499 priority patent/WO2015143837A1/zh
Priority to US14/436,373 priority patent/US9590055B2/en
Application granted granted Critical
Publication of CN103915509B publication Critical patent/CN103915509B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明提供一种薄膜晶体管、阵列基板及显示装置，该薄膜晶体管包括：栅电极、栅绝缘层、有源层、源电极和漏电极，所述源电极和所述漏电极形成于所述有源层的上方，且分别位于所述有源层的相对的第一端部和第二端部；所述漏电极完全覆盖住所述有源层的第二端部。本发明能够保证背沟道刻蚀类型的氧化物薄膜晶体管的有源层得到有效的保护。

Description

一种薄膜晶体管、阵列基板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管、阵列基板及显示装置。
背景技术
如图1所示为现有技术中的背沟道刻蚀（BCE）类型的氧化物薄膜晶体管（TFT）的结构示意图，该氧化物薄膜晶体管主要包括：栅电极101、栅绝缘层（图未示出）、有源层102、源电极103以及漏电极104，源电极103和漏电极104直接设置于有源层102上方，源/漏电极和有源层104之间没有设置刻蚀阻挡层（ESL）。由于缺少了刻蚀阻挡层的保护，后续制作工艺以及制作完成后的环境等，或多或少会对有源层104的未被源/漏电极覆盖的部分产生影响，从而影响氧化物薄膜晶体管的性能。
发明内容
有鉴于此，本发明提供一种薄膜晶体管、阵列基板及显示装置，能够保证BCE类型的氧化物薄膜晶体管的有源层得到有效的保护。
为解决上述技术问题，本发明的实施例提供一种薄膜晶体管，包括：栅电极、栅绝缘层、有源层、源电极和漏电极，所述源电极和所述漏电极形成于所述有源层的上方，且分别位于所述有源层的相对的第一端部和第二端部；所述漏电极完全覆盖住所述有源层的第二端部。
其中，所述漏电极为矩形。
其中，所述漏电极包括：
彼此相连的覆盖电极和接触电极；其中，
所述覆盖电极，完全覆盖住所述有源层的第二端部，所述覆盖电极的纵向宽度大于或等于所述有源层的纵向宽度；
所述接触电极，用于与像素电极接触，所述接触电极的纵向宽度大于所述覆盖电极的纵向宽度，所述纵向是与所述有源层的第一端部和第二端部的连线所在方向垂直的方向。
其中，所述漏电极包括：
覆盖电极、连接电极和接触电极，所述连接电极位于所述覆盖电极和所述接触电极之间，分别与所述覆盖电极和所述接触电极相连；
所述覆盖电极，完全覆盖住所述有源层的第二端部；
所述连接电极，至少部分与所述栅电极重叠，所述连接电极的纵向宽度小于所述覆盖电极的纵向宽度，所述纵向是与所述有源层的第一端部和第二端部的连线所在方向垂直的方向；
所述接触电极，用于与像素电极接触。
其中，所述覆盖电极和所述连接电极呈T型或L型连接。
其中，所述覆盖电极为矩形。
其中，所述覆盖电极呈凹字型，所述覆盖电极的凹槽的开口朝向所述源电极。
其中，所述接触电极的纵向宽度大于或等于所述连接电极的纵向宽度。
其中，所述源电极包括：第一电极、第二电极和第三电极，所述第二电极位于所述第一电极和所述第三电极之间，分别与所述第一电极和所述第三电极相连；
所述第一电极，完全覆盖住所述有源层的第一端部；
所述第二电极，至少部分与所述栅电极重叠，所述第二电极的纵向宽度小于所述第一电极和所述第三电极的纵向宽度，所述纵向是与所述有源层的第一端部和第二端部的连线所在方向垂直的方向。
本发明还提供一种阵列基板，包括上述薄膜晶体管。
本发明还提供一种显示装置，包括上述阵列基板。
本发明的上述技术方案的有益效果如下：
薄膜晶体管的漏电极能够完全覆盖住有源层的一端部，因而使得有源层能够尽可能地得到保护，减小后续制作工艺以及制作完成后的环境等对有源层的产生的影响。
附图说明
图1为现有技术中的BCE类型的氧化物薄膜晶体管的结构示意图。
图2为本发明实施例一的薄膜晶体管的结构示意图。
图3为本发明实施例二的薄膜晶体管的结构示意图。
图4为本发明实施例三的薄膜晶体管的结构示意图。
图5为本发明实施例四的薄膜晶体管的结构示意图。
图6为本发明实施例五的薄膜晶体管的结构示意图。
图7为本发明实施例六的薄膜晶体管的结构示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明提供一种BCE类型的薄膜晶体管，该种类型的薄膜晶体管不包括刻蚀阻挡层，所述薄膜晶体管包括：栅电极、栅绝缘层、有源层、源电极和漏电极，所述源电极和所述漏电极形成于所述有源层的上方，且分别位于所述有源层的相对的第一端部和第二端部，所述漏电极完全覆盖住所述有源层的第二端部。
由于所述漏电极能够完全覆盖住所述有源层的第二端部，因此所述漏电极的用于覆盖所述有源层的第二端部的部分电极的纵向宽度必然大于或等于所述有源层的第二端部的纵向宽度。所述纵向是与所述有源层的第一端部和第二端部的连线所在方向垂直的方向。
通过本发明实施例提供的方案，薄膜晶体管的漏电极能够完全覆盖住有源层的一端部，因而使得有源层能够尽可能地得到保护，减小后续制作工艺以及制作完成后的环境等对有源层的产生的影响。
下面结合具体实施例，对本发明的薄膜晶体管的结构进行详细说明。
实施例一
请参考图2，图2为本发明的实施例一的薄膜晶体管的结构示意图，所述薄膜晶体管包括：栅电极201、栅绝缘层（图未示出）、有源层202、源电极203和漏电极204，所述源电极203和所述漏电极204形成于所述有源层203的上方，且分别位于所述有源层203的相对的第一端部和第二端部，所述漏电极204完全覆盖住所述有源层202的第二端部，所述漏电极204为矩形。
实施例二
请参考图3，图3为本发明的实施例二的薄膜晶体管的结构示意图，所述薄膜晶体管包括：栅电极201、栅绝缘层（图未示出）、有源层202、源电极203和漏电极204，所述源电极203和所述漏电极204形成于所述有源层203的上方，且分别位于所述有源层203的相对的第一端部和第二端部，所述漏电极204完全覆盖住所述有源层202的第二端部。
所述漏电极204包括：彼此相连的覆盖电极2041和接触电极2042；其中，所述覆盖电极2041完全覆盖住所述有源层202的第二端部；所述接触电极2042用于与像素电极接触，所述接触电极2042的纵向宽度大于所述覆盖电极2041的纵向宽度，如图所示，所述纵向（Y方向）是与所述有源层202的第一端部和第二端部的连线所在方向（X方向）垂直的方向。
该实施例与实施例一相比，漏电极204与栅电极201重叠的面积变小，从而减小漏电极204与栅电极201之间的栅漏电容（Cgd），提高薄膜晶体管的性能。
实施例三
请参考图4，图4为本发明的实施例三的薄膜晶体管的结构示意图，所述薄膜晶体管包括：栅电极201、栅绝缘层（图未示出）、有源层202、源电极203和漏电极204，所述源电极203和所述漏电极204形成于所述有源层203的上方，且分别位于所述有源层203的相对的第一端部和第二端部，所述漏电极204完全覆盖住所述有源层202的第二端部。
所述漏电极204包括：
覆盖电极2041、连接电极2043和接触电极2042，所述连接电极2043位于所述覆盖电极2041和所述接触电极2042之间，分别与所述覆盖电极2041和所述接触电极2042相连；其中，所述覆盖电极2041完全覆盖住所述有源层202的第二端部；所述连接电极2043至少部分与所述栅电极201重叠，所述连接电极2043的纵向宽度小于所述覆盖电极2041的纵向宽度，如图所示，所述纵向（Y方向）是与所述有源层202的第一端部和第二端部的连线所在方向（X方向）垂直的方向。所述接触电极2042用于与像素电极接触。
该实施例与实施例二相比，所述漏电极204的覆盖电极2041和连接电极2043呈T型连接，漏电极204与栅电极201重叠的面积变得更小，从而进一步减小了漏电极204与栅电极201之间的栅漏电容（Cgd），提高薄膜晶体管的性能。
实施例四
请参考图5，图5为本发明的实施例四的薄膜晶体管的结构示意图，该实施例与实施例三的区别仅在于，实施例三中，所述覆盖电极2041和所述连接电极2043呈T型连接，本发明实施例中，所述覆盖电极2041和所述连接电极2043呈L型连接。
当然，在本发明的其他实施例中，所述覆盖电极2041和所述连接电极2043也不排除采用其他方式连接。
上述实施例二至实施例四中的所述覆盖电极均为矩形，当然，在本发明的其他实施例中，所述覆盖电极也可以为其他形状，下面举例进行说明。
实施例五
请参考图6，图6为本发明的实施例五的薄膜晶体管的结构示意图，该实施例与实施例三的区别仅在于，所述覆盖电极2041呈凹字型，所述覆盖电极2041的凹槽的开口朝向所述源电极203。
该种结构的薄膜晶体管中，所述漏电极204除了覆盖住所述有源层202的第二端部之外，还部分覆盖所述有源层202的纵向方向上的两个端部，使得有源层202进一步得到保护。
上述各实施例中，所述源电极203同时完全覆盖住所述有源层202的第一端部，以使得有源层202进一步得到保护。
上述实施例一至实施例五中，所述源电极203均呈矩形，呈矩形的源电极203与位于其下层的栅电极201之间的重叠面积较大，使得所述源电极203与栅电极201之间的电容较大，影响薄膜晶体管的性能。
实施例六
请参考图7，图7为本发明的实施例六的薄膜晶体管的结构示意图，该实施例与实施例三的区别仅在于，所述源电极203包括：
第一电极2031、第二电极2032和第三电极2033，所述第二电极2032位于所述第一电极2031和所述第三电极2033之间，分别与所述第一电极2031和所述第三电极2033相连；
所述第一电极2031，完全覆盖住所述有源层202的第一端部；
所述第二电极2032，至少部分与所述栅电极201重叠，所述第二电极2032的纵向宽度小于所述第一电极2031和所述第三电极2032的纵向宽度，所述纵向是与所述有源层202的第一端部和第二端部的连线所在方向垂直的方向。
该实施例与上述各实施例相比，源电极203与栅电极201重叠的面积变小，从而减小源电极203与栅电极201之间的电容，提高薄膜晶体管的性能。
本实施例中，所述第一电极2031和所述第二电极2042呈T型连接，当然，在本发明的其他实施例中，所述第一电极2031和所述第二电极2042还可以为其他连接方式，如呈L型连接。
本实施例中，所述第一电极2031呈矩形，当然，所述第一电极2031也可以为其他形状，例如，呈凹字型，其凹槽的开口朝向所述漏电极。当薄膜晶体管包括呈凹字型的第一电极时，所述源电极除了覆盖住所述有源层的第一端部之外，还部分覆盖所述有源层的纵向方向上的两个端部，使得有源层进一步得到保护。
上述实施例三至实施例六中，所述接触电极2042的纵向宽度均大于所述连接电极2043的纵向宽度，当然，在本发明的其他实施例中，所述接触电极2042的纵向宽度也可以等于所述连接电极2043的纵向宽度，另外，也不排除接触电极2042的纵向宽度小于所述连接电极2043的纵向宽度的可能。
上述实施例三至实施例六的附图中的虚线表示漏电极204各个部分的分割线。
本发明实施例还提供一种阵列基板，包括上述任一实施例所述的薄膜晶体管。
本发明实施例还提供一种显示装置，包括上述阵列基板。所述显示装置可以为：液晶显示面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例还提供一种薄膜晶体管的制备方法，所述方法用于制备上述实施例中的薄膜晶体管，所述方法包括：形成栅电极、栅绝缘层、有源层、源电极和漏电极的步骤，其中，所述源电极和所述漏电极形成于所述有源层的上方，且分别位于所述有源层的相对的第一端部和第二端部，所述漏电极完全覆盖住所述有源层的第二端部。
由于所述漏电极能够完全覆盖住所述有源层的第二端部，因此所述漏电极的用于覆盖所述有源层的第二端部的部分电极的纵向宽度必然大于或等于所述有源层的第二端部的纵向宽度。所述纵向是与所述有源层的第一端部和第二端部的连线所在方向垂直的方向。
通过本发明实施例提供的方案，薄膜晶体管的漏电极能够完全覆盖住有源层的一端部，因而使得有源层能够尽可能地得到保护，减小后续制作工艺以及制作完成后的环境等对有源层的产生的影响。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种薄膜晶体管，包括：栅电极、栅绝缘层、有源层、源电极和漏电极，所述源电极和所述漏电极形成于所述有源层的上方，且分别位于所述有源层的相对的第一端部和第二端部；其特征在于，所述漏电极完全覆盖住所述有源层的第二端部。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述漏电极为矩形。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述漏电极包括：
彼此相连的覆盖电极和接触电极；其中，
所述覆盖电极，完全覆盖住所述有源层的第二端部，所述覆盖电极的纵向宽度大于或等于所述有源层的纵向宽度；
所述接触电极，用于与像素电极接触，所述接触电极的纵向宽度大于所述覆盖电极的纵向宽度，所述纵向是与所述有源层的第一端部和第二端部的连线所在方向垂直的方向。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述漏电极包括：
覆盖电极、连接电极和接触电极，所述连接电极位于所述覆盖电极和所述接触电极之间，分别与所述覆盖电极和所述接触电极相连；
所述覆盖电极，完全覆盖住所述有源层的第二端部；
所述连接电极，至少部分与所述栅电极重叠，所述连接电极的纵向宽度小于所述覆盖电极的纵向宽度，所述纵向是与所述有源层的第一端部和第二端部的连线所在方向垂直的方向；
所述接触电极，用于与像素电极接触。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述覆盖电极和所述连接电极呈T型或L型连接。
6.根据权利要求4所述的薄膜晶体管，其特征在于，所述覆盖电极为矩形。
7.根据权利要求4所述的薄膜晶体管，其特征在于，所述覆盖电极呈凹字型，所述覆盖电极的凹槽的开口朝向所述源电极。
8.根据权利要求4所述的薄膜晶体管，其特征在于，所述接触电极的纵向宽度大于或等于所述连接电极的纵向宽度。
9.根据权利要求1所述的薄膜晶体管，其特征在于，所述源电极包括：第一电极、第二电极和第三电极，所述第二电极位于所述第一电极和所述第三电极之间，分别与所述第一电极和所述第三电极相连；
所述第一电极，完全覆盖住所述有源层的第一端部；
所述第二电极，至少部分与所述栅电极重叠，所述第二电极的纵向宽度小于所述第一电极和所述第三电极的纵向宽度，所述纵向是与所述有源层的第一端部和第二端部的连线所在方向垂直的方向。
10.一种阵列基板，其特征在于，包括权利要求1-9任一项所述的薄膜晶体管。
11.一种显示装置，其特征在于，包括权利要求10所述的阵列基板。
CN201410113582.4A 2014-03-25 2014-03-25 一种薄膜晶体管、阵列基板及显示装置 Active CN103915509B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410113582.4A CN103915509B (zh) 2014-03-25 2014-03-25 一种薄膜晶体管、阵列基板及显示装置
PCT/CN2014/085499 WO2015143837A1 (zh) 2014-03-25 2014-08-29 薄膜晶体管及其制备方法、阵列基板及显示装置
US14/436,373 US9590055B2 (en) 2014-03-25 2014-08-29 Thin film transistor, method for manufacturing the same, array substrate, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410113582.4A CN103915509B (zh) 2014-03-25 2014-03-25 一种薄膜晶体管、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN103915509A true CN103915509A (zh) 2014-07-09
CN103915509B CN103915509B (zh) 2017-07-18

Family

ID=51041044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410113582.4A Active CN103915509B (zh) 2014-03-25 2014-03-25 一种薄膜晶体管、阵列基板及显示装置

Country Status (3)

Country Link
US (1) US9590055B2 (zh)
CN (1) CN103915509B (zh)
WO (1) WO2015143837A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576760A (zh) * 2015-02-02 2015-04-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
WO2015143837A1 (zh) * 2014-03-25 2015-10-01 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及显示装置
CN107968095A (zh) * 2017-11-21 2018-04-27 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10417369B2 (en) 2017-05-26 2019-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, corresponding mask and method for generating layout of same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536681A (zh) * 2003-04-09 2004-10-13 友达光电股份有限公司 薄膜晶体管的双栅极布局结构
CN1734791A (zh) * 2002-02-22 2006-02-15 Nec液晶技术株式会社 沟道蚀刻薄膜晶体管
CN101030603A (zh) * 2006-03-03 2007-09-05 中华映管股份有限公司 薄膜晶体管与薄膜晶体管阵列基板
CN101055384A (zh) * 2006-04-12 2007-10-17 中华映管股份有限公司 像素结构及其液晶显示面板
CN101055879A (zh) * 2006-04-11 2007-10-17 中华映管股份有限公司 像素结构、薄膜晶体管阵列基板以及液晶显示面板
CN101315937A (zh) * 2007-05-29 2008-12-03 中华映管股份有限公司 像素阵列
CN101556959A (zh) * 2008-04-10 2009-10-14 北京京东方光电科技有限公司 阵列基板及液晶显示装置
CN101750826A (zh) * 2009-12-28 2010-06-23 深超光电（深圳）有限公司 像素结构
CN102054832A (zh) * 2009-10-29 2011-05-11 华映视讯（吴江）有限公司 具有电容补偿的像素结构
CN203746864U (zh) * 2014-03-25 2014-07-30 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW449929B (en) 2000-08-02 2001-08-11 Ind Tech Res Inst Structure and manufacturing method of amorphous-silicon thin film transistor array
JP4046267B2 (ja) 2002-03-26 2008-02-13 株式会社半導体エネルギー研究所 表示装置
TWI279916B (en) * 2005-01-31 2007-04-21 Au Optronics Corp TFT array substrate of a LCD, LCD panel and method of fabricating the same
KR102084274B1 (ko) * 2011-12-15 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102593189A (zh) * 2012-03-29 2012-07-18 浙江大学 一种薄膜晶体管
CN103545221B (zh) * 2013-11-14 2018-10-09 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法
CN103915509B (zh) * 2014-03-25 2017-07-18 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734791A (zh) * 2002-02-22 2006-02-15 Nec液晶技术株式会社 沟道蚀刻薄膜晶体管
CN1536681A (zh) * 2003-04-09 2004-10-13 友达光电股份有限公司 薄膜晶体管的双栅极布局结构
CN101030603A (zh) * 2006-03-03 2007-09-05 中华映管股份有限公司 薄膜晶体管与薄膜晶体管阵列基板
CN101055879A (zh) * 2006-04-11 2007-10-17 中华映管股份有限公司 像素结构、薄膜晶体管阵列基板以及液晶显示面板
CN101055384A (zh) * 2006-04-12 2007-10-17 中华映管股份有限公司 像素结构及其液晶显示面板
CN101315937A (zh) * 2007-05-29 2008-12-03 中华映管股份有限公司 像素阵列
CN101556959A (zh) * 2008-04-10 2009-10-14 北京京东方光电科技有限公司 阵列基板及液晶显示装置
CN102054832A (zh) * 2009-10-29 2011-05-11 华映视讯（吴江）有限公司 具有电容补偿的像素结构
CN101750826A (zh) * 2009-12-28 2010-06-23 深超光电（深圳）有限公司 像素结构
CN203746864U (zh) * 2014-03-25 2014-07-30 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015143837A1 (zh) * 2014-03-25 2015-10-01 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及显示装置
US9590055B2 (en) 2014-03-25 2017-03-07 Boe Technology Group Co., Ltd. Thin film transistor, method for manufacturing the same, array substrate, and display device
CN104576760A (zh) * 2015-02-02 2015-04-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US10283628B2 (en) 2015-02-02 2019-05-07 Boe Technology Group Co., Ltd. Thin film transistor with source electrode, drain electrode and active layer prepared in a same layer and method for manufacturing the same, array substrate and display device
EP3261127B1 (en) * 2015-02-02 2021-08-18 BOE Technology Group Co., Ltd. Thin-film transistor and manufacturing method therefor, array substrate and display device
CN107968095A (zh) * 2017-11-21 2018-04-27 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法

Also Published As

Publication number Publication date
WO2015143837A1 (zh) 2015-10-01
US20160293716A1 (en) 2016-10-06
US9590055B2 (en) 2017-03-07
CN103915509B (zh) 2017-07-18

Similar Documents

Publication Publication Date Title
US9983733B2 (en) Touch display panel and touch display device
US10817095B2 (en) Electronic device, touch display panel and touch display substrate
CN107340623B (zh) 阵列基板、显示面板及显示装置
CN204731755U (zh) 一种阵列基板和一种触控显示装置
US9836174B2 (en) Array substrate, display and electronic device
US20160291722A1 (en) Array Substrate, Display Panel and Display Device
US9817503B2 (en) Thin film transistor substrate and in-cell touch display panel using same
CN104880852B (zh) 一种阵列基板及其制备方法、显示面板和显示装置
US10613657B2 (en) Array substrate, display panel and display device
CN109164939B (zh) 显示面板、显示装置和显示面板的制作方法
CN104657016B (zh) 内嵌式触控显示屏及触控显示装置
CN103915509A (zh) 一种薄膜晶体管、阵列基板及显示装置
US20170090620A1 (en) Touch panel and touch electronic device
US9123813B2 (en) Thin film transistor, array substrate and display device
CN104460163A (zh) 一种阵列基板及其制作方法及显示装置
CN104064601A (zh) Tft、tft阵列基板及其制造方法、显示面板、显示装置
CN103715270A (zh) 薄膜晶体管及其制备方法、显示器件
CN105655348A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN103926768B (zh) 一种阵列基板、显示面板和显示装置
CN104183607A (zh) 阵列基板及其制造方法、显示装置
US9905177B2 (en) Pixel structure, array substrate, display panel and display device
CN106292100B (zh) 阵列基板及具有该阵列基板的液晶显示面板
CN203746864U (zh) 一种薄膜晶体管、阵列基板及显示装置
CN204406009U (zh) 阵列基板和显示装置
CN103913917A (zh) 一种tft阵列基板及显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant