CN101740370A

CN101740370A - 硅栅极的刻蚀方法及提高硅栅极线宽腔室匹配的方法

Info

Publication number: CN101740370A
Application number: CN200810227314A
Authority: CN
Inventors: 白志民
Original assignee: Beijing North Microelectronics Co Ltd
Current assignee: Beijing North Microelectronics Co Ltd
Priority date: 2008-11-26
Filing date: 2008-11-26
Publication date: 2010-06-16
Anticipated expiration: 2028-11-26
Also published as: CN101740370B

Abstract

一种硅栅极的刻蚀方法，用于对包括硅栅的硬掩膜图案层和硅栅层的膜层进行刻蚀形成硅栅极；包括初刻蚀、主刻蚀和过刻蚀的步骤，其特征在于，在所述的初刻蚀步骤中的刻蚀剂中添加有硬掩膜图案层刻蚀抑制剂。一种提高硅栅极线宽腔室匹配的方法；本发明的方法可以提高对硅栅极线宽的控制和调节能力，可以提高硅栅极线宽腔室匹配度。

Description

硅栅极的刻蚀方法及提高硅栅极线宽腔室匹配的方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种硅栅极的刻蚀方法以及提高硅栅极线宽腔室匹配的方法。

背景技术

随着半导体集成电路制造工艺的日益进步，集成度越来越高，栅极线条宽度(简称线宽，也称为关键尺寸，Critical Dimension，CD)越来越小，同时对栅极线宽的重复性和匹配性要求不断提高，尤其是匹配性往往较难控制。所谓匹配性(chamber match)就是指同一型号刻蚀系统的各个刻蚀腔室刻蚀得到的工艺结果满足一定的匹配指标，刻蚀后的栅极的线宽偏差在一定的范围之内。以工艺节点为0.15um的逻辑产品为例，对线宽的匹配要求一般为小于或等于3nm。然而，一个刻蚀系统往往是由成千上百个复杂部件装配而成，部件装备的机械差异或误差以及人为操作差异都会对线宽产生影响，这就需要提供一种具有足够工艺窗口(Process Window)的工艺，以便可以通过调整该工艺中的参数来满足腔室匹配的要求。

现有工艺中多以硅材料(例如多晶硅)作为栅极，硅栅极的刻蚀一般分为三个步骤。第一步初刻蚀(Break Through，BT)，主要是通过F基气体的等离子体将硅表面十几埃的自然氧化层刻蚀掉；第二步是主刻蚀(Main Etch，ME)，在低压条件下使用Cl₂和HBr等离子体与多晶硅(Poly)反应刻蚀，是形成硅栅的关键步骤，一般采用侦测某种特定波长的谱线预报该步骤刻蚀终点，以便切换到下一步；第三步是过刻蚀，(Over Etch，OE)，将主刻蚀步骤残留的多晶硅通过此步骤刻蚀干净，该步骤要求对氧化硅和多晶硅有足够的刻蚀选择比。

目前，解决硅栅极工艺线宽的腔室匹配方法的主要有两种，一种是调整初刻蚀步骤的时间，以微调硅栅极顶部形状满足线宽的匹配要求，该方法简单方便，对硅栅极侧壁形状影响较小。二是调整主刻蚀步骤的参数，通过微调硅栅极侧壁形状来满足线宽的匹配要求，该方法往往是以牺牲硅栅极侧壁形状来达到匹配的目的，要求选择对线宽敏感、对剖面不敏感的参数调节，操作起来比较复杂。

上述的方法一主要是通过初刻蚀步骤可以修饰剖面顶部的原理，进而控制时间来得到线宽匹配的要求。传统初刻蚀步骤主要是以CF₄、C₂F₆等F基气体，在低压(7mT～15mT)条件下，同向刻蚀(isotropic etch)硅栅层表面暴露在大气条件下形成的厚度为十几埃的自然氧化层的同时，也发生侧向刻蚀，即与硅栅极顶部侧壁发生刻蚀作用，刻蚀时间越长，对硅栅极顶部侧壁刻蚀作用越大，即形成的剖面顶部越窄。因为初刻蚀是形成剖面顶部的关键步骤，而剖面顶部的宽窄又会直接影响线宽的大小。所以通过修改不同腔室中初刻蚀步骤的刻蚀时间就达到了线宽腔室匹配的目的。

因此，通过上述修改初刻蚀时间的方法可以达到线宽腔室匹配的目的，但是在某些条件下，当改变线宽以匹配标准腔室(standard chamber orgolden chamber)或者与其它腔室匹配时，时间的调整范围因为掩膜层(Mask)材料和剖面要求受到限制。比如，对于使用硬掩膜图案层(Hardmask)的硅栅极刻蚀结构来说，由氮化硅(Nitride)构成的硬掩膜图案层厚度一般在400埃以下。当需要减小线宽而延长初刻蚀时间时，氮化硅厚度损失将会增加，以至于失去掩蔽的功能，造成硅栅极顶部被刻蚀。虽然现有技术中有通过加入He的方法来降低对氮化硅的刻蚀速度，但是这也使得反应气体也被稀释，对线宽的调节能力大打折扣。

发明内容

本发明的目的之一是提供一种硅栅极的刻蚀方法，本发明的方法可以提高对硅栅极线宽的控制和调节能力。

本发明的另一目的是提供一种提高硅栅极线宽腔室匹配的方法，以解决现有的硅栅极刻蚀方法对线宽的腔室匹配调节能力较差的问题。

本发明提供的一种硅栅极的刻蚀方法，用于对包括硅栅的硬掩膜图案层和硅栅层的膜层进行刻蚀形成硅栅极；包括初刻蚀、主刻蚀和过刻蚀的步骤，其中，在所述的初刻蚀步骤中的刻蚀剂中添加有硬掩膜图案层刻蚀抑制剂。

可选的，所述硬掩膜图案层为氮化硅、氮氧化硅中的一种，或氮化硅与氮氧化硅的叠层结构，或者氮化硅、氮氧化硅任一种或组合与氧化硅的叠层结构；所述硬掩膜图案层刻蚀抑制剂为含氮的气体。

可选的，所述刻蚀剂与硬掩膜图案层刻蚀抑制剂的流量比例为1∶9至1∶4。

可选的，所述含氮的气体包括N₂、NO、N₂O、NH₃中的一种或组合。

可选的，所述刻蚀剂为含氟的气体。

可选的，所述含氟的气体包括CF₄、C₂F₆中的一种或组合。

可选的，在所述初刻蚀步骤中的刻蚀剂为CF₄，硬掩膜图案层刻蚀抑制剂为N₂；其中，CF₄的流量为20sccm，N₂的流量为80sccm；或者，CF₄的流量为10sccm，N₂的流量为90sccm；

可选的，在所述初刻蚀步骤的刻蚀剂中还添加有刻蚀剂的稀释剂。

可选的，所述稀释剂为惰性气体。

本发明还提供一种提高硅栅极线宽腔室匹配的方法，包括在至少两个腔室中置入包括硅栅的硬掩膜图案层和硅栅层膜层的不同衬底；对每一衬底的硅栅层执行初刻蚀、主刻蚀和过刻蚀的步骤，形成硅栅极；其中，

在至少一个腔室中的刻蚀工艺初刻蚀步骤的刻蚀剂中添加有硬掩膜图案层刻蚀抑制剂；

通过调整刻蚀剂和硬掩膜图案层刻蚀抑制剂的流量比例以及初刻蚀步骤的刻蚀时间，调整该腔室中的衬底上形成的硅栅极的线宽，使该线宽与其它腔室中形成的硅栅极线宽相匹配。

与现有技术相比，上述技术方案的其中一个至少具有以下优点：

通过在初刻蚀步骤中的刻蚀剂中加入硬掩膜图案层刻蚀抑制剂，可抑制刻蚀剂对硅栅的硬掩膜图案层的刻蚀，减小对硅栅的硬掩膜图案层的刻蚀速率；使得初刻蚀步骤中工艺窗口增大，即在初刻蚀步骤中通过调节刻蚀时间修正线宽时对硅栅的硬掩膜图案层影响减小，使得初刻蚀有足够时间伸缩度，可以调节形成的硅栅极的线宽。

上述技术方案的其中一个还至少具有以下优点：

通过调整刻蚀剂和硬掩膜图案层刻蚀抑制剂的流量比例以及初刻蚀步骤的刻蚀时间，调整该腔室中的衬底上形成的硅栅极的线宽，使该线宽与其它腔室中形成的硅栅极线宽相匹配，提高刻蚀设备腔室匹配的能力。

附图说明

图1为具有多晶硅层和氮化硅层的半导体结构的剖面示意图；

图2为在图1所示的氮化硅层中形成栅极图案后的剖面示意图；

图3为对图2所示的结构执行初刻蚀步骤后的剖面示意图；

图4为对图3所示的结构执行主刻蚀后的剖面示意图；

图5为对图4所示的结构执行过刻蚀后的剖面示意图；

图6为本发明的实施例中CF₄与N₂两种情况时与等量He替换N₂后对氮化硅层刻蚀速率比较图；

图7为CF₄、CF₄和N₂组合两种情况执行初刻蚀对线宽偏差调节范围的比较图；

图8为具有刻蚀凹陷的硅栅极剖面的扫描电子显微镜照片；

图9为没有刻蚀凹陷的硅栅极剖面的扫描电子显微镜照片。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

随着集成电路集成度越来越高，集成电路中半导体器件栅极线宽的尺寸不断减小，导致制造工艺窗口减小；同时制造工艺偏差对形成的半导体器件的影响越来越大，因而对栅极线宽制造工艺的控制能力的要求也越来越高。在半导体集成电路的制造工艺中，硅是常用的作为制造栅极的材料。本发明提供一种硅栅极的刻蚀方法，以提高在硅栅极制造工艺中的工艺窗口，从而提高对硅栅极制造工艺的控制和调节能力。

本发明的硅栅的刻蚀方法，用于对包括硅栅的硬掩膜图案层和硅栅层的膜层进行刻蚀，以形成硅栅极。其中，刻蚀工艺包括初刻蚀、主刻蚀和过刻蚀。在初刻蚀步骤中的刻蚀剂中添加有硬掩膜图案层刻蚀抑制剂。

由于在初刻蚀步骤中，主要通过刻蚀剂将多晶硅栅层表面的自然氧化层刻蚀去除掉，该自然氧化层有十几埃至几十埃的厚度；在初刻蚀时也形成硅栅极的初步轮廓，即沿硬掩膜图案层向下刻蚀的同时，也发生侧向刻蚀，通过调整初刻蚀时间即可调整侧向刻蚀的程度，影响该初步轮廓的宽度，而该初步轮廓的宽度会直接影响硅栅极的线宽。在初刻蚀步骤中，刻蚀剂刻蚀多晶硅表面的自然氧化层的同时，不免也同时对硬掩膜图案层进行刻蚀，而基于小线宽(0.15um甚至更小)下提高刻蚀精度以及减小刻蚀深宽比的考虑，硬掩膜图案层的厚度不宜过厚，一般在400埃左右。

在初刻蚀步骤中的刻蚀剂中加入硬掩膜图案层刻蚀抑制剂，可抑制刻蚀剂对硬掩膜图案层的刻蚀，减小对硬掩膜图案层的刻蚀速率；使得初刻蚀步骤工艺窗口增大。即在初刻蚀步骤中通过调节刻蚀时间修正线宽时对硬掩膜图案层影响减小，使得初刻蚀有足够时间伸缩度，可便于调节形成的硅栅极的线宽。

所述的硬掩膜图案层可以是含氮的材质，例如氮化硅或氮氧化硅或碳氮化硅，或者是上述材料的叠层结构。当然，还可以是其它材质。

在所述硬掩膜图案层为含氮的材质时，所述硬掩膜图案层刻蚀抑制剂可以是含氮的气体，例如，N₂、NO、N₂O、NH₃中的一种或组合。当然，所述硬掩膜图案层刻蚀抑制剂并不限于上述的其它材质。任何的能够在初刻蚀步骤中抑制对硬掩膜图案层刻蚀速率的物质均可以作为硬掩膜图案层的刻蚀抑制剂，这里不再一一列举。

此外，由于硬掩膜图案层刻蚀抑制剂抑制刻蚀剂对硬掩膜图案层的刻蚀，因而可以通过调整初刻蚀步骤中刻蚀剂和硬掩膜图案层刻蚀抑制剂的流量比例，以调整初刻蚀的步骤中对硬掩膜图案层的刻蚀速率，进而调整硅栅极制造工艺的工艺窗口。所述刻蚀剂与硬掩膜图案层刻蚀剂的流量比例范围可以是1∶9至1∶4。

上述的初刻蚀步骤中，刻蚀剂可以是含氟的气体，具体的，所述含氟的气体包括CF₄、C₂F₆中的一种或组合。当然，所述刻蚀剂也可以是其它气体，这里不再赘述。

下面以所述硬掩膜图案层为氮化硅、刻蚀剂为CF₄、硬掩膜图案层刻蚀抑制剂为N₂作为具体的实施例对本发明的硅栅极的刻蚀方法进行详细描述。应当说明的是，下面的实施例中对一些细节的描述仅仅是示意性的，其不应当不当的限制权利要求的保护范围，本领域技术人员在不脱离本发明的精神和实质的情况下可以做出相应的修改、删除和替换。

如图1所示，提供半导体衬底10，在所述半导体衬底10上依次形成栅氧化硅层12、多晶硅层14(作为栅层)和氮化硅层16。

其中，所述半导体衬底10可以是单晶硅、多晶硅、非晶硅中的一种，所述半导体衬底10也可以是砷化镓、硅稼化合物等，所述半导体衬底10还可以具有绝缘层上硅或硅上外延层结构；所述半导体衬底10还可以是其它半导体材质，这里不再一一列举。在所述半导体衬底10中可以具有N阱或P阱等。

所述栅氧化硅层12作为后续形成硅栅极以及衬底之间栅极介质层，可以通过现有的高温炉管氧化工艺、快速热退火氧化工艺(RTO)或原位水蒸气产生(ISSG)等工艺形成，在所述栅氧化硅层12中还可以掺入氮杂质，以提高绝缘能力，掺入氮的工艺可以是炉管氮化、快速热退火氮化以及等离子体氮化(例如去耦等离子体氮化DPN或低温等离子体氮化)中的一种。

所述多晶硅层14可以通过化学气相沉积工艺或原子层沉积工艺形成。所述氮化硅层14可以通过化学气相沉积沉积工艺形成，其厚度小于500埃，例如为400埃。

如图2所示，通过光刻和刻蚀工艺在所述氮化硅层16中形成栅极图案18(即硅栅的硬掩膜图案层)。其中所述的光刻和刻蚀工艺可以是现有的常规光刻和刻蚀工艺，这里不再赘述。

接着，执行刻蚀工艺，形成硅栅极。刻蚀工艺可以分为下面所描述的三个步骤执行。

首先，执行初步刻蚀工艺，将栅极图案18之间的多晶硅层14表面由于暴露而形成自然氧化层去除，并刻蚀部分多晶硅层14，形成栅极的初步轮廓20，如图3所示。该自然氧化层的厚度一般为十几埃至几十埃。

所述初步刻蚀工艺中的刻蚀剂为氟基的气体，例如具体可以是CF₄。在使用CF₄做作为刻蚀剂时，向其中添加N₂作为刻蚀氮化硅材质的栅极图案18的刻蚀抑制剂，以降低对该栅极图案18的刻蚀速率，避免引起栅极图案18被过度刻蚀，影响形成的硅栅极的高度以及侧壁轮廓，进而避免影响形成的器件的稳定性。

CF₄作为刻蚀剂刻蚀多晶硅层14表面氧化层时，是通过能量源例如射频源或微波源对CF₄激励而形成的等离子体对所述多晶硅层14刻蚀而实现的。因而，可以将N₂与CF₄混合至刻蚀腔室后再进行电离。能量源在激励CF₄的同时也将N₂激励成等离子体。通过N₂等离子体可以抑制CF₄对氮化硅材质的栅极图案18的刻蚀。例如，CF₄的流量可以为20scm，N₂的流量可以为80sccm；或者，CF₄的流量可以为10scm，N₂的流量可以为90sccm。

由于在现有的工艺中没有刻蚀抑制剂，初刻蚀步骤中F基气体与氮化硅反应生成SiF，而由于SiF是易挥发的气体，所以反应速率很快。导致初步刻蚀工艺中氮化硅很快会被消耗，导致在调整初步刻蚀时间时，工艺窗口较小；而N₂的加入刻蚀剂并被激励后，一方面N+与F-结合可降低F基的反应活性；另外一方面N₂具有较强的钝化作用(即使氮化硅与氟基气体的反应向负方向发生)。上述两方面的结合可抑制对氮化硅的刻蚀速率。

在CF₄刻蚀多晶硅层14表面的氧化物时，也会对栅极图案18下面的多晶硅进行侧向刻蚀，改变硅栅极初步轮廓20宽度大小；而在刻蚀的同时也会由于钝化作用将侧向刻蚀被暴露的多晶硅材质覆盖(被含氮的聚合物覆盖)。但是对硅栅极初步轮廓的钝化程度比对栅极图案18的钝化的程度要低，通过调整CF₄与N₂的比例，可以控制硅栅极初步轮廓20的宽度大小，且不过多的消耗氮化硅材质的栅极图案18的厚度，而硅栅极初步轮廓20的宽度大小将影响最终的硅栅极的线宽。这样就给初刻蚀步骤更多的时间窗口去调节硅栅极线宽。简言之，在初刻蚀步骤中，调整N₂和CF₄比例，就是调节对氮化硅的刻蚀与对硅栅初步轮廓侧向刻蚀的比例，从而实现在维持氮化硅材质的栅极图案18一定厚度的前提下，有充分的时间伸缩度调节将要形成的硅栅极的线宽。

执行完初步刻蚀后，执行主刻蚀，形成硅栅极22，如图4所示；

进一步，如图5所示，执行过刻蚀，将硅栅极22之间的栅极氧化硅层12表面的多晶硅去除干净，并刻蚀部分厚度的栅极氧化硅层12。作为具体的例子，上述实施例中的各步骤的刻蚀剂和工艺参数可以如下：

例子1：初刻蚀步骤中，腔室压力为10mt，射频源功率为300W，偏置功率为35W，CF₄流量为20sccm，N₂流量为80sccm，初刻蚀时间为10s；

主刻蚀工艺中，腔室压力为15mt，射频源功率为350W，偏置功率为35W，Cl₂流量为15sccm，HBr流量为170sccm，Ar与O₂混合气体流量12.5sccm，通过终点检测控制刻蚀停止；

过刻蚀工艺中，腔室压力为85mt，射频源功率为350W，偏置功率为40W，HBr流量为100sccm，He流量为150sccm，Ar与O₂混合气体流量7.5sccm，刻蚀时间为60s。

例子2：初刻蚀步骤中，腔室压力为10mt，射频源功率为300W，偏置功率为35W，CF₄流量为10sccm，N₂流量为90sccm，初刻蚀时间为12s；

过刻蚀工艺中，腔室压力为85mt，射频源功率为3500W，偏置功率为40W，HBr流量为100sccm，He流量为150sccm，Ar与O₂混合气体流量7.5sccm，刻蚀时间为60s。

上述的例1和例2中，初刻蚀步骤中，CF₄和N₂的比例不同，对氮化硅的掩膜层的刻蚀速率也不同。图6为上述两种情况下与等量He替换N₂后对氮化硅层刻蚀速率比较图。

如图6所示，纵轴为对氮化硅的刻蚀速率(单位：埃/分钟)，在CF₄/N₂与CF₄/He的比例由1∶9增加值2∶8时，对氮化硅的刻蚀速率均有所增大，但是前者增大的比例仅有后者的一半。可见，在初刻蚀步骤中加入N₂可以抑制对氮化硅材质的硬掩膜图案层的刻蚀速率，更能够有效的提高初刻蚀工艺中调节的工艺窗口。

图7为CF₄(50sccm，其它参数同上述例1和例2)、CF₄和N₂组合(请参见上述例子2对应的参数)两种情况执行初刻蚀对线宽偏差调节范围的比较图。其中，纵轴为线宽偏差的变化范围(单位：nm)，横轴为时间(单位：s)。

由图7可以看出，没有N₂作为抑制剂时，在10s时便在硬掩膜图案层上出现刻蚀凹陷(Pitting)现象，如图8所示有刻蚀凹陷的硅栅极剖面的扫描电子显微镜照片。而在CF₄和N₂组合执行初刻蚀时，在12s还未出现刻蚀凹陷，如图9所示没有刻蚀凹陷的硅栅极剖面的扫描电子显微镜照片。可见在初刻蚀步骤中加入氮气作为抑制剂可以提高工艺窗口，在有足够欲度调节硅栅极线宽的同时，还不会对硬掩膜图案层造成损伤，进而避免对硅栅极造成损伤。

需要说明的是，上述的实施例中虽然是以刻蚀剂为CF₄以及刻蚀抑制剂为N₂作为具体的例子进行说明的，但是本发明的保护范围并不限于上述实施例的描述，例如，对于含氮的硬掩膜图案层，在以氟基的气体作为刻蚀剂时，还可以用其它含氮的气体作为刻蚀抑制剂，也能够实现本发明的目的，达到本发明的效果；本领域技术人员还可以根据本发明的上述实施例的教导将本发明的思想应用于其它硬掩膜材料及刻蚀剂和刻蚀抑制剂的情形，这些均包含在本发明的保护范围之内。

此外，在上述的实施例中的初刻蚀步骤中，还可以加入刻刻蚀剂稀释剂，以减小对硬掩膜图案层的刻蚀速率，但是应当注意，稀释剂同样减小对多晶硅的刻蚀速率。常用的刻蚀剂稀释剂包括惰性气体，例如He、Ar等，这里不再一一列举。

上述的硅栅极的刻蚀工艺可应用于提高硅栅极线宽的腔室匹配，以提高不同腔室制造的硅栅极线宽的一致性。

本发明的提高硅栅极线宽腔室匹配的方法的实施例包括：在至少两个腔室中置入包括硬掩膜图案层和硅栅层膜层的不同衬底；对每一衬底的硬掩膜图案层和硅栅层膜层执行初刻蚀、主刻蚀和过刻蚀的步骤，形成硅栅极；其中，

在至少一个腔室中的刻蚀工艺初刻蚀步骤的刻蚀剂中添加硬掩膜图案层刻蚀抑制剂；

通过调整刻蚀剂和硬掩膜图案层刻蚀抑制剂的流量比例以及初刻蚀步骤的刻蚀时间，调整该腔室中的衬底上形成的硅栅极的线宽，使该线宽与其它腔室中形成的硅栅极线宽相匹配。其中的原理以及具体的工艺举例可以参考上述的本发明的硅栅极的刻蚀方法的实施例，这里不再详细描述。

也就是说，本发明的硅栅极的刻蚀方法可以在具有至少两个刻蚀腔室的刻蚀设备中，提高刻蚀设备腔室匹配的能力。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims

1.一种硅栅极的刻蚀方法，用于对包括硅栅的硬掩膜图案层和硅栅层的膜层进行刻蚀形成硅栅极；包括初刻蚀、主刻蚀和过刻蚀的步骤，其特征在于，在所述的初刻蚀步骤中的刻蚀剂中添加有硬掩膜图案层刻蚀抑制剂。

2.如权利要求1所述的硅栅极的刻蚀方法，其特征在于：所述硬掩膜图案层为氮化硅、氮氧化硅中的一种，或氮化硅与氮氧化硅的叠层结构，或者氮化硅、氮氧化硅任一种或组合与氧化硅的叠层结构；所述硬掩膜图案层刻蚀抑制剂为含氮的气体。

3.如权利要求2所述的硅栅极的刻蚀方法，其特征在于：所述刻蚀剂与硬掩膜图案层刻蚀抑制剂的流量比例为1∶9至1∶4。

4.如权利要求2所述的硅栅极的刻蚀方法，其特征在于：所述含氮的气体包括N₂、NO、N₂O、NH₃中的一种或组合。

5.如权利要求1至4任一权利要求所述的硅栅极的刻蚀方法，其特征在于：所述刻蚀剂为含氟的气体。

6.如权利要求5所述的硅栅极的刻蚀方法，其特征在于：所述含氟的气体包括CF₄、C₂F₆中的一种或组合。

7.如权利要求1所述的硅栅极的刻蚀方法，其特征在于：在所述初刻蚀步骤中的刻蚀剂为CF₄，硬掩膜图案层刻蚀抑制剂为N₂；其中，CF₄的流量为20sccm，N₂的流量为80sccm；或者，CF₄的流量为10sccm，N₂的流量为90sccm。

8.如权利要求1至4、7任一权利要求所述的硅栅极的刻蚀方法，其特征在于：在所述初刻蚀步骤的刻蚀剂中还添加有刻蚀剂的稀释剂。

9.如权利要求8所述的硅栅极的刻蚀方法，其特征在于：所述稀释剂为惰性气体。

10.一种提高硅栅极线宽腔室匹配的方法，包括在至少两个腔室中置入包括硅栅的硬掩膜图案层和硅栅层膜层的不同衬底；对每一衬底的硅栅层执行初刻蚀、主刻蚀和过刻蚀的步骤，形成硅栅极；其特征在于，

11.如权利要求10所述的提高硅栅极线宽腔室匹配的方法，其特征在于：所述硬掩膜图案层为氮化硅、氮氧化硅中的一种，或氮化硅与氮氧化硅的叠层结构，或者氮化硅、氮氧化硅任一种或组合与氧化硅的叠层结构；所述硬掩膜图案层刻蚀抑制剂为含氮的气体。

12.如权利要求11所述的提高硅栅极线宽腔室匹配的方法，其特征在于：所述刻蚀剂与硬掩膜图案层刻蚀抑制剂的流量比例为1∶9至1∶4。

13.如权利要求11或12所述的提高硅栅极线宽腔室匹配的方法，其特征在于：所述含氮的气体包括N₂、NO、N₂O、NH₃中的一种或组合。