CN103730340A - 一种提高背孔工艺中金属Ni掩膜选择比的方法 - Google Patents
一种提高背孔工艺中金属Ni掩膜选择比的方法 Download PDFInfo
- Publication number
- CN103730340A CN103730340A CN201410005266.5A CN201410005266A CN103730340A CN 103730340 A CN103730340 A CN 103730340A CN 201410005266 A CN201410005266 A CN 201410005266A CN 103730340 A CN103730340 A CN 103730340A
- Authority
- CN
- China
- Prior art keywords
- metal
- mask
- dorsal pore
- selection ratio
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 title claims abstract description 61
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000008569 process Effects 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000011148 porous material Substances 0.000 claims description 49
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000005260 corrosion Methods 0.000 claims description 10
- 230000007797 corrosion Effects 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000002161 passivation Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 10
- 238000001704 evaporation Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种提高背孔工艺中金属Ni掩膜选择比的方法，该方法是采用Cl基等离子体对形成背孔图形的衬底背面进行表面钝化处理，使得金属Ni掩膜与Cl基等离子体接触的表面形成NiCl3。本发明通过对Ni金属掩膜表面的进行钝化处理，能够降低SiC背孔刻蚀过程中的金属刻蚀速率，有效提高SiC对金属Ni的选择比。使得选择比从原来的30∶1提高到90∶1。利用本发明，可以减小SiC背孔刻蚀所需要的金属掩膜的厚度，从而降低工艺的难度。
Description
技术领域
本发明涉及GaN、SiC微波器件的背孔加工工艺，尤其是一种提高背孔工艺中金属Ni掩膜选择比的方法，能够有效降低刻蚀完成后腔体的处理难度。
背景技术
背孔技术是GaN及SiC基微波器件的关键技术，背孔技术可以有效降低器件接地端的串联电感，从而提高器件微波状态下的功率特性。
背孔技术中最关键的是对背孔的刻蚀，由于SiC的刻蚀深度达到90-100μin，通常采用等离子刻蚀机来实现，普通光刻胶无法实现深孔刻蚀的掩蔽，通常采用Ni、Al等金属掩膜，如图1所示。由于在长时间的刻蚀过程中，金属掩膜也会被刻蚀，选择比维持在30∶1左右。减薄以后的SiC衬底厚度在90-100m之间，根据选择比的计算结果，金属掩膜的厚度要大于3μm，通常保持在3.5μm。这样厚度的Ni通常采用溅射方式来实现，但是由于溅射的速率低，往往需要2天时间才能完成3.5μm厚的金属掩膜，进而导致背孔刻蚀的效率较低。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供了一种提高背孔工艺中金属Ni掩膜选择比的方法，以提高SiC与金属Ni之间的刻蚀选择比，从而降低原始掩膜的厚度，简化工艺，提高背孔刻蚀的效率。
(二)技术方案
为达到上述目的，本发明提供了一种提高背孔工艺中金属Ni掩膜选择比的方法，该方法是采用Cl基等离子体对形成背孔图形的衬底背面进行表面钝化处理，使得金属Ni掩膜与Cl基等离子体接触的表面形成汽化点高的非挥发性物质NiCl3。
上述方案中，所述表面钝化处理的具体工艺包括：Rf=50-300W，Lf=300-800W，C12流量5-20SCCM，处理时间5-30分钟。
上述方案中，该背孔工艺包括以下步骤：在SiC衬底背面溅射金属Ni掩膜；在金属Ni掩膜上涂覆光刻胶，并烘干；对涂覆的光刻胶进行光刻，形成背孔图形的腐蚀窗口；从腐蚀窗口对光刻胶之下的金属Ni掩膜进行腐蚀，腐蚀至衬底的背面，形成背孔图形；采用Cl基等离子体对形成背孔图形的衬底背面进行表面钝化处理，以去掉金属Ni掩膜上的光刻胶，并使得金属Ni掩膜与Cl基等离子体接触的表面形成NiCl3；以及采用F基等离子体对SiC衬底背面进行背孔刻蚀。
上述方案中，所述在SiC衬底背面溅射金属Ni掩膜的步骤中，金属Ni掩膜的厚度介于2μm-4μm之间。
(三)有益效果
本发明提供的这种提高背孔工艺中金属Ni掩膜选择比的方法，是采用Cl基等离子体对形成背孔图形的衬底背面进行表面钝化处理，使得金属Ni掩膜与Cl基等离子体接触的表面形成NiCl3。由于金属Ni掩膜表面处理后，金属Ni掩膜的刻蚀速率有明显的降低，从原来的23nm／分钟降低到6nm／分钟，SiC的刻蚀速率550-600nm／分钟，这样选择比由28∶1上升到90：1，选择比大大提高。由于选择比的提高，使得原来的金属Ni掩膜的厚度可以减薄至1.2μm，厚度有原来的3μm降低至1.2μm，既减小金属Ni的浪费，同时也将缩短了溅射Ni的时间，提高了效率。
附图说明
图1是通常采用Ni、Al等金属掩膜对背孔进行刻蚀的示意图；
图2是依照本发明实施例的背孔工艺的方法流程图；
图3是依照本发明实施例的在SiC衬底背面溅射金属Ni掩膜的示意图；
图4是依照本发明实施例的在金属Ni掩膜上涂覆光刻胶的示意图；
图5是依照本发明实施例的对涂覆的光刻胶进行光刻形成背孔图形的腐蚀窗口的示意图；
图6是依照本发明实施例的从腐蚀窗口对光刻胶下的金属Ni掩膜进行腐蚀形成背孔图形的示意图；
图7是依照本发明实施例的采用Cl基等离子体对形成背孔图形的衬底背面进行表面钝化处理的示意图；
图8是依照本发明实施例的采用F基等离子体对SiC衬底进行背孔刻蚀的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明提供的这种提高背孔工艺中金属Ni掩膜选择比的方法，是采用Cl基等离子体对形成背孔图形的衬底背面进行表面钝化处理，使得金属Ni掩膜与Cl基等离子体接触的表面形成汽化点高的非挥发性物质NiCl3。
其中，所述表面钝化处理的具体工艺包括：Rf＝50-300W，Lf＝300-800W，C12流量5-20SCCM，处理时间5-30分钟。
如图2所示，图2是依照本发明实施例的背孔工艺的方法流程图，该方法包括以下步骤：
步骤1：在SiC衬底背面溅射金属Ni掩膜，金属Ni掩膜的厚度介于2μm-4μm之间；
步骤2：在金属Ni掩膜上涂覆光刻胶，并烘干；
步骤3：对涂覆的光刻胶进行光刻，形成背孔图形的腐蚀窗口；
步骤4：从腐蚀窗口对光刻胶之下的金属Ni掩膜进行腐蚀，腐蚀至衬底的背面，形成背孔图形；
步骤5：采用Cl基等离子体对形成背孔图形的衬底背面进行表面钝化处理，以去掉金属Ni掩膜上的光刻胶，并使得金属Ni掩膜与Cl基等离子体接触的表面形成NiCl3；
步骤6：采用F基等离子体对SiC衬底背面进行背孔刻蚀。
基于图2所示的背孔工艺的方法流程图，图3至图8示出了依照本发明实施例的背孔工艺的工艺流程图，具体包括：
如图3所示，在SiC衬底背面溅射金属Ni掩膜，金属Ni掩膜的厚度介于2μm-4μm之间；
如图4所示，在金属Ni掩膜上涂覆光刻胶，并烘干；
如图5所示，对涂覆的光刻胶进行光刻，形成背孔图形的腐蚀窗口；
如图6所示，从腐蚀窗口对光刻胶之下的金属Ni掩膜进行腐蚀，腐蚀至衬底的背面，形成背孔图形；
如图7所示，采用Cl基等离子体对形成背孔图形的衬底背面进行表面钝化处理，Rf=200W，Lf=400W，C12流量20SCCM，处理时间20分钟，以去掉金属Ni掩膜上的光刻胶，并使得金属Ni掩膜与Cl基等离子体接触的表面形成NiCl3；
NiCl3的汽化点温度高达2230℃，难以挥发，由于其的存在，在后面对等离子刻蚀过程中，F基的等离子的对这一钝化层的刻蚀速率大大降低。未钝化时Ni刻蚀速率大约23-24nm／m。钝化之后。其刻蚀速率降为6nm／m，正样SiC度对掩膜的选择比提高到90∶1以上。带来的好处是Ni掩膜的厚度可以降低至1-1.2μm，Ni掩膜厚度的减薄将会带来减少溅射的时间，减少Ni靶材的浪费。
如图8所示，采用F基等离子体对SiC衬底背面进行背孔刻蚀。在等离子体刻蚀机里面进行背孔的刻蚀，由于Ni掩膜表面处理以后，Ni的刻蚀速率有明显的降低，从从原来的23nm／m降低到6nm／m，SiC的刻蚀速率550-600nm／m，这样选择比由28∶1上升到90：1选择比大大提高。由于选择比的提高，使得原来的Ni的厚度可以减薄至1.2μm，厚度有原来的3μm降低至1.2μm，既减小金属的浪费，同时也将缩短了溅射Ni的时间，提高了效率。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种提高背孔工艺中金属Ni掩膜选择比的方法，其特征在于，该方法是采用Cl基等离子体对形成背孔图形的衬底背面进行表面钝化处理，使得金属Ni掩膜与Cl基等离子体接触的表面形成NiCl3。
2.根据权利要求1所述的提高背孔工艺中金属Ni掩膜选择比的方法，其特征在于，所述表面钝化处理的具体工艺包括：
Rf=50-300W，Lf=300-800W，C12流量5-20SCCM，处理时间5-30分钟。
3.根据权利要求1所述的提高背孔工艺中金属Ni掩膜选择比的方法，其特征在于，该背孔工艺包括以下步骤：
在SiC衬底背面溅射金属Ni掩膜；
在金属Ni掩膜上涂覆光刻胶，并烘干；
对涂覆的光刻胶进行光刻，形成背孔图形的腐蚀窗口；
从腐蚀窗口对光刻胶之下的金属Ni掩膜进行腐蚀，腐蚀至衬底的背面，形成背孔图形；
采用Cl基等离子体对形成背孔图形的衬底背面进行表面钝化处理，以去掉金属Ni掩膜上的光刻胶，并使得金属Ni掩膜与Cl基等离子体接触的表面形成NiCl3；以及
采用F基等离子体对SiC衬底背面进行背孔刻蚀。
4.根据权利要求3所述的提高背孔工艺中金属Ni掩膜选择比的方法，其特征在于，所述在SiC衬底背面溅射金属Ni掩膜的步骤中，金属Ni掩膜的厚度介于2μm-4μm之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410005266.5A CN103730340A (zh) | 2014-01-06 | 2014-01-06 | 一种提高背孔工艺中金属Ni掩膜选择比的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410005266.5A CN103730340A (zh) | 2014-01-06 | 2014-01-06 | 一种提高背孔工艺中金属Ni掩膜选择比的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103730340A true CN103730340A (zh) | 2014-04-16 |
Family
ID=50454363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410005266.5A Pending CN103730340A (zh) | 2014-01-06 | 2014-01-06 | 一种提高背孔工艺中金属Ni掩膜选择比的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103730340A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105428222A (zh) * | 2015-12-25 | 2016-03-23 | 成都嘉石科技有限公司 | SiC基GaN器件的衬底通孔制作方法 |
| CN106684061A (zh) * | 2016-12-14 | 2017-05-17 | 中国电子科技集团公司第五十五研究所 | 一种磷化铟背孔的制作方法 |
| CN106910711A (zh) * | 2017-02-13 | 2017-06-30 | 苏州本然微电子有限公司 | 一种用于GaN HEMT芯片生产中通孔的刻蚀方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020155652A1 (en) * | 2001-03-26 | 2002-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| CN101226891A (zh) * | 2008-02-01 | 2008-07-23 | 中国电子科技集团公司第五十五研究所 | 形成氮化镓器件和电路中接地通孔的方法 |
| CN101740370A (zh) * | 2008-11-26 | 2010-06-16 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 硅栅极的刻蚀方法及提高硅栅极线宽腔室匹配的方法 |
| CN102456610A (zh) * | 2010-10-20 | 2012-05-16 | 中国科学院微电子研究所 | 控制背孔剖面形状的方法 |
-
2014
- 2014-01-06 CN CN201410005266.5A patent/CN103730340A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020155652A1 (en) * | 2001-03-26 | 2002-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| CN101226891A (zh) * | 2008-02-01 | 2008-07-23 | 中国电子科技集团公司第五十五研究所 | 形成氮化镓器件和电路中接地通孔的方法 |
| CN101740370A (zh) * | 2008-11-26 | 2010-06-16 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 硅栅极的刻蚀方法及提高硅栅极线宽腔室匹配的方法 |
| CN102456610A (zh) * | 2010-10-20 | 2012-05-16 | 中国科学院微电子研究所 | 控制背孔剖面形状的方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105428222A (zh) * | 2015-12-25 | 2016-03-23 | 成都嘉石科技有限公司 | SiC基GaN器件的衬底通孔制作方法 |
| CN106684061A (zh) * | 2016-12-14 | 2017-05-17 | 中国电子科技集团公司第五十五研究所 | 一种磷化铟背孔的制作方法 |
| CN106910711A (zh) * | 2017-02-13 | 2017-06-30 | 苏州本然微电子有限公司 | 一种用于GaN HEMT芯片生产中通孔的刻蚀方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103606516A (zh) | GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法 | |
| CN103730340A (zh) | 一种提高背孔工艺中金属Ni掩膜选择比的方法 | |
| CN102856188A (zh) | 一种氮化镓基器件的湿法腐蚀方法 | |
| CN105810607A (zh) | 通过原位刻蚀监控实现p型氮化物增强型hemt的方法及系统 | |
| CN106548939B (zh) | 通过光辅助刻蚀自停止实现凹栅增强型hemt器件的系统及方法 | |
| CN106449394B (zh) | 采用电解抛光工艺制作GaN HEMT背面通孔的方法 | |
| CN110707158B (zh) | 阳极边缘浮空的GaN微波二极管及制备方法 | |
| CN111063739A (zh) | 基于SiO2电流阻挡层的氮化铝CAVET器件及制作方法 | |
| CN104538302B (zh) | 一种增强型hemt器件的制备方法 | |
| CN103311144A (zh) | 基于钨金属的电子束对准标记的制作方法 | |
| CN102800587B (zh) | 一种肖特基二极管的制备工艺 | |
| CN105244420A (zh) | GaN基发光二极管的制作方法 | |
| CN113809154B (zh) | 一种氮化物势垒应力调制器件及其制备方法 | |
| CN115148590A (zh) | 基于原子层刻蚀的表面处理方法及半导体器件 | |
| JP6287635B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| CN111048414B (zh) | 一种沟槽刻蚀及侧壁粗化方法和发光二极管 | |
| CN114783866A (zh) | 一种TiN膜层形貌的刻蚀方法及TiN膜层 | |
| CN107342221A (zh) | 一种SiC基GaN晶体的深孔刻蚀方法 | |
| CN107195670A (zh) | GaN基增强型MOS‑HEMT器件及其制备方法 | |
| CN105355550B (zh) | Iii族氮化物低损伤刻蚀方法 | |
| CN103730353B (zh) | 钴肖特基二极管的制备方法 | |
| CN117673129A (zh) | 一种制备半导体器件的方法和装置以及半导体器件 | |
| CN108172511A (zh) | 一种具备空气沟结构的t型栅制作方法 | |
| CN104600082A (zh) | 一种阵列基板、显示面板及阵列基板的制作方法 | |
| CN103050393B (zh) | 原子层级的等离子体刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140416 |