CN114783866A - 一种TiN膜层形貌的刻蚀方法及TiN膜层 - Google Patents

一种TiN膜层形貌的刻蚀方法及TiN膜层 Download PDF

Info

Publication number
CN114783866A
CN114783866A CN202210290078.6A CN202210290078A CN114783866A CN 114783866 A CN114783866 A CN 114783866A CN 202210290078 A CN202210290078 A CN 202210290078A CN 114783866 A CN114783866 A CN 114783866A
Authority
CN
China
Prior art keywords
film layer
tin film
etching
tin
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210290078.6A
Other languages
English (en)
Inventor
陈定平
刘重伶
周克涝
金航
刘欣
罗浩
胡华胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Founder Microelectronics Co Ltd filed Critical Shenzhen Founder Microelectronics Co Ltd
Priority to CN202210290078.6A priority Critical patent/CN114783866A/zh
Publication of CN114783866A publication Critical patent/CN114783866A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)

Abstract

本申请属于半导体集成电路技术领域,尤其涉及一种TiN膜层形貌的刻蚀方法及TiN膜层。该方法包括:对待刻蚀膜层,首先以光刻胶为掩膜,对待刻蚀膜层中的氧化硅膜层进行刻蚀,使氧化硅膜层呈正八字形态;然后以呈正八字形态的氧化硅膜为掩膜,对待刻蚀膜层中的TiN膜层进行刻蚀,使TiN膜层呈正八字形态;进一步的,采用湿法侧向腐蚀呈正八字形态的TiN膜层,使TiN膜层呈正梯形形貌,且TiN膜层的侧面与P‑氮化镓的顶面的内夹角位于85‑90度之间;剥去氧化硅膜后,得到目标TiN形貌的膜层。通过该方法制备的TiN膜层的TiN层与p‑GaN层的接触面积较大,能够减少TiN层与p‑GaN组成的反向的肖特基结的漏电情况,保证其具有较大的开启电压和较强的抗噪声能力。

Description

一种TiN膜层形貌的刻蚀方法及TiN膜层
技术领域
本申请属于半导体集成电路技术领域,尤其涉及一种TiN膜层形貌的刻蚀方法及TiN膜层。
背景技术
高电子迁移率晶体管(High Electron Mobility Transistor,HEMT)是微波射频、光电子、电力电子等领域的常用器件。
目前有各种类型的HEMT,其中包括GaN基HEMT。GaN基HEMT的栅极结构(即HEMTGate)通常包括TiN膜层、GaN Gate和Si基底。其中,GaN Gate包括p-GaN(p型氮化镓)/Al-GaN/GaN。在该HEMT Gate中,TiN能够与p-GaN组成金属与半导体的反向的肖特基结,从而提升HEMT Gate的开启电压和抗噪声能力。在该反向的肖特基结中,TiN膜层与p-GaN层的单边距离为400+/-100埃。
目前,通常采用湿法刻蚀来制造上述HEMT Gate时,由于TiN材质的底部结构疏松,容易侧腐,导致TiN层与p-GaN层的接触面积小,使得TiN与p-GaN形成的反向的肖特基结漏电增大,从而影响肖特基结的开启电压和抗噪声能力。
发明内容
有鉴于此,本申请实施例提供了一种TiN膜层形貌的刻蚀方法及TiN膜层,以解决现有技术中由于TiN材质的底部结构疏松,容易侧腐,导致TiN层与p-GaN层的接触面积小,使得TiN与p-GaN形成的反向的肖特基结漏电增大,从而影响肖特基结的开启电压和抗噪声能力的问题。
本申请实施例的第一方面提供了一种TiN膜层形貌的刻蚀方法,该方法基于待刻蚀膜层进行,所述待刻蚀膜层依次包括光刻胶、氧化硅膜层、TiN膜层和P-氮化镓膜层,所述方法包括:
以所述光刻胶为掩膜,对所述氧化硅膜层进行刻蚀,使所述氧化硅膜层呈正八字形态;
以呈正八字形态的所述氧化硅膜为掩膜,对所述TiN膜层进行刻蚀,使所述TiN膜层呈正八字形态;
采用湿法侧向腐蚀呈正八字形态的所述TiN膜层,使所述TiN膜层呈正梯形形貌,且所述TiN膜层的侧面与所述P-氮化镓的顶面的内夹角位于85-90度之间;
剥去所述氧化硅膜后,得到目标TiN形貌的膜层。
结合第一方面,在第一方面的第一种可能实现方式中,所述以所述光刻胶为掩膜,对所述氧化硅膜层进行刻蚀,使所述氧化硅膜层呈正八字形态,包括:
在第一干刻机的第一控制条件下,以PR型号的光刻胶为掩膜,对所述氧化硅膜进行干刻,使得所述氧化硅膜呈第一预设条件和第一预设角度下的正八字形态。
结合第一方面的第一种可能实现方式,在第一方面的第二种可能实现方式中,所述第一控制条件,包括:
压力为100-350毫托,功率为400-1000瓦,磁场为10-50高斯,氩气的气体流量为每分钟50-200毫升,六氟化二碳的气体流量为每分钟50-200毫升,三氟甲烷的气体流量为每分钟10-100毫升,工艺处理时间为10-50秒;
所述第一预设条件包括:所述氧化硅膜与所述TiN膜层的单边距离为1000埃;
所述第一预设角度为75-80度。
结合第一方面,在第一方面的第三种可能实现方式中,所述以呈正八字形态的所述氧化硅膜为掩膜,对所述TiN膜层进行刻蚀,使所述TiN膜层呈正八字形态,包括:
在第二干刻机的第二控制条件下,以呈正八字形态的所述氧化硅膜为掩膜,对所述TiN膜层进行干刻,使得所述TiN膜层呈第二预设条件和第二预设角度下的正八字形态。
结合第一方面,在第一方面的第四种可能实现方式中,所述第二控制条件,包括:
压力为5-25毫托,上电极功率为250-550瓦、下电极功率为150-450瓦,氯气的气体流量为每分钟10-60毫升、三氯化硼的气体流量为每分钟10-70毫升,工艺处理时间为10-50秒;
所述第二预设条件包括:所述TiN膜层与所述P-氮化镓膜的单边距离为1000埃;
所述第二预设角度为70-75度。
结合第一方面,在第一方面的第五种可能实现方式中,所述采用湿法侧向腐蚀呈正八字形态的所述TiN膜层,使所述TiN膜层呈正梯形形貌,且所述TiN膜层的侧面与所述P-氮化镓的顶面的内夹角位于85-90度之间,包括:
采用混合酸液湿法侧向腐蚀呈正八字形态的所述TiN膜层,使所述TiN膜层呈正梯形形貌,且所述TiN膜层的侧面与所述P-氮化镓的顶面的内夹角位于85-90度之间;
其中,所述混合酸液包括第一混合酸也和第二混合酸液,所述第一混合酸液为氨水和双氧水的混合酸,所述第二混合酸为硫酸和双氧水的混合酸。
结合第一方面,在第一方面的第六种可能实现方式中,所述采用混合酸液湿法侧向腐蚀呈正八字形态的所述TiN膜层,包括:
采用第一混合酸对呈正八字形态的所述TiN膜层进行湿法侧向腐蚀后,再采用第二混合酸对呈正八字形态的所述TiN膜层进行湿法侧向腐蚀。
结合第一方面,在第一方面的第七种可能实现方式中,采用第一混合酸对呈正八字形态的所述TiN膜层进行湿法侧向腐蚀,包括:
控制所述第一混合酸中氨水和双氧水的体积比为1:1-1:2;
将刻蚀温度设置为60-125℃,工艺处理时间设置为250-450秒,对呈正八字形态的所述TiN膜层进行湿法侧向腐蚀。
结合第一方面,在第一方面的第八种可能实现方式中,采用第二混合酸对呈正八字形态的所述TiN膜层进行湿法侧向腐蚀,包括:
控制所述第二混合酸中硫酸和双氧水的体积比为5:1-10:1;
将刻蚀温度设置为60-125℃,工艺处理时间设置为250-450秒,对呈正八字形态的所述TiN膜层进行湿法侧向腐蚀。
本申请实施例的第二方面提供了一种TiN膜层,所述TiN膜层的形貌通过所述TiN膜层形貌的刻蚀方法制备。
本申请实施例与现有技术相比存在的有益效果是:对待刻蚀膜层,首先以光刻胶为掩膜,对待刻蚀膜层中的氧化硅膜层进行刻蚀,使氧化硅膜层呈正八字形态;然后以呈正八字形态的氧化硅膜为掩膜,对待刻蚀膜层中的TiN膜层进行刻蚀,使TiN膜层呈正八字形态;进一步的,采用湿法侧向腐蚀呈正八字形态的TiN膜层,使TiN膜层呈正梯形形貌,且TiN膜层的侧面与P-氮化镓的顶面的内夹角位于85-90度之间;剥去氧化硅膜后,得到目标TiN形貌的膜层。在本方法中,通过前两次对氧化硅膜层和TiN膜层的刻蚀,使TiN膜层的侧面相对于P-氮化镓的顶面呈正八字结构,再对TiN膜层进行湿刻时,可以抵消湿刻时的横向侧腐,从而得到符合要求的目标TiN形貌膜层,解决了传统方法中由于TiN材质的底部结构疏松,容易侧腐,导致TiN层与p-GaN层的接触面积小,使得TiN与p-GaN形成的反向的肖特基结漏电增大,从而影响肖特基结的开启电压和抗噪声能力的问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是GaN Gate最终结构示意图;
图2是通过传统方法制备的GaN Gate中内八字结构TiN膜层的结构示意图;
图3是本申请实施例提供的一种TiN膜层形貌的刻蚀方法的流程示意图;
图4是本申请实施例提供的待刻蚀膜层刻蚀的结构示意图;
图5是本申请实施例提供的待刻蚀膜层刻蚀过程的形态变化示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本申请实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本申请的描述。
为了说明本申请所述的技术方案,下面通过具体实施例来进行说明。
第三代半导体具备耐高温、耐高压、高功率,抗辐射等特点,其主要以化合物碳化硅SiC、氮化镓GaN为主,适用于高电压和高功率场景,是目前光伏、特高压输电、新能源汽车芯片控制材料的不二之选。采用第三代宽禁带半导体材料氮化镓GaN制作的高电子迁移率晶体管(HEMT),具有击穿电压高、饱和输出电流大、耐高温、抗辐照、开关速度快等优点。
在一种氮化镓GaN基HEMT器件栅极结构(HEMT Gate)中,其包括TiN膜层、GaN Gate和Si基底。其中,作为HEMT Gate基本结构的GaN Gate包括p型氮化镓(p-GaN)/Al-GaN/GaN。在该HEMT Gate中,通过将TiN材料导入p-GaN结构表层,可以得到TiN与p-GaN组成金属与半导体的反向的肖特基结。
应理解,在上述反向的肖特基结的形成过程中,TiN膜层的形貌为整个HEMT Gate结构的关键所在,只有TiN膜层的形貌满足一定要求时,才能与p-GaN组成金属与半导体的反向的肖特基结,从而起到提升HEMT Gate的开启电压和抗噪声能力的作用。该一定要求一般是指TiN膜层与p-GaN层的单边距离为400+/-100埃,参见图1;而在在相关技术中,通过传统方法所制备的TiN膜层的形貌呈内八字,参见图2,使得TiN膜层与p-GaN膜接触面积小,导致漏电增大,从而影响上述反向的肖特基结的开启电压和抗噪声能力。需要说明的是,参见图2,上述内八字结构可以理解为TiN膜层上表面的宽度大于其下表面的宽度,也可以限制为TiN膜层的侧面与p-GaN膜上表面的内夹角为钝角,如图2中所示。
因此,针对以上问题,本申请实施例提供一种TiN膜层形貌的刻蚀方法,该方法首先通过干刻氧化硅膜和TiN膜层使TiN膜层整体结构变为正八字结构,用于抵消湿刻时的横向侧腐,使得在进一步的湿刻处理时,不会形成传统方法中的内八字结构,最终有效解决上述问题。
需要说明的是,上述正八字结构可以理解为TiN膜层上表面的宽度小于其下表面的宽度,也可以限制为TiN膜层的侧面与p-GaN膜上表面的内夹角为锐角。
图3是本申请的一个实施例体提供的TiN膜层形貌的刻蚀方法的流程示意图。如图3所示,包括以下步骤:
S1、以第一光刻胶为掩膜,对待刻蚀膜层上的氧化硅膜层进行刻蚀,使该氧化硅膜层呈正八字形态。
在一个示例中,待刻蚀膜层可以如图4中所示,包括自上而下依次设置的第一光刻胶(如PR)、氧化硅膜(PEOX)、TiN膜层、p型氮化镓膜(p-GaN)、Al-GaN膜、GaN膜以及最底层的硅膜(Si)层。
需要理解的是,术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在一个示例中,上述氧化硅膜由硅烷和笑气经过反应而得,上述第一光刻胶可以是以光刻胶PR膜层。
在一个示例中,上述以第一光刻胶为掩膜,对待刻蚀膜层的氧化硅膜层进行刻蚀可以包括以下内容。
在第一干刻机的第一控制条件下,以PR型号的光刻胶为掩膜,对氧化硅膜层进行干刻,使得该氧化硅膜层呈第一预设条件和第一预设角度下的正八字形态。
在本实施例中首先对待刻蚀膜层中的氧化硅膜(PEOX)采用干刻工艺进行处理,其中,干刻工艺是采用低压气体在高频电场下生成的等离子体对基板进行轰击以起到刻蚀的作用。具体的,一方面,根据基板材料的不同,可以选择合适的气体与材料进行反应,以实现刻蚀去除的目的,另一方面,还可以利用电场对等离子体进行引导和加速,使其具备一定的动能,当其轰击基板的表面时,会将基板中的物质击出,从而达到物理上的能量转移来实现刻蚀的目的。
在本申请实施例中,在对待刻蚀膜层上的氧化硅膜进行干刻时,第一干刻机可以选择应用材料公司型号为C5200 MxP的干刻机,所选择的第一控制条件包括:压力为100-350毫托,功率为400-1000瓦,磁场为10-50高斯,氩气的气体流量为每分钟50-200毫升,六氟化二碳的气体流量为每分钟50-200毫升,三氟甲烷的气体流量为每分钟10-100毫升,工艺处理时间为10-50秒。
将上述参数在第一干刻机进行设置,同时在该干刻机中设置第一预设条件,即氧化硅膜与TiN膜层的单边距离为1000埃,以及第一预设角度,即氧化硅膜的侧面与TiN膜层上表面的内夹角,在本申请实施例中,第一预设角度为75-80度。通过上述参数设置经过第一干刻机进行第一次干刻后即可得到角度为75-80、氧化硅膜与TiN膜层的单边距离为1000埃的第一刻蚀膜层,可以参见图5中所示的刻蚀过程示意图。
请参考附图5,当对待刻蚀膜层上的氧化硅膜层进行刻蚀后,其形态由图5中的干刻前转化为第一次干刻后的形态。
S2、以呈正八字形态的氧化硅膜为掩膜,对待刻蚀膜层的TiN膜层进行刻蚀,使该TiN膜层呈正八字形态。
在本实施例中,上述以呈正八字形态的氧化硅膜为掩膜,对待刻蚀膜层的TiN膜层进行刻蚀可以包括以下方法。
在第二干刻机的第二控制条件下,以呈正八字形态的氧化硅膜为掩膜,对TiN膜层在第二预设条件下进行干刻,使得该TiN膜层呈第二预设条件和第二预设角度下的正八字形态。
在本申请实施例中,对TiN膜层在第二预设条件下进行干刻时,第二干刻机可以选择Lam公司型号为9600TCP的干刻机,所选择的第二控制条件包括:压力为5-25毫托,上电极功率为250-550瓦、下电极功率为150-450瓦,氯气的气体流量为每分钟10-60毫升、三氯化硼的气体流量为每分钟10-70毫升,工艺处理时间为10-50秒。
将上述参数在第二干刻机中进行设置,同时在该干刻机中设置第二预设条件,即TiN膜层与P-氮化镓膜的单边距离为1000埃,以及第二预设角度,即TiN膜层的侧面与p-GaN膜上表面的内夹角,在本申请实施例中,第二预设角度为70-75度。通过上述参数设置经过第二干刻机进行第二次干刻后即可得到角度为70-75、TiN膜层与P-氮化镓膜的单边距离为1000埃的第二刻蚀膜层,可以参见图5中所示的刻蚀过程示意图。
请参考附图5,当对待刻蚀膜层上的TiN膜层进行刻蚀后,其形态由图5中的第一次干刻后转化为第二次干刻后的形态。
通过以上的干刻工艺处理,可以取得预设角度以及预设单边距离的氧化硅膜和TiN膜层,可以为后续的TiN膜层侧腐提供充足的工艺窗口,在具体实施时,参见如图5中第二次干刻后的形态所示,以取得第一预设角度为80度的氧化硅膜以及第二预设角度为75度的TiN膜层效果为最佳,如果干刻处理后形貌太直,侧腐无法做到无倒八字结构,通过两次的干刻PEOX膜层和TiN膜层使整体结构变斜,呈正八字结构,可以抵消后续湿刻处理的横向侧腐,最终不会形成传统方法中的内八字结构。
S3、采用湿法侧向腐蚀呈正八字形态的TiN膜层,使TiN膜层呈正梯形形貌,且TiN膜层的侧面与P-氮化镓的顶面的内夹角位于85-90度之间。
需要说明的是,在本实施例中,上述正梯形是指如图5中所示的PEOX膜和TiN膜层的形态结构。
当前两次干刻完成之后,为了取得目标的TiN膜层形貌,接下来采用湿法刻蚀的方法对TiN膜层做进一步处理。湿法工艺通常是采用合适的化学溶液腐蚀去除材质上未被光阻覆盖(感光膜)的部分,达到一定的雕刻深度。
在一种实现方式中,可以通过以下方法实现上述湿法侧向腐蚀过程。
采用混合酸液对呈正八字形态的TiN膜层中的TiN膜层进行湿刻,使TiN膜层呈正梯形形貌,且TiN膜层的侧面与P-氮化镓的顶面的内夹角位于85-90度之间。其中,混合酸液包括第一混合酸也和第二混合酸液,第一混合酸液为氨水和双氧水的混合酸(APM),第二混合酸为硫酸和双氧水的混合酸(SPM)。
在本申请实施例的一种实现方式中,采用混合酸液对第二刻蚀膜层中的TiN膜层进行湿刻,包括:
采用第一混合酸(APM)对第二刻蚀膜层中的TiN膜层进行湿刻后,再采用第二混合酸(SPM)对第二刻蚀膜层中的TiN膜层进行湿刻,得到目标TiN形貌的膜层。
需要说明的是,在本申请实施例提供的技术方案中,通过APM和SPM完成TiN的湿刻工艺时,为了实现侧腐厚度为400+/-100埃且无倒八字结构产生,关于湿刻顺序、酸液比例以及湿刻时间在整个湿刻工艺中其决定性作用,因此,在进行混合酸刻蚀时,顺序不能颠倒。
另外,由于单纯通过APM刻蚀较SPM刻蚀所形成的倒八字结构严重,因此APM的湿刻工艺时间不能过长,需要严格控制在一定范围内;通过SPM刻蚀时容易钝化TiN膜层、导致TiN膜层无法达到腐蚀的效果,因此,在通过混合酸液进行湿刻时,SPM的刻蚀步骤需要在APM的刻蚀之后进行作业,即首先通过APM腐蚀撕开TiN膜层表面后再通过SPM腐蚀TiN膜层,两者通过合理设置的时间组合即可获得需要的TiN形貌和侧腐量。
以下对本实施例中采用混合酸液对第二刻蚀膜层中的TiN膜层进行湿刻的具体过程进行详细说明。
在本实施例中,采用第一混合酸对第二刻蚀膜层中的TiN膜层进行湿刻,包括:控制第一混合酸中氨水和双氧水的体积比为1:1-1:2。将刻蚀温度设置为60-125℃,工艺处理时间设置为250-450秒,对第二刻蚀膜层中的TiN膜层进行湿刻。
在本实施例中,采用第二混合酸对第二刻蚀膜层中的TiN膜层进行湿刻,包括:
控制第二混合酸中硫酸和双氧水的体积比为5:1-10:1。
将刻蚀温度设置为60-125℃,工艺处理时间设置为250-450秒,对第二刻蚀膜层中的TiN膜层进行湿刻。
在湿刻完成之后,即可获得如图4中所示的湿刻后TiN膜层呈几乎垂直的形貌,例如TiN膜层的侧面与P-氮化镓的顶面的夹角位于85-90度之间。
采用本申请实施例中提供的湿法工艺条件和处理参数,即可获得需要的TiN形貌和侧腐量。
S4、剥去氧化硅膜后,得到目标TiN形貌的膜层。
在上述两次干刻以及混合酸湿刻的处理之后,剥去GaN Gate结构中的氧化硅膜后,即可得到如图1中所示符合要求的TiN形貌的膜层。
本申请实施例中提供的TiN膜层形貌的刻蚀方法,对待刻蚀膜层,首先以光刻胶为掩膜,对待刻蚀膜层中的氧化硅膜层进行刻蚀,使氧化硅膜层呈正八字形态;然后以呈正八字形态的氧化硅膜为掩膜,对待刻蚀膜层中的TiN膜层进行刻蚀,使TiN膜层呈正八字形态;进一步的,采用湿法侧向腐蚀呈正八字形态的TiN膜层,使TiN膜层的侧面与P-氮化镓的顶面的夹角位于85-90度之间;剥去氧化硅膜后,得到目标TiN形貌的膜层。在本方法中,通过前两次对氧化硅膜层和TiN膜层的刻蚀,使TiN膜层的侧面相对于P-氮化镓的顶面呈正八字结构,再对TiN膜层进行湿刻时,可以抵消湿刻时的横向侧腐,从而得到符合要求的目标TiN形貌膜层,解决了传统方法中由于TiN材质的底部结构疏松,容易侧腐,导致TiN层与p-GaN层的接触面积小,使得TiN与p-GaN形成的反向的肖特基结漏电增大,从而影响肖特基结的开启电压和抗噪声能力的问题。
本申请实施例的第二方面提供了一种TiN膜层,该TiN膜层的形貌通过上述实施例中提供的TiN膜层形貌的刻蚀方法制备。
本申请实施例的第三方面提供了一种HEMT结构,包括通过上述TiN膜层形貌的刻蚀方法制备的TiN膜层。
需要说明的是,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。应当理解,当在本申请说明书和所附权利要求书中使用时,术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此,在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”等不是必然都参考相同的实施例,而是意味着“一个或多个但不是所有的实施例”,除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”,除非是以其他方式另外特别强调。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。

Claims (10)

1.一种TiN膜层形貌的刻蚀方法,其特征在于,该方法基于待刻蚀膜层进行,所述待刻蚀膜层依次包括光刻胶、氧化硅膜层、TiN膜层和P-氮化镓膜层,所述方法包括:
以所述光刻胶为掩膜,对所述氧化硅膜层进行刻蚀,使所述氧化硅膜层呈正八字形态;
以呈正八字形态的所述氧化硅膜为掩膜,对所述TiN膜层进行刻蚀,使所述TiN膜层呈正八字形态;
采用湿法侧向腐蚀呈正八字形态的所述TiN膜层,使所述TiN膜层呈正梯形形貌,且所述TiN膜层的侧面与所述P-氮化镓的顶面的内夹角位于85-90度之间;
剥去所述氧化硅膜后,得到目标TiN形貌的膜层。
2.根据权利要求1所述的方法,其特征在于,所述以所述光刻胶为掩膜,对所述氧化硅膜层进行刻蚀,使所述氧化硅膜层呈正八字形态,包括:
在第一干刻机的第一控制条件下,以PR型号的光刻胶为掩膜,对所述氧化硅膜进行干刻,使得所述氧化硅膜呈第一预设条件和第一预设角度下的正八字形态。
3.根据权利要求2所述的方法,其特征在于,
所述第一控制条件,包括:压力为100-350毫托,功率为400-1000瓦,磁场为10-50高斯,氩气的气体流量为每分钟50-200毫升,六氟化二碳的气体流量为每分钟50-200毫升,三氟甲烷的气体流量为每分钟10-100毫升,工艺处理时间为10-50秒;
所述第一预设条件包括:所述氧化硅膜与所述TiN膜层的单边距离为1000埃;
所述第一预设角度为75-80度。
4.根据权利要求1所述的方法,其特征在于,所述以呈正八字形态的所述氧化硅膜为掩膜,对所述TiN膜层进行刻蚀,使所述TiN膜层呈正八字形态,包括:
在第二干刻机的第二控制条件下,以呈正八字形态的所述氧化硅膜为掩膜,对所述TiN膜层进行干刻,使得所述TiN膜层呈第二预设条件和第二预设角度下的正八字形态。
5.根据权利要求4所述的方法,其特征在于,
所述第二控制条件,包括:压力为5-25毫托,上电极功率为250-550瓦、下电极功率为150-450瓦,氯气的气体流量为每分钟10-60毫升、三氯化硼的气体流量为每分钟10-70毫升,工艺处理时间为10-50秒;
所述第二预设条件包括:所述TiN膜层与所述P-氮化镓膜的单边距离为1000埃;
所述第二预设角度为70-75度。
6.根据权利要求1所述的方法,其特征在于,所述采用湿法侧向腐蚀呈正八字形态的所述TiN膜层,使所述TiN膜层呈正梯形形貌,且所述TiN膜层的侧面与所述P-氮化镓的顶面的内夹角位于85-90度之间,包括:
采用混合酸液湿法侧向腐蚀呈正八字形态的所述TiN膜层,使所述TiN膜层的侧面与所述P-氮化镓的顶面的内夹角位于85-90度之间;
其中,所述混合酸液包括第一混合酸也和第二混合酸液,所述第一混合酸液为氨水和双氧水的混合酸,所述第二混合酸为硫酸和双氧水的混合酸。
7.根据权利要求6所述的方法,其特征在于,所述采用混合酸液湿法侧向腐蚀呈正八字形态的所述TiN膜层,包括:
采用第一混合酸对呈正八字形态的所述TiN膜层进行湿法侧向腐蚀后,再采用第二混合酸对呈正八字形态的所述TiN膜层进行湿法侧向腐蚀。
8.根据权利要求7所述的方法,其特征在于,采用第一混合酸对呈正八字形态的所述TiN膜层进行湿法侧向腐蚀,包括:
控制所述第一混合酸中氨水和双氧水的体积比为1:1-1:2;
将刻蚀温度设置为60-125℃,工艺处理时间设置为250-450秒,对呈正八字形态的所述TiN膜层进行湿法侧向腐蚀。
9.根据权利要求7所述的方法,其特征在于,采用第二混合酸对呈正八字形态的所述TiN膜层进行湿法侧向腐蚀,包括:
控制所述第二混合酸中硫酸和双氧水的体积比为5:1-10:1;
将刻蚀温度设置为60-125℃,工艺处理时间设置为250-450秒,对呈正八字形态的所述TiN膜层进行湿法侧向腐蚀。
10.一种TiN膜层,其特征在于,所述TiN膜层的形貌通过权利要求1-9任意一项所述的TiN膜层形貌的刻蚀方法制备。
CN202210290078.6A 2022-03-23 2022-03-23 一种TiN膜层形貌的刻蚀方法及TiN膜层 Pending CN114783866A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210290078.6A CN114783866A (zh) 2022-03-23 2022-03-23 一种TiN膜层形貌的刻蚀方法及TiN膜层

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210290078.6A CN114783866A (zh) 2022-03-23 2022-03-23 一种TiN膜层形貌的刻蚀方法及TiN膜层

Publications (1)

Publication Number Publication Date
CN114783866A true CN114783866A (zh) 2022-07-22

Family

ID=82425005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210290078.6A Pending CN114783866A (zh) 2022-03-23 2022-03-23 一种TiN膜层形貌的刻蚀方法及TiN膜层

Country Status (1)

Country Link
CN (1) CN114783866A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024026597A1 (en) * 2022-07-31 2024-02-08 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductordevice and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024026597A1 (en) * 2022-07-31 2024-02-08 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductordevice and method for manufacturing the same

Similar Documents

Publication Publication Date Title
CN111916351A (zh) 半导体器件及其制备方法
WO2018032601A1 (zh) GaN基增强型HEMT器件的制备方法
CN102637726A (zh) MS栅GaN基增强型高电子迁移率晶体管及制作方法
CN108417493A (zh) 基于氧化自停止技术的p型栅增强型晶体管及其制备方法
CN106128942A (zh) 一种消除碳化硅器件终端刻蚀中微掩膜的方法
CN109659355A (zh) 常关型氧化镓场效应晶体管结构及制备方法
CN113889531A (zh) 一种半导体器件及其应用与制造方法
CN114783866A (zh) 一种TiN膜层形貌的刻蚀方法及TiN膜层
KR20010033646A (ko) 반도체 소자용 자체 정렬 컨택트
CN109545855B (zh) 一种碳化硅双沟槽mosfet器件有源区的制备方法
CN108598000B (zh) GaN基增强型MISHEMT器件的制作方法及器件
CN102646705A (zh) MIS栅GaN基增强型HEMT器件及制作方法
CN109411350A (zh) 一种GaN基p型栅结构的制备方法
CN106684132B (zh) 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法
WO2022165884A1 (zh) 一种新型增强型GaN HEMT器件结构
CN103681831B (zh) 高电子迁移率晶体管及其制造方法
CN113809154B (zh) 一种氮化物势垒应力调制器件及其制备方法
CN113555283B (zh) 一种刻蚀GaN基高电子迁移率晶体管异质结的方法
JP2004500696A (ja) 半導体デバイスのためのセルフアライメントコンタクト
CA3093906C (en) Semiconductor device and manufacturing method thereof
CN107316892A (zh) 氮化镓半导体器件及其制备方法
JPH11135522A (ja) 化合物半導体装置の製造方法
CN107275385A (zh) 氮化镓半导体器件及其制备方法
CN114121655A (zh) 一种基于增强型器件的自终止刻蚀方法及器件
CN207116436U (zh) 氮化镓半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination