CN101459067B - 栅极形成方法 - Google Patents
栅极形成方法 Download PDFInfo
- Publication number
- CN101459067B CN101459067B CN2007100945241A CN200710094524A CN101459067B CN 101459067 B CN101459067 B CN 101459067B CN 2007100945241 A CN2007100945241 A CN 2007100945241A CN 200710094524 A CN200710094524 A CN 200710094524A CN 101459067 B CN101459067 B CN 101459067B
- Authority
- CN
- China
- Prior art keywords
- passivation layer
- layer
- formation method
- polysilicon layer
- described passivation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种栅极形成方法,包括:在半导体基底上形成多晶硅层;对所述多晶硅层执行掺杂操作;在经历掺杂后的多晶硅层上形成钝化层及图形化的抗蚀剂层;以所述图形化的抗蚀剂层为掩膜,利用氢氟酸溶液图形化所述钝化层;以图形化的所述钝化层为掩膜,图形化经历掺杂后的多晶硅层,以形成栅极。可在确定的栅极临界尺寸下,减少栅极颈相缺陷的产生。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种栅极形成方法。
背景技术
由于栅极通常具有半导体制造工艺中的最小物理尺度,即所述栅极的宽度通常是晶片上最关键的临界尺寸,致使器件中栅极的制作是流程中最关键的步骤。
当前,形成栅极的步骤包括:如图1所示,在半导体基底10上形成多晶硅层20;如图2所示,对所述多晶硅层20执行掺杂操作,以形成掺杂后的多晶硅层22;如图3所示,在经历掺杂后的多晶硅层22上形成钝化层30及图形化的抗蚀剂层40;如图4所示,以所述图形化的抗蚀剂层40为掩膜,图形化所述钝化层30,以形成图形化的所述钝化层32;如图5所示,以图形化的所述钝化层32为掩膜,图形化经历掺杂后的多晶硅层22,以形成栅极24。
实践中,采用等离子体工艺图形化所述钝化层时,为优化图形化的效果,需引入过刻蚀操作。采用等离子体工艺过刻蚀所述钝化层时,等离子体易在图形化所述钝化层后损伤多晶硅层;由于所述钝化层通常为氮化硅或氮氧化硅,还可采用传统的湿法刻蚀工艺图形化所述钝化层,涉及的刻蚀溶液通常选择热磷酸溶液。但是,实际生产发现,即使所述钝化层图形化的精度得以控制,以图形化的所述钝化层作掩膜形成栅极时,栅极的顶面会产生边角,即形成的所述栅极易具有如图6所示的颈相缺陷26(necking issue),所述颈相缺陷导致栅极尺寸的改变,进而,影响器件性能。如何精确控制栅极的宽度成为本领域技术人员亟待解决的首要问题。
2006年11月1日公开的公开号为“CN1855372A”的中国专利申请中提供了一种栅极形成方法,可避免在栅极的顶面产生边角。所述方法包括:顺序在基底上形成栅极介电层、导体层、隔离保护层、牺牲层以及图形化掩模层;然后,利用图形化掩模层作为蚀刻掩模以及利用隔离保护层作为蚀刻中止层,移除暴露出的牺牲层,再移除图形化掩模层;接着,于牺牲层的侧壁上形成间隙壁,再利用间隙壁与牺牲层作为蚀刻掩模,移除部分的隔离保护层及导体层,以形成栅极。然后,去除牺牲层、间隙壁与隔离保护层。
应用所述方法虽可避免栅极的顶面在上述步骤涉及的刻蚀过程中产生边角,但是,避免栅极顶面产生边角的操作是通过在牺牲层的侧壁上形成间隙壁,再利用间隙壁与牺牲层作为栅极刻蚀掩模,即通过增加栅极宽度后获得的。换言之,应用此方法虽可去除栅极顶面边角,却损失了栅极临界尺寸的控制。
发明内容
本发明提供了一种栅极形成方法,可在确定的栅极临界尺寸下,减少栅极颈相缺陷的产生。
本发明提供的一种栅极形成方法,包括:
在半导体基底上形成多晶硅层;
对所述多晶硅层执行掺杂操作;
在经历掺杂后的多晶硅层上形成钝化层及图形化的抗蚀剂层;
以所述图形化的抗蚀剂层为掩膜,利用氢氟酸溶液图形化所述钝化层;
以图形化的所述钝化层为掩膜,图形化经历掺杂后的多晶硅层,以形成栅极。
可选地,所述钝化层材料包含氮化硅或氮氧化硅;可选地,形成所述钝化层时,反应压力范围为5~10毫米汞柱;可选地,形成所述钝化层时,反应功率范围为30~80瓦;可选地,形成所述钝化层时,反应温度范围为350~450摄氏度;可选地,形成所述钝化层时,涉及的反应气体包含硅烷,所述硅烷的流量范围为15~40sccm;可选地,形成所述钝化层时,涉及的反应气体包含氨气,所述氨气的的流量范围为30~80sccm;可选地,形成所述钝化层时,以氮气作为缓冲气体,所述氮气的流量范围为15000~25000sccm;可选地,所述氢氟酸溶液百分比浓度小于或等于2%。
本发明提供的一种栅极形成方法,包括:
在半导体基底上形成多晶硅层;
对所述多晶硅层执行掺杂操作;
在经历掺杂后的多晶硅层上形成钝化层及图形化的抗蚀剂层;
以所述图形化的抗蚀剂层为掩膜,利用等离子体或热磷酸图形化部分所述钝化层;
利用氢氟酸溶液完成所述钝化层的图形化操作;
以图形化的所述钝化层为掩膜,图形化经历掺杂后的多晶硅层,以形成栅极。
可选地,所述钝化层材料包含氮化硅或氮氧化硅;可选地,形成所述钝化层时,反应压力范围为5~10毫米汞柱;可选地,形成所述钝化层时,反应功率范围为30~80瓦;可选地,形成所述钝化层时,反应温度范围为350~450摄氏度;可选地,形成所述钝化层时,涉及的反应气体包含硅烷,所述硅烷的流量范围为15~40sccm;可选地,形成所述钝化层时,涉及的反应气体包含氨气,所述氨气的的流量范围为30~80sccm;可选地,形成所述钝化层时,以氮气作为缓冲气体,所述氮气的流量范围为15000~25000sccm;可选地,所述氢氟酸溶液百分比浓度小于或等于2%。
与现有技术相比,上述技术方案具有以下优点:
上述技术方案提供的栅极形成方法,通过选用氢氟酸溶液图形化所述钝化层,以减少现有技术中图形化所述钝化层时涉及的热磷酸与暴露的掺杂后的多晶硅层的相互作用,可减少形成栅极时颈相缺陷的产生;
上述技术方案提供的栅极形成方法的可选方式,通过采用传统工艺和氢氟酸溶液相结合的图形化方法,即,先利用等离子体或热磷酸图形化部分所述钝化层;再利用氢氟酸溶液完成所述钝化层的图形化操作;既可减少形成栅极时颈相缺陷的产生,又可提高图形化所述钝化层的效率;
上述技术方案提供的栅极形成方法的可选方式,利用特定工艺形成钝化层,可优化利用氢氟酸溶液图形化所述钝化层的效果;
上述技术方案提供的栅极形成方法的可选方式,通过使采用的氢氟酸溶液的溶液浓度与本领域中通常在去除氧化物时选用的氢氟酸溶液的溶液浓度相同,可使本发明方法更好地与现行工艺融合。
附图说明
图1为说明现有技术的在半导体基底上形成多晶硅层后的结构示意图;
图2为说明现有技术的对所述多晶硅层执行掺杂操作后的结构示意图;
图3为说明现有技术的在经历掺杂后的多晶硅层上形成钝化层及图形化的抗蚀剂层后的结构示意图;
图4为说明现有技术的图形化所述钝化层后的结构示意图;
图5为说明现有技术的形成栅极后的结构示意图;
图6为说明现有技术中栅极颈相缺陷的结构示意图;
图7为说明本发明实施例的形成栅极的流程示意图;
图8为说明本发明实施例的在半导体基底上形成多晶硅层后的结构示意图;
图9为说明本发明实施例的对所述多晶硅层执行掺杂操作后的结构示意图;
图10为说明本发明实施例的在经历掺杂后的多晶硅层上形成钝化层及图形化的抗蚀剂层后的结构示意图;
图11为说明本发明实施例的图形化所述钝化层后的结构示意图;
图12为说明本发明实施例的形成栅极后的结构示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列的描述应当被理解为对于本领域技术人员的广泛教导,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
如图7所示,作为本发明的第一实施例,应用本发明提供的方法形成栅极的具体步骤包括:
步骤701:结合图7及图8所示,在半导体基底100上形成多晶硅层120。
所述半导体基底100为已定义器件有源区且表层为氧化层的半导体衬底(substrate)。所述半导体衬底包含但不限于包括半导体元素的硅材料,例如单晶、多晶或非晶结构的硅或硅锗(SiGe),也可以是绝缘体上硅(SOI)。
所述半导体基底100可利用传统的双阱工艺获得,即经由氧化生长、离子注入及退火等工序形成具有对应NMOS和PMOS晶体管有源区的半导体衬底。所述氧化层可利用热氧化工艺获得,所述热氧化工艺可应用高温氧化设备或氧化炉进行。形成所述氧化层的过程可包含热氧化及检测步骤,具体可应用任何传统的工艺,在此不再赘述。
所述多晶硅层120的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层120的工艺条件包括:反应气体为硅烷(SiH4),所述硅烷的流量范围可为100~200立方厘米/分钟(sccm),如120sccm、150sccm或180sccm;反应腔内温度范围可为700~750摄氏度,如725摄氏度;反应腔内压力可为250~350毫毫米汞柱(mTorr),如300mTorr;所述反应气体中还可包括缓冲气体,所述缓冲气体可为氦气(He)或氮气,所述氦气和氮气的流量范围可为5~20升/分钟(slm),如10slm或15slm。
步骤702:结合图7及图9所示,对所述多晶硅层120执行掺杂操作。
对所述多晶硅层120执行掺杂操作,用以形成掺杂后的多晶硅层122。
所述掺杂操作利用离子注入工艺进行,所述掺杂操作用以调整所述多晶硅的阻值;执行所述离子注入操作工艺可采用任何传统的方法,在此不再赘述。
步骤703:结合图7及图10所示,在经历掺杂后的多晶硅层122上形成钝化层140及图形化的抗蚀剂层160。
所述钝化层140可利用LPCVD设备,在高温(约750摄氏度)条件下,经由氨气和二氯硅烷或硅烷反应生成氮化硅(Si3N4)获得。所述钝化层140材料包括但不限于氮化硅、氮氧化硅(SiON)、碳化硅(SiC)、碳氧化硅(SiCO)或碳氮化硅(SiCN)中的一种或其组合。形成所述钝化层140的过程包含沉积、研磨及检测等步骤,在此不再赘述。
形成所述图形化的抗蚀剂层160的步骤包含所述抗蚀剂层的涂覆、烘干、曝光、显影及检测等步骤,相关工艺可应用各种传统的方法,应用的所述抗蚀剂层可选用任何可应用于半导体制程中的抗蚀剂材料。
步骤704:结合图7、图10及图11所示,以所述图形化的抗蚀剂层160为掩膜,利用氢氟酸溶液图形化所述钝化层140。
图形化所述钝化层140后,形成图形化的所述钝化层142。执行所述图形化操作时可采用刻蚀工艺,如湿式刻蚀工艺或等离子体刻蚀工艺。
现行工艺中以利用热磷酸溶液图形化的所述钝化层为掩膜,形成的栅极通常具有的颈相缺陷,本发明的发明人认为,形成所述颈相缺陷的原因在于:采用热磷酸溶液图形化所述钝化层140后,所述热磷酸将作用于所述钝化层140图形化后暴露的多晶硅层122表面,通常,为使所述钝化层140充分地被图形化,应用所述热磷酸溶液操作的时间会有一定的延长,在此延长期间内,所述热磷酸易消耗多晶硅层122中的掺杂材料,且在靠近钝化层140的多晶硅层122表面,距离所述钝化层140越近,与所述热磷酸接触得越充分,导致所述热磷酸易消耗的多晶硅层122中的掺杂材料越多,致使靠近已图形化的钝化层142的所述多晶硅层120中掺杂材料的减少,即,造成了靠近已图形化的所述钝化层142的所述多晶硅层122的成分区别于靠近未图形化的钝化层的所述多晶硅层122的成分,而实践表明,用以图形化所述多晶硅层122的材料对未掺杂的多晶硅的图形化效率更高,使得后续图形化所述多晶硅层以形成栅极时,距离所述钝化层142越近且靠近图形化的钝化层142的多晶硅层被图形化的更多,造成栅极顶部尺寸小于底部尺寸,即形成颈相缺陷。
本发明的发明人分析后认为,改变图形化溶液的选择,以减少现有技术中图形化所述钝化层时涉及的热磷酸与暴露的掺杂后的多晶硅层122的相互作用成为减少颈相缺陷产生的关键。
本发明的发明人认为,氢氟酸溶液作为半导体制程中广泛应用的清洗及湿刻蚀溶液,性能优异,且已被熟练掌握,如果用以图形化所述钝化层,将既可减少颈相缺陷,又有利于与现行工艺的结合,还可突破业界公认的所述氢氟酸溶液仅用以去除氧化材料的局限。
应用氢氟酸溶液图形化所述钝化层140时,所述氢氟酸溶液选用稀释的氢氟酸(diolute HF,DHF)时,所述稀释的氢氟酸溶液百分比浓度可小于或等于2%,优选为H2O∶HF=100∶1;反应温度范围为:22~24摄氏度;刻蚀速率范围为:300~350/min。刻蚀反应时间根据产品要求及工艺条件确定。通过使采用的氢氟酸溶液的溶液浓度与本领域中通常在去除氧化物时选用的氢氟酸溶液的溶液浓度相同,既可减少形成栅极时颈相缺陷的产生,又可使本发明方法更好地与现行工艺融合。
本发明的发明人认为,应用稀释的氢氟酸溶液,如浓度小于2%的氢氟酸溶液完成所述预清洗操作,可使所述预清洗操作缓和地进行,且可降低清洗成本;但是,应用浓度为49%的氢氟酸原液或浓度高于传统浓度参数的氢氟酸溶液,如浓度为45%、35%、25%或15%的氢氟酸溶液,完成所述预清洗操作,可提高预清洗效率。
本发明的发明人经历分析与实践后认为,改变所述钝化层的形成工艺,即,利用特定工艺形成钝化层,可优化后续利用氢氟酸溶液图形化所述钝化层的效果。
作为示例,形成所述钝化层140的工艺条件可选为:反应腔内压力范围为5~10毫米汞柱(torr),如6torr或8torr;射频功率范围为30~80瓦(W),如40W、50W、60W或70W;反应腔内温度为350~450摄氏度,如400摄氏度;反应气体包括硅烷(SiH4)和氨气(NH3),其中,硅烷的流量范围为15~40sccm,如20sccm、30sccm或35sccm;氨气的流量范围为30~80sccm,如40sccm、50sccm、60sccm或70sccm;反应腔内还包含缓冲气体,所述缓冲气体为氮气(N2),氮气的流量范围为15000~25000sccm,如18000sccm、20000sccm或22500sccm。
步骤705:结合图7及图12所示,以图形化的所述钝化层142为掩膜,图形化经历掺杂后的多晶硅层122,以形成栅极124。
图形化所述多晶硅层124的工艺可应用各种传统的方法,在此不再赘述。
作为本发明的第二实施例,通过采用传统工艺和氢氟酸溶液相结合的图形化方法,即,先利用等离子体或热磷酸图形化部分所述钝化层;再利用氢氟酸溶液完成所述钝化层的图形化操作;既可减少形成栅极时颈相缺陷的产生,又可提高图形化所述钝化层的效率。
首先,在半导体基底上形成多晶硅层。
所述多晶硅层的形成方法可选用LPCVD工艺。形成所述多晶硅层120的工艺条件包括:反应气体为硅烷(SiH4),所述硅烷的流量范围可为100~200立方厘米/分钟(sccm),如120sccm、150sccm或180sccm;反应腔内温度范围可为700~750摄氏度,如725摄氏度;反应腔内压力可为250~350毫毫米汞柱(mTorr),如300mTorr;所述反应气体中还可包括缓冲气体,所述缓冲气体可为氦气(He)或氮气,所述氦气和氮气的流量范围可为5~20升/分钟(slm),如10slm或15slm。
随后,对所述多晶硅层执行掺杂操作。
所述掺杂操作利用离子注入工艺进行,所述掺杂操作用以调整所述多晶硅的阻值;执行所述离子注入操作工艺可采用任何传统的方法,在此不再赘述。
再后,在经历掺杂后的多晶硅层上形成钝化层及图形化的抗蚀剂层。
所述钝化层可利用LPCVD设备,在高温(约750摄氏度)条件下,经由氨气和二氯硅烷或硅烷反应生成氮化硅(Si3N4)获得。所述钝化层140材料包括但不限于氮化硅、氮氧化硅(SiON)、碳化硅(SiC)、碳氧化硅(SiCO)或碳氮化硅(SiCN)中的一种或其组合。形成所述钝化层140的过程包含沉积、研磨及检测等步骤,在此不再赘述。
特别地,本发明的发明人经历分析与实践后认为,改变所述钝化层的形成工艺,即,利用特定工艺形成钝化层,可优化后续利用氢氟酸溶液图形化所述钝化层的效果。
作为示例,形成所述钝化层的工艺条件可选为:反应腔内压力范围为5~10毫米汞柱(torr),如6torr或8torr;射频功率范围为30~80瓦(W),如40W、50W、60W或70W;反应腔内温度为350~450摄氏度,如400摄氏度;反应气体包括硅烷(SiH4)和氨气(NH3),其中,硅烷的流量范围为15~40sccm,如20sccm、30sccm或35sccm;氨气的流量范围为30~80sccm,如40sccm、50sccm、60sccm或70sccm;反应腔内还包含缓冲气体,所述缓冲气体为氮气(N2),氮气的流量范围为15000~25000sccm,如18000sccm、20000sccm或22500sccm。
其后,以所述图形化的抗蚀剂层为掩膜,利用等离子体或热磷酸图形化部分所述钝化层。
实践中,图形化部分所述钝化层可为所述钝化层的主刻蚀操作;作为示例,若需执行所述图形化的钝化层的厚度为100nm,可利用等离子体或热磷酸图形化80nm的所述钝化层,剩余的厚度为20nm的所述钝化层利用氢氟酸溶液完成图形化操作。利用等离子体或热磷酸图形化部分所述钝化层,既可减少现有技术中图形化所述钝化层时涉及的热磷酸或等离子体对暴露的掺杂后的多晶硅层的影响,以减少形成栅极时颈相缺陷的产生;又可提高图形化所述钝化层的效率。
再后,以所述图形化的抗蚀剂层为掩膜,利用氢氟酸溶液完成所述钝化层的图形化操作。
应用氢氟酸溶液图形化所述钝化层时,所述氢氟酸溶液选用稀释的氢氟酸(dilute HF,DHF)时,所述稀释的氢氟酸溶液百分比浓度可小于或等于2%,优选为H2O∶HF=100∶1;反应温度范围为:22~24摄氏度;刻蚀速率范围为:300~350/min。刻蚀反应时间根据产品要求及工艺条件确定。通过使采用的氢氟酸溶液的溶液浓度与半导体制程中通用的氢氟酸溶液的溶液浓度相同,既可减少形成栅极时颈相缺陷的产生,又可使本发明方法更好地与现行工艺融合;。
本发明的发明人认为,应用稀释的氢氟酸溶液,如浓度小于2%的氢氟酸溶液完成所述预清洗操作,可使所述预清洗操作缓和地进行,且可降低清洗成本;但是,应用浓度为49%的氢氟酸原液或浓度高于传统浓度参数的氢氟酸溶液,如浓度为45%、35%、25%或15%的氢氟酸溶液,完成所述预清洗操作,可提高预清洗效率。
最后,以图形化的所述钝化层为掩膜,图形化经历掺杂后的多晶硅层,以形成栅极。
需强调的是,未加说明的步骤均可采用传统的方法获得,且具体的工艺参数根据产品要求及工艺条件确定。
尽管通过在此的实施例描述说明了本发明,和尽管已经足够详细地描述了实施例,申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此,在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此,可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (16)
1.一种栅极形成方法,其特征在于,包括:
在半导体基底上形成多晶硅层;
对所述多晶硅层执行掺杂操作;
在经历掺杂后的多晶硅层上形成钝化层及图形化的抗蚀剂层,所述钝化层包括氮化硅、碳化硅和碳氮化硅中的一种或其组合;
以所述图形化的抗蚀剂层为掩膜,利用氢氟酸溶液图形化所述钝化层,以避免采用热磷酸溶液图形化钝化层时,热磷酸易消耗多晶硅层中的掺杂材料,造成靠近已图形化的钝化层的多晶硅层的成分区别于靠近未图形化的钝化层的多晶硅层的成分,从而导致栅极顶部尺寸小于底部尺寸;
以图形化的所述钝化层为掩膜,图形化经历掺杂后的多晶硅层,以形成栅极。
2.根据权利要求1所述的栅极形成方法,其特征在于:形成所述钝化层时,反应压力范围为5~10毫米汞柱。
3.根据权利要求1所述的栅极形成方法,其特征在于:形成所述钝化层时,反应功率范围为30~80瓦。
4.根据权利要求1所述的栅极形成方法,其特征在于:形成所述钝化层时,反应温度范围为350~450摄氏度。
5.根据权利要求1所述的栅极形成方法,其特征在于:形成所述钝化层时,涉及的反应气体包含硅烷,所述硅烷的流量范围为15~40sccm。
6.根据权利要求1所述的栅极形成方法,其特征在于:形成所述钝化层时,涉及的反应气体包含氨气,所述氨气的的流量范围为30~80sccm。
7.根据权利要求1所述的栅极形成方法,其特征在于:形成所述钝化层时,以氮气作为缓冲气体,所述氮气的流量范围为15000~25000sccm。
8.根据权利要求1所述的栅极形成方法,其特征在于:所述氢氟酸溶液百分比浓度小于或等于2%。
9.一种栅极形成方法,其特征在于,包括:
在半导体基底上形成多晶硅层;
对所述多晶硅层执行掺杂操作;
在经历掺杂后的多晶硅层上形成钝化层及图形化的抗蚀剂层,所述钝化层包括氮化硅、碳化硅和碳氮化硅中的一种或其组合;
以所述图形化的抗蚀剂层为掩膜,利用等离子体或热磷酸图形化部分所述钝化层;
利用氢氟酸溶液完成所述钝化层的图形化操作,以避免采用热磷酸溶液图形化钝化层时,热磷酸易消耗多晶硅层中的掺杂材料,造成靠近已图形化的钝化层的多晶硅层的成分区别于靠近未图形化的钝化层的多晶硅层的成分,从而导致栅极顶部尺寸小于底部尺寸;
以图形化的所述钝化层为掩膜,图形化经历掺杂后的多晶硅层,以形成栅极。
10.根据权利要求9所述的栅极形成方法,其特征在于:形成所述钝化层时,反应压力范围为5~10毫米汞柱。
11.根据权利要求9所述的栅极形成方法,其特征在于:形成所述钝化层时,反应功率范围为30~80瓦。
12.根据权利要求9所述的栅极形成方法,其特征在于:形成所述钝化层时,反应温度范围为350~450摄氏度。
13.根据权利要求9所述的栅极形成方法,其特征在于:形成所述钝化层时,涉及的反应气体包含硅烷,所述硅烷的流量范围为15~40sccm。
14.根据权利要求9所述的栅极形成方法,其特征在于:形成所述钝化层时,涉及的反应气体包含氨气,所述氨气的的流量范围为30~80sccm。
15.根据权利要求9所述的栅极形成方法,其特征在于:形成所述钝化层时,以氮气作为缓冲气体,所述氮气的流量范围为15000~25000sccm。
16.根据权利要求9所述的栅极形成方法,其特征在于:所述氢氟酸溶液百分比浓度小于或等于2%。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100945241A CN101459067B (zh) | 2007-12-13 | 2007-12-13 | 栅极形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100945241A CN101459067B (zh) | 2007-12-13 | 2007-12-13 | 栅极形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101459067A CN101459067A (zh) | 2009-06-17 |
CN101459067B true CN101459067B (zh) | 2010-09-29 |
Family
ID=40769834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100945241A Expired - Fee Related CN101459067B (zh) | 2007-12-13 | 2007-12-13 | 栅极形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101459067B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1389589A (zh) * | 2001-06-06 | 2003-01-08 | 中国科学院电子学研究所 | 低应力超厚氮硅化合物薄膜沉积方法 |
US6664191B1 (en) * | 2001-10-09 | 2003-12-16 | Advanced Micro Devices, Inc. | Non self-aligned shallow trench isolation process with disposable space to define sub-lithographic poly space |
CN1700426A (zh) * | 2004-05-21 | 2005-11-23 | 中国科学院微电子研究所 | 15-50纳米线宽多晶硅栅的刻蚀方法 |
CN1855372A (zh) * | 2005-04-18 | 2006-11-01 | 力晶半导体股份有限公司 | 栅极与具有此种栅极的快闪存储器的形成方法 |
-
2007
- 2007-12-13 CN CN2007100945241A patent/CN101459067B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1389589A (zh) * | 2001-06-06 | 2003-01-08 | 中国科学院电子学研究所 | 低应力超厚氮硅化合物薄膜沉积方法 |
US6664191B1 (en) * | 2001-10-09 | 2003-12-16 | Advanced Micro Devices, Inc. | Non self-aligned shallow trench isolation process with disposable space to define sub-lithographic poly space |
CN1700426A (zh) * | 2004-05-21 | 2005-11-23 | 中国科学院微电子研究所 | 15-50纳米线宽多晶硅栅的刻蚀方法 |
CN1855372A (zh) * | 2005-04-18 | 2006-11-01 | 力晶半导体股份有限公司 | 栅极与具有此种栅极的快闪存储器的形成方法 |
Non-Patent Citations (1)
Title |
---|
JP特开2002-134462A 2002.05.10 |
Also Published As
Publication number | Publication date |
---|---|
CN101459067A (zh) | 2009-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101459066B (zh) | 栅极、浅沟槽隔离区形成方法及硅基材刻蚀表面的平坦化方法 | |
US7470606B2 (en) | Masking methods | |
US20090032880A1 (en) | Method and apparatus for tunable isotropic recess etching of silicon materials | |
CN102569195B (zh) | 利用均匀氧化物层形成于晶体管中的嵌埋σ形半导体合金 | |
CN106206307B (zh) | 半导体结构及其形成方法 | |
US20090096055A1 (en) | Method to form cmos circuits with sub 50nm sti structures using selective epitaxial silicon post sti etch | |
CN101740370B (zh) | 硅栅极的刻蚀方法及提高硅栅极线宽腔室匹配的方法 | |
CN101593686A (zh) | 金属栅极形成方法 | |
KR100747671B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
CN100590851C (zh) | Cmos器件应力膜的形成方法 | |
CN105226022B (zh) | 半导体结构的形成方法 | |
CN100517577C (zh) | 半导体器件的栅极制造方法 | |
CN103545185A (zh) | 一种采用伪栅极制造半导体器件的方法 | |
CN101207026B (zh) | 半导体器件的栅极形成方法 | |
CN105719972A (zh) | 半导体结构的形成方法 | |
CN101459067B (zh) | 栅极形成方法 | |
CN100561671C (zh) | 半导体器件栅极的制造方法 | |
JP4283017B2 (ja) | 半導体装置の製造方法 | |
CN101364538A (zh) | 栅层形成方法 | |
CN100468698C (zh) | 半导体器件的制造方法 | |
WO2007086111A1 (ja) | 半導体装置の製造方法および半導体装置 | |
CN101359615B (zh) | 半导体器件隔离结构及半导体器件的制作方法 | |
US7179707B2 (en) | Method of forming gate electrode in semiconductor device | |
JP2006210463A (ja) | 半導体装置及びその製造方法 | |
US7186662B2 (en) | Method for forming a hard mask for gate electrode patterning and corresponding device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100929 Termination date: 20181213 |