CN100590851C - Cmos器件应力膜的形成方法 - Google Patents

Cmos器件应力膜的形成方法 Download PDF

Info

Publication number
CN100590851C
CN100590851C CN200710042129A CN200710042129A CN100590851C CN 100590851 C CN100590851 C CN 100590851C CN 200710042129 A CN200710042129 A CN 200710042129A CN 200710042129 A CN200710042129 A CN 200710042129A CN 100590851 C CN100590851 C CN 100590851C
Authority
CN
China
Prior art keywords
rete
tension stress
cmos device
pmos transistor
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710042129A
Other languages
English (en)
Other versions
CN101330052A (zh
Inventor
张文广
韩秋华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200710042129A priority Critical patent/CN100590851C/zh
Publication of CN101330052A publication Critical patent/CN101330052A/zh
Application granted granted Critical
Publication of CN100590851C publication Critical patent/CN100590851C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种CMOS器件应力膜的形成方法，包括：提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管；形成拉应力膜层，所述拉应力膜层覆盖所述NMOS晶体管和PMOS晶体管；利用DHF去除所述PMOS晶体管上的拉应力膜层；沉积压应力膜层，所述压应力膜层覆盖所述PMOS晶体管。或者，在形成所述拉应力膜层后，利用干式刻蚀去除覆盖所述PMOS晶体管的部分拉应力膜层；利用DHF去除所述PMOS晶体管上的拉应力膜层；沉积压应力膜层，所述压应力膜层覆盖所述PMOS晶体管。可减小去除拉应力膜层时造成的器件表面损伤。

Description

CMOS器件应力膜的形成方法
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种CMOS器件应力膜的形成方法。
背景技术
当前，业界已公知，存在下述的压电阻效应：在半导体膜层中产生应力，可造成膜层内晶格间隔发生变化，继而导致能带结构发生变化，进而使载流子迁移率发生变化。载流子迁移率的变化趋势，根据衬底的面方向、载流子的移动方向和应力类型的差别而不同，所述应力类型包含拉应力和压应力。例如，在以(100)面为主面的硅衬底内，在载流子的移动方向为(011)方向时，在载流子为电子的情况下，如果在沟道区的电子移动的方向上产生拉应力，则载流子的迁移率提高；在载流子为空穴的情况下，如果在沟道区的空穴移动的方向上产生压应力，则载流子的迁移率提高；载流子的迁移率提高的比例与应力的大小相关。
由此，业界普遍采用对半导体膜层施加应力的工艺，以提高载流子迁移率，进而提高晶体管等的工作速度。
2006年5月10日公开的公告号为“CN1770425A”的中国专利中提供了一种半导体器件制造方法，包括步骤：形成至少一个晶体管，其中所述晶体管均具有未经退火的至少一个源极/漏极区，且所述晶体管中包括PMOS晶体管以及NMOS晶体管；设置应力氮化硅膜在所述PMOS晶体管与所述NMOS晶体管中的一者上但不位于另一者上；以及在应力氮化硅膜位于所述PMOS晶体管与所述NMOS晶体管的该者上但不位于该另一者上时，对所述源极/漏极区进行退火步骤。
实际生产中，设置应力氮化硅膜在所述PMOS晶体管与所述NMOS晶体管中的一者上但不位于另一者上时，通常采用干式刻蚀方法去除设置于另一者上的应力氮化硅膜。由于干式刻蚀方法自身工艺特点的限制，去除所述应力氮化硅膜后，在半导体器件另一者表面(即NMOS晶体管或PMOS晶体管表面)极易形成刻蚀损伤，在器件临界尺寸进入65纳米以后，此损伤对器件性能的影响愈发严重，影响后续工艺进行。
发明内容
本发明提供了一种CMOS器件应力膜的形成方法，可减小去除拉应力膜层时造成的器件表面损伤。
本发明提供的一种CMOS器件应力膜的形成方法，包括：
提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管；
形成拉应力膜层，所述拉应力膜层覆盖所述NMOS晶体管和PMOS晶体管；
利用氢氟酸溶液去除所述PMOS晶体管上的拉应力膜层；
沉积压应力膜层，所述压应力膜层覆盖所述PMOS晶体管。
可选地，所述拉应力膜层材料为氮化硅；可选地，形成所述拉应力膜层的具体工艺参数包括：反应腔内压力范围为5～10毫米汞柱；可选地，形成所述拉应力膜层的具体工艺参数包括：射频功率范围为30～80瓦；可选地，形成所述拉应力膜层的具体工艺参数包括：反应腔内温度为350～450摄氏度；可选地，形成所述拉应力膜层的具体工艺参数包括：反应气体硅烷的流量范围为15～40sccm；可选地，形成所述拉应力膜层的具体工艺参数包括：反应气体氨气的流量范围为30～80sccm；可选地，形成所述拉应力膜层的具体工艺参数包括：反应腔内氮气的流量范围为15000～25000sccm；可选地，所述氢氟酸溶液百分比浓度小于或等于2％。
本发明提供的一种CMOS器件应力膜的形成方法，包括：
提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管；
形成拉应力膜层，所述拉应力膜层覆盖所述NMOS晶体管和PMOS晶体管；
利用干式刻蚀去除覆盖所述PMOS晶体管的部分拉应力膜层；
利用氢氟酸溶液去除所述PMOS晶体管上的拉应力膜层；
沉积压应力膜层，所述压应力膜层覆盖所述PMOS晶体管。
可选地，所述拉应力膜层材料为氮化硅；可选地，形成所述拉应力膜层的具体工艺参数包括：反应腔内压力范围为5～10毫米汞柱；可选地，形成所述拉应力膜层的具体工艺参数包括：射频功率范围为30～80瓦；可选地，形成所述拉应力膜层的具体工艺参数包括：反应腔内温度为350～450摄氏度；可选地，形成所述拉应力膜层的具体工艺参数包括：反应气体硅烷的流量范围为15～40sccm；可选地，形成所述拉应力膜层的具体工艺参数包括：反应气体氨气的流量范围为30～80sccm；可选地，形成所述拉应力膜层的具体工艺参数包括：反应腔内氮气的流量范围为15000～25000sccm；可选地，所述氢氟酸溶液百分比浓度小于或等于2％。
与现有技术相比，本发明具有以下优点：
本发明提供的CMOS器件应力膜的形成方法，利用DHF去除覆盖PMOS晶体管的拉应力膜层，可减小去除所述拉应力膜层时造成的器件表面损伤；
本发明提供的CMOS器件应力膜的形成方法的可选方式，通过选择形成所述拉应力膜层的工艺条件，可加强利用DHF清洗的去除效果；
本发明提供的CMOS器件应力膜的形成方法的可选方式，通过确定应用的DHF的溶液浓度与现有工艺相同，可使本发明方法更好地与现有工艺融合；
本发明提供的CMOS器件应力膜的形成方法，采用干式刻蚀与DHF清洗的方法去除覆盖PMOS晶体管的拉应力膜层，即首先利用干式刻蚀去除覆盖PMOS晶体管的部分所述拉应力膜层，继而利用DHF去除粘接于PMOS晶体管表面的拉应力膜层，可减小去除所述拉应力膜层时造成的器件表面损伤。
附图说明
图1为说明本发明实施例的形成CMOS器件应力膜的流程示意图；
图2为说明本发明实施例的半导体基体的结构示意图；
图3为说明本发明实施例的形成拉应力膜层后的半导体基体的结构示意图；
图4为说明本发明实施例的利用DHF清洗去除覆盖PMOS晶体管的拉应力膜层后的半导体基体的结构示意图；
图5为说明本发明实施例的形成覆盖PMOS晶体管的压应力膜层后的半导体基体的结构示意图。
图6为说明本发明实施例的利用干式刻蚀去除覆盖PMOS晶体管的部分拉应力膜层后的半导体基体的结构示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于具有本发明优势的本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
本文件内，所述“拉应力膜层”意指在半导体基底上形成所述膜层后，在器件包含的晶体管内的导电沟道中具有拉应力的膜层；所述“压应力膜层”意指在半导体基底上形成所述膜层后，在器件包含的晶体管内的导电沟道中具有压应力的膜层。
通常，利用干式刻蚀方法(等离子刻蚀方法)去除器件表面应力膜层，但是，由于干式刻蚀方法自身工艺特点的限制，去除所述应力膜层后，在半导体器件表面极易形成器件表面等离子体损伤，在器件临界尺寸进入65纳米以后，此损伤对器件性能的影响愈发严重，影响后续工艺进行。
此外，实际生产中应用的应力膜通常为氮化硅膜层，鉴于上述干式刻蚀方法存在的缺陷，利用传统的热磷酸去除器件表面的氮化硅应力膜层成为解决上述问题的指导方向；然而，应用传统的热磷酸替代干式刻蚀方法去除氮化硅应力膜层时，热磷酸极易与掺杂离子反应，继而影响器件掺杂区形貌，仍将影响器件性能。
本发明的发明人经历分析与实践后，提出了一种新的CMOS器件应力膜的形成方法，此方法可减小去除应力膜层时造成的器件表面损伤。
应用本发明提供的方法形成CMOS器件应力膜的步骤包括：提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管；形成拉应力膜层，所述拉应力膜层覆盖所述NMOS晶体管和PMOS晶体管；利用氢氟酸溶液去除所述PMOS晶体管上的拉应力膜层；沉积压应力膜层，所述压应力膜层覆盖所述PMOS晶体管。
如图1所示，应用本发明提供的方法形成CMOS器件应力膜的具体步骤包括：
步骤101：提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管。
如图2所示，为了简便起见，图中仅示出NMOS晶体管100和PMOS晶体管200的栅极210，而未示出其源极和漏极、以及栅极氧化层、侧墙和衬底中的浅沟槽隔离结构。CMOS器件位于半导体衬底120上，所述CMOS器件包含至少一个NMOS晶体管100和至少一个PMOS晶体管200，半导体衬底包含但不限于包括半导体元素的硅材料，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。所述栅极可包含多晶硅，还可包含金属硅化物。
步骤102：如图3所示，形成拉应力膜层300，所述拉应力膜层300覆盖所述NMOS晶体管100和PMOS晶体管200。
形成所述拉应力膜层300后，在器件包含的晶体管内的导电沟道中具有拉应力。所述拉应力膜层300材料可为氮化硅。
形成所述拉应力膜层300的方法可应用任何现有的工艺，在此不再赘述。作为示例，所述拉应力膜层300材料为氮化硅时，形成所述拉应力膜层的具体工艺参数包括：反应腔内压力范围为5～10毫米汞柱(torr)；射频功率范围为30～80瓦(W)；反应腔内温度为350～450摄氏度；反应气体包括硅烷(SiH4)和氨气(NH3)，其中，硅烷的流量范围为15～40sccm；氨气的流量范围为30～80sccm；反应腔内还包含缓冲气体，所述缓冲气体为氮气(N2)，氮气的流量范围为15000～25000sccm。
所述拉应力膜层的厚度根据产品要求及工艺条件确定。通过选择形成所述拉应力膜层的工艺条件，可加强利用DHF清洗的去除效果。
已有研究表明，在载流子为电子的情况下，如果在导电沟道内的电子移动的方向上产生拉应力，则载流子的迁移率提高；在载流子为空穴的情况下，如果在沟道区的空穴移动的方向上产生压应力，则载流子的迁移率提高，且载流子的迁移率提高的比例与应力的大小相关；即，上述形成的拉应力膜层仅可用以提高NMOS晶体管内的电子迁移率，而对提高PMOS晶体管内的空穴迁移率少有改善。
步骤103：如图4所示，利用氢氟酸溶液去除覆盖所述PMOS晶体管200的拉应力膜层300。
本发明的发明人认为，应用稀释的氢氟酸溶液，如浓度小于2％的氢氟酸溶液完成所述预清洗操作，可使所述预清洗操作缓和地进行，且可降低清洗成本；但是，应用浓度为49％的氢氟酸原液或浓度高于传统浓度参数的氢氟酸溶液，如浓度为45％、35％、25％或15％的氢氟酸溶液，完成所述预清洗操作，可提高预清洗效率。
所述氢氟酸溶液选用稀释的氢氟酸(dilute HF，DHF)时，所述稀释的氢氟酸溶液百分比浓度可小于或等于2％，优选为H2O∶HF＝100∶1；反应温度范围为：22～24摄氏度；刻蚀速率范围为：
Figure C20071004212900091
刻蚀反应时间根据产品要求及工艺条件确定。通过确定应用的DHF的溶液浓度与现有工艺相同，可使本发明方法更好地与现有工艺融合；利用DHF去除覆盖PMOS晶体管的拉应力膜层，可减小去除所述拉应力膜层时造成的器件表面损伤。
步骤104：如图5所示，沉积压应力膜层400，所述压应力膜层覆盖所述PMOS晶体管200。
形成所述压应力膜层400后，在器件包含的晶体管内的导电沟道中具有压应力。所述压应力膜层400材料可为氮化硅。
形成所述压应力膜层400的方法可应用任何现有的工艺，在此不再赘述。作为示例，所述压应力膜层400材料为氮化硅时，形成所述压应力膜层的具体工艺参数包括：反应腔内压力范围为3～8毫米汞柱(torr)；射频功率范围为1000～1300瓦(W)；反应腔内温度为350～450摄氏度；反应气体包括硅烷(SiH4)和氨气(NH3)，其中，硅烷的流量范围为800～1000sccm；氨气的流量范围为300～800sccm；反应腔内还包含缓冲气体，所述缓冲气体为氮气(N2)，氮气的流量范围为5000～15000sccm。
所述压应力膜层400的厚度根据产品要求及工艺条件确定。所述压应力膜层400用以提高PMOS晶体管内的空穴迁移率。
需说明的是，所述拉应力膜层和压应力膜层具有的应力需通过增加退火操作转移至NMOS晶体管和PMOS晶体管内的导电沟道内。所述退火操作可在形成所述拉应力膜层和压应力膜层后进行；或者，所述退火操作包含拉应力退火操作和压应力退火操作，所述拉应力退火操作在形成所述拉应力膜层后进行，所述压应力退火操作在形成所述压应力膜层后进行。执行所述退火操作的方法可应用任何现有的工艺，在此不再赘述。
考虑到，干式刻蚀在横向与纵向刻蚀选择比的控制方面具有DHF刻蚀无法比拟的优越性，以及，所述干式刻蚀造成的器件表面损伤仅在去除位于器件表面的膜层时产生，本发明的发明人经历分析及实践后，提供了又一种CMOS器件应力膜的形成方法，此方法仍可减小去除氮化硅膜是造成的器件表面损伤。
应用本发明提供的方法形成CMOS器件应力膜的步骤包括：提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管；形成拉应力膜层，所述拉应力膜层覆盖所述NMOS晶体管和PMOS晶体管；利用干式刻蚀去除覆盖所述PMOS晶体管的部分拉应力膜层；利用DHF去除所述PMOS晶体管上的拉应力膜层；沉积压应力膜层，所述压应力膜层覆盖所述PMOS晶体管。
形成所述拉应力膜层后，在器件包含的晶体管内的导电沟道中具有拉应力。所述拉应力膜层材料可为氮化硅。
作为示例，所述拉应力膜层材料为氮化硅时，形成所述拉应力膜层的具体工艺参数包括：反应腔内压力范围为5～10毫米汞柱(torr)；射频功率范围为30～80瓦(W)；反应腔内温度为350～450摄氏度；反应气体包括硅烷(SiH4)和氨气(NH3)，其中，硅烷的流量范围为15～40sccm；氨气的流量范围为30～80sccm；反应腔内还包含缓冲气体，所述缓冲气体为氮气(N2)，氮气的流量范围为15000～25000sccm。
所述拉应力膜层的厚度根据产品要求及工艺条件确定。通过选择形成所述拉应力膜层的工艺条件，可加强利用DHF清洗的去除效果。
如图6所示，利用干式刻蚀方法和DHF清洗方法分别去除的拉应力膜层300的厚度根据产品要求及生产条件确定，通常，利用干式刻蚀方法去除的拉应力膜层300的厚度大于利用DHF清洗方法去除的拉应力膜层300的厚度。
所述DHF百分比浓度小于或等于2％，优选为H2O∶HF＝100∶1；反应温度范围为：22～24摄氏度；刻蚀速率范围为：
Figure C20071004212900111
刻蚀反应时间根据产品要求及工艺条件确定。通过确定应用的DHF的溶液浓度与现有工艺相同，可使本发明方法更好地与现有工艺融合；利用DHF去除覆盖PMOS晶体管的拉应力膜层，可减小去除所述拉应力膜层时造成的器件表面损伤。
形成所述压应力膜层后，在器件包含的晶体管内的导电沟道中具有压应力。所述压应力膜层材料可为氮化硅。
作为示例，所述压应力膜层材料为氮化硅时，形成所述压应力膜层的具体工艺参数包括：反应腔内压力范围为3～8毫米汞柱(torr)；射频功率范围为1000～1300瓦(W)；反应腔内温度为350～450摄氏度；反应气体包括硅烷(SiH4)和氨气(NH3)，其中，硅烷的流量范围为800～1000sccm；氨气的流量范围为300～800sccm；反应腔内还包含缓冲气体，所述缓冲气体为氮气(N2)，氮气的流量范围为5000～15000sccm。
需说明的是，所述拉应力膜层和压应力膜层具有的应力需通过增加退火操作转移至NMOS晶体管和PMOS晶体管内的导电沟道内。所述退火操作可在形成所述拉应力膜层和压应力膜层后进行；或者，所述退火操作包含拉应力退火操作和压应力退火操作，所述拉应力退火操作在形成所述拉应力膜层后进行，所述压应力退火操作在形成所述压应力膜层后进行。执行所述退火操作的方法可应用任何现有的工艺，在此不再赘述。
采用干式刻蚀与DHF清洗的方法去除覆盖PMOS晶体管的拉应力膜层，即首先利用干式刻蚀去除覆盖PMOS晶体管的部分所述拉应力膜层，继而利用DHF去除粘接于PMOS晶体管表面的拉应力膜层，可减小去除所述拉应力膜层时造成的器件表面损伤。
尽管通过在此的实施例描述说明了本发明，和尽管已经足够详细地描述了实施例，申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此，在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此，可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。

Claims (8)

1.一种CMOS器件应力膜的形成方法，其特征在于，包括：
提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述CMOS器件包含至少一个PMOS晶体管和至少一个NMOS晶体管；
形成氮化硅拉应力膜层，所述氮化硅拉应力膜层覆盖所述NMOS晶体管和PMOS晶体管；
利用干式刻蚀去除覆盖所述PMOS晶体管的部分氮化硅拉应力膜层；
利用氢氟酸溶液去除所述PMOS晶体管上的氮化硅拉应力膜层；
沉积压应力膜层，所述压应力膜层覆盖所述PMOS晶体管。
2.根据权利要求1所述的CMOS器件应力膜的形成方法，其特征在于，形成所述拉应力膜层的具体工艺参数包括：反应腔内压力范围为5～10毫米汞柱。
3.根据权利要求1所述的CMOS器件应力膜的形成方法，其特征在于，形成所述拉应力膜层的具体工艺参数包括：射频功率范围为30～80瓦。
4.根据权利要求1所述的CMOS器件应力膜的形成方法，其特征在于，形成所述拉应力膜层的具体工艺参数包括：反应腔内温度为350～450摄氏度。
5.根据权利要求1所述的CMOS器件应力膜的形成方法，其特征在于，形成所述拉应力膜层的具体工艺参数包括：反应气体硅烷的流量范围为15～40sccm。
6.根据权利要求1所述的CMOS器件应力膜的形成方法，其特征在于，形成所述拉应力膜层的具体工艺参数包括：反应气体氨气的流量范围为30～80sccm。
7.根据权利要求1所述的CMOS器件应力膜的形成方法，其特征在于，形成所述拉应力膜层的具体工艺参数包括：反应腔内氮气的流量范围为15000～25000sccm。
8.根据权利要求1所述的CMOS器件应力膜的形成方法，其特征在于：所述氢氟酸溶液百分比浓度小于或等于2％。
CN200710042129A 2007-06-18 2007-06-18 Cmos器件应力膜的形成方法 Expired - Fee Related CN100590851C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710042129A CN100590851C (zh) 2007-06-18 2007-06-18 Cmos器件应力膜的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710042129A CN100590851C (zh) 2007-06-18 2007-06-18 Cmos器件应力膜的形成方法

Publications (2)

Publication Number Publication Date
CN101330052A CN101330052A (zh) 2008-12-24
CN100590851C true CN100590851C (zh) 2010-02-17

Family

ID=40205766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710042129A Expired - Fee Related CN100590851C (zh) 2007-06-18 2007-06-18 Cmos器件应力膜的形成方法

Country Status (1)

Country Link
CN (1) CN100590851C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117773B (zh) * 2010-01-04 2013-11-27 中芯国际集成电路制造(上海)有限公司 半导体器件和使用应力记忆技术工艺制造半导体器件的方法
CN102194753B (zh) * 2010-03-15 2016-08-03 中芯国际集成电路制造(上海)有限公司 用于制作半导体器件的应力层的刻蚀方法
CN102738082B (zh) * 2011-04-01 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103247649A (zh) * 2013-05-07 2013-08-14 上海华力微电子有限公司 减小图像传感器电学互扰的方法
CN104900516B (zh) * 2015-06-29 2018-01-26 上海华力微电子有限公司 一种镍硅化物的形成方法
CN116053213B (zh) * 2023-03-07 2023-06-30 合肥晶合集成电路股份有限公司 半导体器件的制备方法

Also Published As

Publication number Publication date
CN101330052A (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
CN100530598C (zh) 半导体结构的形成方法
US9034706B2 (en) FinFETs with regrown source/drain and methods for forming the same
CN100590851C (zh) Cmos器件应力膜的形成方法
CN101160664B (zh) 压缩SiGe<110>生长的MOSFET器件及其制造方法
JP5315922B2 (ja) 半導体装置の製造方法
CN101276746B (zh) 表面处理方法、蚀刻处理方法及电子装置的制造方法
US7670934B1 (en) Methods for fabricating MOS devices having epitaxially grown stress-inducing source and drain regions
CN102569195B (zh) 利用均匀氧化物层形成于晶体管中的嵌埋σ形半导体合金
US7358547B2 (en) Selective deposition to improve selectivity and structures formed thereby
US8450167B2 (en) Method of fabricating semiconductor devices
CN101593702B (zh) 应变金属氧化物半导体器件的制造方法
CN101393862B (zh) 栅极侧壁层的制造方法及半导体器件的制造方法
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
CN101288180A (zh) 半导体结构的形成方法
CN104616979A (zh) 半导体器件的形成方法
CN105514158A (zh) 半导体结构和测试结构的形成方法、测试方法
CN102347237B (zh) 用于制造包含应力层的半导体器件结构的方法
CN102082126B (zh) 用于制造半导体器件的方法
US20220102145A1 (en) Method for forming recess and filling epitaxial layer in situ
US20110309452A1 (en) Methods of manufacturing semiconductor devices
CN104752348A (zh) 半导体器件的形成方法
US9224657B2 (en) Hard mask for source/drain epitaxy control
CN103794503A (zh) Mos晶体管的制作方法
CN102931072A (zh) 双应力薄膜的制造方法以及半导体器件
CN104701166B (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111117

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100217

Termination date: 20190618