CN101728320B - 半导体器件的制造方法和半导体器件的制造装置 - Google Patents

半导体器件的制造方法和半导体器件的制造装置 Download PDF

Info

Publication number
CN101728320B
CN101728320B CN2009102060788A CN200910206078A CN101728320B CN 101728320 B CN101728320 B CN 101728320B CN 2009102060788 A CN2009102060788 A CN 2009102060788A CN 200910206078 A CN200910206078 A CN 200910206078A CN 101728320 B CN101728320 B CN 101728320B
Authority
CN
China
Prior art keywords
mentioned
treatment
semiconductor device
dielectric constant
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009102060788A
Other languages
English (en)
Other versions
CN101728320A (zh
Inventor
浅子龙一
白石豪介
田原慈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101728320A publication Critical patent/CN101728320A/zh
Application granted granted Critical
Publication of CN101728320B publication Critical patent/CN101728320B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Abstract

本发明提供一种半导体器件的制造方法以及半导体器件的制造装置，能够修复被曝露在CO2等离子体中的低介电常数绝缘膜的损伤，使低介电常数绝缘膜成为良好的状态，从而可提高半导体器件的性能和可靠性。本发明的半导体器件的制造方法包括：对在基板上形成的低介电常数绝缘膜进行蚀刻的蚀刻处理工序；在该蚀刻处理工序后把基板曝露在CO2等离子体中的CO2等离子体处理工序；和在CO2等离子体处理工序后，对低介电常数绝缘膜照射紫外线的紫外线处理工序。

Description

半导体器件的制造方法和半导体器件的制造装置
技术领域
本发明涉及通过蚀刻处理工序、CO2等离子体处理工序等制造半导体器件的半导体器件的制造方法和半导体器件的制造装置。
背景技术
以往，在半导体器件的制造工序中，通过执行对在半导体晶片等基板上形成的层间绝缘膜等进行蚀刻的蚀刻工序、和通过使用氧等离子体或CO2等离子体进行灰化处理来除去在上述蚀刻工序中作为掩模使用的光致抗蚀剂层的灰化处理工序等一系列工序，来形成规定的电路图形。
另外，近年来，作为上述的层间绝缘膜，能够使用与以往使用的SiO2膜相比介电常数低的低介电常数绝缘膜(所谓Low-k膜)。作为这样的低介电常数绝缘膜，一种包含硅、碳、氧和氢的被称为含碳的硅氧化膜等膜(以下称为“SiCOH膜”)受到了关注。由于该SiCOH膜是相对SiO2膜的比介电常数为4附近的膜，其比介电常数为2.7以下，并具有充分的机械强度，所以作为层间绝缘膜是非常有效的膜。并且，也可以使用把SiCOH膜做成为多孔质膜的p-SiCOH膜。
但是，上述的p-SiCOH膜等，在蚀刻工序和灰化处理工序中如果曝露在等离子体中，则会受到损伤，导致吸湿性的上升和介电常数的上升等，由此会产生半导体器件的性能下降和可靠性的降低等不良情况。关于造成这样的损伤的原因，被认为是由于从低介电常数绝缘膜中除去了碳，使介电常数上升，且使材料变得容易吸收并保持水分的缘故。
因此，公知有如下技术，在蚀刻工序和灰化处理工序之后，通过使低介电常数绝缘膜与甲硅烷基化剂(例如TMSDMA(Dimethylaminotrimethylsilane))的蒸汽等接触，进行甲硅烷基化的甲硅烷基化处理，来修复低介电常数绝缘膜所受到的损伤(例如，参照专利文献1)。
专利文献1：日本特开2006-49798号公报
如上述那样，在修复因蚀刻、灰化处理等使低介电常数绝缘膜受到损伤(吸湿性的上升和介电常数的上升等)的情况下，例如，在通过使用了CF4等蚀刻气体的等离子体蚀刻，对低介电常数绝缘膜进行蚀刻，并且在之后的蚀刻工序中对作为掩模使用的光致抗蚀剂层，使用氧等离子体进行了灰化处理的情况下，通过上述那样甲硅烷基化处理，可在一定程度上修复损伤。
但是，在不使用氧等离子体，而使用CO2等离子体进行了上述灰化处理工序的情况下，即使实施甲硅烷基化处理，也存在着不能充分完成损伤的修复，使损伤的修复不充分的问题。纠其原因，可推测是进行了使用氧等离子体的灰化处理的情况、和使用CO2等离子体进行了灰化处理的情况，低介电常数绝缘膜所受到的损伤不同。
即，在进行了使用氧等离子体的灰化处理的情况下，低介电常数绝缘膜所受到的损伤主要是被氧化。而在使用CO2等离子体进行了灰化处理的情况下，推测低介电常数绝缘膜所受到的损伤不仅有氧化，而且在膜表面上形成了阻碍甲硅烷基化的皮膜(其组成部分中包含C、F、O等)。另外，在进行了使用CO2等离子体的灰化处理的情况下，推测在蚀刻时所使用的CF4等引起的F成分在膜中残留或扩散，提高膜的极性，其结果引起吸湿，导致介电常数上升。
另外，在进行了氧等离子体的蚀刻时，低介电常数绝缘膜所受到的损伤通过甲硅烷基化处理可得到一定程度的修复，但由于氧等离子体的氧化力强，所以低介电常数绝缘膜所受到的损伤不仅在其表面部分，而且还到达深层部，并且被氧化的部分密致化。因此，希望使用氧化力更低的CO2等离子体进行灰化处理，把低介电常数绝缘膜所受到的损伤限制在表面附近。另外，关于上述那样的起因于CO2等离子体的损伤，不仅在CO2等离子体灰化处理时产生，而且在为了其他的目的，例如在等离子体蚀刻处理后进行用于除去所附着的附着物的清洁等时，使用了CO2等离子体的情况下，与CO2等离子体灰化处理的情况同样，也会产生的。
发明内容
本发明是针对上述以往的情况而提出的，其目的是提供一种半导体器件的制造方法和半导体器件的制造装置，能够修复被曝露在CO2等离子体中的低介电常数绝缘膜的吸湿性的上升和介电常数的上升等损伤，使低介电常数绝缘膜形成良好的状态，从而能够实现半导体器件中的性能提高和可靠性的提高。
本发明之1的半导体器件的制造方法，包括对在基板上形成的低介电常数绝缘膜进行蚀刻的蚀刻处理工序、和在该蚀刻处理工序后把上述基板曝露在CO2等离子体中的CO2等离子体处理工序，其特征在于，在上述CO2等离子体处理工序后，进行对上述低介电常数绝缘膜照射紫外线的紫外线处理工序。
本发明之2的半导体器件的制造方法的特征是，在本发明之1的半导体器件的制造方法的基础上，上述CO2等离子体处理工序是用于除去在上述蚀刻处理工序中作为蚀刻掩模使用的光致抗蚀剂层的CO2等离子体灰化处理工序。
本发明之3的半导体器件的制造方法的特征是，在本发明之1的半导体器件的制造方法的基础上，上述CO2等离子体处理工序是用于除去在上述蚀刻工序中产生的附着物的清洗处理工序。
本发明之4的半导体器件的制造方法的特征是，在本发明之1～3的任意一种半导体器件的制造方法的基础上，在上述CO2等离子体处理工序之后，进行使上述低介电常数绝缘膜甲硅烷基化的甲硅烷基化处理工序。
本发明之5提供一种半导体器件的制造装置，其特征在于，具有：蚀刻处理机构，其用于进行对在基板上形成的低介电常数绝缘膜实施蚀刻的蚀刻处理工序；CO2等离子体处理机构，其用于进行在该蚀刻处理工序后把上述基板曝露在CO2等离子体中的CO2等离子体处理工序；紫外线处理机构，其用于在上述CO2等离子体处理工序后，进行对上述低介电常数绝缘膜照射紫外线的紫外线处理工序；和用于搬送上述基板的搬送机构。
本发明之6的半导体器件的制造装置的特征是，在本发明之5的半导体器件的制造装置基础上，还具有甲硅烷基化处理机构，其用于在上述紫外线处理工序之后，使上述低介电常数绝缘膜甲硅烷基化的甲硅烷基化处理工序。
本发明之7的半导体器件的制造装置的特征是，在本发明之6的半导体器件的制造装置基础上，上述甲硅烷基化处理机构和上述紫外线处理机构被设在同一处理室内，能够在同一处理室内实施紫外线处理工序和甲硅烷基化处理工序。
本发明之8的半导体器件的制造装置的特征是，在本发明之7的半导体器件的制造装置基础上，具有甲硅烷基化剂蒸汽供给机构，其用于向上述处理室内供给甲硅烷基化剂的蒸汽；和氮气供给机构，其与上述甲硅烷基化剂蒸汽供给机构相互独立地用于向上述处理室内供给氮气。
本发明之9的半导体器件的制造装置的特征是，在本发明之5～8中任意一种半导体器件的制造装置基础上，上述搬送机构被设在真空处理室内，构成为在真空气氛中搬送上述基板。
本发明之10提供一种半导体器件的制造方法，其特征在于，包括：在形成于基板上的低介电常数绝缘膜的表面上形成具有规定的电路图形的蚀刻掩模的工序；通过上述蚀刻掩模蚀刻上述低介电常数绝缘膜，在该低介电常数绝缘膜中形成槽或孔的蚀刻处理工序；在上述蚀刻处理工序之后，使用CO2等离子体除去上述蚀刻掩模的CO2等离子体处理工序；和在上述CO2等离子体处理工序之后，向上述低介电常数绝缘膜照射紫外线的紫外线处理工序。
本发明之11的半导体器件的制造方法的特征是，在本发明之10的半导体器件的制造方法基础上，在上述紫外线处理工序之后，进行使上述低介电常数绝缘膜甲硅烷基化的甲硅烷基化处理工序。
本发明之12的半导体器件的制造方法的特征是，在本发明之11的半导体器件的制造方法基础上，包括：在上述甲硅烷基化处理工序之后，在上述槽或孔内填埋导电性金属的工序。
发明效果
根据本发明，可提供一种半导体器件的制造方法和半导体器件的制造装置，能够修复被曝露在CO2等离子体中的低介电常数绝缘膜的吸湿性的上升和介电常数的上升等损伤，使低介电常数绝缘膜形成良好的状态，从而能够实现半导体器件的性能提高和可靠性的提高。
附图说明
图1是示意地表示本发明的一个实施方式的半导体器件的制造装置的结构的俯视图。
图2是示意地表示图1的半导体器件的制造装置的紫外线处理单元的结构的剖面图。
图3是示意地表示图1的半导体器件的制造装置的甲硅烷基化处理单元的结构的剖面图。
图4是表示本发明的一个实施方式的半导体器件的制造方法的工序的流程图。
图5是用于说明图4的工序中的晶片状态的图。
图6是表示对晶片使用傅立叶变换红外线分光光度计的分析结果的图表。
图7是表示低介电常数绝缘膜的介电常数的测定结果的图表。
图8是表示低介电常数绝缘膜的漏电流密度的测定结果的图表。
图9是表示低介电常数绝缘膜的水分量的测定结果的图表。
图10是表示低介电常数绝缘膜的氟成分的量的测定结果的图表。
图11是示意地表示进行紫外线处理和甲硅烷基化处理的单元的结构的剖面图。
图12是形成单大马士革构造的槽布线的工序的流程图。
图13是示意地表示按照图12的工序形成的槽布线的形态变化的图。
图14是形成双大马士革构造的槽布线的工序的流程图。
图15是示意地表示按照图14的工序形成的槽布线的形态变化的图。
图16是形成双大马士革构造的槽布线的工序的流程图。
图17是示意地表示按照图16的工序形成的槽布线的形态变化的图。
图中：51-蚀刻处理单元；52-灰化处理单元；53-紫外线处理单元；54-甲硅烷基化处理单元；55-晶片搬送室；56、57-真空互锁室；58-晶片搬入搬出室；62-晶片搬送室；100-半导体器件的制造装置。
具体实施方式
下面，参照附图，对本发明的半导体器件的制造方法和半导体器件的制造装置的详细，结合实施方式进行说明。
图1是示意地表示本发明的一个实施方式的半导体器件的制造装置100的结构的俯视图。半导体器件的制造装置100具有用于对基板(在本实施方式中的是半导体晶片)进行等离子体蚀刻处理的蚀刻处理单元51、进行使用CO2等离子体的灰化处理的灰化处理单元52、进行紫外线处理的紫外线处理单元53、和进行甲硅烷基化处理的甲硅烷基化处理单元54，这些各个处理单元51～54分别与六边形的晶片搬送室55的4个边对应地设置。
另外，在晶片搬送室55的其他2边分别设有真空互锁室56、57。在这些真空互锁室56、57的相对晶片搬送室55的相反侧设有晶片搬入搬出室58，在晶片搬入搬出室58的相对真空互锁室56、57的相反侧设有用于安装可收纳晶片W的3个托架C的出入口59、60、61。
蚀刻处理单元51、灰化处理单元52、紫外线处理单元53、甲硅烷基化处理单元54和真空互锁室56、57，如该图所示，通过门阀G与晶片搬送室55的各边连接，通过开放各个门阀G，使其与晶片搬送室55连通，通过关闭各个门阀G，阻断与晶片搬送室55的连通。另外，在真空互锁室56、57的与晶片搬入搬出室58连接的部分也设有门阀G，通过开放这些门阀G使真空互锁室56、57与晶片搬入搬出室58连通，通过关闭这些门阀G，阻断与晶片搬入搬出室58的连通。
在晶片搬送室55内设有晶片搬送装置62，用于对蚀刻处理单元51、灰化处理单元52、紫外线处理单元53、甲硅烷基化处理单元54、和真空互锁室56、57进行晶片W的搬入搬出。该晶片搬送装置62被配置在晶片搬送室55的大致中央。该晶片搬送装置62在可旋转和伸缩的旋转/伸缩部63的前端具有保持晶片W的2个托板64a、64b，这2个托板64a、64b被相互朝向相反方向地安装在旋转/伸缩部63上。另外，在晶片搬送室55内，被保持成规定的真空度。
在晶片搬入搬出室58的顶部设有未图示的HEPA过滤器，通过了该HEPA过滤器的清洁的空气以下吹状态被供给到晶片搬入搬出室58内，在大气压的清洁空气气氛中进行晶片W的搬入搬出。在晶片搬入搬出室58的托架C的安装用的3个出入口59、60、61分别设有未图示的闸门，在这些出入口59、60、61上直接安装收纳了晶片W的、或空的托架C，在安装后，打开闸门，构成在防止外气进入的同时与晶片搬入搬出室58连通的状态。另外，在晶片搬入搬出室58的侧面设有校准室65，在校准室65中进行晶片W的校准。
在晶片搬入搬出室58内设有晶片搬送装置66，用于进行晶片W相对托架C的搬入搬出、和晶片W相对真空互锁室56、57的搬入搬出。该晶片搬送装置66具有多关节臂构造，能够沿着托架C的排列方向在导轨68上移动，把晶片W保持在其前端的机械手67上进行搬送。晶片搬送装置62、66的动作等、系统整体的控制是通过控制部69进行的。
上述各个处理单元中的蚀刻处理单元51和灰化处理单元52，由于是由例如通过对设在处理室内的平行平板电极之间施加高频电力，来产生等离子体的电容耦合型的公知的等离子体处理装置等构成，所以省略详细的说明。
图2是示意地表示上述的紫外线处理单元53的概略结构的纵剖面图。紫外线处理单元53具有收纳晶片W的处理室31，在处理室31中，设有用于搬入搬出晶片W的开口32。该开口32通过上述的门阀G与晶片搬送室55连通。
在处理室31内设有在载置晶片W的同时能够把晶片W加热到规定的温度的加热板33，在处理室31内的顶部，与该加热板33对向地设有用于向晶片W照射紫外线的紫外线灯34。另外，处理室31与用于将内部抽真空的排气配管35、和用于向处理室31内供给氮气的氮气供给配管36连接。由此，能够在真空气氛或氮气气氛中进行处理室31内的紫外线照射。
图3是示意地表示上述的甲硅烷基化处理单元54的概略构造的纵剖面图。甲硅烷基化处理单元54具有收纳晶片W的处理室41，在处理室41内设有用于搬入搬出晶片W的未图示的开口。用于搬入搬出该晶片W的开口通过上述的门阀G与晶片搬送室55连通。在处理室41内设有加热板42，构成为，从加热板42周围向处理室41内供给包含甲硅烷基化剂、例如TMSDMA的蒸汽的氮气。
图3的甲硅烷基化处理单元54，虽然是把液体的TMSDMA利用汽化器43进行汽化，然后混合在氮气中，但也可以只向处理室41供给将TMSDMA汽化后的气体(即TMSDMA蒸汽)。如后述那样，在向处理室41内供给TMSDMA时，由于处理室41内被保持为规定的真空度，所以利用汽化器43与处理室41的压力差，可容易地进行向处理室41的TMSDMA气体的导入。
加热板42能够在例如50℃～200℃的范围内进行温度调节，在其表面上设有支撑晶片W的销44。由于不直接把晶片W载置在加热板42上，所以可防止晶片W背面的污染。在处理室41的顶部的大致中心部设有用于把被供给到处理室41内的包含TMSDMA的氮气排出的排气口47，该排气口47通过压力调整装置48，与真空泵49连接。
另外，甲硅烷基化处理单元54具有未图示的水蒸汽供给机构，构成为能够向处理室41内供给包含规定浓度的水蒸汽的氮气(或只是水蒸汽)。
当把在蚀刻处理和灰化处理中受到损伤，或成为了亲水性表面的层间绝缘膜取出到大气中时，通过吸收水分而介电常数上升。在本实施方式的半导体制造装置100中，在对晶片W进行了蚀刻处理和灰化处理后，不曝露在大气中，而通过在半导体制造装置100内进行损伤修复处理，可防止因吸收水分而造成的介电常数的上升。但是，在半导体制造装置100中，蚀刻处理后的晶片W在从蚀刻处理单元51向甲硅烷基化处理单元54搬送的期间处于真空气氛下，因蚀刻而受到损伤的部分完全不会吸湿，因而存在着不容易发生甲硅烷基化反应之虞。
因此，在甲硅烷基化处理单元54中，采用了能够向处理室41内供给水蒸汽的构造，特意地在损伤部分发生适度的吸湿反应，从而可容易地进行甲硅烷基化反应。另外，由于如果过度进行吸湿反应，则反而会抑制甲硅烷基化反应的进行，所以为了不发生这样的反应抑制，必须控制水蒸汽的供给。
下面，对使用了上述半导体器件的制造装置100的半导体器件的制造方法的实施方式进行说明。图4是表示本实施方式的半导体器件的制造方法的工序的流程图，图5是示意地表示放大了按照图4的工序进行处理的晶片的剖面状态的说明图。
如图5(a)所示，通过涂敷或CVD等，在晶片W上的由硅等构成的底层70上形成低介电常数绝缘膜(Low-k膜)71。并且，在该低介电常数绝缘膜71上形成光致抗蚀剂膜72，光致抗蚀剂膜72通过曝光、显影工序等，被做成具有规定的图形的掩模。在该状态下，把晶片W搬入半导体器件的制造装置100中。
在半导体器件的制造装置100中，晶片W由晶片搬送室55内的晶片搬送装置62首先搬入到蚀刻处理单元51，在其中实施基于CF4等离子体等的蚀刻处理(图4的工序1)。通过该蚀刻处理，如图5(b)所示那样，把光致抗蚀剂膜72作为掩模，在低介电常数绝缘膜71上形成贯通到底层70的通孔(或槽)73。这里，图5(b)的符号71a表示经过等离子体蚀刻在低介电常数绝缘膜71上产生的损伤部。
然后，晶片W由晶片搬送室55内的晶片搬送装置62从蚀刻处理单元51被移送到灰化处理单元52内。然后在该灰化处理单元52内进行基于CO2等离子体的灰化处理(图4的工序2)。通过该灰化处理，如图5(c)所示，除去在蚀刻处理时作为掩模使用的光致抗蚀剂膜72。在该灰化处理工序中，在损伤部71a上也产生与蚀刻处理时不同的损伤。
然后，晶片W由晶片搬送室55内的晶片搬送装置62，从灰化处理单元52被移送到紫外线处理单元53内。然后，在该紫外线处理单元53内，如图5(d)所示那样，对晶片W(低介电常数绝缘膜71)进行照射紫外线的紫外线处理(图4的工序3)。基于该紫外线处理单元53的紫外线处理，是通过一边把晶片W加热到例如350℃左右，一边对晶片W的全体面照射紫外线(UV)来进行。该紫外线处理即可以在真空气氛中进行，也可以在氮气气氛中进行。
然后，晶片W由晶片搬送室55内的晶片搬送装置62从紫外线处理单元53移送到甲硅烷基化处理单元54内。然后，在该甲硅烷基化处理单元54内，进行甲硅烷基化处理(图4的工序4)。基于该甲硅烷基化处理单元54的甲硅烷基化处理，如图5(e)所示那样，通过把晶片W曝露在甲硅烷基化剂、例如TMSDMA的蒸汽等中来进行，甲硅烷基化处理的条件，只要根据甲硅烷基化剂的种类进行选择即可，例如可以在以下的范围内适宜设定，汽化器43的温度：室温～50℃、甲硅烷基化剂的流量：0.1～1.0g/min、N2气体(排放气体)流量：1～10L/min、处理压力：666～95976Pa(5～720Torr)、加热板42的温度：室温～200℃等。
然后，在上述的甲硅烷基化处理后，晶片W由晶片搬送室55内的晶片搬送装置62移动到真空互锁室56、57内，在真空互锁室56、57内被减压到常压气氛下。
在上述的工序中，通过利用CF4等离子体等的蚀刻处理、和例如CO2等离子体的灰化处理，在低介电常数绝缘膜71上形成的通孔(或槽)73的侧壁受到损伤。具体是，这样的损伤部与水分发生反应，成为通孔(或槽)73的侧壁附近的甲基减少、氢氧基增加的状态，使介电常数上升。如果在通孔(或槽)73的侧壁形成了这样的损伤部的状态下，使用金属材料填入通孔(或槽)73内，来形成布线，则布线间的寄生电容增大，由此而产生信号延迟和布线相互间的绝缘性下降等问题。在图5(b)、(c)中，虽然示意地表示了这样的损伤部71a，但损伤部71a与未受损伤的部分的交界，未象图5(b)、(c)所示那样明确。
在本实施方式中，为了修复上述低介电常数绝缘膜71的损伤，进行基于紫外线单元53的紫外线处理、和基于甲硅烷基化处理单元54的甲硅烷基化处理。而且，通过修复上述的低介电常数绝缘膜71的损伤，可形成电特性优良的布线，从而可提高半导体器件的可靠性。
另外，在上述的实施方式中，说明了使用把蚀刻处理单元51、灰化处理单元52、紫外线处理单元53和甲硅烷基化处理单元54一体化的半导体器件的制造装置100，用1台装置进行一系列的工序的情况，但也可以分别使用独立的装置进行这样的工序。另外，也可以例如用1台装置只行蚀刻处理和灰化处理，使用各自独立构成的紫外线处理装置和甲硅烷基化处理装置进行紫外线处理和甲硅烷基化处理。
图6是把根据上述实施方式进行了低介电常数绝缘膜的蚀刻处理、基于CO2等离子体的灰化处理、紫外线(UV)处理和甲硅烷基化处理的晶片与如以往那样不进行紫外线处理而进行低介电常数绝缘膜的蚀刻处理、基于CO2等离子体的灰化处理、甲硅烷基化处理的晶片的使用傅立叶变换红外分光光度计进行分析的分析结果进行比较并表示该分析结果的图。如该图所示，可看出，进行了紫外线处理的晶片在波数为950cm-1附近的SiOH或SiF(图中的1的部分)减少，在波数为1060cm-1附近的SiOH或SiF(图中的2的部分)增加。根据该结果，可推测出发生了缩合反应。另外，作为低介电常数绝缘膜，使用了多孔MSQ(Methyl Silses Quioxane)。
另外，在本实施方式中，不仅有单纯的缩合反应
Si-OH+Si-OH→Si-O-Si(硅氧烷骨架)+H2O，
同时还发生
Si-F+SiOH→Si-O-Si+SiHF
Si-F+Si-F→Si-O-Si+F2
等与缩合反应类似的反应，不仅低介电常数绝缘膜中的Si-OH成分减少，Si-F成分同时也减少，通过大幅减少膜中的极化，可推测出低介电常数绝缘膜的特性被提高了。
图7是按照从上到下的顺序，表示了对在只进行了蚀刻处理和灰化处理的情况下、在蚀刻处理和灰化处理后只进行了紫外线处理的情况下、在蚀刻处理和灰化处理后只进行了甲硅烷基化处理(LKR)的情况下、和在蚀刻处理和灰化处理后进行了紫外线处理和甲硅烷基化处理(LKR)的情况下的低介电常数绝缘膜进行了介电常数(k值)测定的测定结果的图。另外，进行蚀刻处理和灰化处理之前的低介电常数绝缘膜的介电常数为2.4左右。另外，作为低介电常数绝缘膜，使用了多孔MSQ(Methyl SilsesQuioxane)。
如该图所示，可确认出，在蚀刻处理和灰化处理后只进行了甲硅烷基化处理(LKR)的情况下，低介电常数绝缘膜的介电常数虽然未降低，但通过进行紫外线处理，可降低低介电常数绝缘膜的介电常数。另外，在图7所示的例(从上到下的第2个)，不进行甲硅烷基化处理，而只通过进行紫外线处理，降低低介电常数绝缘膜的介电常数。但是，由于紫外线处理基本上不是使膜质形成疏水化的反应，所以在之后的工序中使用了氟酸类溶液等的情况下，通过紫外线处理而介电常数下降的部分被氟酸类溶液等溶解。因此，希望使膜表面的疏水性成为高的状态，因此，希望不仅进行紫外线处理，而且还进行甲硅烷基化处理(LKR)。
图8是按照从上到下的顺序，表示了对在只进行了蚀刻处理和灰化处理的情况下、在蚀刻处理和灰化处理后只进行了紫外线处理的情况下、在蚀刻处理和灰化处理后只进行了甲硅烷基化处理(LKR)的情况下、和在蚀刻处理和灰化处理后进行了紫外线处理和甲硅烷基化处理(LKR)的情况下的漏电流密度进行了测定的测定结果的图。另外，图8中的左侧表示施加了1MV/cm的电场的情况，右侧表示施加了2MV/cm的电场的情况。另外，在对形成在晶片全体面上的低介电常数绝缘膜进行了各个工序的处理后，在表面上通过溅射而形成由铝膜构成的电极，通过该电极在晶片表面和背面之间施加电压，进行了漏电流密度的测定和上述的介电常数的测定。另外，作为低介电常数绝缘膜，使用了多孔MSQ(Methyl SilsesQuioxane)。
如该图所示，可确认在蚀刻处理和灰化处理后只进行了甲硅烷基化处理(LKR)的情况下，虽然漏电流只稍微减少，但通过进行紫外线处理，可将漏电流减少1个数量级左右。
另外，如果由于存在漏电流而造成流入电路中的电流值发生损耗，则会使消耗电流增大。而且，漏电流流经的部位可能发生缺陷，有可能成为布线Cu向绝缘膜的扩散等，电路随时间老化的起点。并且，如果电流流入本来不应流入的电路中，则可能引起误动作。基于这些理由，希望减少漏电流。
图9是按照从上到下的顺序，表示了对在只进行了蚀刻处理和灰化处理的情况下、在蚀刻处理和灰化处理后只进行了紫外线处理的情况下、在蚀刻处理和灰化处理后只进行了甲硅烷基化处理(LKR)的情况下、和在蚀刻处理和灰化处理后进行了紫外线处理和甲硅烷基化处理(LKR)的情况下的低介电常数绝缘膜的水分量，通过对使晶片W每秒升温1℃时的释放气体进行基于质量分析(质量＝18(H2O))的测定所测定的结果的图。另外，作为低介电常数绝缘膜，使用了多孔MSQ(Methyl Silses Quioxane)。
如该图所示，可确认在蚀刻处理和灰化处理后只进行了甲硅烷基化处理(LKR)的情况下，虽然水分量只稍微减少，但通过进行紫外线处理，可将水分量减少到1/3左右。
另外，由于水分会使电荷的移动度上升，所以使布线间的漏电流增大。反之，吸湿意味着包含电荷容易移动的膜构造。另外，由于水本身的介电常数非常高，所以使低介电常数绝缘膜本身的介电常数上升。并且，由于水分是造成Cu等金属布线氧化的主要原因，所以，将使布线电阻上升，导致消耗电力增大。基于这些理由，希望减少低介电常数绝缘膜的水分量。
图10是按照从上到下的顺序，表示了对在只进行了蚀刻处理和灰化处理的情况下、在蚀刻处理和灰化处理后只进行了紫外线处理的情况下、在蚀刻处理和灰化处理后只进行了甲硅烷基化处理(LKR)的情况下、和在蚀刻处理和灰化处理后进行了紫外线处理和甲硅烷基化处理(LKR)的情况下的低介电常数绝缘膜的氟成分量，通过对使晶片W每秒升温1℃时的释放气体进行基于质量分析(质量＝19(F))的测定所测定的结果的图。另外，作为低介电常数绝缘膜，使用了多孔MSQ(Methyl Silses Quioxane)。
如该图所示，可确认在蚀刻处理和灰化处理后只进行了甲硅烷基化处理(LKR)的情况下，虽然氟成分量未减少，但通过进行紫外线处理，可将氟成分量减少到2/3左右。
由于氟的电气阴性度高，所以如果在低介电常数绝缘膜中残留氟，则膜构造的极性可能提高。因此，通过吸引水分，介电常数上升的可能性也高，使膜本身的介电常数上升的可能性也高。而且，如果在低介电常数绝缘膜中残留氟，则其借助大气中或膜中的微量的水等，随时间变化会离子化，有可能会溶解低介电常数绝缘膜。基于这些理由，希望减少低介电常数绝缘膜的氟成分。
图11表示能够在同一处理室内实施上述的紫外线处理和甲硅烷基化处理(LKR)的紫外线处理单元53a的结构。该紫外线处理单元53a具有收纳晶片W的处理室31，在处理室31内设有用于搬入搬出晶片W的开口32。该开口32通过上述的门阀G与晶片搬送室55连通。
在处理室31内，设有载置晶片W，同时能够把晶片W加热到规定温度的加热板33，在处理室31内的顶部，与该加热板33对向地设有用于向晶片W照射紫外线的紫外线灯34。另外，处理室31内的顶部与用于向处理室31内供给氮气的氮气供给配管36连接，并且除了氮气供给配管36以外，处理室31内的顶部与用于向处理室31内供给甲硅烷基化剂(在本实施方式中是TMSDMA)的蒸汽的TMSDMA蒸汽供给配管136。并且，处理室31还与用于对内部抽真空的排气配管35连接。
上述结构的紫外线处理单元53a能够在真空气氛或氮气气氛中进行处理室31内的紫外线处理。并且通过在从氮气气体供给配管36导入氮气的同时从TMSDMA蒸汽供给配管136导入TMSDMA蒸汽，能够在同一处理室31内连续进行氮气与TMSDMA蒸汽的混合气氛中的甲硅烷基化处理(LKR)。
另外，由于氮气供给配管36与TMSDMA蒸汽供给配管136相互独立，所以，通过氮气供给配管36可迅速形成未混入TMSDMA蒸汽的高纯度的氮气气氛，并且可迅速形成氮气和TMSDMA蒸汽的混合气氛。由此，可缩短连续进行紫外线处理和甲硅烷基化处理(LKR)时的处理时间。
下面，参照图12、13，对在基于单大马士革的布线工序中应用了本发明的实施方式进行说明。图12是形成单大马士革构造的槽布线的工序的流程图，图13是示意地表示按照图12的工序形成的槽布线的形态变化的图。
首先，准备好晶片W(未图示晶片W本身)，该晶片W具有隔着阻挡金属膜171形成了下部布线(铜布线)172的绝缘膜170，并且在绝缘膜170的表面上，形成有例如SiN膜或SiC膜等阻止膜173。然后，在该晶片W的阻止膜173上形成由低介电常数绝缘膜(例如多孔MSQ等)构成的层间绝缘膜174(工序101、图13(a))。
然后，在层间绝缘膜174上依次形成反射防止膜175a和抗蚀膜175b，进行曝光、显影处理，把抗蚀膜175b作为规定图形的抗蚀掩模(工序102、图13(b))。
然后，进行使用上述抗蚀掩模对层间绝缘膜174进行蚀刻的蚀刻处理，在层间绝缘膜174中形成到达阻止膜173的通孔178a(工序103、图13(c))。
然后，进行把反射防止膜175a和抗蚀膜175b通过灰化来除去的基于CO2等离子体的灰化处理(工序104、图13(d))。另外，在图13(c)、图13(d)中，符号179a表示损伤部。
然后，进行使通过上述的蚀刻处理和灰化处理而残留在晶片W上的聚合物残渣等变性为水溶性的变性处理(工序105)，然后，进行除去变性的聚合物残渣等的清洗处理(工序106)。
这样，通过蚀刻处理、灰化处理以及之后的水洗处理等，在层间绝缘膜174中形成的通孔178a的侧壁受到损伤。具体是，这样的损伤部与水分发生反应，成为通孔178a的侧壁附近的甲基减少，氢氧基增加的状态，使介电常数上升。由于如果在通孔178a的侧壁形成了这样的损伤的状态下，之后使用金属材料填埋通孔178来形成槽布线，则布线间的寄生电容增大，所以，将产生信号延迟和槽布线之间的绝缘性下降等问题。图13(c)、图13(d)虽然示意地明确图示了这样的损伤部179a，但关于损伤部179a与未受损伤的部分的交界，则如图13(c)、图13(d)所示那样不明确。
然后，进行对上述的晶片W照射紫外线的紫外线处理(工序107)，然后进行甲硅烷基化处理(工序108)。由此，层间绝缘膜174的损伤部179a其损伤得到了修复(图13(e))。
然后，进行用于除去阻止膜173的蚀刻处理(工序109)，然后，进行用于除去蚀刻残渣的清洗处理(工序110、图13(f))。
通过上述的蚀刻处理和清洗处理，在层间绝缘膜174中形成的通孔178a的侧壁也会受到损伤，而形成损伤部179b。因此，然后进行向晶片W照射紫外线的紫外线处理(工序111)，然后进行甲硅烷基化处理(工序112)。由此，层间绝缘膜174的损伤部179a其损伤得到了修复(图13(g))。这样，即使在不进行基于CO2等离子体的灰化处理等，而只进行了层间绝缘膜174的蚀刻处理的情况下，为了修复损伤，也可以进行紫外线处理和甲硅烷基化处理。而且，在这种情况下，也可以不进行紫外线处理而只进行甲硅烷基化处理。
然后，在通孔178a的内壁上形成阻挡金属膜和Cu种子层(即种子镀层)(工序113)。然后，通过电解镀在通孔178a中填埋铜等金属176(工序114)。然后，通过对晶片W实施热处理，对被埋入通孔178a内的金属176进行退火处理，然后进行基于CMP法的平坦化处理(工序115、图13(h))。
根据这样的槽布线的形成方法，即使在通过蚀刻、灰化、清洗使形成在层间绝缘膜174中的通孔178a的侧壁受到了损伤的情况下，也能够通过紫外线处理和甲硅烷基化处理使该损伤部的损伤得到修复。由此，由于可形成电特性优良的槽布线，所以可提高半导体器件的可靠性。
在上述说明中，说明了在完成了清洗处理后进行紫外线处理和甲硅烷基化处理的情况，但在通过规定的处理，在层间绝缘膜174中产生了损伤的情况下或有可能产生损伤的情况下，也可以在每次进行了该处理后进行紫外线处理和甲硅烷基化处理。例如希望在清洗处理后，或取代清洗处理，在工序104的灰化处理后直接进行紫外线处理和甲硅烷基化处理。
下面，参照图14、15，对在形成在晶片W上的层间绝缘膜中形成槽布线的其他方法进行说明。图14是表示形成双大马士革构造的槽布线的工序的流程图，图15是示意地表示按照图14的工序形成的槽布线的形态变化的图。
首先，准备好晶片W(未图示晶片W本身)，该晶片W具有隔着阻挡金属膜171形成了下部布线(铜布线)172的绝缘膜170，并且在绝缘膜170的表面上，形成有例如SiN膜或SiC膜等阻止膜173。在该晶片W的阻止膜173上形成由低介电常数绝缘膜(例如多孔MSQ等)构成的层间绝缘膜174(工序201、图15(a))。
然后，在所形成的层间绝缘膜174上依次形成反射防止膜175a和抗蚀膜175b。然后，以规定的图形对抗蚀膜175b进行曝光、显影，形成抗蚀掩模(工序202、图15(b))。
然后，把抗蚀掩模175b作为蚀刻掩模进行蚀刻处理，形成到达阻止膜173的通孔178a(工序203、图15(c))。另外，在图15(c)中，179a表示经过蚀刻处理而生成的损伤部。
然后，通过基于CO2等离子体的灰化处理，除去抗蚀膜175b和反射防止膜175a(工序204)，然后，进行除去在之前的蚀刻处理和灰化处理中生成的聚合物残渣等的清洗处理(工序205)。
然后，进行向晶片W照射紫外线的紫外线处理(工序206)，接下来进行甲硅烷基化处理(工序207)，通过这些处理，使层间绝缘膜174的损伤部179a的损伤得到修复(图15(d))。
然后，在层间绝缘膜174的表面上形成保护膜181(工序208)，在该保护膜181上依次形成反射防止膜182a和抗蚀膜182b，以规定的图形对抗蚀膜进行曝光、显影，把抗蚀膜182b做成规定图形的抗蚀掩模(工序209、图15(e))。另外，可通过旋涂规定的药液来形成保护膜181。另外，保护膜181不是必需的，也可以在层间绝缘膜174上直接形成反射防止膜182a和抗蚀膜182b。
然后，根据由抗蚀膜182b构成的抗蚀掩模进行蚀刻处理，从而在层间绝缘膜174中形成沟槽178b(工序210、图15(f))，然后，通过基于CO2等离子体的灰化处理，除去抗蚀膜182b和反射防止膜182a(工序211)。图15(f)中所示的符号179b是经过工序210的蚀刻处理而产生的损伤部。
然后，进行除去在之前的蚀刻处理和灰化处理中生成的聚合物残渣和保护膜181等的清洗处理(工序212)。然后，进行向晶片W照射紫外线的紫外线处理(工序213)，接下来进行甲硅烷基化处理(工序214)，通过这些处理，使层间绝缘膜174的损伤部179b的损伤得到修复(图15(g))。
接下来，进行用于除去阻止膜173的蚀刻处理和除去其残渣的处理(工序215)。然后进行向晶片W照射紫外线的紫外线处理(工序216)，接下来进行甲硅烷基化处理(工序217)，通过这些处理，使在蚀刻处理等中形成在通孔178a和沟槽178b上的损伤部从其损伤中得到修复(图15(h))。该图15(h)表示甲硅烷基化处理后的状态。
然后，在通孔178a和沟槽178b的内壁上形成阻挡金属膜和Cu种子层，然后，通过电解镀在通孔178a和沟槽178b中填埋铜等金属176，形成导电柱，通过对晶片W实施热处理，对被埋入通孔178a和沟槽178b内的金属176进行退火处理，并且进一步进行基于CMP法的平坦化处理(工序218、图15(i))。
下面，参照图16、17，对在形成在晶片W上的层间绝缘膜中形成槽布线的另一其他方法进行说明。图16是表示形成双大马士革构造的槽布线的其他工序的流程图，图17是示意地表示按照图16的工序形成的槽布线的形态变化的图。
首先，准备好晶片W(未图示晶片W本身)，该晶片W具有隔着阻挡金属膜171形成了下部布线(铜布线)172的绝缘膜170，并且在绝缘膜170的表面上，形成有例如SiN膜或SiC膜等阻止膜173。在该晶片W的阻止膜173上依次形成由低介电常数绝缘膜(例如多孔质MSQ等)构成的层间绝缘膜174、硬掩模层186、反射防止膜187a和抗蚀膜187b，抗蚀膜187b以规定的图形曝光、显影，形成抗蚀剂掩模(工序301、图17(a))。
然后，把抗蚀膜187b作为蚀刻掩模进行蚀刻处理(工序302)，对硬掩模层186实施图形化，然后，除去抗蚀膜187b和反射防止膜187a(工序303、图17(b))。
然后，在硬掩模层186上依次形成反射防止膜188a和抗蚀膜188b，以规定的图形对抗蚀膜188b进行曝光、显影，形成抗蚀掩模(工序304、图17(c))。
然后，使用由抗蚀膜188b构成的抗蚀掩模形成到达阻止膜173的通孔178a(工序305、图17(d))。然后，通过基于CO2等离子体的灰化处理，除去抗蚀膜188b和反射防止膜188a并且进一步进行聚合物残渣等的除去/清洗处理(工序306、图17(e))。
在上述工序306的灰化处理和聚合物残渣等的除去/清洗处理后，在层间绝缘膜174中产生了损伤部的情况下，也可以在其后进行紫外线处理和甲硅烷基化处理。
在完成了工序306后，由于成为露出了形成有规定图形的硬掩模层186的状态，所以把硬掩模层186作为蚀刻掩模，进行蚀刻处理(工序307)，形成沟槽178b。此时，在层间绝缘膜174上产生了损伤部的情况下，也可以立即进行紫外线处理和甲硅烷基化处理。
接下来，通过基于CO2等离子体的灰化处理或药液处理，除去硬掩模层186(工序308、图17(f))。例如，在该硬掩模层186的除去处理后进行紫外线处理和甲硅烷基化处理(工序309)，由此，可以在工序308之前使在层间绝缘膜174上产生的损伤部的损伤得到修复。另外，图17(f)表示损伤修复后的状态。
然后，在进行了用于除去阻止膜173的蚀刻处理和残渣除去/清洗处理后(工序310、图17(g))，为了使经过该蚀刻处理等而形成在通孔178a和沟槽178b上的损伤部(未图示)从其损伤中得到修复，再次进行紫外线处理和甲硅烷基化处理(工序311)。
接下来，在通孔178a和沟槽178b的内壁上形成阻挡金属膜和Cu种子层，然后，通过电解镀在通孔178a和沟槽178b中填埋铜等金属176，形成导电柱，进一步通过对晶片W实施热处理，对被埋入通孔178a和沟槽178b内的金属176进行退火处理，并进行基于CMP法的平坦化处理(工序312、图17(h))。
以上，结合各个实施方式，对本发明的详细内容进行了说明，但很显然，本发明不限于上述的各个实施方式，可以有各种变形。

Claims (12)

1.一种半导体器件的制造方法，包括对在基板上形成的低介电常数绝缘膜进行蚀刻的蚀刻处理工序、和在该蚀刻处理工序后把上述基板曝露在CO2等离子体中的CO2等离子体处理工序，其特征在于，
在上述CO2等离子体处理工序后，进行对上述低介电常数绝缘膜照射紫外线的紫外线处理工序。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，
上述CO2等离子体处理工序是用于除去在上述蚀刻处理工序中作为蚀刻掩模使用的光致抗蚀剂层的CO2等离子体灰化处理工序。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，
上述CO2等离子体处理工序是用于除去在上述蚀刻工序中产生的附着物的清洗处理工序。
4.根据权利要求1～3中任意一项所述的半导体器件的制造方法，其特征在于，
在上述紫外线处理工序之后，进行使上述低介电常数绝缘膜甲硅烷基化的甲硅烷基化处理工序。
5.一种半导体器件的制造装置，其特征在于，具有：
蚀刻处理机构，其用于进行对在基板上形成的低介电常数绝缘膜实施蚀刻的蚀刻处理工序；
CO2等离子体处理机构，其用于进行在该蚀刻处理工序后把上述基板曝露在CO2等离子体中的CO2等离子体处理工序；
紫外线处理机构，其用于在上述CO2等离子体处理工序后，进行对上述低介电常数绝缘膜照射紫外线的紫外线处理工序；和
用于搬送上述基板的搬送机构。
6.根据权利要求5所述的半导体器件的制造装置，其特征在于，
还具有甲硅烷基化处理机构，该甲硅烷基化处理机构用于在上述紫外线处理工序之后，进行使上述低介电常数绝缘膜甲硅烷基化的甲硅烷基化处理工序。
7.根据权利要求6所述的半导体器件的制造装置，其特征在于，
上述甲硅烷基化处理机构和上述紫外线处理机构被设在同一处理室内，能够在同一处理室内实施紫外线处理工序和甲硅烷基化处理工序。
8.根据权利要求7所述的半导体器件的制造装置，其特征在于，
上述甲硅烷基化处理机构具有甲硅烷基化剂蒸汽供给机构，其用于向上述处理室内供给甲硅烷基化剂的蒸汽；和
氮气供给机构，其与上述甲硅烷基化剂蒸汽供给机构相互独立，用于向上述处理室内供给氮气。
9.根据权利要求5～8中任意一项所述的半导体器件的制造装置，其特征在于，
上述搬送机构被设在真空处理室内，构成为在真空气氛中搬送上述基板。
10.一种半导体器件的制造方法，其特征在于，包括：
在形成于基板上的低介电常数绝缘膜的表面上形成具有规定的电路图形的蚀刻掩模的工序；
通过上述蚀刻掩模蚀刻上述低介电常数绝缘膜，在该低介电常数绝缘膜中形成槽或孔的蚀刻处理工序；
在上述蚀刻处理工序之后，使用CO2等离子体除去上述蚀刻掩模的CO2等离子体处理工序；和
在上述CO2等离子体处理工序之后，向上述低介电常数绝缘膜照射紫外线的紫外线处理工序。
11.根据权利要求10所述的半导体器件的制造方法，其特征在于，
在上述紫外线处理工序之后，进行使上述低介电常数绝缘膜甲硅烷基化的甲硅烷基化处理工序。
12.根据权利要求11所述的半导体器件的制造方法，其特征在于，
包括：在上述甲硅烷基化处理工序之后，在上述槽或孔内填埋导电性金属的工序。
CN2009102060788A 2008-10-21 2009-10-20 半导体器件的制造方法和半导体器件的制造装置 Expired - Fee Related CN101728320B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008270831A JP4708465B2 (ja) 2008-10-21 2008-10-21 半導体装置の製造方法及び半導体装置の製造装置
JP2008-270831 2008-10-21

Publications (2)

Publication Number Publication Date
CN101728320A CN101728320A (zh) 2010-06-09
CN101728320B true CN101728320B (zh) 2011-11-02

Family

ID=42109018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102060788A Expired - Fee Related CN101728320B (zh) 2008-10-21 2009-10-20 半导体器件的制造方法和半导体器件的制造装置

Country Status (5)

Country Link
US (2) US8101507B2 (zh)
JP (1) JP4708465B2 (zh)
KR (1) KR101046256B1 (zh)
CN (1) CN101728320B (zh)
TW (1) TWI383451B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8465991B2 (en) 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
JP4927158B2 (ja) * 2009-12-25 2012-05-09 東京エレクトロン株式会社 基板処理方法、その基板処理方法を実行させるためのプログラムを記録した記録媒体及び基板処理装置
JP2012015197A (ja) * 2010-06-29 2012-01-19 Tokyo Electron Ltd 半導体装置の配線形成方法、半導体装置の製造方法および半導体装置の配線形成システム
JP5782279B2 (ja) * 2011-01-20 2015-09-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP5941623B2 (ja) * 2011-03-25 2016-06-29 東京エレクトロン株式会社 処理方法および記憶媒体
JP5976776B2 (ja) * 2011-04-08 2016-08-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ Ｕｖ処理、化学処理、および堆積のための装置および方法
JP5611884B2 (ja) * 2011-04-14 2014-10-22 東京エレクトロン株式会社 エッチング方法、エッチング装置および記憶媒体
CN102364669A (zh) * 2011-09-15 2012-02-29 上海华力微电子有限公司 超低介电常数薄膜铜互连的制作方法
CN102683268A (zh) * 2012-02-28 2012-09-19 上海华力微电子有限公司 具超低介电常数层间介电质的双大马士革结构的形成方法
JP5898549B2 (ja) * 2012-03-29 2016-04-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
TW201403711A (zh) * 2012-07-02 2014-01-16 Applied Materials Inc 利用氣相化學暴露之低ｋ介電質損傷修復
JP6054279B2 (ja) * 2013-10-17 2016-12-27 東京エレクトロン株式会社 金属配線層形成方法、金属配線層形成装置および記憶媒体
KR20160116618A (ko) 2015-03-30 2016-10-10 삼성전자주식회사 반도체 소자 및 그 제조 방법.
US9887160B2 (en) * 2015-09-24 2018-02-06 International Business Machines Corporation Multiple pre-clean processes for interconnect fabrication
KR20180030280A (ko) 2016-09-12 2018-03-22 삼성전자주식회사 배선 구조체를 갖는 반도체 소자
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US10847413B2 (en) 2017-11-30 2020-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contact plugs for semiconductor device
TWI820189B (zh) * 2018-08-30 2023-11-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331227B1 (en) * 1999-12-14 2001-12-18 Epion Corporation Enhanced etching/smoothing of dielectric surfaces
KR100870806B1 (ko) * 2004-07-02 2008-11-27 도쿄엘렉트론가부시키가이샤 반도체 디바이스의 제조 방법
JP5057647B2 (ja) * 2004-07-02 2012-10-24 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造装置
US20070134435A1 (en) * 2005-12-13 2007-06-14 Ahn Sang H Method to improve the ashing/wet etch damage resistance and integration stability of low dielectric constant films
US7482265B2 (en) * 2006-01-10 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. UV curing of low-k porous dielectrics
JP5548332B2 (ja) * 2006-08-24 2014-07-16 富士通セミコンダクター株式会社 半導体デバイスの製造方法
US7500397B2 (en) * 2007-02-15 2009-03-10 Air Products And Chemicals, Inc. Activated chemical process for enhancing material properties of dielectric films

Also Published As

Publication number Publication date
CN101728320A (zh) 2010-06-09
KR101046256B1 (ko) 2011-07-05
US20120132365A1 (en) 2012-05-31
US8614140B2 (en) 2013-12-24
TW201030842A (en) 2010-08-16
TWI383451B (zh) 2013-01-21
US20100099256A1 (en) 2010-04-22
US8101507B2 (en) 2012-01-24
JP4708465B2 (ja) 2011-06-22
JP2010103151A (ja) 2010-05-06
KR20100044097A (ko) 2010-04-29

Similar Documents

Publication Publication Date Title
CN101728320B (zh) 半导体器件的制造方法和半导体器件的制造装置
US7553769B2 (en) Method for treating a dielectric film
US7083991B2 (en) Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments
US8075730B2 (en) Apparatus for manufacturing a semiconductor device
US7795148B2 (en) Method for removing damaged dielectric material
CN1976003B (zh) 半导体装置的制造方法及基板处理系统
CN100508163C (zh) 半导体装置的制造方法
JP5548332B2 (ja) 半導体デバイスの製造方法
KR20060018918A (ko) 기판 처리 방법, 전자 디바이스 제조 방법 및 프로그램을기록한 기록 매체
CN105917440A (zh) 用于在双镶嵌结构中蚀刻电介质阻挡层的方法
US8871650B2 (en) Post etch treatment (PET) of a low-K dielectric film
KR101934656B1 (ko) 웨이퍼의 세정방법 및 그 세정방법에 사용하는 약액
TWI387050B (zh) 低介電係數絕緣膜之損壞復原方法及半導體裝置之製造方法
JP4716370B2 (ja) 低誘電率膜のダメージ修復方法及び半導体製造装置
JP2008098418A (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
JP5544893B2 (ja) 基板処理方法及び記憶媒体
US20130247825A1 (en) Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus
KR20230041688A (ko) 금속-함유 포토레지스트 (photoresist) 증착을 위한 표면 개질
JP4684866B2 (ja) 半導体装置の製造方法
JP2018190895A (ja) 液処理方法、液処理装置、及び記憶媒体
JP4515309B2 (ja) エッチング方法
KR20240032161A (ko) 금속 함유 레지스트의 건식 현상 성능을 개선하기 위한 다단계 노출-후 처리
JP2000232077A (ja) 半導体製造装置
JP2010245562A (ja) 低誘電率絶縁膜のダメージ回復方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111102

Termination date: 20171020

CF01 Termination of patent right due to non-payment of annual fee